JP4282190B2 - 多層プリント配線板及び多層プリント配線板の製造方法 - Google Patents
多層プリント配線板及び多層プリント配線板の製造方法 Download PDFInfo
- Publication number
- JP4282190B2 JP4282190B2 JP35386899A JP35386899A JP4282190B2 JP 4282190 B2 JP4282190 B2 JP 4282190B2 JP 35386899 A JP35386899 A JP 35386899A JP 35386899 A JP35386899 A JP 35386899A JP 4282190 B2 JP4282190 B2 JP 4282190B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- diameter
- resin
- printed wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の属する技術分野】
この発明は、ICチップを載置するパッケージ基板として好適に用い得る多層プリント配線板及び当該多層プリント配線板の製造方法に関するものである。
【0002】
【従来の技術】
パッケージ基板に多層ビルドアップ配線板が広く使用されている。該多層ビルドアップ配線板は、信号線、電源線及び接地線となるスルーホールを設けたコア基板に、配線を備える層間樹脂絶縁層を1層ずつビルドアップしていくことで形成されている。高周波数のICチップでは、パッケージ基板に引き回される電源線及び接地線の高周波数特性を高めインピーダンスを下げないと、電源線を介しての電力供給が追いつかなくなると共に、接地線を介してのアースレベルが変動して誤動作の原因となる。高周波数に対応するパッケージ基板では、多数の接地線及び電源線を配置することで、インダクタンス分を並列接続したと同様な効果を得て波数特性を改善している。
【0003】
スルーホールは、コア基板にドリルで通孔を穿設することにより形成されている。しかし、ドリルでは、微細なスルーホールを狭ピッチで形成することができず、現在必要とされる数の電源線及び接地線を配設することが困難になりつつある。このため、コア基板にレーザを用いて通孔を穿設することが研究されている。
【0004】
【発明が解決しようとする課題】
しかしながら、内部にガラスクロス等の心材の配設され、厚さ約1mmのコア基板にレーザでスルーホールを形成するためには、1孔毎にレーザを長時間照射する必要があり、数百の通孔を穿設するためには加工時間が長くなり、製造コストが嵩む。一方、小径のスルーホールは、ヒートサイクル等に於いて断線が生じることがあり、既存のドリルによる大径のスルーホールと比較して信頼性が低かった。
【0005】
本発明は、上述した課題を解決するためになされたものであり、その目的は、接地線及び電源線の高周波特性を改善し、電力供給不足に起因するICチップの誤動作を防止させ得る多層プリント配線板及び該多層プリント配線板の製造方法を提供することにある。
【0008】
【課題を解決するための手段】
請求項1は、上下面を接続するスルーホールを形成した樹脂製のコア基板に層間樹脂絶縁層と導体回路とを交互に積層してなる多層プリント配線板において
前記コア基板の中央部に小径のスルーホールを配設し、外周部に大径のスルーホールを配設し、
前記小径のスルーホールに、信号線よりも多く電源線及び接地線を配設し、前記大径のスルーホールに、電源線及び接地線よりも多く信号線を配設したことを技術的特徴とする。
【0010】
請求項1の発明では、コア基板の中央部に小径のスルーホールを配設し、外周部に大径のスルーホールを配設するため、中央部の配線密度を高めることができる。中央部の小径のスルーホールを電源線及び接地線とすることで、多数の電源線及び接地線を配設できるとともに、ICチップから外部基板までの配線長を短縮できる。このため、ICチップへの電源線及び接地線のインダクタンス分が低減し、ICチップの誤動作を防止することが可能となる。なお、この場合における中央部とは、ICチップの直下として置き換えることも可能である。
【0013】
請求項3は、少なくとも以下の(A)〜(B)の工程を備えることを特徴とする多層プリント配線板の製造方法にある:
(A)樹脂製のコア基板の中央部にレーザを照射しスルーホールとなる小径の通孔を形成する工程と、
(B)前記コア基板の外周部にドリルにより大径のスルーホールとなる通孔を形成する工程を備え、
前記小径の通孔に小径のスルーホールを形成し、前記大径の通孔に大径のスルーホールを形成し、
前記小径のスルーホールに、信号線よりも多く電源線及び接地線を配設し、前記大径のスルーホールに、電源線及び接地線よりも多く信号線を配設する。
【0015】
請求項3の発明では、コア基板の中央部に小径のスルーホールをレーザ又はドリルで形成し、外周部に大径のスルーホールをドリル又はレーザで形成するため、中央部の配線密度の自由度の高いコア基板を廉価に形成することができる。中央部の小径のスルーホールを電源線及び接地線とすることで、多数の電源線及び接地線を配設できるとともに、ICチップから外部基板までの配線長を短縮できる。このため、ICチップへの電源線及び接地線のインダクタンス分が低減し、ICチップの誤動作を防止することが可能となる。更に、接続不良の発生する蓋然性の低い大径のスルーホールを主として信号線として用い、接続不良の発生する蓋然性の高い小径のスルーホールを主として電源線及び接地線として用いるため、当該電源線及び接地線側のスルーホールに断線が生じても、多層プリント配線板が正常動作を継続できる。
【0016】
【発明の実施の形態】
以下、本発明の実施形態に係る多層プリント配線板及びその製造方法について図を参照して説明する。
先ず、本発明の第1実施形態に係る多層プリント配線板の構成について、パッケージ基板として用いられる多層プリント配線板10の断面図を示す図7、及び、該多層プリント配線板にICチップを搭載しドータボードへ取り付けた状態を示す図8を参照して説明する。
【0017】
図8に示すように多層プリント配線板10では、コア基板30の中央側に小径(100μm)のスルーホール36A、外周側に大径(300μm)のスルーホール36Bが形成され、該コア基板30の両面には導体回路34が形成されている。また、該コア基板30の上には、バイアホール60及び導体回路58の形成された下層側層間樹脂絶縁層50が配設されている。該下層層間樹脂絶縁層50の上には、バイアホール160及び導体回路158が形成された上層層間樹脂絶縁層150が配置されている。上層層間樹脂絶縁層150の上には、ソルダーレジスト層70が配設されている。
【0018】
多層プリント配線板10の上面には、ソルダーレジスト層70の開口に、ICチップへの接続用の半田バンプ76S、76V、76Gが配設される。一方、パッケージ基板の底面には、ソルダーレジスト層70の開口に、ドータボードへの接続用の半田バンプ76S、76V、76Gが配設されている。
【0019】
ICチップ90には、信号用パッド92Sと、電源用パッド92Vと、接地用パッド92Gとが配設されている。信号用パッド92Sは、信号用の半田バンプ76Sを介して、層間樹脂絶縁層150のバイアホール160及び層間樹脂絶縁層50のバイアホール60を通りコア基板30の外周側の大径スルーホール36Bに接続される。そして、該大径スルーホール36Bから、下面側のバイアホール60、160を介して、信号用半田バンプ76Sからドータボード94側の信号用パッド96Sへ接続される。
【0020】
一方、ICチップ90の電源用パッド92Vは、電源用の半田バンプ76V、上面のバイアホール160、60を介して、コア基板30の中央側の小径スルーホール36Aに接続される。そして、該小径スルーホール36Aから、下面側のバイアホール60、160を介して、電源用半田バンプ76Vからドータボード94側の電源用パッド96Vへ接続される。同様に、ICチップ90の接地用パッド92Gは、接地用の半田バンプ76G、上面のバイアホール160、60を介して、コア基板30の中央側の小径スルーホール36Aに接続される。そして、該小径スルーホール36Aから、下面側のバイアホール60、160を介して、接地用半田バンプ76Gからドータボード94側の接地用パッド96Gへ接続される。
【0021】
このICチップとコア基板との配線の取り回しを図9(A)に示し、コア基板30の上面を図9(B)に示す。上述した図8は、図示の便宜上、スルーホール36A、36Bの数を減らして示してあった点に注意されたい。
図9(B)に示すように、コア基板30の中央部に小径スルーホール36Aが配設され、基板外周側に大径スルーホール36Bが配設される。そして、図9(A)に示すように、ICチップ90の電源パッド92V及び接地パッド92Gからの線が、コア基板30の小径スルーホール36Aに主として配設される。そして、ICチップ90の信号用パッド92Sからの線が、コア基板の大径スルーホール36Bに主として配設される。後述するように小径スルーホール36Aは、レーザにより形成され、大径スルーホール36Bは、ドリルにより形成することが望ましい。この代わりに、小径スルーホール36A及び大径スルーホール36Bを共にレーザ、又は、ドリルで形成することもできる。
【0022】
本実施形態では、コア基板30の中央部に小径スルーホール36Aをレーザで形成し、外周部に大径のスルーホール36Bをドリルで形成するため、中央部の配線密度の高いコア基板を廉価に形成することができる。中央部の小径スルーホール36Aを電源線及び接地線とすることで、多数の電源線及び接地線を配設できるとともに、ICチップ90からドータボード94までの配線長を短縮できる。このため、ICチップへの電源線及び接地線のインダクタンス分が低減し、電力を瞬時に供給し、アースレベルの変動を防ぎ、ICチップの誤動作を防止することが可能となる。更に、接続不良の発生する蓋然性の低い大径スルーホール36Bを主として信号線として用い、接続不良の発生する蓋然性の高い小径スルーホール36Aを主として電源線及び接地線として用いるため、当該電源線及び接地線側のスルーホールに断線が生じても、多層プリント配線板が正常動作を継続できる。
【0023】
以下、図7及び図8に示す多層プリント配線板10の製造方法について図を参照して説明する。
ここでは先ず、コア基板30及び層間樹脂絶縁層50に通孔を穿設する炭酸ガスレーザの概略構成について、図10を参照して説明する。
実施態様に係るレーザ装置としては、三菱電機製のML505GTを用いる。また、CO2レーザ発信器180としては、三菱電機製のML5003D2を用いる。
【0024】
レーザ発振器180から出た光は、基板上の焦点を鮮明にするための転写用マスク182を経由してガルバノヘッド170へ入射する。ガルバノヘッド170は、レーザ光をX方向にスキャンするガルバノミラー174XとY方向にスキャンするガルバノミラー174Yとの2枚で1組のガルバノミラーから構成されており、このミラー174X、174Yは制御用のモータ172X、172Yにより駆動される。モータ172X、172Yは図示しない制御装置からの制御指令に応じて、ミラー174X、174Yの角度を調整すると共に、内蔵しているエンコーダからの検出信号を該コンピュータ側へ送出するよう構成されている。
【0025】
レーザ光は、ガルバノミラー174X、174Yを経由してそれぞれX−Y方向にスキャンされてf−θレンズ176を通り、コア基板30にスルーホール用通孔33Bを形成する。コア基板30は、X−Y方向に移動するX−Yテーブル190に載置されている。
【0026】
引き続き、本発明の第1実施形態に係る多層プリント配線板の製造工程について図1乃至図6を参照して説明する。この第1実施形態では、多層プリント配線板をセミアディティブ方により形成する。
【0027】
(1)図1(A)に示すように厚さ0.8mmのガラスエポキシ樹脂またはBT(ビスマレイミドトリアジン)樹脂からなる基板30の両面に18μmの銅箔32がラミネートされている銅張積層板30Aを出発材料とした。まず、この銅張積層板30AをNaOH(10g/l)、NaClO2 (40g/l)、Na3 PO4 (6g/l)を含む水溶液を黒化浴(酸化浴)とする黒化処理、および、NaOH(10g/l)、NaBH4 (6g/l)を含む水溶液を還元浴とする還元処理を行い、銅箔32の全表面に粗化面32βを形成する(図1(B)参照)。ここでは、黒化還元処理で粗化面を形成したが、後述するエッチング、又は、無電解めっきにより粗化面を設けることもできる。
【0028】
(2)次に、基板30を図10を参照して上述した炭酸レーザ装置のX−Yテーブル190に載置し、波長10.4μmのCO2 ガスレーザにて、ビーム径5mm、トップハットモード、パルス幅50μ秒、10ショットの条件で、直径100μmの通孔33Aを300μmピッチで基板30の中央に穿設する(図1(C)及び図9(B)参照)。
【0029】
(3)そして、ドリル98にてコア基板30の外周部に直径300μmの通孔33Bを600μmピッチで穿設する(図1(D)及び図9(B)参照)。
【0030】
その後、無電解めっき液に浸漬して、通孔33A、33Bの側壁に銅めっき膜を析出することでスルーホール36A、36Bを形成してから(図2(A))、常法に従いパターン状にエッチングにより基板の両面に内層銅パターン(下層導体回路)34を形成する(図2(B))。
【0031】
(4)下層導体回路34を形成した基板を水洗いし、乾燥した後、エッチング液を基板の両面にスプレイで吹きつけて、下層導体回路34の表面とスルーホール36A、36Bのランド36a表面と内壁とをエッチングすることにより、下層導体回路34の全表面に粗化面34βと、スルーホール36A、36Bのランド36a及び内壁に粗化面36βを形成した(図2(C)参照)。黒化、還元処理で粗化面を形成することができる。この場合には、NaOH(10g/l)、NaClO2 (40g/l)、Na3 PO4 (6g/l)を含む水溶液を黒化浴(酸化浴)とする黒化処理、および、NaOH(10g/l)、NaBH4 (6g/l)を含む水溶液を還元浴とする還元処理を行う。
【0032】
なお、第二銅錯体と有機酸塩、過酸化水素と硫酸からなるエッチング液に浸漬、あるいはスプレーすることで粗化面を形成することもできる。また、無電解めっきにより粗化面を形成することもできる。無電解めっきにより粗化面を形成する場合には、導体回路34を形成した基板30にアルカリ脱脂してソフトエッチングして、次いで、塩化パラジウウムと有機酸からなる触媒溶液で処理して、Pd触媒を付与し、この触媒を活性化した後、硫酸銅3.2×10−2mol/l、硫酸ニッケル3.9×10−3mol/l、錯化剤5.4×10−2mol/l、次亜りん酸ナトリウム3.3×10−1mol/l、ホウ酸5.0×10−1mol/l、界面活性剤(日信化学工業製、サーフィール465)0.1g/l、PH=9からなる無電解めっき液に浸積し、浸漬1分後に、4秒当たり1回に割合で縦、および、横振動させて、導体回路34及びスルーホール36のランド36a表面にCu−Ni−Pからなる針状合金の被覆層と粗化層を設ける。
【0033】
(5)シクロオレフィン系樹脂あるいはエポキシ系樹脂を主成分とする樹脂充填材40を、基板の両面に印刷機を用いて塗布することにより、下層導体回路34間またはスルーホール36A、36B内に充填し、加熱乾燥を行った。即ち、この工程により、樹脂充填材40が下層導体回路34の間あるいはスルーホール36A、36B内に充填される(図2(D)参照)。
【0034】
(6)上記(5)の処理を終えた基板の片面を、ベルト研磨紙(三共理化学社製)を用いたベルトサンダー研磨により、下層導体回路34の表面やスルーホール36A、36Bのランド36a表面に樹脂充填材40が残らないように研磨し、ついで、上記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行った。このような一連の研磨を基板の他方の面についても同様に行った。そして、充填した樹脂充填材40を加熱硬化させた(図3(A)参照)。
【0035】
このようにして、スルーホール36等に充填された樹脂充填材40の表層部および下層導体回路34上面の粗化層34βを除去して基板両面を平滑化し、樹脂充填材40と下層導体回路34の側面とが粗化面34βを介して強固に密着し、またスルーホール36の内壁面と樹脂充填材40とが粗化面36βを介して強固に密着した配線基板を得る。
【0036】
(7)次に、上記(6)の処理を終えた基板の両面に、上記(4) で用いたエッチング液と同じエッチング液をスプレイで吹きつけ、一旦平坦化された下層導体回路34の表面とスルーホール36のランド36a表面とをエッチングすることにより、下層導体回路34の全表面に粗化面34βを、スルーホールのランド36a表面に粗化層36βを形成した(図3(B)参照)。なお、この工程ではエッチングにより粗化面を形成しているが、この代わりに、無電解めっきにより粗化層を形成することもできる。
【0037】
(8)次に、上記工程を経た基板の両面に、厚さ50μmの熱硬化型シクロオレフィン系樹脂シートを温度50〜150℃まで昇温しながら圧力5kg/cm2 で真空圧着ラミネートし、シクロオレフィン系樹脂からなる層間樹脂絶縁層50を設ける(図3(C)参照)。なお、真空圧着時の真空度は、10mmHgに調整する。
【0038】
(9) 次に、波長10.4μmのCO2 ガスレーザにて、ビーム径5mm、トップハットモード、パルス幅15μ秒、マスクの穴径0.5mm、5ショットの条件でシクロオレフィン系樹脂からなる層間樹脂絶縁層50に直径80μmのバイアホール用開口48を設けた(図3(D)参照)。この後、酸素プラズマを用いてデスミア処理を行った。
【0039】
(10) 次に、日本真空技術株式会社製のSV−4540を用いてプラズマ処理を行い、層間樹脂絶縁層50の表面を粗化した(図4(A)参照)。この際、不活性ガスとしてはアルゴンガスを使用し、電力200W、ガス圧0.6Pa、温度70℃の条件で、2分間プラズマ処理を実施した。
【0040】
(11) 次に、同じ装置を用い、内部のアルゴンガスを交換した後、Niスパッタ後、Cuスパッタを、気圧0.6Pa、温度80℃、電力200W、時間5分間の条件で行い、Ni−Cu合金層52をポリオレフィン系層間樹脂絶縁層50の表面に形成した。このとき、形成されたNi/Cu金属層52の厚さは、Ci層(0.05μm)とCu層(0.15μm)との0.2μmであった(図4(B)参照)。
【0041】
(12)上記処理を終えた基板の両面に、市販の感光性ドライフィルムを貼り付け、フォトマスクフィルムを載置して、100mJ/cm2 で露光した後、0.8%炭酸ナトリウムで現像処理し、厚さ15μmのめっきレジスト54のパターンを形成した(図4(C)参照)。
【0042】
(13)次に、以下の条件で電気めっきを施して、厚さ15μmの電気めっき膜56を形成した(図5(A)参照)。なお、この電気めっき膜56により、後述する工程で導体回路58となる部分の厚付けおよびバイアホール60となる部分のめっき充填等が行われたことになる。なお、電気めっき水溶液中の添加剤は、アトテックジャパン社製のカパラシドHLである。
【0043】
〔電気めっき水溶液〕
硫酸 2.24 mol/l
硫酸銅 0.26 mol/l
添加剤 19.5 ml/l
〔電気めっき条件〕
電流密度 1 A/dm2
時間 65 分
温度 22±2 ℃
【0044】
(14)ついで、めっきレジスト54を5%NaOHで剥離除去した後、そのめっきレジスト54の下に存在していたNi−Cu合金層52を硝酸および硫酸と過酸化水素との混合液を用いるエッチングにて溶解除去し、電気銅めっき膜56等からなる厚さ16μmの導体回路58(バイアホール60を含む)を形成した(図5(B)参照)。
【0045】
(15)続いて、上記(5) 〜(13)の工程を繰り返すことにより、さらに上層の層間樹脂絶縁層150、導体回路158及びバイアホール160を形成した(図5(C)参照)。
【0046】
(16)次に、ジエチレングリコールジメチルエーテル(DMDG)に60重量%の濃度になるように溶解させた、クレゾールノボラック型エポキシ樹脂(日本化薬社製)のエポキシ基50%をアクリル化した感光性付与のオリゴマー(分子量:4000)46.67重量部、メチルエチルケトンに溶解させた80重量%のビスフェノールA型エポキシ樹脂(油化シェル社製、商品名:エピコート1001)15重量部、イミダゾール硬化剤(四国化成社製、商品名:2E4MZ−CN)1.6重量部、感光性モノマーである多官能アクリルモノマー(日本化薬社製、商品名:R604)3重量部、同じく多価アクリルモノマー(共栄化学社製、商品名:DPE6A)1.5重量部、分散系消泡剤(サンノプコ社製、商品名:S−65)0.71重量部を容器にとり、攪拌、混合して混合組成物を調製し、この混合組成物に対して光重合開始剤としてベンゾフェノン(関東化学社製)2.0重量部、光増感剤としてのミヒラーケトン(関東化学社製)0.2重量部を加えて、粘度を25℃で2.0Pa・sに調整したソルダーレジスト組成物(有機樹脂絶縁材料)を得た。
なお、粘度測定は、B型粘度計(東京計器社製、DVL−B型)で60rpmの場合はローターNo.4、6rpmの場合はローターNo.3によった。
【0047】
(17)次に、多層配線基板の両面に、上記ソルダーレジスト組成物を20μmの厚さで塗布し、70℃で20分間、70℃で30分間の条件で乾燥処理を行った後、ソルダーレジスト開口部のパターンが描画された厚さ5mmのフォトマスクをソルダーレジスト層に密着させて1000mJ/cm2 の紫外線で露光し、DMTG溶液で現像処理し、200μmの直径の開口71を形成した。
そして、さらに、80℃で1時間、100℃で1時間、120℃で1時間、150℃で3時間の条件でそれぞれ加熱処理を行ってソルダーレジスト層を硬化させ、はんだパッド部分が開口した、その厚さが20μmのソルダーレジスト層(有機樹脂絶縁層)70を形成した(図6(A))。ソルダーレジストを半硬化した樹脂フィルムを張り付け、露光・現像あるいはレーザで半田パッドを開口させてもよい。
【0048】
(18)次に、ソルダーレジスト層(有機樹脂絶縁層)70を形成した基板を、塩化ニッケル(2.3×10-1mol/l)、次亜リン酸ナトリウム(2.8×10-1mol/l)、クエン酸ナトリウム(1.6×10-1mol/l)を含むpH=4.5の無電解ニッケルめっき液に20分間浸漬して、開口71に厚さ5μmのニッケルめっき層72を形成した(図6(B))。さらに、その基板をシアン化金カリウム(7.6×10-3mol/l)、塩化アンモニウム(1.9×10-1mol/l)、クエン酸ナトリウム(1.2×10-1mol/l)、次亜リン酸ナトリウム(1.7×10-1mol/l)を含む無電解めっき液に80℃の条件で7.5分間浸漬して、ニッケルめっき層72上に、厚さ0.03μmの金めっき層74を形成した。
【0049】
(19)この後、ソルダーレジスト層70の開口にはんだペーストを印刷して、200℃でリフローすることにより半田バンプ(はんだ体)76S、76V、76Gを形成し、多層プリント配線板10を完成する(図7参照)。
(20)最後に、多層プリント配線板10の半田バンプ76S、76V、76Gにパッド92S、92V、92G対応するようICチップ90を載置し、リフローを行うことでICチップ90を取り付ける。そして、当該パッケージ基板10をドータボード94に載置し、リフローを行うことで当該ドータボードへ載置する(図8)。
【0050】
引き続き、本発明の第2実施形態に係る多層プリント配線板及びその製造方法について説明する。
図17は、パッケージ基板に適用した第2実施形態に係る多層プリント配線板の断面を示している。この第2実施形態の多層プリント配線板110は、図7を参照して上述した第1実施形態と同様である。但し、第1実施形態では、多層プリント配線板の下面に半田バンプ76S、76V、76Gが配設されたが、この第2実施形態では、導電性接続ピン78が配設されている。
【0051】
引き続き、第2実施形態の多層プリント配線板の製造方法について説明する。ここではまず、A.層間樹脂絶縁層用樹脂フィルムの作製、及び、B.樹脂充填材の調製について説明する。
A.層間樹脂絶縁層用樹脂フィルムの作製
ビスフェノールA型エポキシ樹脂(エポキシ当量469、油化シェルエポキシ社製エピコート1001)30重量部、クレゾールノボラック型エポキシ樹脂(エポキシ当量215、大日本インキ化学工業社製 エピクロンN−673)40重量部、トリアジン構造含有フェノールノボラック樹脂(フェノール性水酸基当量120、大日本インキ化学工業社製 フェノライトKA−7052)30重量部をエチルジグリコールアセテート20重量部、ソルベントナフサ20重量部に攪拌しながら加熱溶解させ、そこへ末端エポキシ化ポリブタジエンゴム(ナガセ化成工業社製 デナレックスR−45EPT)15重量部と2−フェニル−4、5−ビス(ヒドロキシメチル)イミダゾール粉砕品1.5重量部、微粉砕シリカ2重量部、シリコン系消泡剤0.5重量部を添加しエポキシ樹脂組成物を調製した。
得られたエポキシ樹脂組成物を厚さ38μmのPETフィルム上に乾燥後の厚さが50μmとなるようにロールコーターを用いて塗布した後、80〜120℃で10分間乾燥させることにより、層間樹脂絶縁層用樹脂フィルムを作製した。
【0052】
B.樹脂充填材の調製
ビスフェノールF型エポキシモノマー(油化シェル社製、分子量:310、YL983U)100重量部、表面にシランカップリング剤がコーティングされた平均粒径が1.6μmで、最大粒子の直径が15μm以下のSiO2 球状粒子(アドテック社製、CRS 1101−CE)170重量部およびレベリング剤(サンノプコ社製 ペレノールS4)1.5重量部を容器にとり、攪拌混合することにより、その粘度が23±1℃で45〜49Pa・sの樹脂充填材を調製した。
なお、硬化剤として、イミダゾール硬化剤(四国化成社製、2E4MZ−CN)6.5重量部を用いた。
【0053】
多層プリント配線板の製造方法
(1) 厚さ0.8mmのガラスエポキシ樹脂またはBT(ビスマレイミドトリアジン)樹脂からなる基板30の両面に18μmの銅箔32がラミネートされている銅張積層板30Aを出発材料とした(図11(A)参照)。まず、この銅張積層板30AをNaOH(10g/l)、NaClO2 (40g/l)、Na3 PO4 (6g/l)を含む水溶液を黒化浴(酸化浴)とする黒化処理、および、NaOH(10g/l)、NaBH4 (6g/l)を含む水溶液を還元浴とする還元処理を行い、銅箔32の全表面に粗化面32βを形成した(図11(B)参照)。
【0054】
(2)次に、基板30を図10を参照して上述した炭酸レーザ装置のテーブルに載置し、炭酸ガスレーザを照射することで、直径100μmの通孔33Aを300μmピッチで基板30の中央に穿設する(図11(C)及び図9(B)参照)。
【0055】
(3)そして、ドリル98にてコア基板30の外周部に直径300μmの通孔33Bを600μmピッチで穿設する(図11(D)及び図9(B)参照)。
その後、無電解めっき液に浸漬して、通孔33A、33Bの側壁に銅めっき膜を析出することでスルーホール36A、36Bを形成してから(図12(A))、常法に従いパターン状にエッチングにより基板の両面に内層銅パターン(下層導体回路)34を形成した(図12(B))。
【0056】
(4)下層導体回路34を形成した基板を水洗いし、乾燥した後、エッチング液を基板の両面にスプレイで吹きつけて、下層導体回路34の表面とスルーホール36A、36Bのランド36a表面と内壁とをエッチングすることにより、下層導体回路34の全表面に粗化面34βを、スルーホール36A、36Bのランド36a表面及び内壁に粗化層36βを形成した(図12(C)参照)。エッチング液として、イミダゾール銅(II)錯体10重量部、グリコール酸7重量部、塩化カリウム5重量部およびイオン交換水78重量部を混合したものを使用した。
【0057】
(5)上記Bにて記載した樹脂充填材を整調した後、下記の方法により調整後24時間以内に、スルーホール36A、36B、及び、基板30の片面の導体回路非形成部と導体回路34の外縁部とに樹脂充填材40の層を形成した(図12(D)参照)。
すなわち、まず、スキージを用いてスルーホール36A、36B内に樹脂充填材40を押し込んだ後、100℃、20分の条件で乾燥させた。次に、導体回路非形成部に相当する部分が開口したマスクを基板上に載置し、スキージを用いて凹部となっている導体回路非形成部に樹脂充填材40の層を形成し、100℃、20分の条件で乾燥させた。
【0058】
(6) 上記(5) の処理を終えた基板の片面を、#600のベルト研磨紙(三共理化学製)を用いたベルトサンダー研磨により、内層銅パターン4の表面やスルーホール36A、36Bのランド36a表面に樹脂充填材40が残らないように研磨し、次いで、上記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行った。このような一連の研磨を基板の他方の面についても同様に行った。
次いで、100℃で1時間、150℃で1時間の加熱処理を行って樹脂充填材40を硬化した。
【0059】
このようにして、スルーホール36A、36Bや導体回路非形成部に形成された樹脂充填材40の表層部および下層導体回路34の表面を平坦化し、樹脂充填材40と下層導体回路34の側面とが粗化面34βを介して強固に密着し、またスルーホール36A、36Bの内壁面と樹脂充填材40とが粗化面36βを介して強固に密着した絶縁性基板を得た(図13(A)参照)。すなわち、この工程により、樹脂充填材40の表面と下層導体回路34の表面とが同一平面となる。
【0060】
(7) 上記基板を水洗、酸性脱脂した後、ソフトエッチングし、次いで、エッチング液を基板の両面にスプレイで吹きつけて、下層導体回路34の表面とスルーホール36A、36Bのランド36a表面と内壁とをエッチングすることにより、下層導体回路34の全表面に粗化面34βを、スルーホールのランド36a表面に粗化層36βを形成した(図13(B)参照)。
エッチング液としては、イミダゾール銅(II)錯体10重量部、グリコール酸7重量部、塩化カリウム5重量部からなるエッチング液(メック社製、メックエッチボンド)を使用した。
【0061】
(8) 基板の両面に、上記Aで作製した基板より少し大きめの層間樹脂絶縁層用樹脂フィルムを基板上に載置し、圧力4kgf/cm2 、温度80℃、圧着時間10秒の条件で仮圧着して裁断した後、さらに、以下の方法により真空ラミネーター装置を用いて貼り付けることにより層間樹脂絶縁層50を形成した(図13(C)参照)。すなわち、層間樹脂絶縁層用樹脂フィルムを基板上に、真空度0.5Torr、圧力4kgf/cm2 、温度80℃、圧着時間60秒の条件で本圧着し、その後、170℃で30分間熱硬化させた。
【0062】
(9) 層間樹脂絶縁層50上に、厚さ1.2mmの貫通孔49aが形成されたマスク49を載置する。そして、波長10.4μmのCO2 ガスレーザにて、ビーム径4.0mm、トップハットモード、パルス幅5.0μ秒、マスクの貫通孔の径1.0mm、1ショットの条件で、層間樹脂絶縁層50に直径80μmのバイアホール用開口48を形成した(図13(D)参照)。
【0063】
(10) バイアホール用開口48を形成した基板30を、60g/lの過マンガン酸を含む80℃の溶液に10分間浸漬し、層間樹脂絶縁層50の表面に存在するエポキシ樹脂粒子を溶解除去することにより、バイアホール用開口48の内壁を含む層間樹脂絶縁層50の表面を粗面とした(図14(A)参照)。
【0064】
(11) 次に、上記処理を終えた基板を、中和溶液(シプレイ社製)に浸漬してから水洗いした。さらに、粗面化処理(粗化深さ3μm)した該基板の表面に、パラジウム触媒を付与することにより、層間樹脂絶縁層50の表面およびバイアホール用開口48の内壁面に触媒核を付着させた。
【0065】
(12)次に、以下の組成の無電解銅めっき水溶液中に基板を浸漬して、粗面全体に厚さ0.6〜3.0μmの無電解銅めっき膜51を形成した(図14(B)参照)。
〔無電解めっき水溶液〕
NiSO4 0.003 mol/l
酒石酸 0.200 mol/l
硫酸銅 0.030 mol/l
HCHO 0.050 mol/l
NaOH 0.100 mol/l
α、α′−ビピリジル 40 mg/l
ポリエチレングリコール(PEG) 0.10 g/l
〔無電解めっき条件〕
35℃の液温度で40分
【0066】
(13)市販の感光性ドライフィルムを無電解銅めっき膜51に貼り付け、マスクを載置して、100mJ/cm2 で露光し、0.8%炭酸ナトリウム水溶液で現像処理することにより、厚さ30μmのめっきレジスト54を設けた(図14(C)参照)。
【0067】
(14)ついで、基板を50℃の水で洗浄して脱脂し、25℃の水で水洗後、さらに硫酸で洗浄してから、以下の条件で電解銅めっきを施し、厚さ20μmの電解銅めっき膜56を形成した(図15(A)参照)。
〔電解めっき水溶液〕
硫酸 2.24 mol/l
硫酸銅 0.26 mol/l
添加剤 19.5 ml/l
(アトテックジャパン社製、カパラシドHL)
〔電解めっき条件〕
電流密度 1 A/dm2
時間 65 分
温度 22±2 ℃
【0068】
(15)めっきレジスト54を5%NaOHで剥離除去した後、そのめっきレジスト54下の無電解めっき膜51を硫酸と過酸化水素の混合液でエッチング処理して溶解除去し、無電解銅めっき膜51と電解銅めっき膜56からなる厚さ18μmの導体回路(バイアホール60を含む)58を形成した(図15(B)参照)。
【0069】
(16)(7) と同様の処理を行い、第二銅錯体と有機酸とを含有するエッチング液によって、粗化面62を形成した(図15(C)参照)。
【0070】
(17)上記 (8)〜(16)の工程を繰り返すことにより、さらに上層の層間樹脂絶縁層160、導体回路158及びバイアホール160を形成し、多層配線板を得た(図16(A)参照)。
【0071】
(18)次に、多層配線基板の両面に、第1実施形態と同様のソルダーレジスト組成物を20μmの厚さで塗布し、70℃で20分間、70℃で30分間の条件で乾燥処理を行った後、ソルダーレジスト開口部のパターンが描画された厚さ5mmのフォトマスクをソルダーレジスト層に密着させて1000mJ/cm2 の紫外線で露光し、DMTG溶液で現像処理し、200μmの直径の開口71を形成した。
そしてさらに、80℃で1時間、100℃で1時間、120℃で1時間、150℃で3時間の条件でそれぞれ加熱処理を行ってソルダーレジスト層を硬化させ、開口を有し、その厚さが20μmのソルダーレジストパターン層70を形成した(図16(B))。上記ソルダーレジスト組成物としては、市販のソルダーレジスト組成物やソルダーレジストの樹脂フィルムを使用することもできる。
【0072】
(19)次に、ソルダーレジスト層70を形成した基板を、塩化ニッケル(2.3×10-1mol/l)、次亜リン酸ナトリウム(2.8×10-1mol/l)、クエン酸ナトリウム(1.6×10-1mol/l)を含むpH=4.5の無電解ニッケルめっき液に20分間浸漬して、開口71に厚さ5μmのニッケルめっき層72を形成した。さらに、その基板をシアン化金カリウム(7.6×10-3mol/l)、塩化アンモニウム(1.9×10-1mol/l)、クエン酸ナトリウム(1.2×10-1mol/l)、次亜リン酸ナトリウム(1.7×10-1mol/l)を含む無電解金めっき液に80℃の条件で7.5分間浸漬して、ニッケルめっき層72上に、厚さ0.03μmの金めっき層74を形成した(図16(C))。
【0073】
(20)この後、基板のICチップを載置する面のソルダーレジスト層70の開口に、スズ−鉛を含有するはんだペーストを印刷し、さらに他方の面のソルダーレジスト層70の開口にスズ−アンチモンを含有するはんだペーストを印刷した後、200℃でリフローすることにより上面にはんだバンプ76S、76V、76Gを設けた。そして、下面に導電性接続ピン78を配設し、プリント基板110を製造した(図17参照)。
【0074】
引き続き、本発明の第3実施形態について説明する。上述した第1、第2実施形態では、銅貼り積層板に貫通孔33A、33Bを穿設した。これに対して、第3実施形態では、銅貼り積層板に樹脂層を形成した後、貫通孔33A、34Bを形成する。
【0075】
この第3実施形態のコア基板の形成方法について、図18を参照して説明する。
(1) 厚さ0.8mmのガラスエポキシ樹脂、BT、FR−4,FR−5樹脂からなる基板30の両面に18μmの銅箔32がラミネートされている銅張積層板30Aを出発材料とした(図18(A)参照)。常法に従いパターン状にエッチングして基板の両面に内層銅パターン(下層導体回路)31を形成した(図18(B))。
【0076】
(2)次に、基板30の両面に後述するABF樹脂絶縁フィルムを張り付け、樹脂層35を形成する(図18(C))。
(3)基板30を第1実施形態と同様な炭酸レーザ装置のテーブルに載置し、炭酸ガスレーザを照射することで、直径100μmの通孔33Aを300μmピッチで基板30の中央に穿設する(図18(D)参照)。
【0077】
(3)そして、ドリル98にてコア基板30の外周部に直径300μmの通孔33Bを600μmピッチで穿設する(図18(E)参照)。
(4)その後、無電解めっき液に浸漬して、通孔33A、33Bの側壁に銅めっき膜を析出することでスルーホール36A、36Bを形成してから、エッチングを行い導体回路34を形成する(図18(F)参照)。以降の工程は上述した第1、第2実施形態と同様であるため、図示及び説明を省略する。
【0078】
なお、上記ABF樹脂フィルムとしては、難溶性樹脂、可溶性粒子、硬化剤、その他の成分が含有されている。それぞれについて以下に説明する。
【0079】
本発明の製造方法において使用する樹脂フィルムは、酸または酸化剤に可溶性の粒子(以下、可溶性粒子という)が酸または酸化剤に難溶性の樹脂(以下、難溶性樹脂という)中に分散したものである。
なお、本発明で使用する「難溶性」「可溶性」という語は、同一の酸または酸化剤からなる溶液に同一時間浸漬した場合に、相対的に溶解速度の早いものを便宜上「可溶性」と呼び、相対的に溶解速度の遅いものを便宜上「難溶性」と呼ぶ。
【0080】
上記可溶性粒子としては、例えば、酸または酸化剤に可溶性の樹脂粒子(以下、可溶性樹脂粒子)、酸または酸化剤に可溶性の無機粒子(以下、可溶性無機粒子)、酸または酸化剤に可溶性の金属粒子(以下、可溶性金属粒子)等が挙げられる。これらの可溶性粒子は、単独で用いても良いし、2種以上併用してもよい。
【0081】
上記可溶性粒子の形状は特に限定されず、球状、破砕状等が挙げられる。また、上記可溶性粒子の形状は、一様な形状であることが望ましい。均一な粗さの凹凸を有する粗化面を形成することができるからである。
【0082】
上記可溶性粒子の平均粒径としては、0.1〜10μmが望ましい。この粒径の範囲であれば、2種類以上の異なる粒径のものを含有してもよい。すなわち、平均粒径が0.1〜0.5μmの可溶性粒子と平均粒径が1〜3μmの可溶性粒子とを含有する等である。これにより、より複雑な粗化面を形成することができ、導体回路との密着性にも優れる。なお、本発明において、可溶性粒子の粒径とは、可溶性粒子の一番長い部分の長さである。
【0083】
上記可溶性樹脂粒子としては、熱硬化性樹脂、熱可塑性樹脂等からなるものが挙げられ、酸あるいは酸化剤からなる溶液に浸漬した場合に、上記難溶性樹脂よりも溶解速度が速いものであれば特に限定されない。
上記可溶性樹脂粒子の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等からなるものが挙げられ、これらの樹脂の一種からなるものであってもよいし、2種以上の樹脂の混合物からなるものであってもよい。
【0084】
また、上記可溶性樹脂粒子としては、ゴムからなる樹脂粒子を用いることもできる。上記ゴムとしては、例えば、ポリブタジエンゴム、エポキシ変性、ウレタン変性、(メタ)アクリロニトリル変性等の各種変性ポリブタジエンゴム、カルボキシル基を含有した(メタ)アクリロニトリル・ブタジエンゴム等が挙げられる。これらのゴムを使用することにより、可溶性樹脂粒子が酸あるいは酸化剤に溶解しやすくなる。つまり、酸を用いて可溶性樹脂粒子を溶解する際には、強酸以外の酸でも溶解することができ、酸化剤を用いて可溶性樹脂粒子を溶解する際には、比較的酸化力の弱い過マンガン酸塩でも溶解することができる。また、クロム酸を用いた場合でも、低濃度で溶解することができる。そのため、酸や酸化剤が樹脂表面に残留することがなく、後述するように、粗化面形成後、塩化パラジウム等の触媒を付与する際に、触媒が付与されなたかったり、触媒が酸化されたりすることがない。
【0085】
上記可溶性無機粒子としては、例えば、アルミニウム化合物、カルシウム化合物、カリウム化合物、マグネシウム化合物およびケイ素化合物からなる群より選択される少なくとも一種からなる粒子等が挙げられる。
【0086】
上記アルミニウム化合物としては、例えば、アルミナ、水酸化アルミニウム等が挙げられ、上記カルシウム化合物としては、例えば、炭酸カルシウム、水酸化カルシウム等が挙げられ、上記カリウム化合物としては、炭酸カリウム等が挙げられ、上記マグネシウム化合物としては、マグネシア、ドロマイト、塩基性炭酸マグネシウム等が挙げられ、上記ケイ素化合物としては、シリカ、ゼオライト等が挙げられる。これらは単独で用いても良いし、2種以上併用してもよい。
【0087】
上記可溶性金属粒子としては、例えば、銅、ニッケル、鉄、亜鉛、鉛、金、銀、アルミニウム、マグネシウム、カルシウムおよびケイ素からなる群より選択される少なくとも一種からなる粒子等が挙げられる。また、これらの可溶性金属粒子は、絶縁性を確保するために、表層が樹脂等により被覆されていてもよい。
【0088】
上記可溶性粒子を、2種以上混合して用いる場合、混合する2種の可溶性粒子の組み合わせとしては、樹脂粒子と無機粒子との組み合わせが望ましい。両者とも導電性が低くいため樹脂フィルムの絶縁性を確保することができるとともに、難溶性樹脂との間で熱膨張の調整が図りやすく、樹脂フィルムからなる層間樹脂絶縁層にクラックが発生せず、層間樹脂絶縁層と導体回路との間で剥離が発生しないからである。
【0089】
上記難溶性樹脂としては、層間樹脂絶縁層に酸または酸化剤を用いて粗化面を形成する際に、粗化面の形状を保持できるものであれば特に限定されず、例えば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等が挙げられる。また、これらの樹脂に感光性を付与した感光性樹脂であってもよい。感光性樹脂を用いることにより、層間樹脂絶縁層に露光、現像処理を用いてバイアホール用開口を形成することできる。
これらのなかでは、熱硬化性樹脂を含有しているものが望ましい。それにより、めっき液あるいは種々の加熱処理によっても粗化面の形状を保持することができるからである。
【0090】
上記難溶性樹脂の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等が挙げられる。これらの樹脂は単独で用いてもよいし、2種以上を併用してもよい。さらには、1分子中に、2個以上のエポキシ基を有するエポキシ樹脂がより望ましい。前述の粗化面を形成することができるばかりでなく、耐熱性等にも優れてるため、ヒートサイクル条件下においても、金属層に応力の集中が発生せず、金属層の剥離などが起きにくいからである。
【0091】
上記エポキシ樹脂としては、例えば、クレゾールノボラック型エポキシ樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、アルキルフェノールノボラック型エポキシ樹脂、ビフェノールF型エポキシ樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノール類とフェノール性水酸基を有する芳香族アルデヒドとの縮合物のエポキシ化物、トリグリシジルイソシアヌレート、脂環式エポキシ樹脂等が挙げられる。これらは、単独で用いてもよく、2種以上を併用してもよい。それにより、耐熱性等に優れるものとなる。
【0092】
本発明で用いる樹脂フィルムにおいて、上記可溶性粒子は、上記難溶性樹脂中にほぼ均一に分散されていることが望ましい。均一な粗さの凹凸を有する粗化面を形成することができ、樹脂フィルムにバイアホールやスルーホールを形成しても、その上に形成する導体回路の金属層の密着性を確保することができるからである。また、粗化面を形成する表層部だけに可溶性粒子を含有する樹脂フィルムを用いてもよい。それによって、樹脂フィルムの表層部以外は酸または酸化剤にさらされることがないため、層間樹脂絶縁層を介した導体回路間の絶縁性が確実に保たれる。
【0093】
上記樹脂フィルムにおいて、難溶性樹脂中に分散している可溶性粒子の配合量は、樹脂フィルムに対して、3〜40重量%が望ましい。可溶性粒子の配合量が3重量%未満では、所望の凹凸を有する粗化面を形成することができない場合があり、40重量%を超えると、酸または酸化剤を用いて可溶性粒子を溶解した際に、樹脂フィルムの深部まで溶解してしまい、樹脂フィルムからなる層間樹脂絶縁層を介した導体回路間の絶縁性を維持できず、短絡の原因となる場合がある。
【0094】
上記樹脂フィルムは、上記可溶性粒子、上記難溶性樹脂以外に、硬化剤、その他の成分等を含有していることが望ましい。
上記硬化剤としては、例えば、イミダゾール系硬化剤、アミン系硬化剤、グアニジン系硬化剤、これらの硬化剤のエポキシアダクトやこれらの硬化剤をマイクロカプセル化したもの、トリフェニルホスフィン、テトラフェニルホスフォニウム・テトラフェニルボレート等の有機ホスフィン系化合物等が挙げられる。
【0095】
上記硬化剤の含有量は、樹脂フィルムに対して0.05〜10重量%であることが望ましい。0.05重量%未満では、樹脂フィルムの硬化が不十分であるため、酸や酸化剤が樹脂フィルムに侵入する度合いが大きくなり、樹脂フィルムの絶縁性が損なわれることがある。一方、10重量%を超えると、過剰な硬化剤成分が樹脂の組成を変性させることがあり、信頼性の低下を招いたりしてしまうことがある。
【0096】
上記その他の成分としては、例えば、粗化面の形成に影響しない無機化合物あるいは樹脂等のフィラーが挙げられる。上記無機化合物としては、例えば、シリカ、アルミナ、ドロマイト等が挙げられ、上記樹脂としては、例えば、ポリイミド樹脂、ポリアクリル樹脂、ポリアミドイミド樹脂、ポリフェニレン樹脂、メラニン樹脂、オレフィン系樹脂等が挙げられる。これらのフィラーを含有させることによって、熱膨脹係数の整合や耐熱性、耐薬品性の向上などを図りプリント配線板の性能を向上させることができる。
【0097】
また、上記樹脂フィルムは、溶剤を含有していてもよい。上記溶剤としては、例えば、アセトン、メチルエチルケトン、シクロヘキサノン等のケトン類、酢酸エチル、酢酸ブチル、セロソルブアセテートやトルエン、キシレン等の芳香族炭化水素等が挙げられる。これらは単独で用いてもよいし、2種類以上併用してもよい。
【0098】
なお、上述した実施形態では、中央部に小径のスルーホールを配設し、外周部に大径スルーホールを配設したが、本発明は、これに限定されず、配線密度を高める必要がある箇所に小径のスルーホールを適宜配設することができる。
【0099】
[比較例1]
コア基板のスルーホールをレーザにより全て径100μmで形成した以外には第1実施形態と同様である。
[比較例2]
コア基板のスルーホールをドリルにより全て径300μmで形成した以外には第1実施形態と同様である。
[比較例3]
コア基板のスルーホールをレーザにより全て径100μmで形成した以外には第2実施形態と同様である。
[比較例4]
コア基板のスルーホールをドリルにより全て径300μmで形成した以外には第2実施形態と同様である。
【0100】
1GHzの高周波数ICチップをそれぞれ第1、第2、第3実施形態の多層プリント配線板、及び、比較例1,2、3、4の多層プリント配線板に実装し、比較試験を行った。
その結果、比較例2、4では、ICチップのエラーが頻繁に発生した。これは、電源線及びアース線の数が少ないため、電源の供給が追いつかなくなっていることによるものと推測される。
これに対して、第1、第2、第3実施形態の多層プリント配線板、比較例1、3は安定した動作を提供できた。但し、比較例1、3の多層プリント配線板は、全てのスルーホールをレーザで形成するため、第1〜第3実施形態の多層プリント配線板に対して、製造コストが非常に高くなっているし、スルーホールの断線する確率が高くなる。
【図面の簡単な説明】
【図1】図1(A)、(B)、(C)、(D)は、本発明の第1実施形態に係る多層プリント配線板の製造工程図である。
【図2】図2(A)、(B)、(C)、(D)は、本発明の第1実施形態に係る多層プリント配線板の製造工程図である。
【図3】図3(A)、(B)、(C)、(D)は、本発明の第1実施形態に係る多層プリント配線板の製造工程図である。
【図4】図4(A)、(B)、(C)は、本発明の第1実施形態に係る多層プリント配線板の製造工程図である。
【図5】図5(A)、(B)、(C)は、本発明の第1実施形態に係る多層プリント配線板の製造工程図である。
【図6】図6(A)、(B)は、本発明の第1実施形態に係る多層プリント配線板の製造工程図である。
【図7】本発明の第1実施形態に係る多層プリント配線板の断面図である。
【図8】本発明の第1実施形態に係る多層プリント配線板の断面図である。
【図9】図9(A)は、コア基板内の配線取り回しを示す説明図であり、図9(B)は、コア基板の平面図である。
【図10】開口を形成する炭酸ガスレーザ装置の説明図である。
【図11】図11(A)、(B)、(C)、(D)は、本発明の第2実施形態に係る多層プリント配線板の製造工程図である。
【図12】図12(A)、(B)、(C)、(D)は、本発明の第2実施形態に係る多層プリント配線板の製造工程図である。
【図13】図13(A)、(B)、(C)は、本発明の第2実施形態に係る多層プリント配線板の製造工程図である。
【図14】図14(A)、(B)、(C)は、本発明の第2実施形態に係る多層プリント配線板の製造工程図である。
【図15】図15(A)、(B)、(C)は、本発明の第2実施形態に係る多層プリント配線板の製造工程図である。
【図16】図16(A)、(B)、(C)は、本発明の第2実施形態に係る多層プリント配線板の製造工程図である。
【図17】本発明の第2実施形態に係る多層プリント配線板の断面図である。
【図18】本発明の第3実施形態に係る多層プリント配線板のコア基板の断面図である。
【符号の説明】
30 コア基板
33A、33B 通孔
34 導体回路
36A 小径バイアホール
36B 大径スルーホール
40 樹脂充填材
50 層間樹脂絶縁層
58 導体回路
60 バイアホール
70 ソルダーレジスト層
76S、76V、76G 半田バンプ
150 層間樹脂絶縁層
158 導体回路
160 バイアホール
Claims (3)
- 上下面を接続するスルーホールを形成した樹脂製のコア基板に層間樹脂絶縁層と導体回路とを交互に積層してなる多層プリント配線板において
前記コア基板の中央部に小径のスルーホールを配設し、外周部に大径のスルーホールを配設し、
前記小径のスルーホールに、信号線よりも多く電源線及び接地線を配設し、前記大径のスルーホールに、電源線及び接地線よりも多く信号線を配設したことを特徴とする多層プリント配線板。 - 前記小径のスルーホールはレーザにより設けられた通孔に形成され、前記大径のスルーホールは、ドリルにより設けられた通孔に形成されていることを特徴とする請求項1の多層プリント配線板。
- 少なくとも以下の(A)〜(B)の工程を備えることを特徴とする多層プリント配線板の製造方法:
(A)樹脂製のコア基板の中央部にレーザを照射しスルーホールとなる小径の通孔を形成する工程と、
(B)前記コア基板の外周部にドリルにより大径のスルーホールとなる通孔を形成する工程を備え、
前記小径の通孔に小径のスルーホールを形成し、前記大径の通孔に大径のスルーホールを形成し、
前記小径のスルーホールに、信号線よりも多く電源線及び接地線を配設し、前記大径のスルーホールに、電源線及び接地線よりも多く信号線を配設したことを特徴とする多層プリント配線板の製造方法。
Priority Applications (19)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35386899A JP4282190B2 (ja) | 1999-12-14 | 1999-12-14 | 多層プリント配線板及び多層プリント配線板の製造方法 |
DE60031680T DE60031680T2 (de) | 1999-06-02 | 2000-05-25 | Mehrschichtige, gedruckte leiterplatte und herstellungsmethode für eine mehrschichtige, gedruckte leiterplatte |
EP00931571A EP1194022B1 (en) | 1999-06-02 | 2000-05-25 | Multilayer printed wiring board and method of manufacturing multilayer printed wiring board |
US09/979,388 US6828510B1 (en) | 1999-06-02 | 2000-05-25 | Multilayer printed wiring board and method of manufacturing multilayer printed wiring board |
EP06123074A EP1744609B1 (en) | 1999-06-02 | 2000-05-25 | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
PCT/JP2000/003377 WO2000076281A1 (fr) | 1999-06-02 | 2000-05-25 | Carte a circuit imprime multicouche et procede de fabrication d'une telle carte |
EP09156841A EP2086300A1 (en) | 1999-06-02 | 2000-05-25 | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
EP09156837A EP2086299A1 (en) | 1999-06-02 | 2000-05-25 | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
MYPI20002406A MY125537A (en) | 1999-06-02 | 2000-05-30 | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board. |
TW089110559A TW471244B (en) | 1999-06-02 | 2000-05-31 | Multilayer printed circuit board and method of manufacturing multilayer printed circuit board |
US10/921,525 US7985930B2 (en) | 1999-06-02 | 2004-08-19 | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
US12/171,794 US8288664B2 (en) | 1999-06-02 | 2008-07-11 | Multi-layer printed circuit board and method of manufacturing multilayer printed circuit board |
US12/694,322 US8283573B2 (en) | 1999-06-02 | 2010-01-27 | Multi-layer printed circuit board and method of manufacturing multilayer printed circuit board |
US12/887,197 US20110024164A1 (en) | 1999-06-02 | 2010-09-21 | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
US12/913,258 US8288665B2 (en) | 1999-06-02 | 2010-10-27 | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
US13/089,378 US8822828B2 (en) | 1999-06-02 | 2011-04-19 | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
US13/169,736 US8782882B2 (en) | 1999-06-02 | 2011-06-27 | Method of manufacturing multi-layer printed circuit board |
US13/169,674 US8745863B2 (en) | 1999-06-02 | 2011-06-27 | Method of manufacturing multi-layer printed circuit board |
US13/432,471 US8822830B2 (en) | 1999-06-02 | 2012-03-28 | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35386899A JP4282190B2 (ja) | 1999-12-14 | 1999-12-14 | 多層プリント配線板及び多層プリント配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001168531A JP2001168531A (ja) | 2001-06-22 |
JP4282190B2 true JP4282190B2 (ja) | 2009-06-17 |
Family
ID=18433770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35386899A Expired - Lifetime JP4282190B2 (ja) | 1999-06-02 | 1999-12-14 | 多層プリント配線板及び多層プリント配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4282190B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011159734A (ja) * | 2010-01-29 | 2011-08-18 | Kyocer Slc Technologies Corp | 配線基板 |
JP2015191991A (ja) * | 2014-03-28 | 2015-11-02 | 京セラサーキットソリューションズ株式会社 | 配線基板 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102361534A (zh) * | 2003-04-07 | 2012-02-22 | 揖斐电株式会社 | 多层印刷电路板 |
WO2005081312A1 (ja) * | 2004-02-24 | 2005-09-01 | Ibiden Co., Ltd. | 半導体搭載用基板 |
JP2006216713A (ja) | 2005-02-02 | 2006-08-17 | Ibiden Co Ltd | 多層プリント配線板 |
JP2012212867A (ja) | 2011-03-30 | 2012-11-01 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
JP2013236039A (ja) * | 2012-05-11 | 2013-11-21 | Renesas Electronics Corp | 半導体装置 |
JP2014110293A (ja) * | 2012-11-30 | 2014-06-12 | Ibiden Co Ltd | 半導体素子搭載用プリント配線板およびその製造方法 |
US20180240778A1 (en) * | 2017-02-22 | 2018-08-23 | Intel Corporation | Embedded multi-die interconnect bridge with improved power delivery |
-
1999
- 1999-12-14 JP JP35386899A patent/JP4282190B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011159734A (ja) * | 2010-01-29 | 2011-08-18 | Kyocer Slc Technologies Corp | 配線基板 |
JP2015191991A (ja) * | 2014-03-28 | 2015-11-02 | 京セラサーキットソリューションズ株式会社 | 配線基板 |
Also Published As
Publication number | Publication date |
---|---|
JP2001168531A (ja) | 2001-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2000076281A1 (fr) | Carte a circuit imprime multicouche et procede de fabrication d'une telle carte | |
JP4508380B2 (ja) | 多層プリント配線板の製造方法 | |
JP4282190B2 (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
JP2001015931A (ja) | 多層プリント配線板およびその製造方法 | |
JP2003101244A (ja) | 多層プリント配線板の製造方法および多層プリント配線板 | |
JP4863557B2 (ja) | 多層プリント配線板の製造方法 | |
JP4278806B2 (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
JP4707273B2 (ja) | 多層プリント配線板の製造方法 | |
JP4360737B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP3916946B2 (ja) | 電解めっき液の評価方法および多層プリント配線板の製造方法 | |
JP4605888B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
JP4698046B2 (ja) | 多層プリント配線板 | |
JP2002204057A (ja) | 多層プリント配線板の製造方法および多層プリント配線板 | |
JP4817516B2 (ja) | 多層プリント配線板 | |
JP4514308B2 (ja) | 多層プリント配線板の製造方法 | |
JP2002047594A (ja) | 電解めっき液、その液を用いた多層プリント配線板の製造方法および多層プリント配線板 | |
JP3219396B2 (ja) | 多層プリント配線板の製造方法 | |
JP4666332B2 (ja) | 多層プリント配線板の製造方法 | |
JP4748889B2 (ja) | 多層プリント配線板の製造方法 | |
JP4428783B2 (ja) | プリント配線板の製造方法 | |
JP4484350B2 (ja) | プリント配線板の製造方法 | |
JP2000328256A (ja) | 無電解めっき液およびそれを用いたプリント配線板の製造方法 | |
JP4518660B2 (ja) | 多層プリント配線板の製造方法 | |
JP2003008221A (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
JP3219395B2 (ja) | 多層プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050901 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081216 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090317 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090317 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4282190 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140327 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |