KR101197777B1 - 리드 프레임 및 그 제조 방법 - Google Patents

리드 프레임 및 그 제조 방법 Download PDF

Info

Publication number
KR101197777B1
KR101197777B1 KR1020090108907A KR20090108907A KR101197777B1 KR 101197777 B1 KR101197777 B1 KR 101197777B1 KR 1020090108907 A KR1020090108907 A KR 1020090108907A KR 20090108907 A KR20090108907 A KR 20090108907A KR 101197777 B1 KR101197777 B1 KR 101197777B1
Authority
KR
South Korea
Prior art keywords
lead
circuit pattern
die pad
metal
insulating
Prior art date
Application number
KR1020090108907A
Other languages
English (en)
Other versions
KR20110052033A (ko
Inventor
엄새란
천현아
박충식
이형의
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020090108907A priority Critical patent/KR101197777B1/ko
Priority to TW099138153A priority patent/TW201123391A/zh
Priority to PCT/KR2010/007783 priority patent/WO2011059205A2/en
Publication of KR20110052033A publication Critical patent/KR20110052033A/ko
Application granted granted Critical
Publication of KR101197777B1 publication Critical patent/KR101197777B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은, 절연재료로 구성된 절연부에 의해 제 1금속으로 구성된 리드부와 단락된 다이패드부; 상기 리드부 또는 상기 절연부 상에 제 2금속으로 형성된 회로패턴; 상기 다이패드부와 인접한 위치이며, 상기 회로패턴 상면에 형성된 이너리드; 및 상기 리드부 하면에 형성된 아우터 리드를 포함하는 것을 특징으로 하는 리드 프레임 및 그 제조 방법에 관한 것이다. 이에 의해, 칩과 회로패턴에 연결되는 와이어를 감소시켜 비용이 절감되며, 미세하고 두께가 일정한 회로패턴으로 리드부와 칩을 연결하여 많은 수의 신호전달 체계를 구축함과 동시에 박형화를 실현한다. 또한, 금속 페이스트를 인쇄하는 방법으로 인해 공정수를 감소시키며, 회로를 연결하는 리드부 및 다이 패드면이 도금으로 형성되는 PCB 기판과는 달리 금속 부재를 그대로 사용하여 신호전달 및 열전도도를 향상시킨다.
반도체 칩 패키지, 지지부, 와이어

Description

리드 프레임 및 그 제조 방법{LEADFRAME AND METHOD OF MANUFACTURIG SAME}
본 발명은 리드 프레임 및 그 제조 방법에 관한 것이다.
반도체 패키징이란 웨이퍼 공정에 의해 만들어진 개개의 칩 (Chip)을 실제 저자 부품으로써 사용할 수 있도록 전기적 연결을 해주고, 외부의 충격에 보호되도록 밀봉 포장해 주는 공정을 말한다.
보통 웨이퍼 한 장에는 동일한 전기 회로가 인쇄된 칩이 수십 개에서 혹은 수백 개까지 만들어진다. 이러한 개개의 칩은 그 자체만으로는 전자 부품으로서의 역할을 수행할 수 없다. 따라서 외부로부터 전기 신호를 공급받아 칩 내부에서 가동된 전기 신호를 전달해 주기 위해 외부와 연결되는 전기선을 만들어 주어야 한다. 또한, 칩은 매우 미세한 회로를 담고 있기 때문에 습기, 먼지 및 외부의 충격에 쉽게 손상될 수 있다. 결국, 웨이퍼 표면에 형성된 칩 자체는 전자 부품으로 인쇄 회로 기판 (PCB)에 실장 되지 전까지 완전한 제품이라고 볼 수 없다. 따라서 웨이퍼 상의 칩에 전기적 연결선을 만들어 주고 외부 충격에 견디도록 밀봉 포장해 주어 완전한 개별 전자 소자로서의 역할을 수행할 수 있도록 칩을 최종 제품화하는 공정이 패키징 공정이다.
또한, 반도체 패키지 제조에 있어 리드 프레임은 칩 실장 및 신호 전달 역할을 하는 입출력 수단을 공급하는 중요한 역할을 하고 있으며, 고집적된 신호 전달을 위한 다양한 리드 프레임의 형태가 개발되고 있다.
일반적으로 제작되는 리드 프레임의 형태는 에칭 기법 혹은 스탬핑법을 이용하여 다이패드 및 리드부를 형성한다. 그러나 기존의 리드 프레임의 제작방법으로는 반도체의 고집적화를 위하여 필요한 다열 리드 형성이 용이하지 않다.
또한, 최근에 개발되고 있는 2단 에칭을 이용하여 제조된 리드 프레임은 이너리드의 구현 피치를 감소시키는 데 한계가 존재하여 구현할 수 있는 리드 핀 (lead pin)의 수가 제한된다. 또한, 기존의 방식에 따르는 경우 리드 프레임을 PCB 기판에 장착하기 위해, 솔더링을 위한 주석 (Tin) 도금을 진행해야하는 공정상 번거로움이 있다.
특히, 2단 에칭으로 리드 프레임의 회로패턴을 구현하는 경우, 등방성 에칭으로 인해 일정한 두께의 회로패턴을 형성할 수 없다. 즉, 에칭으로 인해 깎인 모서리 부분이 오목한 형상을 취하게 되어 이너리드 및 아우터 리드를 구성하는 금속부분이 위치하는 부분이, 그 외의 부분보다 높게 구성된다. 이는 회로패턴의 박형화, 미세화의 한계로 작용하게 된다.
본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은, 더욱 고집적화된 신호전달 체계 갖춘 리드 프레임 및 이를 더욱 간단한 공정으로 구현하는 리드 프레임 제조 방법을 제공하는 데 있다.
본 발명의 일 실시형태에 따른 리드 프레임은, 절연재료로 구성된 절연부에 의해 제 1금속으로 구성된 리드부와 이격된 다이패드부; 상기 리드부 및 상기 절연부 상에 제 2금속으로 형성된 회로패턴; 상기 다이패드부와 인접한 위치이며, 상기 회로패턴 상면에 형성된 이너리드; 및 상기 리드부 하면에 형성된 아우터 리드를 포함하는 것을 특징으로 하여, 회로패턴이 리드부와는 별개로 구성됨으로써 더욱 미세한 회로패턴을 형성할 수 있다.
특히, 상기 회로패턴의 두께는 일정한 것을 특징으로 하며, 이는 에칭 공정이 아닌 금속 페이스트의 인쇄로 인한 회로패턴은 모서리 부분의 오목형상이 형성되지 않기 때문이다.
여기서, 상기 리드부는, 상부 방향의 폭이 하부 방향의 폭보다 좁은 것을 특징으로 한다.
본 발명의 일 실시형태에 따른 리드 프레임 제조 방법은, (a) 금속기판상에 하프 에칭을 수행하여 절연부홈, 다이패드부, 및 리드부를 형성하는 단계; (b) 상기 절연부홈에 절연물질을 채워 절연부를 형성하는 단계; 및 (c) 상기 다이패드부와 절연되도록 상기 리드부 또는 절연부상에 금속 페이스트를 인쇄하여 회로패턴을 형성하는 단계를 포함하여 이루어지되, 상기 (c) 단계는, (c1) 상기 리드부상에 회로패턴을 형성하는 단계; 및 (c2) 상기 금속기판 하면을 에칭하여 상기 다이패드부와 상기 리드부를 절연시키는 단계로 이루어질 수도 있으며, (c1) 상기 금속기판 하면을 에칭하여 상기 다이패드부와 상기 리드부를 절연시키는 단계; 및 (c2) 상기 리드부상에 회로패턴을 형성하는 단계로 이루어질 수도 있다.
삭제
여기서, 상기 (c) 단계의 회로패턴의 재료는, 구리 (Cu), 알루미늄 (Al), 및 마그네슘 (Mg) 중 하나 이상으로 이루어질 수도 있다.
또한, 상기 리드 프레임 제조 방법은, (d) 상기 회로패턴 또는 다이패드의 상면에 와이어 본딩 패드를 형성하거나, 상기 리드부 또는 다이패드의 하면에 솔더 실장 패드를 형성하는 단계를 더 포함할 수도 있다.
특히, 상기 (c) 단계는, 회로패턴의 두께가 일정하도록 금속 페이스트를 인쇄하는 단계인 것을 특징으로 한다.
본 발명에 의해, 칩과 회로패턴에 연결되는 와이어를 감소시켜 비용이 절감되며, 미세하고 두께가 일정한 회로패턴으로 리드부와 칩을 연결하여 많은 수의 신호전달 체계를 구축함과 동시에 박형화를 실현한다. 또한, 금속 페이스트를 인쇄하는 방법으로 인해 공정수를 감소시키며, 회로를 연결하는 리드부 및 다이 패드면이 도금으로 형성되는 PCB 기판과는 달리 금속 부재를 그대로 사용하여 신호전달 및 열전도도를 향상시킨다.
이하에서는 첨부한 도면을 참조하여 바람직한 일 실시형태에 따른 리드 프레임 제조 방법에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.
실시형태의 설명에 있어서, "상 (on)"과 "아래(under)"는 직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한, 각 구성요소의 상 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
도 1a 내지 도 1i는 본 발명의 일 실시형태에 따른 리드 프레임 제조방법 중 각 단계의 단면도이다.
도 1a에 도시된 바와 같이, 회로 주체가 되는 금속기판 (110)을 준비한다. 이 금속기판 (110)은 구리 (Cu)가 바람직하나. 전도성 물질인 구리 합금, 철 (Fe), 철 합금 등의 금속부재를 사용할 수도 있다. 여기서 사용될 금속기판 (110)의 두께는 10mil (1mil = 1,000분의 1인치) 이하가 바람직하며, 5mil 이하가 더욱 바람직하다.
그 후, 도 1b에 도시된 바와 같이, 금속기판 (110)의 상부 및 하부에 포토 레지스트 (120)를 형성한다. 이 경우, 포토 레지스트 (120)는 액체 타입의 포토 레 지스트 (120) (LPR: Liquid Photo Resist), 필름 타입의 포토 레지스트 (120) (DFR: Dry Film Resist) 등으로 형성될 수 있다. 이러한 금속기판 (110)의 상부 및 하부 각각에 포토마스크 (130)를 이용한 포토리소그래피 공정으로 포토 레지스트 (120)가 노광 및 현상된다.
또한, 포토 레지스트 (120)의 도포는 금속기판 (110)의 상면에만 도포할 수도 있으나, 하면의 부재를 보호하기 위해 양면 도포가 바람직하다.
여기서, 포토마스크 (130)는 석영 기판상에 차단층이 형성된 차단 영역 (S1)과, 석영기판만 존재하는 투과 영역 (S2)을 구비한다. 금속기판 (110) 상부에 위치한 포토 마스크 (130)는 절연부홈이 형성될 위치에 투과영역이 위치하여 노광 공정시 자외선을 투과시킴으로써 현상 공정 후 절연부홈이 위치할 부분의 포토 레지스트 (120)가 제거된다. 여기서, 포토 레지스트 (120)는 자외선에 노출된 부분이 제거되는 타입과, 자외선에 노출되지 않은 부분이 제거되는 타입이 있으며, 본 단계에서는 전자의 포토 레지스트 (120) 타입을 사용한 것이다.
이후, 금속기판 (110) 상에 하프 에칭을 수행하여 절연체가 채워질 공간인 절연부홈을 형성한다. 이 경우, 에칭되는 깊이는 필요에 따라 조절될 수 있다.
이와 같이 에칭하는 경우, 등방성 에칭으로 인해, 도 1c 에 도시된 바와 같이 홈이 형성된 내부의 모서리 부분도 에칭이 되어 오목한 형상이 구현된다. 즉 리드부 (180)의 상부 방향의 폭이 하부 방향의 폭보다 좁아지게 되어, 에칭으로는 일정한 두께의 리드부를 구현하기가 힘들다.
그 후, 포토 레지스트 (120)를 박리하여 도 1c 와 같은 금속기판 (110)의 형 태를 구성한다. 도 1c에 도시된 금속기판 (110) 형태는 리드부 (180), 절연부홈, 및 다이패드부 (115)로 구성된다.
그리고 도 1d에 도시된 바와 같이, 금속기판 (110)의 상부에 절연기능이 가능한 레진 (Resin)을 코팅하여 채운다. 여기서, 액상타입의 레진을 사용할 경우 스크린 인쇄를 통하여 절연부홈을 채운 후 액상타입의 레진의 경도를 증가시키기 위해 경화시키는 단계 (미도시)를 거쳐야 한다. 또한, 필름타입의 레진 (예를 들어, PP (Prepreg), RCC (Resin Coated Copper))을 사용할 경우, 금속기판 (110)에 레진을 적층후 일정 압력 및 온도를 가해 레진을 채운다.
그 다음 도 1e에 도시된 바와 같이, 레진을 채우지 않아도 되는 부분, 즉 리드부 (180)와 다이패드부 (115)의 상면을 노출시키기 위해 연마공정을 수행한다.
여기서, 하프에칭면을 채우는 또 다른 방법은 솔더레지스트 (SR; Solder Resist)를 이용하는 것이다. 액상 타입의 SR의 경우 스크린 인쇄를 통해 코팅 후, 패턴 마스크 (130)를 이용하여 노광을 한다. 빛을 받은 부분은 현상 과정을 통해 제거되며, 레진을 채우지 않아도 되는 영역의 부재 표면을 노출시킨 후 하프 에칭 영역에 채워진 SR을 경화한다. 이 경우, 채워진 레진과 노출된 금속면의 높이를 동일하게 하기 위해, 연마공정을 수행할 수도 있다. 또한, 필름타입으로 존재하는 DFSR (Dry Film Solder Resist)을 사용할 수도 있다. DFSR을 하프 에칭된 금속기판 (110)에 라미네이팅한다. 그 후, 패턴 마스크 (130)를 이용하여 노광 진행 후 현상을 진행한다. 이러한 DFSR은 SR 과 유사한 성질을 가지므로 경화단계가 필요하다.
그 후, 도 1f에 도시된 바와 같이, 리드부와 절연부 (150)의 상면에 금속 페 이스트를 이용하여 회로패턴 (160)을 형성한다. 더욱 상세하게는, 예를 들어 원하는 회로패턴이 형성된 금속 마스크 상에 금속 페이스트를 스퀴지로 밀어넣어 인쇄하는 스크린 프린팅법을 이용할 수도 있다. 그 결과, 미세하며 두께가 일정한 회로패턴을 간단히 형성할 수 있다.
그리고 인쇄의 횟수를 조절하거나 (예를 들어, 2회 이상 하는 경우 더 두꺼워짐) 페이스트의 점도를 조절함으로써 회로패턴 (160)의 두께, 즉 높이를 제어할 수 있다. 또한, 금속 페이스트를 인쇄할 때 사용되는 금속 마스크의 회로패턴의 폭을 조절함으로써 회로패턴의 폭을 조절할 수 있다.
여기서, 금속 페이스트는 구리 (Cu) 페이스트, 알루미늄 (Al) 페이스트, 및 마그네슘 (Mg) 페이스트 중 하나 또는 두 개 이상을 이용한 혼합페이스트를 사용할 수 있으며, 기타 도전성 재료의 사용도 가능하다. 특히, 금속기판 (110)의 재료가 Cu 인 경우, 동일 성분으로 구성되며 열전도도가 높은 Cu 페이스트를 사용하는 것이 바람직하다. 이러한 회로패턴 (160)은 다이패드부 (115)와 절연되도록 이격거리를 가져야 한다. 이와 같이 회로패턴 (160)이 형성된 리드 프레임의 상면을 도 2에 나타낸다.
특히, 이와 같이 금속 페이스트를 인쇄하여 형성된 회로패턴은 종래의 에칭기법에 의해 형성된 회로패턴과는 그 형태가 상이하다. 즉 종래 기술은 이너리드 및 아우터 리드와 같은 금속부를 먼저 도금한 후, 에칭을 통해 회로패턴을 형성함으로써, 아우터 리드 및 이너리드 부분 (에칭으로 인한 모서리 부분 위에 위치)이 형성될 회로패턴부분이 그 이외의 부분보다 높게 된다.
반면에, 본원발명은 에칭에 의하지 않음으로써, 도시된 바와 같이, 모서리 부분이 깎이지 않아 회로패턴이 일정한 두께로 형성될 수 있고, 그 결과, 전체적인 리드 프레임을 박형화할 수 있다.
도 2는 본 발명의 일 실시형태에 따른 리드 프레임의 회로패턴을 나타내는 상면도이다. 도 2를 참조하면, 회로패턴 (160) 간의 거리가 매우 미세하게 구성될 수 있어, 많은 수의 신호전달 체계를 구축할 수 있다.
그 다음, 도 1g에 도시된 바와 같이, 금속기판 (110)의 하면을 전면 에칭한다. 그 이유는 리드부 (180)와 다이패드부 (115)가 전기적으로 절연되도록 하기 위함이다. 그 결과, 리드부 (180)와 다이패드부 (115)는 절연부 (150)를 사이에 두고 이격된다.
여기서 단계 1f 와 1g 는 순서가 바뀔 수도 있다. 즉 하부면을 먼저 에칭한 후에 회로패턴 (160)을 형성할 수도 있다. 이와 같이 하부면을 먼저 에칭하는 경우, 하부면은 절연부 (150) 및 리드부 (180) 면이 동시에 노출되기 때문에, 도 1g 와는 달리 하부면에 회로패턴을 형성할 수도 있다.
다만, 하부면을 먼저 에칭하는 경우, 기판이 더 박형화되어 제어하는 것이 다소 더 어렵기 때문에, 1f 후에 1g 의 단계를 수행하는 것이 좀 더 바람직하다.
도 3b는 본 발명의 일 실시형태에 따른 리드 프레임의 솔더 실장 패드가 실장될 부분을 나타내는 배면도이다. 도 3b를 참조하면, 1g 단계에 의해 하면이 에칭되어 다이패드 (115)의 하면과 리드 프레임의 하면이 노출된다.
또한, 에칭된 후의 단면모양을 도 4에 도시한다. 도 4를 참조하면, 리드부 (180)는 좌측의 모양과 같이 절연부 (150)와 동일한 두께로 생성될 수도 있으며, 우측의 모양과 같이 절연부 (150) 내부에 형성될 수도 있다. 리드부 (180)가 절연층 내부에 형성된 경우, 추후 다이 프레임을 몰딩하고 솔더링 공정시 접착력을 증가시킬 수 있다.
이러한 하면 에칭을 수행한 후, 도 1h에 도시된 바와 같이, 와이어 본딩 패드 (또는 이너리드로 지칭될 수 있음)와 솔더 실장 패드 (또는 아우터 리드로 지칭될 수 있음)를 형성하기 위한 공정을 수행한다. 더욱 상세하게는, 포토 레지스트 (120)를 양면에 도포하고, 광차단 영역 (S1)과, 광투과 영역 (S2)을 구비한 마스크 (130)를 이용하여 노광, 현상함으로써, 와이어 본딩 패드 (190) 및 솔더 실장 패드 (185)를 형성할 위치를 노출시킨다.
그 후, 노출된 부분을 도금처리한다. 여기서 도금 처리는 니켈 (Ni) 도금 후, 금 (Au) 도금을 형성할 수도 있다. 또한, Ni 도금층 위로 팔라듐 (Pd), Au 을 순차로 도금할 수도 있다. 또한, Ni, Pd, Au 중 하나 이상을 Ag 로 대치할 수 있다. 이러한 도금층 구형은 일반적으로 전해도금으로 진행하나 전해 도금과 무전해 도금을 혼용하여 진행할 수도 있다.
최종적으로 포토레스트를 제거하여 도 1i 와 같이, 와이어 본딩 패드 (190) 및 솔더 실장 패드 (185)를 형성한다. 이렇게 형성된 와이어 본딩 패드 (190)의 상면을 도 3a에 나타낸다.
또한, 회로패턴 (160)의 두께와 와이어 본딩 패드 (190)의 두께는 필요에 따라 조절될 수 있어, 회로패턴 (160)의 높이와 와이어 본딩 패드 (190)의 높이는 동 일하거나 차이가 날 수 있다.
그 결과, 기존의 BGA (Ball Grid Array) 의 제조방법에 비해 간단한 공정으로 미세한 회로패턴 (160)을 형성할 수 있다. 또한, 리드부가 회로패턴 (160)의 역할까지 수행하는 종래의 구조와 달리 회로패턴 (160)을 페이스트 인쇄법으로 별도로 구성함으로써 더욱 미세하고, 두께가 일정하며, 집적도 높은 회로패턴 (160)을 구성할 수 있다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도 1a 내지 도 1i는 본 발명의 일 실시형태에 따른 리드 프레임 제조방법 중 각 단계의 단면도.
도 2는 본 발명의 일 실시형태에 따른 리드 프레임의 회로패턴 (160)을 나타내는 평면도
도 3a는 본 발명의 일 실시형태에 따른 리드 프레임의 와이어 본딩 패드 부분을 나타내는 평면도
도 3b는 본 발명의 일 실시형태에 따른 리드 프레임의 솔더 페이스트 패드 부분을 나타내는 평면도
도 4는 본 발명의 일 실시형태에 따른 리드 프레임의 리드부 부분을 확대한 단면도
<도면의 주요 부분에 대한 부호 설명>
110: 금속기판 115: 다이패드부
120: 포토 레지스트 130: 포토 마스크
150: 절연부 160: 회로패턴
180: 리드부 185: 솔더 실장 패드 (아우터 리드)
190: 와이어 본딩 패드 (이너 리드)

Claims (9)

  1. 절연재료로 구성된 절연부에 의해 제 1금속으로 구성된 리드부와 이격된 다이패드부;
    상기 리드부 및 상기 절연부 상에 제 2금속으로 형성된 회로패턴;
    상기 회로패턴 상면 일측 및 타측 중, 상기 다이패드부에 가까운 쪽의 일측 가장자리에 형성된 이너리드; 및
    상기 리드부 하면에 형성된 아우터 리드를 포함하는 것을 특징으로 하는 리드 프레임.
  2. 제 1항에 있어서,
    상기 회로패턴의 두께는 일정한 것을 특징으로 하는 리드 프레임.
  3. 제 1항에 있어서,
    상기 리드부는, 상부 방향의 폭이 하부 방향의 폭보다 좁은 것을 특징으로 하는 리드 프레임.
  4. (a) 금속기판상에 하프 에칭을 수행하여 절연부홈, 다이패드부 및 리드부를 형성하는 단계;
    (b) 상기 절연부홈에 절연물질을 채워 절연부를 형성하는 단계; 및
    (c) 상기 다이패드부와 절연되도록 상기 리드부 및 상기 절연부상에 금속 페이스트를 인쇄하여 회로패턴을 형성하는 단계; 를 포함하되,
    상기(c)단계는,
    (c1) 상기 리드부 및 상기 절연부상에 금속 페이스트를 인쇄하여 회로패턴을 형성하는 단계; 및
    (c2) 상기 금속기판 하면을 에칭하여 상기 다이패드부와 상기 리드부를 절연시키는 단계로 이루어진 것을 특징으로 하는 리드 프레임 제조 방법.
  5. 삭제
  6. (a) 금속기판상에 하프 에칭을 수행하여 절연부홈, 다이패드부, 및 리드부를 형성하는 단계;
    (b) 상기 절연부홈에 절연물질을 채워 절연부를 형성하는 단계; 및
    (c) 상기 다이패드부와 절연되도록 상기 리드부 및 상기 절연부상에 금속 페이스트를 인쇄하여 회로패턴을 형성하는 단계를 포함하되,
    상기 (c) 단계는,
    (c1) 상기 금속기판 하면을 에칭하여 상기 다이패드부와 상기 리드부를 절연시키는 단계; 및
    (c2) 상기 리드부 및 상기 절연부상에 금속 페이스트를 인쇄하여 회로패턴을 형성하는 단계로 이루어진 것을 특징으로 하는 리드 프레임 제조 방법.
  7. 제 4항 또는 제 6항에 있어서,
    상기 (c) 단계의 금속 페이스트의 재료는, 구리 (Cu), 알루미늄 (Al), 및 마그네슘 (Mg) 중 하나 이상으로 이루어진 것을 특징으로 하는 리드 프레임 제조 방법.
  8. 제 4항 또는 제 6항에 있어서,
    상기 리드 프레임 제조 방법은,
    (d) 상기 회로패턴 또는 상기 다이패드부의 상면에 와이어 본딩 패드를 형성하거나, 상기 리드부 또는 상기 다이패드부의 하면에 솔더 실장 패드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 리드 프레임 제조 방법.
  9. 제 4항 또는 제 6항에 있어서,
    상기 (c) 단계는, 회로패턴의 두께가 일정하도록 금속 페이스트를 인쇄하는 단계인 것을 특징으로 하는 리드 프레임 제조 방법.
KR1020090108907A 2009-11-11 2009-11-12 리드 프레임 및 그 제조 방법 KR101197777B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090108907A KR101197777B1 (ko) 2009-11-12 2009-11-12 리드 프레임 및 그 제조 방법
TW099138153A TW201123391A (en) 2009-11-11 2010-11-05 Lead frame and manufacturing method of the same
PCT/KR2010/007783 WO2011059205A2 (en) 2009-11-11 2010-11-05 Lead frame and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090108907A KR101197777B1 (ko) 2009-11-12 2009-11-12 리드 프레임 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20110052033A KR20110052033A (ko) 2011-05-18
KR101197777B1 true KR101197777B1 (ko) 2012-11-06

Family

ID=44362212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090108907A KR101197777B1 (ko) 2009-11-11 2009-11-12 리드 프레임 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101197777B1 (ko)

Also Published As

Publication number Publication date
KR20110052033A (ko) 2011-05-18

Similar Documents

Publication Publication Date Title
JP6057190B2 (ja) 半導体要素又はパッケージの製造方法
US7923367B2 (en) Multilayer wiring substrate mounted with electronic component and method for manufacturing the same
KR101609016B1 (ko) 반도체 소자용 기판의 제조 방법 및 반도체 장치
JP2001060648A (ja) リードフレーム及びその製造方法並びに半導体装置
US6271057B1 (en) Method of making semiconductor chip package
KR101648602B1 (ko) 반도체 소자용 기판의 제조 방법 및 반도체 장치
JP2004193297A (ja) ウェハレベルパッケージおよびその製造方法
KR101040136B1 (ko) 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
WO2011059205A2 (en) Lead frame and manufacturing method of the same
KR101186879B1 (ko) 리드 프레임 및 그 제조 방법
TWI430418B (zh) 引線架及其製造方法
KR101197777B1 (ko) 리드 프레임 및 그 제조 방법
JPH0897330A (ja) チップキャリア及びその製造方法
KR101128999B1 (ko) 칩 패키지 제조 방법 및 이에 의해 제조된 칩 패키지
JPH09116045A (ja) リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法
KR101168413B1 (ko) 리드 프레임 및 그 제조 방법
KR20040098170A (ko) 금속 칩스케일 반도체패키지 및 그 제조방법
KR101107756B1 (ko) 리드 프레임 및 그 제조 방법
KR101168890B1 (ko) 리드 프레임 및 그 제조 방법
US11942465B2 (en) Embedded structure, manufacturing method thereof and substrate
KR20130059580A (ko) 반도체 패키지 및 그의 제조방법
KR101168412B1 (ko) 리드 프레임 및 그 제조 방법
KR101148100B1 (ko) 다열형 리드프레임 및 반도체 패키지의 제조방법
KR101250379B1 (ko) 반도체 패키지의 다열 리드프레임 및 그 제조방법
KR20090131776A (ko) 다열형 리드리스 리드프레임 및 그의 반도체 패키지 및그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 8