KR100922846B1

KR100922846B1 - Ｐｗｍ신호생성회로 및 그것을 구비한 전원장치

Info

Publication number: KR100922846B1
Application number: KR1020070098670A
Authority: KR
Inventors: 다카에 시마다; 후미카즈 다카하시; 히로유키 쇼지; 요시히데 다카하시; 와타루 모치즈키
Original assignee: 히다찌 컴퓨터 기끼 가부시끼가이샤
Priority date: 2006-10-02
Filing date: 2007-10-01
Publication date: 2009-10-20
Also published as: US7683597B2; KR20080030928A; TW200822562A; TWI346458B; JP2008092670A; US20080079407A1; JP4787712B2

Abstract

본 발명은 출력전력의 제어분해능이 높은 전원장치를 제공하는 것이다.

PWM 신호생성회로는 비반전 소자(31)와, 반전소자(32)를 구비하고, 클럭 신호의 상승에서 카운트하는 카운터(11)와, 클럭 신호의 하강에서 카운트하는 카운터(12)와, 비교회로(21, 22)와, 멀티플렉서(20)를 구비하고, 이들은 PWM 제어수단(10)에 의하여 제어된다. 그 밖의 회로 요소로서, 논리합 소자(33)를 구비한다. PWM 신호생성회로는, 출력하는 PWM 신호의 주기와 논리 "H"시간의 양쪽을 클럭 주기의 1/2의 시간간격으로 임의로 변화시켜 PWM 신호의 분해능을 넓은 듀티범위에서 향상하고, 넓은 출력전력범위에서 출력 전력을 세밀하게 제어한 전원장치를 제공한다.

Description

ＰＷＭ신호생성회로 및 그것을 구비한 전원장치{PWM SIGNAL GENERATING CIRCUIT AND POWER SUPPLY APPARATUS COMPRISING SUCH PWM SIGNAL GENERATING CIRCUIT}

본 발명은 PWM(펄스폭 변조)신호 생성회로 및 그것을 구비한 전원장치에 관한 것이다.

종래부터 전원장치의 제어에는 출력전력의 조정에 PWM(펄스폭 변조)신호가 이용되고 있다. 최근 장치의 소형화, 고성능화, 고기능화의 요구로부터 종래부터 이용되어 온 아날로그제어방식에 대신, 전원장치의 디지털제어화가 진행되고 있다.

디지털제어 전원장치에서는 종래부터 카운터와 비교회로를 이용하여 PWM 신호를 생성하는 방법이 이용되고 있다. 구체적으로는 예를 들면 클럭 신호를 카운터에 입력하여 카운트 업하고, 이 카운트값과 문턱값을 비교회로에 입력하여 비교함으로써 PWM 신호를 생성한다. 카운터는 문턱값보다 크게 설정된 리셋값에 도달하면 리셋된다. 문턱값을 바꿈으로써 PWM 신호의 듀티(논리"H"시간비율)를 변화시키고, 리셋값을 바꿈으로써 PWM 신호의 주기를 변화시키도록 한다.

그런데 이 방법에서는 듀티를 미소하게 변화시키기 위하여 문턱값을 1 만 바 꾸어도 PWM 신호의 논리 "H"시간이 1 클럭 주기 변화하는 정도이다. 따라서 듀티의 변화가 커지기 때문에 전원장치의 출력 전력을 상세하게 제어할 수 없고, 고성능의 전원장치를 만들 수 없다. 한편, 고주파수의 클럭 신호를 이용하면 듀티를 미소하게 변화시킬 수는 있으나, 고주파수의 클럭 신호의 이용은 전원장치의 비용상승이나 소비전력 증가를 초래하는 원인이 된다.

이와 같은 문제를 해결하기 위하여 예를 들면 특허문헌 1은, 클럭 주파수를 올리지 않고 듀티의 변화를 작게 하는 PWM 신호의 듀티 제어방법을 제공하고 있다. 이 제어방법은 PWM 신호의 주기를 바꿈으로써 듀티를 변화시키기 때문에, 종래보다 듀티를 미소하게 변화시키는(PWM 신호의 분해능을 향상시킨다)것을 실현하는 제어방법이다.

또, 특허문헌 2는 클럭의 하강 신호를 이용함으로써 클럭 주기의 1/2의 기간만큼 지연시키는 지연회로를 이용함으로써 PWM 신호의 논리 "H"시간을 1/2 클럭 주기만큼 변화시키는 것을 실현하여, PWM 신호의 분해능을 향상시킨 PWM 제어회로를 개시하고 있다.

[특허문헌 1]

일본국 특개2005-354854호 공보

[특허문헌 2]

일본국 특개2004-32732호 공보

그러나, 특허문헌 1에 개시된 종래의 PWM 신호생성회로에서는 변화시킬 수 있는 PWM 신호의 주기는, 기본적으로는 클럭 주기분 만큼이다. 이 때문에 클럭 주기보다 짧은 시간간격으로 PWM 신호의 주기를 변화시키기 위해서는 클럭 신호에 의하지 않은 클럭 비동기의 지연회로를 이용하지 않으면 안된다. 클럭 비동기의 지연회로는, 지연시간의 제조상의 불균일이 있는 것과, 온도변화에 의하여 지연시간이 변동하는 등의 문제가 있는 것으로, 특허문헌 1에 의한 PWM 신호생성회로를 이용하였다 하여도 듀티의 정밀도가 저하하는 경우가 있다.

또, 특허문헌 2에 개시된 종래의 PWM 신호생성회로에서는, 변화시킬 수 있는 PWM 신호의 논리 "H"시간은, 기본적으로는 클럭 주기의 1/2 만큼이다. 클럭 주기의 1/2보다 짧은 시간간격으로 PWM 신호의 논리 "H"시간을 변화시키기 위해서는 특허문헌 1과 마찬가지로 클럭 신호에 의하지 않은 클럭 비동기의 지연회로를 이용하지 않으면 안되기 때문에, 특허문헌 2에 기재된 PWM 신호생성회로를 이용하였다 하여도 듀티의 정밀도의 저하를 회피하는 것은 곤란하다.

따라서 이들 특허문헌 1이나 2에 개시된 기술을 이용하여도 듀티 50% 부근에서 변화시킬 수 있는 듀티의 최소 변화폭은, 1/2 정도로 밖에 좁힐 수 없다. 즉, 듀티의 분해능은 2배 정도 밖에 향상하지 않고, 2진수로 표현하면 1 비트 정도밖에 분해능은 향상하지 않는다. 또 클럭 주파수를 올리지 않고 1 비트 정도보다 더 분해능을 향상하기 위해서는 클럭 비동기의 지연회로를 이용하지 않으면 안되어, 듀 티의 정밀도가 저하하는 경우가 있다.

이와 같이 종래의 PWM 신호생성회로에는, 클럭 주파수를 올리지 않고 또한 클럭 비동기의 지연회로를 이용하지 않고 PWM 신호의 분해능을 향상하기 위해서는, 듀티 50% 부근에서 1 비트 정도 밖에 분해능을 향상할 수 없는 단점이 있었다.

본 발명은 이와 같은 상황을 감안하여 이루어진 것으로, PWM 신호생성을 위한 클럭 신호의 주파수를 올리지 않고 생성되는 PWM 신호의 분해능을 향상시킬 수 있는 PWM 신호생성회로 및 그것을 구비한 전원장치를 제공하는 것이다.

상기 과제를 해결하기 위하여 본 발명의 PWM 신호생성회로는 문턱값에 의거하여 PWM 신호를 생성하는 PWM 신호생성회로로서, 클럭 신호에 의거하여 카운트 업 및/또는 카운트 다운하는 카운터와, 카운터의 카운트값과 문턱값을 비교하여 출력 레벨을 변화시키는 비교회로를 구비하고, PWM 신호의 주기와 문턱값을 변화시켜 PWM 신호의 듀티를 변화시키도록 하고 있다. 그리고 카운터는 클럭 신호의 상승을 카운트하는 제 1 카운터와, 클럭 신호의 하강을 카운트하는 제 2 카운터를 구비하고, 양 카운터를 0.5 클럭 주기 어긋나게 하여 리셋할 수 있도록 하고 있다. 또 상기한 문턱값에 관하여 문턱값보다 카운터값이 작을 때에 PWM 신호의 논리 "H"시간으로 하고, 클 때에 논리 "L"시간으로 한다. 또 이 문턱값이나 카운터를 리셋하기 위한 리셋신호는, 원하는 PWM 신호에 의하여 결정되는 것이다. 원하는 PWM 신호의 조건은, 듀티 설정신호로서 PWM 제어수단에 주어지고, 그것에 의거하여 문턱값(논리 "H"시간 설정에 관련), 리셋신호(PWM 신호의 주기에 관련), PWM 신호 출력 선택신호의 내용이 결정된다.

더욱 특정적으로는 본 발명에 의한 PWM 신호생성회로는, PWM 신호의 듀티를 제어하여 원하는 PWM 신호를 생성하는 PWM 신호생성회로로서, 클럭 신호에 의거하여 클럭수를 카운트하는 카운터수단과, 카운터수단의 카운트값과 문턱값을 비교하여 출력 레벨을 변화시켜 원하는 PWM 신호를 출력하는 PWM 신호 출력수단과, 생성해야 할 원하는 PWM 신호로부터 정해지는 듀티 설정신호에 의거하여 PWM 신호의 주기와 문턱값을 변화시켜, PWM 신호 출력수단이 출력하는 PWM 신호의 듀티를 제어하는 PWM 제어수단을 구비하는 것을 특징으로 한다. 이 카운터수단은 클럭 신호의 상승에 의거하여 카운트하는 제 1 카운터와, 클럭 신호의 하강에 의거하여 카운트하는 제 2 카운터를 구비한다.

PWM 제어수단은, PWM 신호의 주기 및/또는 문턱값(PWM 신호의 논리 "H"시간)을 클럭 신호의 논리 "H"시간 및/또는 클럭 신호의 논리 "L"시간분씩 변화시킨다.

또, PWM 신호 출력수단은, 제 1 카운터의 카운트값과 문턱값을 비교하여 출력 레벨을 변화시키는 제 1 비교회로와, 제 2 카운터의 카운트값과 문턱값을 비교하여 출력 레벨을 변화시키는 제 2 비교회로를 구비한다.

PWM 제어수단은, 듀티 설정신호로부터 결정되는 카운터 리셋신호에 응답하여 제 1 및 제 2 카운터를 리셋하여 초기값으로 설정하는, 또는 PWM 제어수단은 제 1 및 제 2 카운터의 동작기간을 교대로 변경하여 리셋한다.

또 PWM 제어수단은, 제 1 카운터를 클럭 신호의 상승에서 리셋한 직후의 클럭 신호의 하강에서 제 2 카운터를 리셋한다. 또는 PWM 제어수단은, 제 2 카운터 를 클럭 신호의 하강에서 리셋한 직후의 클럭 신호의 상승에서 제 1 카운터를 리셋하도록 하여도 좋다.

더욱 상세하게는 원하는 PWM 신호의 주기가 N+(1/2) 클럭 주기의 경우(N은 자연수), PWM 제어수단은, 제 1 및 제 2 카운터의 동작기간을 N과 (N-1) 클럭 주기로 교대로 반복하여 리셋한다. 또한 PWM 신호 출력수단은, 제 1 카운터의 카운트값과 상기 문턱값을 비교하여 출력 레벨을 변화시키는 제 1 비교회로와, 제 2 카운터의 카운트값과 문턱값을 비교하여 출력 레벨을 변화시키는 제 2 비교회로와, 제 1 비교회로의 출력신호와 제 2 비교회로의 출력신호와의 논리합 신호 및/또는 논리적 신호를 생성하는 논리합 소자 및/또는 논리적 소자와, 듀티 설정신호로부터 결정되는 출력 선택신호에 응답하여, 제 1 비교회로의 출력신호와 제 2 비교회로의 출력신호와 논리합 신호 및/또는 논리적 신호 중 어느 하나를 선택하여 출력하는 선택수단을 구비한다. 이 때 원하는 PWM 신호의 논리 "H"시간이 M+(1/2) 클럭 주기의 경우(M은 자연수), PWM 제어수단은 문턱값을 M으로 설정하고, 출력 선택신호로서 논리합 신호 및/또는 논리적 신호를 선택하는 신호를 설정한다. 또 원하는 PWM 신호의 논리 "H"시간이 M 클럭 주기의 경우(M은 자연수), PWM 제어수단은 문턱값을 M으로 설정하고, 출력 선택신호로서 제 1 비교회로의 출력신호와 상기 제 2 출력신호를 교대로 선택하는 신호를 설정한다.

또한 원하는 PWM 신호의 주기가 N 클럭 주기의 경우(N은 자연수), PWM 제어수단은 제 1 및 제 2 카운터의 동작기간을 모두 (N-1) 클럭 주기로서 리셋한다. 이 때, 원하는 PWM 신호의 논리 "H"시간이 M+(1/2) 클럭 주기의 경우(M은 자연수) 에는, PWM 제어수단은 문턱값을 M으로 설정하고, 출력 선택신호로서 논리합 신호 및/또는 상기 논리적 신호를 선택하는 신호를 설정한다. 또 원하는 PWM 신호의 논리 "H"시간이 M 클럭 주기의 경우(M은 자연수)에는 PWM 제어수단은 문턱값을 M으로 설정하고, 출력 선택신호로서 제 1 비교회로의 출력신호와 제 2 출력신호의 한쪽을 선택하는 신호를 설정한다.

또한 본 발명은 상기한 PWM 신호생성회로를 구비한 전원장치도 제공한다. 즉, 본 발명에 의한 전원장치는, 전원 라인 사이에서 전력을 변환하는 전원장치이고, 복수의 전원 라인에 접속되어 센서와 스위칭소자를 구비한 전원회로와, 클럭 신호를 발생하는 클럭 신호 발생수단과, 센서에 접속되어 스위칭소자의 듀티를 결정하는 제어수단과, 제어수단과 스위칭소자에 접속된 PWM 생성회로를 구비하고, PWM 신호생성회로는, PWM 신호의 듀티를 제어하여 원하는 PWM 신호를 생성하는 PWM 신호생성회로로서, 클럭 신호에 의거하여 클럭수를 카운트하는 카운터수단과, 카운터수단의 카운트값과 문턱값을 비교하여 출력 레벨을 변화시켜 원하는 PWM 신호를 출력하는 PWM 신호 출력수단과, 생성해야 할 원하는 PWM 신호로부터 정해지는 듀티 설정신호에 의거하여 PWM 신호의 주기와 문턱값을 변화시켜 PWM 신호 출력수단이 출력하는 PWM 신호의 듀티를 제어하는 PWM 제어수단을 구비하는 것을 특징으로 한다.

또 다른 형태의 전원장치는, 전원 라인 사이에서 전력을 변환하는 전원장치로서, 복수의 전원 라인에 접속되어 센서와 스위칭소자를 구비한 전원회로와, 클럭 신호를 발생하는 클럭 신호 발생수단과, 센서와 스위칭 소자에 접속되어 스위칭소 자의 듀티를 결정하는 제어수단을 구비하고, 제어수단은, PWM 신호의 듀티를 제어하여 원하는 PWM 신호를 생성하는 PWM 신호생성회로를 가지고, PWM 신호생성회로는, 클럭 신호에 의거하여 클럭수를 카운트하는 카운터수단과, 카운터수단의 카운트값과 문턱값을 비교하여 출력 레벨을 변화시켜 원하는 PWM 신호를 출력하는 PWM 신호 출력수단과, 생성해야 할 원하는 PWM 신호로부터 정해지는 듀티 설정신호에 의거하여 PWM 신호의 주기와 문턱값을 변화시켜 PWM 신호 출력수단이 출력하는 PWM 신호의 듀티를 제어하는 PWM 제어수단을 구비하는 것을 특징으로 한다. 또한 제어수단은 PWM 신호생성회로를 구비한 마이크로프로세서 또는 프로그래머블 로직 디바이스로 구성하는 것도 가능하다.

또 다른 본 발명의 특징은, 이하 본 발명을 실시하기 위한 최선의 형태 및 첨부도면에 의하여 분명해질 것이다.

본 발명의 PWM 신호생성회로에 의하면, PWM 신호의 분해능을 향상시키면서 클럭 주파수를 저하시킬 수 있다. 또 그 PWM 신호생성회로를 전원장치에 이용하면, 비용이나 소비전력을 저감한 전원장치를 제공할 수 있다.

본 발명의 실시형태에 대하여 도면을 참조하면서 상세하게 설명한다. 또한 도면에서 동일 또는 상당부분에는 동일 부호를 붙이고 그 설명은 원칙으로서 반복하지 않는다. 또 클럭 신호의 듀티는 50%로 하여 설명한다.

< PWM 신호생성회로의 구성 >

도 1은 본 발명의 실시형태에 의한 PWM 신호생성회로(1)의 구성을 나타내는 도면이다. 이 PWM 신호생성회로(1)는, 카운터(11, 12)와, 비교회로(21, 22)와, 멀티플렉서(20)를 구비하고, 이들은 PWM 제어수단(10)에 의하여 제어된다. 그 밖의 회로 요소로서 비반전 소자(31)와, 반전소자(32)와, 논리합 소자(33)를 구비하고 있다.

이 PWM 신호생성회로(1)는, 클럭 신호와 듀티 설정신호에 의거하여 PWM 신호를 생성한다.

비반전 소자(31)와 반전소자(32)에는 각각 클럭 신호가 입력되어, 각각 비반전 클럭 신호와 반전 클럭 신호를 출력한다. 비반전 클럭 신호와 반전 클럭 신호는 각각 카운터(11)와 카운터(12)에 입력되어, 각각 상승 회수를 카운트한다. 따라서 카운터(11)는 클럭 신호의 상승 회수를 카운트하고, 카운터(12)는 클럭 신호의 하강 회수를 카운트한다. 이들 카운터(11, 12)에는 각각 PWM 제어수단(10)이 출력하는 리셋 1, 2 신호가 공급되어 있고, PWM 제어수단(10)은 카운터(11, 12)의 카운트값을 개별로 리셋할 수 있다.

카운터(11, 12)의 카운트값은, 각각 비교회로(21, 22)에 입력된다. 비교회로(21, 22)에는 PWM 제어수단(10)이 출력한 문턱값이 입력되어 있고, 비교회로(21)는 카운터(11)의 카운트값과 문턱값을 비교하여 PWM 1 신호를 출력하고, 비교회로(22)는 카운터(12)의 카운트값과 문턱값을 비교하여 PWM 2 신호를 출력한다. 논리합 소자(33)는 PWM 1 신호와 PWM 2 신호를 입력으로서 받아 들여 PWM 1 신호와 PWM 2 신호의 논리합인 PWM 3 신호를 출력한다.

멀티플렉서(20)에는 PWM 1, 2, 3 신호와, PWM 제어수단(10)이 출력한 출력 선택신호가 입력된다. 멀티플렉서(20)는 출력 선택신호에 의거하여 PWM 1, 2, 3 신호로부터 하나의 신호를 선택하여 출력한다. 이 멀티플렉서(20)의 출력신호가 PWM 신호생성회로(1)가 출력하는 PWM 신호가 된다.

PWM 제어수단(10)에는 듀티 설정신호와, 비반전 클럭 신호와, 반전 클럭 신호와, 카운터(11)의 카운트값과, 카운터(12)의 카운트값이 입력된다. PWM 제어수단(10)은 이들 입력신호에 의거하여, 카운터(11, 12)를 리셋하는 리셋 1, 2 신호와, 비교회로(21, 22)에 입력되는 문턱값과, 멀티플렉서(20)에 입력되는 출력 선택신호를 출력한다.

< PWM 신호생성회로의 동작 >

도 3 및 도 4는 본 발명의 실시형태에 의한 PWM 신호생성회로(1)의 동작예를 설명하는 파형도이다. 이하의 설명에서도 알 수는 바와 같이 예를 들면 도 3 및 도 4에 나타내는 방법을 채용하면, PWM 신호에서의 ON 시간이나 주기도 0.5 클럭 주기씩 조작할 수 있다. 이에 의하여 도 5에 나타내는 바와 같은 PWM 신호의 듀티를 상세하게 변화시킬 수 있기 때문에, PWM 신호의 분해능을 향상시킬 수 있는 것이다.

(회로 동작예 1)

도 3을 참조하면서 본 발명의 실시형태에 의한 PWM 신호생성회로(1)의 동작예 1를 상세하게 설명한다.

도 3에서는 카운터(11, 12)를 업 카운터로 하고, 비교회로(21, 22)는 각각 카운터(11, 12)의 카운트값보다 문턱값의 쪽이 클 때에 논리 "H"를 출력하는 것으로 한다. 또한 여기서 문턱값은 2라고 하고 있다. 문턱값, 리셋신호 1 및 2, 출력 선택신호는, 듀티 설정신호에 의하여 결정되나, 결정방법에 대해서는 뒤에서 설명한다. 또 카운터(11)는 클럭 신호의 상승에서, 카운터(12)는 클럭 신호의 하강에서 어느 쪽도 1씩 카운트 업하여 가는 카운터이다.

카운터(11)는, 그 카운트값이 4에 도달하면 PWM 제어수단(10)으로부터 입력한 리셋 1 신호에 의하여 다음 클럭 신호의 상승에서 카운트값이 0으로 리셋된다. 다음 클럭 신호의 상승부터는 다시 1씩 카운트 업하여 가나, 다음은 카운트값이 3에 도달하면 PWM 제어수단(10)은 리셋 1 신호를 보내고, 다음 클럭 신호의 상승에서 카운트값이 0으로 리셋된다. 다음 클럭 신호의 상승부터는 다시 1씩 카운트 업하여 간다. 카운터(11)는 이 동작을 반복한다. 즉, 4까지 카운트하여 리셋되는 동작과, 3까지 카운트하여 리셋되는 동작을 교대로 반복한다.

카운터(12)의 동작은 카운터(11)와 마찬가지로 4까지 카운트하여 리셋되는 동작과, 3까지 카운트하여 리셋되는 동작을 교대로 반복한다. 단, 카운터(12)의 카운트 업 동작이나 리셋 동작은 클럭 신호의 하강에 의거한다.

또, 카운터(11)와 카운터(12)가 리셋되는 타이밍에는 다음과 같은 규칙이 있다. 카운터(11)가 3까지 카운트하여 리셋된 직후의 클럭 신호의 하강에서 카운터(12)의 카운트값이 4의 상태에서 리셋된다. 마찬가지로 카운터(12)가 3까지 카운트하여 리셋된 직후의 클럭 신호의 상승에서 카운터(11)의 카운트값이 4의 상태에서 리셋된다. 또 카운터(11)는 클럭 신호의 상승에서 리셋하고, 카운터(12)는 클럭 신호의 하강에서 리셋하고 있기 때문에, 가령 양자의 리셋 주기가 동일하여도 리셋의 타이밍은 0.5 클럭 주기만큼 어긋나게 되는 것이다. 따라서 PWM 신호의 논리 "H"시간이나 논리 "L"시간, PWM 신호의 주기를 2.5 클럭 주기나 4.5 클럭 주기 등과 같이 소수로 실현할 수 있다.

비교회로(21)는 카운터(11)의 카운트값과 문턱값을 비교하여 카운터(11)의 카운트값보다 문턱값의 쪽이 클 때에 논리 "H"를 출력하고, 카운터(11)의 카운트값보다 문턱값의 쪽이 작거나 동일할 때에 논리 "L"를 출력한다. 비교회로(21)의 출력신호를 PWM 1 신호라 한다.

비교회로(22)는, 비교회로(21)와 마찬가지로 카운터(12)의 카운트값과 문턱값을 비교하여 카운터(12)의 카운트값보다 문턱값의 쪽이 클 때에 논리 "H"를 출력하고, 카운터(12)의 카운트값보다 문턱값의 쪽이 작거나 동일할 때에 논리 "L"를 출력한다. 그리고 비교회로(22)의 출력신호를 PWM 2 신호라 한다.

논리합 소자(33)는, PWM 1 신호와 PWM 2 신호를 입력하여, PWM 1 신호와 PWM 2 신호의 논리합인 PWM 3 신호를 출력한다.

멀티플렉서(20)에는, PWM 1,2, 3 신호와, PWM 제어수단(10)이 출력한 출력 선택신호가 입력된다. 멀티플렉서(20)는, 출력 선택신호에 의거하여 PWM 1, 2, 3 신호에서 하나의 신호를 선택하여 출력한다. 이 멀티플렉서(20)의 출력신호가, PWM 신호생성회로(1)가 출력하는 PWM 신호가 된다.

여기서 PWM 3 신호를 선택하면, PWM 신호생성회로(1)가 출력하는 PWM 신호의 논리 "H"시간은 2.5 클럭 주기가 된다. 또 PWM 1 신호의 펄스와 PWM 2 신호의 펄 스를 교대로 선택하면, 도 3에 PWM 4라고 표기한 파형과 같이 되고, PWM 신호생성회로(1)가 출력하는 PWM 신호의 논리 "H"시간은 2 클럭 주기가 된다. 또한 PWM 3 신호와 PWM 4 신호의 주기는 어느 쪽도 4.5 클럭 주기이며, PWM 신호생성회로(1)가 출력하는 PWM 신호의 주기는 4.5 클럭 주기가 된다. 이와 같이 PWM 3 신호 또는 PWM 4 신호를 선택하면 클럭 주파수는 그대로 PWM 신호의 분해능을 향상시킬 수 있다.

(회로 동작예 2)

이하, 도 4를 참조하면서 본 발명의 실시형태에 의한 PWM 신호생성회로(1)의 동작예 2를 상세하게 설명한다.

도 4에서는 카운터(11, 12)를 업 카운트로 하고, 또 비교회로(21, 22)는 각각 카운터(11, 12)의 카운트값보다 문턱값의 쪽이 클 때에 논리 "H"를 출력한다. 또한 동작예 2에서도 동작예 1과 마찬가지로 문턱값은 2 이다. 또 동작예 1과 마찬가지로 카운터(11)는 클럭 신호의 상승에서, 카운터(12)는 클럭 신호의 하강에서, 어느 쪽도 1씩 카운트 업하여 간다.

카운터(11)는 그 카운트값이 4에 도달하면 PWM 제어수단(10)으로부터 입력한 리셋 1 신호에 의하여 다음 클럭 신호의 상승에서 카운트값이 0으로 리셋되고, 다음 클럭 신호의 상승부터는 다시 1씩 카운트 업되어 간다. 카운터(11)는 이 동작을 반복한다. 즉, 4까지 카운트하여 리셋되는 동작을 반복한다.

카운터(12)의 동작은, 카운터(11)와 마찬가지로 4까지 카운트하여 리셋되는 동작을 반복한다. 단, 카운터(12)의 카운트 업동작이나 리셋 동작은 클럭 신호의 하강에 의거하고 있다.

또, 카운터(11)와 카운터(12)가 리셋되는 타이밍에는, 카운터(11)가 리셋된 직후의 클럭 신호의 하강에서 카운터(12)가 리셋된다는 규칙성이 있다.

비교회로(21, 22)와, 논리합 소자(33)와, 멀티플렉서(20)의 동작은 상기한 PWM 신호생성회로(1)의 동작 1과 동일하고, 상세한 설명의 기술은 생략한다.

멀티플렉서(20)의 출력신호로서 PWM 3 신호를 선택하면, PWM 신호생성회로(1)가 출력하는 PWM 신호의 논리 "H"시간은 2.5 클럭 주기가 된다. 또 PWM 1 신호 또는 PWM 2 신호를 선택하면, PWM 신호생성회로(1)가 출력하는 PWM 신호의 논리 "H"시간은 2 클럭 주기가 된다. 또한 PWM 1, 2, 3 신호 중 어느 것을 선택하여도 PWM 신호생성회로(1)가 출력하는 PWM 신호의 주기는 5 클럭 주기가 된다.

다음에 동작예 1과 동작예 2에 공통하는 동작에 대하여 설명한다. PWM 제어수단(10)은 입력된 듀티 설정신호와, 비반전 클럭 신호와, 반전 클럭 신호와, 카운터(11)의 카운트값과, 카운터(12)의 카운트값에 의거하여, 카운터(11, 12)를 리셋하는 리셋 1, 2 신호와, 비교회로(21, 22)에 입력되는 문턱값과, 멀티플렉서(20)에 입력되는 출력 선택신호를 적절하게 출력함으로써 PWM 신호생성회로(1)가 출력하는 PWM 신호의 듀티와 주기를 제어한다. 구체적으로는 문턱값과, 카운터를 리셋할 때의 카운트값을 바꾸어 동작예 1과 동작예 2를 변환함으로써 PWM 신호생성회로(1)이 출력하는 PWM 신호의 듀티와 주기를 변화시킬 수 있다.

또한 문턱값과, 카운터를 리셋할 때의 카운트값이, 도 3 및 도 4와 다른 경우의 동작에 대해서는 상기한 동작설명으로부터 유추할 수 있기 때문에, 설명의 기 술은 생략한다.

이와 같이 본 발명의 실시형태에 의한 PWM 신호생성회로(1)는, 출력하는 PWM 신호의 주기와 논리 "H"시간의 양쪽을 클럭 주기의 1/2의 시간간격으로 임의로 변화시킬 수 있다. 단, 클럭 주기의 1/2의 시간간격으로 변화시키기 위한 전제로서 클럭 신호의 논리 "H"시간과 논리 "L"시간이 같고, 바꿔 말하면 클럭 신호의 듀티가 50%일 필요가 있는 것에 주의하고 싶다.

또한, 상기한 동작예의 설명에서는 카운터(11)와 카운터(12)의 리셋 타이밍을 규정하였으나, 상기한 동작예와 다른 리셋 타이밍에서도 동작시킬 수는 있다.

또, 상기한 동작예의 설명에서, 카운터(11)와 카운터(12)의 리셋에 대하여 설명하였으나, 상기한 설명에서의 리셋동작은 임의의 초기값을 설정하는 동작으로하여도 좋다.

논리합 소자(33)를 논리적 소자로 변경하여도 상기한 동작예의 설명과 동일한 효과를 얻을 수 있다. 또 멀티플렉서(20)의 출력이 논리 "H"의 기간에 출력 선택신호를 PWM 1 신호의 선택과 PWM 2 신호의 선택을 변환함으로써 논리합 소자(33)를 생략하고, PWM 3 신호를 생략할 수도 있다.

또한 도 1에 나타낸 본 발명의 PWM 신호생성회로(1)를 간이화하여 도 2에 나타내는 구성으로 할 수도 있다. 도 2에서 멀티플렉서(20)는 비교회로에서 문턱값과 비교하는 카운트값으로서, 카운터(11)의 카운트값과 카운터(12)의 카운트값을 변환한다. PWM 제어수단(10)이 멀티플렉서(20)의 출력 선택신호를 적절한 타이밍으로 출력함으로써 도 1에 나타낸 PWM 신호생성회로(1)와 마찬가지로 도 2에 나타 내는 PWM 신호생성회로(1)가 출력하는 PWM 신호의 주기와 논리 "H"시간의 양쪽을 클럭 주기의 1/2의 시간간격으로 임의로 변화시킬 수는 있고(클럭 신호의 전제조건으로서는 상기한 바와 같이), 도 1에서의 비교회로(21, 22) 중 어느 한쪽과 논리합 소자(33)를 생략할 수 있다.

< PWM 제어수단(10)의 동작 >

상기한 바와 같이 PWM 제어수단(10)에는, 듀티 설정신호와, 비반전 클럭 신호와, 반전 클럭 신호와, 카운터(11)의 카운트값과, 카운터(12)의 카운트값이 입력된다. PWM 제어수단(10)은, 이들 입력신호에 의거하여 카운터(11, 12)를 리셋하는 리셋 1, 2 신호와, 비교회로(21, 22)에 입력되는 문턱값과, 멀티플렉서(20)에 입력되는 출력 선택신호를 출력한다. 이하, 이 PWM 제어수단(10)의 동작에 대하여 상세하게 설명한다.

듀티 설정신호는, 본 발명의 실시형태에 의한 PWM 신호생성회로(1)가 출력하는 PWM 신호의 듀티를 결정하기 위하여 필요한 정보를 포함한다. 이하, 듀티 설정신호는 PWM 신호생성회로(1)가 출력하는 PWM 신호의 주기 및 논리 "H"시간의 정보를 포함하고, 그 분해능을 1/2 클럭 주기로서 설명한다.

PWM 제어수단(10)은 입력한 PWM 신호의 주기 및 논리 "H"시간(원하는 PWM 신호의 조건)부터 다음과 같이 하여 리셋 1, 2 신호와, 문턱값과, 출력 선택신호를 이하와 같이 결정한다. 단, N 및 M은 자연수로 한다. 또 리셋 1, 2 신호를 출력할 때의 카운터(11, 12)의 카운트값, 즉 카운터(11, 12)가 리셋되기 직전의 카운트값을 각각 카운터(11, 12)의 리셋값이라 부른다.

(1) 먼저, PWM 주기 = N+(1/2) 클럭 주기(회로 동작예 1)의 경우, 카운터(11, 12)의 리셋값은 N과 (N-1)이 교대로 반복하도록 설정된다.

(i) PWM 논리 "H"시간 = M+(1/2) 클럭 주기의 경우

문턱값은 M이 된다. 그리고 출력 선택신호로서는 PWM 3 신호를 선택하는 신호가 PWM 제어수단(10)으로부터 출력된다.

(ii) PWM 논리 "H" 시간 = M 클럭 주기의 경우

문턱값은 M이 된다. 출력 선택신호로서는 PWM 1 신호와 PWM 2 신호를 교대로 선택하는 신호가 PWM 제어수단(10)으로부터 출력된다.

(2) 또, PWM 주기 = N 클럭 주기(회로 동작예 2)의 경우, 카운터(11, 12)의 리셋값은 모두 (N-l)이 되도록 설정된다.

(i) PWM 논리 "H" 시간 = M+(1/2) 클럭 주기의 경우

문턱값은 M이 된다. 출력 선택신호로서는 PWM 3 신호를 선택하는 신호가 PWM 제어수단(10)으로부터 출력된다.

(ii) PWM 논리 "H" 시간 = M 클럭 주기의 경우

문턱값은 M이 된다. 출력 선택신호로서는 PWM 1 신호와 PWM 2 신호의 한쪽을 선택하는 신호가 PWM 제어수단(10)으로부터 출력된다.

이상과 같이 원하는 PWM 신호의 주기와 논리 "H"시간을 결정함으로써 상기 (1)(i) & (ii) 및 (2)(i) & (ii)의 어느 경우인지가 결정된다. 그리고 그것에 의거하여 PWM 제어수단(10)이 (1)(i) & (ii) 및 (2)(i) & (ii)의 대응하는 동작을 실행함으로써 PWM 신호생성회로(1)는 출력하는 PWM 신호의 주기와 논리 "H"시간의 양 쪽을 클럭 주기의 1/2의 시간간격으로 임의로 변화시킬 수 있는 것이다(클럭 신호의 전제조건으로서는 상기한 바와 같음).

< PWM 신호생성회로(1)의 효과 : 기술적 의의 >

다음에 본 발명의 실시형태에 의한 PWM 신호생성회로(1)가 출력하는 PWM 신호의 주기와 논리 "H"시간의 양쪽을 적절하게 제어한 경우의 효과(기술적 의의)를 도 5 내지 도 8을 이용하여 설명한다.

(1) 도 5는 본 실시형태에 의한 PWM 신호생성회로(1)가, 도 6은 종래부터 이용되고 있는 PWM 신호생성회로가, 각각 출력하는 PWM 신호의 듀티를 50%에서 53%로 서서히 변화시킨 경우의, PWM 신호의 주기와, 논리 "H"시간과, 논리 "L"시간과, 듀티와, 듀티 변화량을 나타내고 있다.

도 6에서 분명한 바와 같이 종래의 PWM 신호생성회로가 출력하는 PWM 신호의 듀티 변화량은, 단위를 [클럭 주기]로 한 PWM 신호의 주기의 역수로 주어지는 것을 알 수 있다. 한편, 도 5에서 분명한 바와 같이 본 실시형태에 의한 PWM 신호생성회로(1)가 출력하는 PWM 신호의 듀티 변화량은, 단위를 [클럭 주기]로 한 PWM 신호의 주기의 역수보다 작다.

따라서 도 5와 도 6을 비교함으로써 분명한 바와 같이, 본 실시형태에 의한 PWM 신호생성회로(1)는, 출력하는 PWM 신호의 듀티를 종래의 PWM 신호생성회로보다 상세하게 제어할 수 있는 것을 알 수 있다.

또, 도 5 및 도 6에서 PWM 신호생성회로가 출력하는 PWM 신호의 단위를[클럭 주기]로 한 주기를 길게 하면, PWM 신호의 듀티를 상세하게 제어할 수 있는 것을 알 수 있다. 그러나 단위를 예를 들면 [초]로 한 실제의 PWM 신호의 주기는 용도에 의한 제한을 받아 그다지 길게 할 수 없는 경우가 많다. 예를 들면 PWM 신호를 스위칭 지령으로 한 전원장치에서는 PWM 신호의 주기를 길게 하면, PWM 신호의 주파수가 저하하기 때문에, 전원장치의 스위칭 주파수가 저하하고, 전압이나 전류를 평활하게 하기 위한 코일이나 콘덴서를 크게 할 필요가 있어, 전원장치가 커진다. 따라서 종래의 PWM 신호생성회로가 출력하는 PWM 신호의 듀티를 상세하게 제어하기 위해서는, 클럭 신호의 주기를 짧게 하는, 즉 클럭 신호의 주파수를 올릴 필요가 있어, 소비전력 증가나 비용상승의 요인으로 되어 있었다.

그러나 도 5에서도 분명한 바와 같이, 본 실시형태에 의한 PWM 신호생성회로(1)에 의하면, 클럭 신호의 주파수를 올리지 않고, 또한 출력하는 PWM 신호의 주기를 길게 하지 않고 출력하는 PWM 신호의 듀티를 종래의 PWM 신호생성회로보다 상세하게 제어할 수 있다.

(2) 도 7 및 도 8은 본 실시형태에 의한 PWM 신호생성회로(1)가 출력하는 PWM 신호의 듀티를 0%에서 100%로 서서히 변화시킨 경우의 PWM 신호의 주기, 논리 "H"시간, 논리 "L"시간, 듀티 및 듀티 변화량을 발췌하여 나타내고 있다.

본 실시형태에 의한 PWM 신호생성회로(1)는, 상기한 바와 같이 출력하는 PWM 신호의 주기와 논리 "H"시간의 양쪽을 클럭 주기의 1/2의 시간간격으로 임의로 변화시킬 수 있다(클럭 신호의 전제조건으로서는 상기한 바와 같음). 도 7 및 도 8에서 분명한 바와 같이 출력하는 PWM 신호의 주기와 논리 "H"시간의 양쪽을 적절하게 제어하면, 넓은 듀티범위에서 듀티를 높은 분해능으로 제어할 수 있고, 또 듀티 가 0%이나 100%에 가까울 수록 더욱 높은 분해능으로 제어할 수 있다.

이미 설명한 바와 같이 도 6에 나타낸 종래의 PWM 신호생성회로가 출력하는 PWM 신호의 듀티 변화량은 단위를 [클럭 주기]로 한 PWM 신호의 주기의 역수로 주어진다. 이것에 대하여 도 5, 도 7 및 도 8에 나타낸 본 실시형태에 의한 PWM 신호생성회로(1)가 출력하는 PWM 신호의 듀티 변화량은 단위를 [클럭 주기]로 한 PWM 신호의 주기의 역수와 비교하여, 절반보다 더욱 작게 할 수 있다. 예를 들면 도 7을 보면 종래의 PWM 신호생성회로(도 6참조)에 비하여 PWM 신호에 1/20 (0.05/1)의 분해능을 가지게 할 수 있다고 이해된다.

따라서 본 실시형태의 PWM 신호생성회로(1)는 출력하는 PWM 신호의 듀티의 분해능을 넓은 듀티범위에서 1 비트보다 더욱 향상할 수 있다. 특히 듀티가 20% 정도 이하인 경우나 80% 정도 이상인 경우의 듀티 변화량은, 단위를 [클럭 주기]로 한 PWM 신호의 주기의 역수와 비교하여 1/8(= 1/2³)보다 더욱 작게 할 수 있다. 따라서 본 실시형태의 PWM 신호생성회로(1)는 출력하는 PWM 신호의 듀티의 분해능을 듀티가 20% 정도 이하 또는 80% 정도 이상의 듀티범위에서는 3 비트보다 더욱 향상할 수 있다.

< PWM 신호생성회로(1)의 적용예 >

계속해서 이상에서 설명한 PWM 신호생성회로를 구비한 전원장치에 대하여 설명한다.

도 9 및 도 10은 본 발명에 의한 PWM 신호생성회로를 구비한 전원장치의 개 략 구성을 나타내는 도면이다.

도 9에서 복수의 전원 라인 사이에 접속되고, 전원 라인 사이에서 전력을 변환하는 전원회로(52)는 전압이나 전류를 계측하는 센서(55, 56)와, 전력을 변환하기 위하여 온과 오프를 반복하는 스위칭소자(54)를 가진다. 클럭 신호발생수단(53)이 발생한 클럭 신호는, 제어수단(51) 및 본 발명에 의한 PWM 신호생성회로(50)에 공급된다.

제어수단(51)은 센서(55, 56)가 출력한 센서신호를 수취하고, 본 발명에 의한 전원장치가 적절하게 전력을 변환하기 위하여 적절한 듀티 설정신호를 PWM 신호생성회로(50)에 공급한다. PWM 신호생성회로(50)는 입력한 듀티 설정신호 및 클럭 신호에 의거하여 생성한 PWM 신호를 스위칭소자(54)에 공급한다. 스위칭소자(54)는 PWM 신호에 의거하여 온과 오프를 반복하고, 전원회로(52)는 복수의 전원 라인 사이에서 전력을 변환한다.

또한, PWM 신호생성회로(50)를 FPGA(필드·프로그래머블·게이트·어레이)등의 PLD(프로그래머블·로직·디바이스)를 이용하여 구성할 수도 있다.

도 10에서 도 9와 마찬가지로 복수의 전원 라인 사이에 접속되어, 전원 라인 사이에서 전력을 변환하는 전원회로(62)는, 전압이나 전류를 계측하는 센서(65, 66)와, 전력을 변환하기 위하여 온과 오프를 반복하는 스위칭 소자(64)를 가진다. 클럭 신호발생수단(63)이 발생한 클럭 신호는, DSP(61)에 공급된다. 여기서 DSP란, 디지털 시그널 프로세서의 약칭이다. DSP(61)는 본 발명에 의한 PWM 신호생성회로(60)를 탑재하고 있다.

DSP(61)는 센서(65, 66)가 출력한 센서신호를 수취하고, 본 발명에 의한 전원장치가 적절하게 전력을 변환하기 위하여 PWM 신호생성회로(60)를 이용하여 적절한 듀티의 PWM 신호를 스위칭 소자(64)에 공급한다. 스위칭 소자(64)는 PWM 신호에 의거하여 온과 오프를 반복하고, 전원회로(62)는 복수의 전원 라인 사이에서 전력을 변환한다.

또한, DSP(61)는 DSP 이외의 마이크로프로세서나, FPGA(필드·프로그래머블·게이트·어레이) 등의 PLD(프로그래머블·로직·디바이스)를 이용할 수도 있다.

도 9 및 도 10에 나타낸 전원장치는, 본 실시형태에 의한 PWM 신호생성회로(1)(도 9에서는 "50", 도 10에서는 "60"으로 나타내고 있다)를 가짐으로써 클럭 신호의 주파수를 올리지 않고, 또한 스위칭 주파수를 저하시키지 않고 넓은 출력전력범위에서 출력 전력을 상세하게 제어할 수 있다.

또한, 도 1 및 도 2에 나타낸 본 실시형태에 의한 PWM 신호생성회로(1)는, 클럭 비동기의 지연회로와 병용함으로써 출력하는 PWM 신호의 듀티를, 더욱 상세하게 제어할 수도 있다. 예를 들면 비반전 소자(31) 및/또는 반전소자(32)를 지연시간을 제어할 수 있는 클럭 비동기의 지연회로로 구성하고, 비반전 클럭 신호와 반전 클럭 신호의 위상차를 제어하면, PWM 신호생성회로가 출력하는 PWM 신호의 논리 "H"시간을 1/2 클럭 주기보다 더욱 상세하게 제어할 수 있는 것은, 도 3 및 도 4에 나타낸 파형도에서 분명하다.

< 정리 >

본 실시형태에 의한 PWM 신호생성회로는, PWM 신호의 듀티를 제어하여 원하 는 PWM 신호를 생성하는 회로이고, 클럭 신호에 의거하여 클럭수를 카운트하는 카운터수단과, 카운터수단의 카운트값과 문턱값을 비교하여 출력 레벨을 변화시켜 원하는 PWM 신호를 출력하는 PWM 신호 출력수단과, 생성해야 할 원하는 PWM 신호로부터 정해지는 듀티 설정신호에 의거하여 PWM 신호의 주기와 문턱값을 변화시켜 PWM 신호 출력수단이 출력하는 PWM 신호의 듀티를 제어하는 PWM 제어수단을 구비한다. 상기 카운터수단은 클럭 신호의 상승에 의거하여 카운트하는 제 1 카운터와, 클럭 신호의 하강에 의거하여 카운트하는 제 2 카운터로 구성된다. 또 듀티 설정신호는 원하는 PWM 신호의 주기 및 논리 "H"시간으로 정해진다. 이와 같이 함으로써, 클럭 주파수를 올리지 않고, 또한 클럭 비동기의 지연회로를 이용하지 않고 PWM 신호의 분해능을 듀티 50% 부근에서 1 비트 정도보다 더욱 향상시킬 수 있다.

또한, PWM 제어수단은 PWM 신호의 주기 및/또는 문턱값(PWM 신호의 논리 "H"시간)을 클럭 신호의 논리 "H"시간 및/또는 클럭 신호의 논리 "L"시간분씩 변화시킨다. 이것에 의하여 생성되는 PWM 신호의 분해능을 상세하게 설정할 수 있다.

PWM 신호 출력수단의 실현형태로서, 듀티 설정신호로부터 결정되는 출력 선택신호에 응답하여 제 1 카운터의 카운트값과 제 2 카운터의 카운트값 중 어느 하나를 선택하는 선택수단과, 문턱값과 선택된 카운트값을 비교하는 비교회로를 구비하도록 한다. 또는 제 1 카운터의 카운트값과 문턱값을 비교하여 출력 레벨을 변화시키는 제 1 비교회로와, 제 2 카운터의 카운트값과 문턱값을 비교하여 출력 레벨을 변화시키는 제 2 비교회로를 구비하도록 하여도 좋다. 이와 같이 PWM 신호를 출력하는 수단의 형태로서는 적어도 2개를 생각할 수 있다. 따라서 PWM 신호 출력 수단의 구성은 특정한 하나에 한정되는 것은 아니나, 실시형태에서 나타낸 도 1 및 도 2의 구성을 이용하면 간단한 구성으로 PWM 신호 출력수단을 실현할 수 있다.

실시형태에서 설명한 바와 같이 PWM 제어수단은 듀티 설정신호로부터 결정되는 카운터 리셋신호에 응답하여 제 1 및 제 2 카운터를 리셋하여 초기값으로 설정한다. 이것에 의하여 PWM 신호의 논리 "H"시간을 설정할 수 있다. 리셋의 형태로서, 본 실시형태에서는 제 1 및 제 2 카운터의 동작기간을 교대로 변경하여 리셋하거나, 제 1 카운터를 클럭 신호의 상승에서 리셋한 직후의 클럭 신호의 하강에서 제 2 카운터를 리셋하도록 하거나, 제 2 카운터를 클럭 신호의 하강에서 리셋한 직후의 클럭 신호의 상승에서 제 1 카운터를 리셋하도록 하거나 할 수 있다. 또 제 1 카운터를 클럭 신호의 상승에서 리셋한 직후의 클럭 신호의 하강에서 제 2 카운터를 리셋하고, 제 2 카운터의 리셋 직후의 클럭 신호의 상승에서 제 1 카운터를 리셋하는 동작을 반복하도록 하여도 좋다. 이에 의하여 여러가지 PWM 신호의 논리 "H"시간의 설정에 대응할 수 있게 된다.

더욱 상세하고, 또한 일반적으로 표현하면 원하는 PWM 신호의 주기가 N+(1/2) 클럭 주기의 경우(N은 자연수), PWM 제어수단은 제 1 및 제 2 카운터의 동작기간(여기서는 카운터의 초기값 "0"을 나타내지 않는 기간을 동작기간이라 정의한다)을 N과 (N-1) 클럭 주기로 교대로 반복하여 리셋한다. 그리고 원하는 PWM 신호의 논리 "H"시간이 M+(1/2) 클럭 주기의 경우 (M은 자연수), PWM 제어수단은 문턱값을 M으로 설정하고, 출력 선택신호로서 논리합 신호 및/또는 논리적 신호(PWM 신호3)를 선택하는 신호를 설정한다. 또 원하는 PWM 신호의 논리 "H"시간이 M 클 럭 주기의 경우(M은 자연수), PWM 제어수단은 문턱값을 M으로 설정하고, 출력 선택신호로서 제 1 비교회로의 출력신호(PWM 신호1)와 제 2 비교회로의 출력신호(PWM 신호2)를 교대로 선택하는 신호를 설정한다.

또, 원하는 PWM 신호의 주기가 N 클럭 주기의 경우(N은 자연수), PWM 제어수단은 제 1 및 제 2 카운터의 동작기간(여기서는, 카운터의 초기값 "0"을 나타내지 않는 기간을 동작기간이라 정의한다)을 동시에 (N-1) 클럭 주기로서 리셋한다. 그리고 원하는 PWM 신호의 논리 "H"시간이 M+(1/2) 클럭 주기의 경우(M은 자연수), PWM 제어수단은 문턱값을 M으로 설정하고, 출력 선택신호로서 논리합 신호 및/또는 논리적 신호(PWM 신호 3)를 선택하는 신호를 설정한다. 원하는 PWM 신호의 논리 "H"시간이 M 클럭 주기의 경우(M은 자연수), PWM 제어수단은 문턱값을 M으로 설정하고, 출력 선택신호로서 제 1 비교회로의 출력신호(PWM 신호 1)와 상기 제 2 비교회로의 출력신호(PWM 신호 2)의 한쪽을 선택하는 신호를 설정한다.

이상과 같이 구성함으로써, 본 실시형태의 PWM 생성회로에 의하면 클럭 주파수를 올리지 않고, 또한 클럭 비동기의 지연회로를 이용하지 않고, PWM 신호의 분해능을 듀티 50% 부근에서 1 비트 정도보다 더욱 향상시킬 수 있다. 또 PWM 신호의 분해능을 넓은 듀티범위에서 향상시킬 수 있다.

또, 이상과 같은 PWM 신호생성회로를 구비한 전원장치를 실현함으로써 넓은 출력 전력 범위에서 출력 전력을 상세하게 제어한 전원장치를 제공할 수 있다. 또 PWM 신호의 분해능을 향상시키면서 클럭 주파수를 저하시킬 수 있기 때문에 비용이나 소비전력을 저감한 전원장치를 제공할 수 있다.

도 1은 본 발명의 실시형태에 의한 PWM 신호생성회로(1)의 구성을 나타내는 도,

도 2는 본 발명의 실시형태에 의한 PWM 신호생성회로(1)를 간이화한 구성을 나타낸 도,

도 3은 본 발명의 실시형태에 의한 PWM 신호생성회로(1)의 동작예 1을 설명하기 위한 파형도,

도 4는 본 발명의 실시형태에 의한 PWM 신호생성회로(1)의 동작예 2를 설명하기 위한 파형도,

도 5는 본 발명의 실시형태에 의한 PWM 신호생성회로(1)가 출력하는 PWM 신호의 듀티를 50%∼53%의 범위에서 변화시켰을 때에 얻어지는 듀티값을 나타내는 도,

도 6은 종래의 PWM 신호생성회로가 출력하는 PWM 신호의 듀티를 50%∼53%의 범위에서 변화시켰을 때에 얻어지는 듀티값을 나타내는 도,

도 7은 본 발명의 실시형태에 의한 PWM 신호생성회로(1)가 출력하는 PWM 신호의 듀티를 0%∼100%의 범위에서 변화시켰을 때에 얻어지는 듀티값의 발췌를 나타내는 도,

도 8은 본 발명의 실시형태에 의한 PWM 신호생성회로(1)가 출력하는 PWM 신호의 듀티를 0%∼100%의 범위에서 변화시켰을 때에 얻어지는 다른 듀티값의 발췌를 나타내는 도,

도 9는 본 발명에 의한 전원장치의 개략 구성을 나타내는 도,

도 10은 본 발명에 의한 다른 전원장치의 개략 구성을 나타내는 도면이다.

※ 도면의 주요부분에 대한 부호의 설명

1 : PWM 신호생성회로 20, 30 : 멀티플렉서

10 : PWM 제어수단 11, 12 : 카운터

21, 22 : 비교회로 31 : 비반전 소자

32 : 반전소자 33 : 논리합 소자

50, 60 : PWM 신호생성회로 51 : 제어수단

61 : DSP 52, 62 : 전원회로

53, 63 : 클럭 신호 발생수단 54, 64 : 스위칭 소자

55, 56, 65, 66 : 센서

Claims

삭제
PWM 신호의 듀티를 제어하여 요구 PWM 신호를 생성하는 PWM 신호생성회로에 있어서,

클럭 신호에 의거하여 클럭수를 카운트하는 카운터수단과,

상기 카운터수단의 카운트값과 문턱값을 비교하여 출력 레벨을 변화시켜, 상기 요구 PWM 신호를 출력하는 PWM 신호 출력수단과,

상기 생성해야 할 요구 PWM 신호로부터 정해지는 듀티 설정신호에 의거하여 상기 PWM 신호의 주기와 상기 문턱값을 변화시켜, 상기 PWM 신호 출력수단이 출력하는 PWM 신호의 듀티를 제어하는 PWM 제어수단을 구비하며,

상기 듀티 설정신호는, 상기 요구 PWM 신호의 주기 및 논리 "H"시간으로부터 정해지는 것을 특징으로 하는 PWM 신호생성회로.
제 2항에 있어서,

상기 PWM 제어수단은, 상기 PWM 신호의 주기 또는 논리 "H"시간 중 하나 이상을, 상기 클럭 신호의 논리 "H"시간 또는 클럭 신호의 논리 "L"시간 중 하나 이상만큼씩 변화시키는 것을 특징으로 하는 PWM 신호생성회로.
제 2항 또는 제 3항에 있어서,

상기 카운터수단은, 상기 클럭 신호의 상승에 의거하여 카운트하는 제 1 카운터와, 상기 클럭 신호의 하강에 의거하여 카운트하는 제 2 카운터를 구비한 것을 특징으로 하는 PWM 신호생성회로.
제 4항에 있어서,

상기 PWM 신호 출력수단은, 상기 듀티 설정신호로부터 결정되는 출력 선택신호에 응답하여 상기 제 1 카운터의 카운트값과 상기 제 2 카운터의 카운트값 중 어느 하나를 선택하는 선택수단과, 상기 문턱값과 상기 선택된 카운트값을 비교하는 비교회로를 구비하는 것을 특징으로 하는 PWM 신호생성회로.
제 4항에 있어서,

상기 PWM 신호 출력수단은, 상기 제 1 카운터의 카운트값과 상기 문턱값을 비교하여 출력 레벨을 변화시키는 제 1 비교회로와, 상기 제 2 카운터의 카운트값과 상기 문턱값을 비교하여 출력 레벨을 변화시키는 제 2 비교회로를 구비하는 것을 특징으로 하는 PWM 신호생성회로.
제 6항에 있어서,

상기 PWM 신호 출력수단은, 또한 상기 듀티 설정신호로부터 결정되는 출력 선택신호에 응답하여 상기 제 1 비교회로의 출력신호와 상기 제 2 비교회로의 출력신호 중 어느 하나를 선택하여 출력하는 선택수단을 구비한 것을 특징으로 하는 PWM 신호생성회로.
제 6항에 있어서,

상기 PWM 신호 출력수단은,

또한, 상기 제 1 비교회로의 출력신호와 상기 제 2 비교회로의 출력신호와의 논리합 신호 또는 논리적 신호 중 하나 이상을 생성하는 논리합 소자 또는 논리적 소자 중 하나 이상과,

상기 듀티 설정신호로부터 결정되는 출력 선택신호에 응답하여 상기 제 1 비교회로의 출력신호와 상기 제 2 비교회로의 출력신호와 상기 논리합 신호 또는 상기 논리적 신호 중 하나 이상을 선택하여 출력하는 선택수단을 구비하는 것을 특징으로 하는 PWM 신호생성회로.
제 4항에 있어서,

상기 PWM 제어수단은, 상기 듀티 설정신호로부터 결정되는 카운터 리셋신호에 응답하여 상기 제 1 및 제 2 카운터를 리셋하여 초기값으로 설정하는 것을 특징으로 하는 PWM 신호생성회로.
제 9항에 있어서,

상기 PWM 제어수단은, 상기 제 1 및 제 2 카운터의 초기값을 나타내지 않은 기간인 동작기간을 교대로 변경하여 리셋하는 것을 특징으로 하는 PWM 신호생성회로.
제 9항에 있어서,

상기 PWM 제어수단은, 상기 제 1 카운터를 상기 클럭 신호의 상승에서 리셋한 직후의 상기 클럭 신호의 하강에서 상기 제 2 카운터를 리셋하도록 한 것을 특징으로 하는 PWM 신호생성회로.
제 9항에 있어서,

상기 PWM 제어수단은, 상기 제 2 카운터를 상기 클럭 신호의 하강에서 리셋한 직후의 상기 클럭 신호의 상승에서 상기 제 1 카운터를 리셋하도록 한 것을 특징으로 하는 PWM 신호생성회로.
제 9항에 있어서

상기 PWM 제어수단은, 상기 제 1 카운터를 상기 클럭 신호의 상승에서 리셋한 직후의 상기 클럭 신호의 하강에서 상기 제 2 카운터를 리셋하고, 상기 제 2 카운터의 리셋 직후의 상기 클럭 신호의 상승에서 상기 제 1 카운터를 리셋하는 동작을 반복하는 것을 특징으로 하는 PWM 신호생성회로.
제 10항에 있어서,

상기 요구 PWM 신호의 주기가 N+(1/2) 클럭 주기의 경우(N은 자연수), 상기 PWM 제어수단은, 상기 제 1 및 제 2 카운터의 동작기간을 N과 (N-1) 클럭 주기로 교대로 반복하여 리셋하는 것을 특징으로 하는 PWM 신호생성회로.
제 14항에 있어서,

상기 PWM 신호 출력수단은,

상기 제 1 카운터의 카운트값과 상기 문턱값을 비교하여 출력 레벨을 변화시키는 제 1 비교회로와,

상기 제 2 카운터의 카운트값과 상기 문턱값을 비교하여 출력 레벨을 변화시키는 제 2 비교회로와,

상기 제 1 비교회로의 출력신호와 상기 제 2 비교회로의 출력신호의 논리합 신호 또는 논리적 신호 중 하나 이상을 생성하는 논리합 소자 또는 논리적 소자 중 하나 이상과,

상기 듀티 설정신호로부터 결정되는 출력 선택신호에 응답하여, 상기 제 1 비교회로의 출력신호와 상기 제 2 비교회로의 출력신호와 상기 논리합 신호 또는 상기 논리적 신호 중 하나 이상을 선택하여 출력하는 선택수단을 구비하고,

상기 요구 PWM 신호의 논리 "H"시간이 M+(1/2) 클럭 주기의 경우(M은 자연수), 상기 PWM 제어수단은 상기 문턱값을 M으로 설정하고, 상기 출력 선택신호로서 상기 논리합 신호 또는 상기 논리적 신호 중 하나 이상을 선택하는 신호를 설정하는 것을 특징으로 하는 PWM 신호생성회로.
제 14항에 있어서,

상기 PWM 신호 출력수단은,

상기 제 1 카운터의 카운트값과 상기 문턱값을 비교하여 출력 레벨을 변화시키는 제 1 비교회로와,

상기 제 2 카운터의 카운트값과 상기 문턱값을 비교하여 출력 레벨을 변화시키는 제 2 비교회로와,

상기 듀티 설정신호로부터 결정되는 출력 선택신호에 응답하여 상기 제 1 비교회로의 출력신호와 상기 제 2 비교회로의 출력신호 중 어느 하나를 선택하여 출력하는 선택수단을 구비하고,

상기 요구 PWM 신호의 논리 "H"시간이 M 클럭 주기의 경우(M은 자연수), 상기 PWM 제어수단은 상기 문턱값을 M으로 설정하고, 출력 선택신호로서 상기 제 1 비교회로의 출력신호와 상기 제 2 비교회로의 출력신호를 교대로 선택하는 신호를 설정하는 것을 특징으로 하는 PWM 신호생성회로.
제 9항에 있어서,

상기 요구 PWM 신호의 주기가 N 클럭 주기의 경우(N은 자연수), 상기 PWM 제어수단은 상기 제 1 및 제 2 카운터의 초기값을 나타내지 않는 기간인 동작기간을 동시에 (N-1) 클럭 주기로서 리셋하는 것을 특징으로 하는 PWM 신호생성회로.
제 17항에 있어서,

상기 PWM 신호 출력수단은,

상기 제 1 카운터의 카운트값과 상기 문턱값을 비교하여 출력 레벨을 변화시키는 제 1 비교회로와,

상기 제 2 카운터의 카운트값과 상기 문턱값을 비교하여 출력 레벨을 변화시키는 제 2 비교회로와,

상기 제 1 비교회로의 출력신호와 상기 제 2 비교회로의 출력신호의 논리합 신호 또는 논리적 신호 중 하나 이상을 생성하는 논리합 소자 또는 논리적 소자 중 하나 이상과,

상기 듀티 설정신호로부터 결정되는 출력 선택신호에 응답하여 상기 제 1 비교회로의 출력신호와 상기 제 2 비교회로의 출력신호와 상기 논리합 신호 또는 상기 논리적 신호 중 하나 이상을 선택하여 출력하는 선택수단을 구비하고,

상기 요구 PWM 신호의 논리 "H"시간이 M+(1/2) 클럭 주기의 경우(M은 자연수), 상기 PWM 제어수단은 상기 문턱값을 M으로 설정하고, 상기 출력 선택신호로서 상기 논리합 신호 또는 상기 논리적 신호 중 하나 이상을 선택하는 신호를 설정하는 것을 특징으로 하는 PWM 신호생성회로.
제 17항에 있어서,

상기 PWM 신호 출력수단은,

상기 제 1 카운터의 카운트값과 상기 문턱값을 비교하여 출력 레벨을 변화시키는 제 1 비교회로와,

상기 제 2 카운터의 카운트값과 상기 문턱값을 비교하여 출력 레벨을 변화시키는 제 2 비교회로와,

상기 듀티 설정신호로부터 결정되는 출력 선택신호에 응답하여 상기 제 1 비교회로의 출력신호와 상기 제 2 비교회로의 출력신호 중 어느 하나를 선택하여 출력하는 선택수단을 구비하고,

상기 요구 PWM 신호의 논리 "H"시간이 M 클럭 주기의 경우(M은 자연수), 상기 PWM 제어수단은 상기 문턱값을 M으로 설정하고, 출력 선택신호로서 상기 제 1 비교회로의 출력신호와 상기 제 2 출력신호의 한쪽을 선택하는 신호를 설정하는 것을 특징으로 하는 PWM 신호생성회로.
전원 라인 사이에서 전력을 변환하는 전원장치에 있어서,

복수의 전원 라인에 접속되어 센서와 스위칭소자를 구비한 전원회로와,

클럭 신호를 발생하는 클럭 신호발생수단과,

상기 센서에 접속되어 상기 스위칭 소자의 듀티를 결정하는 제어수단과,

상기 제어수단과 상기 스위칭 소자에 접속된 PWM 신호생성회로를 구비하고,

상기 PWM 신호생성회로는, PWM 신호의 듀티를 제어하여 요구 PWM 신호를 생성하는 PWM 신호생성회로이고,

클럭 신호에 의거하여 클럭수를 카운트하는 카운터수단과,

상기 카운터수단의 카운트값과 문턱값을 비교하여 출력 레벨을 변화시켜 상기 요구 PWM 신호를 출력하는 PWM 신호 출력수단과,

상기 생성해야 할 요구 PWM 신호로부터 정해지는 듀티 설정신호에 의거하여 상기 PWM 신호의 주기와 상기 문턱값을 변화시켜, 상기 PWM 신호 출력수단이 출력하는 PWM 신호의 듀티를 제어하는 PWM 제어수단을 구비하며,

상기 듀티 설정신호는, 상기 요구 PWM 신호의 주기 및 논리 "H"시간으로부터 정해지는 것을 특징으로 전원장치.
전원 라인 사이에서 전력을 변환하는 전원장치에 있어서,

복수의 전원 라인에 접속되어 센서와 스위칭소자를 구비한 전원회로와,

클럭 신호를 발생하는 클럭 신호발생수단과,

상기 센서와 상기 스위칭 소자에 접속되어 상기 스위칭소자의 듀티를 결정하는 제어수단을 구비하고,

상기 제어수단은, PWM 신호의 듀티를 제어하여 요구 PWM 신호를 생성하는 PWM 신호생성회로를 가지고,

상기 PWM 신호생성회로는,

클럭 신호에 의거하여 클럭수를 카운트하는 카운터수단과,

상기 카운터수단의 카운트값과 문턱값을 비교하여 출력 레벨을 변화시켜 상기 요구 PWM 신호를 출력하는 PWM 신호 출력수단과,

상기 생성해야 할 요구 PWM 신호로부터 정해지는 듀티 설정신호에 의거하여 상기 PWM 신호의 주기와 상기 문턱값을 변화시켜, 상기 PWM 신호 출력수단이 출력하는 PWM 신호의 듀티를 제어하는 PWM 제어수단을 구비하며,

상기 듀티 설정신호는, 상기 요구 PWM 신호의 주기 및 논리 "H"시간으로부터 정해지는 것을 특징으로 하는 전원장치.
제 21항에 있어서,

상기 제어수단은, 상기 PWM 신호생성회로를 구비한 마이크로프로세서 또는 프로그래머블 로직 디바이스로 구성한 것을 특징으로 하는 전원장치.