KR100594315B1

KR100594315B1 - 다중 펄스 생성 장치

Info

Publication number: KR100594315B1
Application number: KR1020050003183A
Authority: KR
Inventors: 고익상
Original assignee: 삼성전자주식회사
Priority date: 2005-01-13
Filing date: 2005-01-13
Publication date: 2006-06-30
Also published as: US20060214610A1; JP5052791B2; JP2006197598A; US7317294B2

Abstract

각 펄스의 소정 주기에서의 특정 전압 레벨의 지속 시간을 저장하기 위한 다수개의 타임 슬롯 레지스터, 다수개의 펄스들의 소정 주기에서 각 펄스 전압 레벨의 지속 시간에 대응하는 특정 전압 레벨의 상태 신호를 각 지속 시간 별로 저장하기 위한 펄스 상태 저장부, 펄스 상태 저장부에 저장된 상태 신호들 중 소정 타이밍에 대응되는 신호들을 출력하는 멀티플렉서, 외부에서 입력되는 클록 신호와 타임 슬롯 레지스터에 저장된 지속 시간을 다운 카운트하여 다수개의 타임 슬롯 레지스터에 각각 저장된 지속 시간이 만료되면 소정의 만료 지시 신호를 출력하며 다음 타임 슬롯 레지스터에 저장된 지속 시간을 다운 카운트하는 카운터부, 및 카운터부에서 출력된 만료 지시 신호에 응답하여 멀티플렉서의 출력을 제어하며, 만료 지시 신호에 응답하여 타임 슬롯 레지스터에 저장된 값들 중 다음 순서로 카운트할 지속 시간 값을 카운터부로 출력하도록 제어하는 제어부를 포함하는 다중 펄스 생성기가 개시된다.

다중 펄스

Description

다중 펄스 생성 장치{Multiple pulse generator}

도 1은 기존의 MCU에서 카운터를 기반으로 하여 주기(period)와 듀티(duty)를 조절할 수 있는 펄스 생성 방법을 나타낸 도이다.

도 2는 본 발명에 따른 메모리 소자를 이용한 펄스 생성기의 개념을 나타낸 블록도이다.

도 3은 스텝 모터에 사용되는 4개의 펄스의 예를 나타낸 타이밍도이다.

도 4는 본 발명에 따른 펄스 생성기의 일 예를 나타낸 구성도이다.

본 발명은 펄스 생성 장치에 관한 것이며, 구체적으로는 메모리 소자를 이용하여 다수개의 펄스를 생성할 수 있는 다중 펄스 생성 장치에 관한 것이다.

DC 모터 등을 제어하기 위해서는 4개 이상의 다중 펄스가 사용되어야 한다. 이를 위해, 대부분의 기존 MCU(Micro-Control Unit)는 다중 펄스를 생성하기 위하여 일반적인 카운터 회로에 부가적인 회로를 추가한 하드웨어를 사용하여 원하는 주기와 듀티 사이클을 갖는 다중 펄스를 생성하였다.

도 1은 기존의 MCU에서 카운터를 기반으로 하여 주기(period)와 듀티(duty) 를 조절할 수 있는 펄스 생성 방법을 나타낸 도이다.

도 1(a)는 종래의 카운터 기반의 펄스 생성 방법을 나타내는 타이밍도이며, 도 1(b)는 도 1(a)에 도시된 카운터 기반의 펄스 생성을 위한 하드웨어 구성을 나타낸다.

도 1에 도시된 종래의 방법은 펄스의 하이 레벨 구간(즉 도 1(a)의 듀티 사이클)과 주기(도 1(a)의 주기)를 나타내는 값을 듀티 값 저장 레지스터(12) 및 주기 값 저장 레지스터(11)에 저장한 후, 카운터(13)가 클록을 카운팅한 값이 듀티 값보다 작은 경우에는 펄스를 로직 하이로 생성하고, 클록을 카운팅한 값이 듀티 값보다 큰 경우에는 펄스를 로직 로우로 생성한다. 즉, 기존의 카운터 기반의 펄스 생성기는 두 개의 시간 값을 관리함으로써 듀티와 주기가 조절 가능한 펄스를 생성한다.

하지만, 스테퍼 모터(stepper motor), 서보 모터(servo motor) 등과 같은 DC 모터의 제어에는 하나의 펄스가 아닌 다양한 듀티 사이클을 갖는 다중 펄스가 요구된다. 여기서 다중 펄스라 함은 동일한 주기에서 서로 다른 복수개의 듀티 사이클을 각각 갖는 복수개의 펄스를 의미한다.

기존의 MCU는 DC 모터를 제어하기 위해 도 1(b)에 도시된 클록 생성 회로를 병렬로 복수개를 연결하여 다중 펄스를 생서하는 방법을 사용했다. 그러나 이러한 방법은 다중 펄스의 개수가 늘어남에 따라 요구되는 하드웨어의 개수가 펄스의 개수에 정비례하여 늘어나는 단점이 있다. 즉, 펄스의 개수가 증가됨에 따라, 카운터(13), 비교기(14, 15), 주기 값 저장 레지스터(11), 듀티 값 저장 레지스터(12) 의 개수가 펄스의 개수에 정비례하는 만큼 더 필요하게 되고 이는 전체적인 칩 사이즈에 큰 영향을 주게 된다.

본 발명이 이루고자 하는 기술적 과제는, 메모리 소자를 이용하여 다중 펄스 파형의 형태를 저장하고 펄스의 개수에 상관없이 한 개의 카운터 및 한 개의 비교기만을 이용하여 다중 펄스를 생성할 수 있는 펄스 생성기를 제공하는 것이다.

상술한 바와 같은 본 발명의 목적을 달성하기 위해, 본 발명의 특징에 의하면, 다수개의 펄스 신호를 생성하기 위한 펄스 생성기는, 상기 각 펄스의 소정 주기에서의 특정 전압 레벨의 지속 시간을 저장하기 위한 다수개의 타임 슬롯 레지스터, 상기 다수개의 펄스들의 상기 소정 주기에서 각 펄스 전압 레벨의 지속 시간에 대응하는 특정 전압 레벨의 상태 신호를 상기 각 지속 시간 별로 저장하기 위한 펄스 상태 저장부, 상기 펄스 상태 저장부에 저장된 상기 상태 신호들 중 소정 타이밍에 대응되는 신호들을 출력하는 멀티플렉서, 외부에서 입력되는 클록 신호와 상기 타임 슬롯 레지스터에 저장된 지속 시간을 다운 카운트하여 상기 다수개의 타임 슬롯 레지스터에 각각 저장된 지속 시간이 만료되면 소정의 만료 지시 신호를 출력하며 다음 타임 슬롯 레지스터에 저장된 지속 시간을 다운 카운트하는 카운터부, 및 상기 카운터부에서 출력된 상기 만료 지시 신호에 응답하여 상기 멀티플렉서의 출력을 제어하며, 상기 만료 지시 신호에 응답하여 상기 타임 슬롯 레지스터에 저장된 값들 중 다음 순서로 카운트할 지속 시간 값을 상기 카운터부로 출력하도록 제어하는 제어부를 포함한다.

상기 펄스 상태 저장부는 상기 펄스들의 개수 × 상기 타임 슬롯 레지스터들의 개수에 대응되는 매트릭스 형태의 저장부를 갖고 각각의 저장부에서는 상기 각 펄스의 상태에 대응되는 상태 신호를 저장한다. 상기 멀티플렉서는 상기 만료 지시 신호에 응답하여 상기 다수개의 타이밍 슬롯 레지스터 중 어느 하나에 대응하는 상기 소정 타이밍에 대응하는 전압 레벨을 갖는 다수개의 펄스를 출력한다.

바람직하게는, 상기 타임 슬롯 레지스터의 개수는 상기 각 펄스들의 각 주기 내에서 특정 펄스 상태의 변환 개수에 대응된다.

바람직하게는, 상기 다수개의 타임 슬롯 레지스터에 저장되는 지속 시간은 상기 클록 신호의 클록 수로 나타낸다.

본 발명의 일 실시예에서, 펄스 상태 저장부는 0 또는 1을 각각 저장하며 상기 0은 상기 펄스의 로우 레벨에 대응되며 상기 1은 상기 펄스의 하이 레벨에 대응된다.

본 발명의 다른 실시예에서, 상기 펄스는 다수의 전압 레벨을 가지며, 상기 펄스 상태 저장부는 상기 펄스의 전압 레벨에 대응되는 소정 비트의 데이터를 저장한다.

상기 다수개의 펄스는 DC 모터를 제어하기 위한 펄스일 수 있다.

또한, 펄스 생성기는, 상기 타임 슬롯 레지스터의 지속 시간 값과 상기 펄스 상태 저장부의 펄스 상태 값을 변경하여 생성되는 펄스의 형태를 변경시킬 수 있다.

바람직하게는, 상기 펄스 생성기는, 상기 제어부의 제어 신호에 응답하여 상기 다수개의 타임 슬롯 레지스터 중 어느 하나의 타임 슬롯 레지스터의 지속 시간 값을 상기 카운터로 출력하는 제 2 멀티플렉서를 더 포함할 수 있다.

본 발명의 다른 특징에 의하면, n개의 펄스 신호를 생성하기 위한 펄스 생성기는, 상기 각 펄스의 소정 주기에서의 특정 전압 레벨의 지속 시간을 저장하기 위한 m 개의 타임 슬롯 레지스터, n×m 에 대응되는 매트릭스 형태의 저장부를 갖고 상기 n 개의 펄스들의 소정 주기에서 상기 각 펄스 전압 레벨의 지속 시간에 대응되는 특정 전압 레벨 데이터를 상기 각 지속 시간 별로 저장하기 위한 펄스 상태 저장부, 상기 펄스 상태 저장부에 저장된 상기 상태 신호들 중 상기 m 개의 타임 슬롯 레지스터 중 i 번째 슬롯 레지스터에 대응하는 소정 타이밍에 대응되는 상기 n 개의 펄스 데이터를 출력하는 멀티플렉서, 외부에서 입력되는 클록 신호와 상기 타임 슬롯 레지스터에 저장된 지속 시간을 다운 카운트하여 상기 m개의 타임 슬롯 레지스터에 각각 저장된 지속 시간이 만료되면 소정의 만료 지시 신호를 출력하며 다음 타임 슬롯 레지스터에 저장된 지속 시간을 다운 카운트하는 카운터부, 및 상기 카운터부에서 출력된 상기 만료 지시 신호에 응답하여 상기 멀티플렉서의 출력을 제어하며, 상기 만료 지시 신호에 응답하여 상기 m 개의 타임 슬롯 레지스터에 저장된 값들 중 다음 순서로 카운트할 지속 시간 값을 상기 카운터부로 출력하도록 제어하는 제어부를 포함한다.

본 발명과 본 발명의 동작성의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도 면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

도 2를 참조하면, 디지털 펄스는 일반적으로 로직 하이(이하 로직 1) 또는 로직 로우(이하 로직 0)의 두 가지 경우 중 한 가지 상태에 있다. 따라서, 펄스의 상태를 메모리 소자(22)에 저장하였다가 원하는 시간에 원하는 값 즉, 1 또는 0으로 전환시켜줌으로써 원하는 형태를 갖는 펄스를 생성해 낼 수 있다.

즉, 주기(period)가 20 사이클이며 듀티(duty)가 7 사이클인 경우, 도 2의 카운터(21)가 1에서 7까지 카운트하는 동안에는 멀티플렉서(23)는 메모리(22)에 저장된 값 중 로직 1 값을 출력하고, 카운터(21)가 8에서 20까지 카운트하는 동안에는 멀티플렉서(23)는 메모리(22)에 저장된 값 중 로직 0 값을 출력한다. 그리고 다시 카운터(21)는 외부 클록에 따라 1부터 주기 20 사이클을 갖는 카운트를 다시 시작한다.

본 발명은 도 2에 도시된 메모리 소자를 이용한 펄스 생성 방법을 다중 펄스 생성으로 확장한 것이다. 즉, 본 발명은, 펄스 개수의 정수 배의 비트-폭(bit-width)를 갖는 메모리 소자에 펄스의 상태(즉, 로직 1 또는 로직 0)를 나타내는 정보를 저장하고 타이머를 사용하여 각 정보가 출력되는 시간을 조절하여 듀티 사이 클 및 주기를 조절한다.

예를 들어, DC 모터의 제어에 사용되는 다중 펄스는 일반적으로 모든 펄스의 주기가 동일한 특성을 갖는다. 또한, 현재 주로 사용되는 저가형의 스텝 모터(step motor)의 경우에는 4개의 펄스로 구동되며 각 펄스의 상태의 조합은 일반적인 바이너리 인코딩 형태를 갖는다.

도 3에 예시된 펄스는 4 개의 펄스(펄스 0 내지 펄스 3)으로 구성되며, 각각의 펄스는 t1, t2, t3 및 t4 시간 구간에서 펄스의 상태가 각각 다르지만 각각의 특정 시간 구간 내에서는 동일한 로직 상태를 유지한다. 또한, 상기 4개의 펄스들은 동일한 주기를 갖는다. 이때, 상기 4 개의 펄스들의 주기(period)는 t1+t2+t3+t4 가 되며, 듀티 사이클은 t1, t2, t3, 및 t4로 나타낸다.

예를 들어, 펄스 0는 듀티 사이클 t1 동안 로직 1 상태를 유지하고, 듀티 사이클 t2 및 t3 동안 로직 0 상태를 유지하며, 듀티 사이클 t4 동안 로직 1 상태를 유지한다. 그리고, 펄스 1는 듀티 사이클 t1 및 t2 동안 로직 1 상태를 유지하며, 듀티 사이클 t3 및 t4 동안 로직 0 상태를 유지한다. 펄스 2는 듀티 사이클 t1 동안 로직 1 상태를 유지하고, 듀티 사이클 t2 동안 로직 0 상태를 유지하며, 듀티 사이클 t3 동안 로직 1 상태를 유지하고, 듀티 사이클 t4 동안 로직 0 상태를 유지한다. 그리고, 펄스 3은 듀티 사이클 t1 동안 로직 0 상태를 유지하고, 듀티 사이클 t2 및 t3 동안 로직 1 상태를 유지하며, 듀티 사이클 t4 동안 로직 0 상태를 유지한다.

한편, 이들 각 펄스들의 상태를 듀티 사이클 별로 살펴보면, 듀티 사이클 t1 동안에는 펄스 0은 로직 1, 펄스 1는 로직 1, 펄스 2는 로직 1, 펄스 3는 로직 0 상태를 갖는다. 그리고 듀티 사이클 t2 동안에는 펄스 0은 로직 0, 펄스 1은 로직 1, 펄스 2는 로직 0, 펄스 3는 로직 1 상태를 갖는다. 듀티 사이클 t3 동안에는 펄스 0은 로직 0, 펄스 1은 로직 0, 펄스 2는 로직 1, 펄스 3는 로직 1 상태를 갖는다. 또한, 듀티 사이클 t4 동안에는 펄스 0은 로직 1, 펄스 1은 로직 0, 펄스 2는 로직 0, 펄스 3은 로직 0 상태를 갖는다.

도 4를 참조하며, 본 발명에 따른 펄스 생성기(400)는, 4개의 타임 슬롯 레지스터(401 내지 404), 제1 멀티플렉서(410), 카운터(420), 제어부(430), 메모리(440) 및 제2 멀티플렉서(450)를 포함한다.

도 4에 도시된 본 발명에 따른 펄스 생성기(400)는 각 듀티 사이클(t1 내지 t4) 동안의 각 펄스의 상태의 데이터를 메모리(440)에 저장하고, 카운터(420)가 클록의 사이클을 카운트하면서 듀티 사이클을 체크하면, 대응되는 듀티 사이클에 해당하는 펄스 상태의 데이터를 출력하도록 한다.

4개의 타임 슬롯 레지스터(401 내지 404)는 도 3의 다수개의 펄스들의 4개의 듀티 사이클(t1, t2, t3, 및 t4)를 각각 저장한다. 구체적으로, 제1 타임 슬롯 레지스터(401)에는 도 3의 다수개의 펄스들의 첫 번째 듀티 사이클 타임(즉, 지속 시간 ;t1)을 저장하고, 제2 타임 슬롯 레지스터(402)에는 두 번째 듀티 사이클 타임(t2)을 저장하고, 제3 타임 슬롯 레지스터(403)에는 세 번째 듀티 사이클 타임 (t3)을 저장하고, 제4 타임 슬롯 레지스터(404)에는 네 번째 듀티 사이클 타임(t4)을 저장한다.

제1 멀티플렉서(410)는 제1 내지 제4 타임 슬롯 레지스터(401 내지 404)에 저장된 듀티 사이클 값을 제어부(430)의 제어 신호에 응답하여 카운터(420)으로 출력한다.

카운터(420)는 외부에서 입력되는 클록 신호 및 제1 멀티플렉서(410)에서 출력되는 듀티 사이클 값을 입력받고, 입력받은 듀티 사이클 값을 다운 카운팅하여 상기 듀티 사이클 값을 모두 카운팅하면, 만료 지시 신호를 제어부(430)로 출력하고, 다음 타임 슬롯 레지스터에 저장된 듀티 사이클 값을 다시 입력받아 다운 카운팅을 시작한다.

제어부(430)는, 카운터(420)에서 출력된 만료 지시 신호에 응답하여, 제2 멀티플렉서(450)의 출력을 제어한다. 예를 들어, 제2 멀티플렉서(450)가 현재 디스 카운트하고 있는 듀티 사이클에 대응되는 펄스 상태를 출력하고 있으면, 제어부(430)는 만료 지시 신호를 입력받으면, 디스카운트 완료된 듀티 사이클에 대응되는 펄스 상태의 출력을 중지하고, 다음 듀티 사이클에 대응되는 펄스 상태를 출력하도록 제2 멀티플렉서(450)를 제어한다. 또한, 제어부(430)는 만료 지시 신호를 입력받으면, 타임 슬롯 레지스터에 저장된 값들 중 다음 순서로 카운트할 듀티 사이클 값을 카운터(420)로 출력하도록 제1 멀티플렉서(410)를 제어한다

메모리(440)는 다수개의 펄스(펄스 0 내지 펄스 3)의 상기 소정 주기에서 각 듀티 사이클 별로 각 펄스들의 전압 레벨에 대응되는 상태 신호를 저장한다. 일 예로, 메모리(440)는 생성될 펄스들의 개수 × 펄스들의 한 주기 내의 듀티 사이클의 수 (즉, 상기 타임 슬롯 레지스터들의 개수)에 대응되는 매트릭스 형태의 저장부를 갖고, 각각의 저장부는

도 4를 참조하면, 메모리(440)는 4개의 타임 슬롯 레지스터(401 내지 404)에 대응하는 4개의 세트(세트 0 내지 세트3)를 포함하고, 상기 4개의 세트에는 4 개의 펄스 (펄스 0 내지 펄스 3)의 상태 데이터를 저장한다. 상기 4 개의 세트는 각각 제2 멀티플렉서(450)에 연결된다.

일반적으로, 펄스의 상태는 도 3에 도시된 바와 같이 로직 1 또는 로직 0의 상태만을 갖고 있기 때문에, 0 또는 1의 데이터가 저장된다. 하지만, 펄스의 상태가 다수의 전압 레벨로 분류된다면, 메모리(440)에 저장되는 펄스의 상태 데이터는 소정 비트의 데이터가 될 수도 있다.

제2 멀티플렉서(450)는 제어부(430)의 제어 신호에 응답하여 메모리(440)에서 출력되는 4 개의 세트들 현재 카운트되는 듀티 사이클에 대응되는 세트의 데이터를 출력한다. 예를 들어, 현재 카운터(420)가 제1 타임 슬롯 레지스터(401)에 저장된 듀티 사이클을 다운 카운트하고 있으면, 제2 멀티플렉서(450)는 세트 0에 저장된 4개의 펄스 상태 데이터를 출력한다. 그리고, 제1 타임 슬롯 레지스터(401)에 저장된 듀티 사이클의 카운팅이 완료되면, 제2 멀티플렉서(450)는 제2 타임 슬롯 레지스터(402)에 대응되는 세트 1에 저장된 4개의 펄스 상태 데이터를 출력한다. 또한, 제2 멀티플렉서(450)는 제2 타임 슬롯 레지스터(402)에 저장된 듀티 사이클의 카운팅이 완료되면, 제3 타임 슬롯 레지스터(403)에 대응하는 세트 2에 저장된 4 개의 펄스 상태 데이터를 출력한다. 그리고, 제2 멀티플렉서(450)는 제3 타임 슬롯 레지스터(403)에 저장된 듀티 사이클의 카운팅이 완료되면, 제4 타임 슬롯 레지스터(404)에 대응하는 세트 3에 저장된 4 개의 펄스 상태 데이터를 출력한다. 그리고, 제4 타임 슬롯 레지스터(404)에 저장된 듀티 사이클의 카운팅이 완료되면, 제2 멀티플렉서(450)는 다시 제1 타임 슬롯 레지스터(401)에 대응되는 세트 0에 저장된 펄스 상태 데이터를 출력한다.

이하, 도 3 및 도 4를 참조하여, 본 발명의 일 실시예에 따른 펄스 생성기(400)의 동작을 설명한다.

먼저, 메모리(440) 내에 세트 0에는 듀티 사이클 (t1)에서의 각 펄스들의 상태 값인 {펄스 0, 펄스 1, 펄스 2, 펄스 3} =(1, 1, 1, 0)을 저장하고, 세트 1에는 듀티 사이클(t2)에서의 각 펄스들의 상태 값인 {펄스 0, 펄스 1, 펄스 2, 펄스 3} =(0, 1, 0, 1)을 저장하고, 세트 2에는 듀티 사이클 (t3)에서의 각 펄스들의 상태 값인 {펄스 0, 펄스 1, 펄스 2, 펄스 3} =(0, 0, 1, 1)을 저장하고, 세트 3에는 듀티 사이클(t4)에서의 각 펄스들의 상태 값인 {펄스 0, 펄스 1, 펄스 2, 펄스 3} =(1, 0, 0, 0)을 저장한다.

그리고, 타임 슬롯 레지스터(401 내지 404)에는 각 듀티 사이클(t1, t2, t3 및 t4)를 카운터 클록 주기를 기본으로 측정한 값을 저장한다.

이렇게 초기화가 과정이 완료되면, 펄스 생성기(400)를 인에이블 시킨다.

먼저, 듀티 사이클(t1)에 해당하는 제1 타임 슬롯 레지스터(401)의 값이 카운터(420)에 로딩되고 카운팅을 시작한다. 이와 동시에, 세트 0에 저장된 펄스 상태 데이터(1, 1, 1, 0)가 펄스 0, 펄스 1, 펄스 2, 및 펄스 3으로 출력된다. 따라서, 듀티 사이클(t1) 동안에는 펄스 0 내지 펄스 2는 로직 1, 펄스 3은 로직 0의 값을 갖는다.

그리고, 카운터(420)는 제1 타임 슬롯 레지스터(401)의 듀티 사이클 값이 만료될 때까지 다운 카운팅을 계속 진행한다. 카운팅이 만료되면, 카운터(420)는 듀티 사이클(t2)에 해당하는 제2 타임 슬롯 레지스터(402)의 값으로 다운 카운팅을 시작함과 동시에, 제2 멀티플렉서(450)는 세트 1에 저장된 펄스 상태 데이터 (0, 1, 0, 1)를 펄스 0, 펄스 1, 펄스 2, 및 펄스 3으로 출력된다. 따라서, 듀티 사이클(t2) 동안에는 펄스 0 은 로직 0, 펄스 1은 로직 1, 펄스 2는 로직 0, 펄스 3은 로직 1의 값을 갖는다.

그리고 다시, 카운터(420)는 제2 타임 슬롯 레지스터(402)의 듀티 사이클 값이 만료될 때까지 다운 카운팅을 계속 진행한다. 카운팅이 만료되면, 카운터(420)는 듀티 사이클(t3)에 해당하는 제3 타임 슬롯 레지스터(403)의 값으로 다운 카운팅을 시작함과 동시에, 제2 멀티플렉서(450)는 세트 2에 저장된 펄스 상태 데이터 (0, 0, 1, 1)를 펄스 0, 펄스 1, 펄스 2, 및 펄스 3으로 출력된다. 따라서, 듀티 사이클(t3) 동안에는 펄스 0 은 로직 0, 펄스 1은 로직 0, 펄스 2는 로직 1, 펄스 3은 로직 1의 값을 갖는다.

그리고 다시, 카운터(420)는 제3 타임 슬롯 레지스터(403)의 듀티 사이클 값이 만료될 때까지 다운 카운팅을 계속 진행한다. 카운팅이 만료되면, 카운터(420)는 듀티 사이클(t4)에 해당하는 제4 타임 슬롯 레지스터(404)의 값으로 다운 카운 팅을 시작함과 동시에, 제2 멀티플렉서(450)는 세트 3에 저장된 펄스 상태 데이터 (1, 0, 0, 0)를 펄스 0, 펄스 1, 펄스 2, 및 펄스 3으로 출력된다. 따라서, 듀티 사이클(t4) 동안에는 펄스 0 은 로직 1, 펄스 1은 로직 0, 펄스 2는 로직 0, 펄스 3은 로직 0의 값을 갖는다.

그리고, 카운터(420)는 제4 타임 슬롯 레지스터(404)의 듀티 사이클 값이 만료될 때까지 다운 카운팅을 계속 진행한다. 카운팅이 만료되면, 상술한 동작을 계속해서 반복 진행한다.

위와 같은 방법으로 도 4의 펄스 생성기를 사용하여 도 3에 도시된 다중 펄스를 생성할 수 있다. 본 발명에 따른 펄스 생성기는 도 3에 펄스에 국한되는 것이 아니고 주기가 같은 더 많은 개수의 펄스를 생성할 수도 있다. 또한 본 발명에 따른 펄스 생성기는 주기가 같고 더 많은 듀티 사이클 개수를 갖는 펄스를 생성할 수도 있다.

이때, 펄스의 주기 및 듀티 사이클 등의 펄스 모양이 변경되는 경우에는, 메모리(440) 내의 펄스 상태 데이터와 타임 슬롯 레지스터(401 내지 404)의 듀티 사이클 값을 업데이트 할 수 있다.

본 발명에 따른 펄스 생성기는 기존의 카운터를 기반으로 한 다중 펄스 생성 방법에 비하여 하드웨어 구성이 간단해지므로 반도체 칩으로 제작하는 경우에 게이트 카운트(gate count) 측면에서 매우 유리하다.

즉, 예를 들어, 종래의 방법으로 P 개의 펄스를 생성하는 경우에는, P 개의 카운터와 P 개의 비교기(또는 제어부)가 필요하지만, 본 발명에 따른 펄스 생성기 는 1개의 카운터와 1개의 비교기만이 필요할 뿐이다. 따라서, 더 많은 펄스를 생성하는 경우에는 본 발명에 따른 펄스 생성기가 하드웨어 구성 측면에서 더욱 유리해진다.

본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

본 발명에 따른 펄스 생성기에 따르면, 동일한 개수의 다중 펄스 생성하는 경우 하드웨어의 크기를 기존의 카운터 기반 하드웨어에 비하여 크게 줄일 수 있다.

Claims

다수개의 펄스 신호를 생성하기 위한 펄스 생성기에 있어서,

상기 각 펄스의 소정 주기에서의 특정 전압 레벨의 지속 시간을 저장하기 위한 다수개의 타임 슬롯 레지스터;

상기 다수개의 펄스들의 상기 소정 주기에서 각 펄스 전압 레벨의 지속 시간에 대응하는 특정 전압 레벨의 상태 신호를 상기 각 지속 시간 별로 저장하기 위한 펄스 상태 저장부;

상기 펄스 상태 저장부에 저장된 상기 상태 신호들 중 소정 타이밍에 대응되는 신호들을 출력하는 멀티플렉서;

외부에서 입력되는 클록 신호와 상기 타임 슬롯 레지스터에 저장된 지속 시간을 다운 카운트하여 상기 다수개의 타임 슬롯 레지스터에 각각 저장된 지속 시간이 만료되면 소정의 만료 지시 신호를 출력하며 다음 타임 슬롯 레지스터에 저장된 지속 시간을 다운 카운트하는 카운터부; 및

상기 카운터부에서 출력된 상기 만료 지시 신호에 응답하여 상기 멀티플렉서의 출력을 제어하며, 상기 만료 지시 신호에 응답하여 상기 타임 슬롯 레지스터에 저장된 값들 중 다음 순서로 카운트할 지속 시간 값을 상기 카운터부로 출력하도록 제어하는 제어부를 포함하는 것을 특징으로 하는 펄스 생성기.
제 1 항에 있어서,

상기 펄스 상태 저장부는 상기 펄스들의 개수 × 상기 타임 슬롯 레지스터들의 개수에 대응되는 매트릭스 형태의 저장부를 갖고 각각의 저장부에서는 상기 각 펄스의 상태에 대응되는 상태 신호를 저장하는 것을 특징으로 하는 펄스 생성기.
제 2 항에 있어서,

상기 멀티플렉서는 상기 만료 지시 신호에 응답하여 상기 다수개의 타이밍 슬롯 레지스터 중 어느 하나에 대응하는 상기 소정 타이밍에 대응하는 전압 레벨을 갖는 다수개의 펄스를 출력하는 것을 특징으로 하는 펄스 생성기.
제 1 항에 있어서,

상기 타임 슬롯 레지스터의 개수는 상기 각 펄스들의 각 주기 내에서 특정 펄스 상태의 변환 개수에 대응되는 것을 특징으로 하는 펄스 생성기.
제 1 항에 있어서,

상기 다수개의 타임 슬롯 레지스터에 저장되는 지속 시간은 상기 클록 신호의 클록 수로 나타내는 것을 특징으로 하는 펄스 생성기.
제 1 항에 있어서,

펄스 상태 저장부는 0 또는 1을 각각 저장하며 상기 0은 상기 펄스의 로우 레벨에 대응되며 상기 1은 상기 펄스의 하이 레벨에 대응되는 것을 특징으로 하는 펄스 생성기.
제 1 항에 있어서,

상기 펄스는 다수의 전압 레벨을 가지며,

상기 펄스 상태 저장부는 상기 펄스의 전압 레벨에 대응되는 소정 비트의 데이터를 저장하는 것을 특징으로 하는 펄스 생성기.
제 1 항에 있어서,

상기 다수개의 펄스는 DC 모터를 제어하기 위한 펄스인 것을 특징으로 하는 펄스 생성기.
제 1 항에 있어서,

상기 펄스 생성기는,

상기 타임 슬롯 레지스터의 지속 시간 값과 상기 펄스 상태 저장부의 펄스 상태 값을 변경하여 생성되는 펄스의 형태를 변경시킬 수 있는 것을 특징으로 하는 펄스 생성기.
제 1 항에 있어서,

상기 펄스 생성기는,

상기 제어부의 제어 신호에 응답하여 상기 다수개의 타임 슬롯 레지스터 중 어느 하나의 타임 슬롯 레지스터의 지속 시간 값을 상기 카운터로 출력하는 제 2 멀티플렉서를 더 포함하는 것을 특징으로 하는 펄스 생성기.
n개의 펄스 신호를 생성하기 위한 펄스 생성기에 있어서,

상기 각 펄스의 소정 주기에서의 특정 전압 레벨의 지속 시간을 저장하기 위한 m 개의 타임 슬롯 레지스터;

n×m 에 대응되는 매트릭스 형태의 저장부를 갖고 상기 n 개의 펄스들의 소정 주기에서 상기 각 펄스 전압 레벨의 지속 시간에 대응되는 특정 전압 레벨 데이 터를 상기 각 지속 시간 별로 저장하기 위한 펄스 상태 저장부;

상기 펄스 상태 저장부에 저장된 상기 상태 신호들 중 상기 m 개의 타임 슬롯 레지스터 중 i 번째 슬롯 레지스터에 대응하는 소정 타이밍에 대응되는 상기 n 개의 펄스 데이터를 출력하는 멀티플렉서;

외부에서 입력되는 클록 신호와 상기 타임 슬롯 레지스터에 저장된 지속 시간을 다운 카운트하여 상기 m개의 타임 슬롯 레지스터에 각각 저장된 지속 시간이 만료되면 소정의 만료 지시 신호를 출력하며 다음 타임 슬롯 레지스터에 저장된 지속 시간을 다운 카운트하는 카운터부; 및

상기 카운터부에서 출력된 상기 만료 지시 신호에 응답하여 상기 멀티플렉서의 출력을 제어하며, 상기 만료 지시 신호에 응답하여 상기 m 개의 타임 슬롯 레지스터에 저장된 값들 중 다음 순서로 카운트할 지속 시간 값을 상기 카운터부로 출력하도록 제어하는 제어부를 포함하는 것을 특징으로 하는 펄스 생성기.
제 11 항에 있어서,

상기 펄스 상태 저장부는 상기 m 개의 타임 슬롯 레지스터에 대응되는 n 개의 데이터를 갖는 m 개의 타임 세트로 구성되며, 상기 m 개의 타임 세트는 상기 멀티플렉서로 각각 연결되고,

상기 멀티플렉서는 상기 m 개의 타임 슬롯 레지스터 중 i 번째 슬롯 레지스터에 대응하는 소정 타이밍에 대응하여 상기 m 개의 타임 세트 중 i 번째 타임 세트에 저장된 펄스 데이터를 출력하는 것을 특징으로 하는 펄스 생성기.
제 12 항에 있어서,

상기 멀티플렉서는 상기 만료 지시 신호에 응답하여 상기 m 개의 타이밍 슬롯 레지스터 중 어느 하나에 대응하는 상기 소정 타이밍에 대응하는 전압 레벨을 갖는 n 개의 펄스를 출력하는 것을 특징으로 하는 펄스 생성기.
제 12 항에 있어서,

상기 타임 슬롯 레지스터의 개수 m은 상기 각 펄스들의 각 주기 내에서 특정 펄스 상태의 변환 개수에 대응되는 것을 특징으로 하는 펄스 생성기.
제 12항에 있어서,

상기 다수개의 타임 슬롯 레지스터에 저장되는 지속 시간은 상기 클록 신호의 클록 수로 나타내는 것을 특징으로 하는 펄스 생성기.
제 12 항에 있어서,

펄스 상태 저장부는 0 또는 1을 각각 저장하며 상기 0은 상기 펄스의 로우 레벨에 대응되며 상기 1은 상기 펄스의 하이 레벨에 대응되는 것을 특징으로 하는 펄스 생성기.
제 12 항에 있어서,

상기 펄스는 다수의 전압 레벨을 가지며,

상기 펄스 상태 저장부는 상기 펄스의 전압 레벨에 대응되는 소정 비트의 데이터를 저장하는 것을 특징으로 하는 펄스 생성기.
제 12 항에 있어서,

상기 다수개의 펄스는 DC 모터를 제어하기 위한 펄스인 것을 특징으로 하는 펄스 생성기.
제 12 항에 있어서,

상기 펄스 생성기는,

상기 타임 슬롯 레지스터의 지속 시간 값과 상기 펄스 상태 저장부의 펄스 상태 값을 변경하여 생성되는 펄스의 형태를 변경시킬 수 있는 것을 특징으로 하는 펄스 생성기.
제 12 항에 있어서,

상기 펄스 생성기는,

상기 제어부의 제어 신호에 응답하여 상기 m 개의 타임 슬롯 레지스터 중 어느 하나의 타임 슬롯 레지스터의 지속 시간 값을 상기 카운터로 출력하는 제 2 멀티플렉서를 더 포함하는 것을 특징으로 하는 펄스 생성기.