KR100915829B1 - 반도체 집적회로의 데이터 출력 드라이버 - Google Patents

반도체 집적회로의 데이터 출력 드라이버 Download PDF

Info

Publication number
KR100915829B1
KR100915829B1 KR1020080015207A KR20080015207A KR100915829B1 KR 100915829 B1 KR100915829 B1 KR 100915829B1 KR 1020080015207 A KR1020080015207 A KR 1020080015207A KR 20080015207 A KR20080015207 A KR 20080015207A KR 100915829 B1 KR100915829 B1 KR 100915829B1
Authority
KR
South Korea
Prior art keywords
noise
data
detection signal
driver
noise detection
Prior art date
Application number
KR1020080015207A
Other languages
English (en)
Other versions
KR20090090000A (ko
Inventor
최준기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080015207A priority Critical patent/KR100915829B1/ko
Priority to US12/329,081 priority patent/US20090206873A1/en
Priority to TW097149024A priority patent/TW200937441A/zh
Publication of KR20090090000A publication Critical patent/KR20090090000A/ko
Application granted granted Critical
Publication of KR100915829B1 publication Critical patent/KR100915829B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 노이즈가 제거된 기준 전압을 이용함으로써 상기 노이즈로 인한 전원 전압의 변동을 검출하여 노이즈 검출신호를 출력하는 노이즈 검출부; 및 데이터를 상기 노이즈 검출신호에 응답하여 가변된 구동 능력으로 구동하여 출력하는 드라이버 회로부를 구비한다.
노이즈, 드라이버

Description

반도체 집적회로의 데이터 출력 드라이버{DATA OUTPUT DRIVER OF SEMICONDUCTOR INTEGRATED CIRCUIT}
본 발명은 반도체 집적회로에 관한 것으로서, 특히 반도체 집적회로의 데이터 출력 드라이버에 관한 것이다.
종래의 기술에 따른 반도체 집적회로의 데이터 출력 드라이버는 도 1에 도시된 바와 같이, 버퍼(IV1, IV2), 소오스가 외부 전압(VDD) 단자와 연결된 제 1 트랜지스터(M1) 및 소오스가 접지 전압(VSS) 단자와 연결된 제 2 트랜지스터(M2)를 구비한다.
이와 같이 구성된 데이터 출력 드라이버는 상기 제 1 트랜지스터(M1)를 통해 데이터(DATA)를 입력 받아 제 1 트랜지스터(M1)를 통해 하이 레벨 데이터를 드라이빙 하거나, 제 2 트랜지스터(M2)를 통해 로우 레벨 데이터를 드라이빙 한다.
외부 전압(VDD)은 반도체 집적회로 외부에 구비된 핀(Pin)을 통해 입력되고 전송 경로상에 존재하는 인덕턴스 성분 등으로 인하여 많은 노이즈 성분 특히 저주파 노이즈 성분을 포함할 수 있다. 따라서 외부 전압(VDD)은 상기 저주파 노이즈의 영향을 받아 그 전압 레벨의 변동이 발생할 수 있다. 이와 같이 노이즈에 의해 전 압 레벨이 변동된 외부 전압(VDD)을 이용하여 데이터 출력 드라이빙 동작을 수행할 경우 출력 데이터의 레벨이 안정적이지 못함은 물론이고, 출력 데이터의 슬루 레이트(Slew Rate) 또한 비정상적으로 변하게 된다.
특히, 노이즈에 의한 외부 전압(VDD)의 레벨 변동이 커짐에 따라 출력 데이터의 왜곡 정도가 심화될 수 있다. 따라서 반도체 집적회로 특히, 저전압/고속 동작이 요구되는 반도체 집적회로에서 잘못된 데이터를 인식하여 심각한 동작 오류를 초래할 확률이 높아진다.
본 발명은 노이즈 발생에 따른 출력 데이터의 레벨 및 슬루 레이트의 비정상적인 변동을 방지할 수 있도록 한 반도체 집적회로의 데이터 출력 드라이버를 제공함에 그 목적이 있다.
본 발명에 따른 반도체 집적회로의 데이터 출력 드라이버는 노이즈가 제거된 기준 전압을 이용함으로써 상기 노이즈로 인한 전원 전압의 변동을 검출하여 노이즈 검출신호를 출력하는 노이즈 검출부; 및 데이터를 상기 노이즈 검출신호에 응답하여 가변된 구동 능력으로 구동하여 출력하는 드라이버 회로부를 구비함을 특징으로 한다.
본 발명에 따른 반도체 집적회로의 데이터 출력 드라이버는 노이즈로 인한 전원 전압의 변동을 검출하여 노이즈 검출신호를 출력하는 노이즈 검출부; 입력된 데이터를 구동하여 데이터 출력단을 통해 출력하는 적어도 하나의 제 1 드라이버; 및 상기 입력된 데이터를 상기 노이즈 검출신호에 따라 구동하여 상기 데이터 출력단을 통해 출력하는 적어도 하나의 제 2 드라이버를 구비함을 다른 특징으로 한다.
본 발명에 따른 반도체 집적회로의 데이터 출력 드라이버는 노이즈 발생에 상관없이 출력 데이터의 레벨과 슬루 레이트를 안정적인 수준으로 유지시킬 수 있으므로 반도체 집적회로의 안정적인 동작 및 성능 향상을 가능하게 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 집적회로의 데이터 출력 드라이버의 바람직한 실시예를 설명하면 다음과 같다.
본 발명에 따른 반도체 집적회로의 데이터 출력 드라이버는 도 2에 도시된 바와 같이, 제 1 내지 제 3 인버터(IV11 ~ IV13), 노이즈 검출부(200) 및 드라이버 회로부(300)를 구비한다.
상기 제 1 인버터(IV11)는 상기 노이즈 검출부(200)에서 출력된 노이즈 검출신호(OUT)를 반전시켜 출력하도록 구성된다.
상기 제 2 및 제 3 인버터(IV12, IV13)는 데이터 신호(DATA)를 버퍼링하여 안정적인 레벨로 상기 드라이버 회로부(300)에 전달되도록 한다.
상기 드라이버 회로부(300)는 제 1 드라이버(310) 및 제 2 드라이버(320)를 구비한다. 상기 드라이버 회로부(300)는 외부 전압(VDD)을 전원 전압으로 사용한다. 상기 제 1 드라이버(310)는 외부 전압(VDD) 단자에 연결된 제 1 트랜지스터(M11) 및 접지 전압(VSS) 단자에 연결된 제 2 트랜지스터(M12)를 구비한다. 상기 데이터 신호(DATA)가 상기 제 1 및 제 2 트랜지스터(M11, M12)의 게이트에 공통 입력된다.
상기 제 2 드라이버(320)는 소오스가 상기 외부 전압(VDD) 단자와 연결되고 게이트에 반전된 노이즈 검출신호(OUTb)를 입력받는 제 3 트랜지스터(M13), 소오스가 상기 제 3 트랜지스터(M13)의 드레인과 연결되고 드레인이 데이터 출력단(DQ)에 연결되며 상기 데이터 신호(DATA)를 게이트에 입력받는 제 4 트랜지스터(M14), 드레인이 상기 데이터 출력단(DQ)과 연결되고 게이트에 상기 데이터 신호(DATA)를 입 력받는 제 5 트랜지스터(M15), 및 드레인이 상기 제 5 트랜지스터(M15)의 소오스와 연결되고 소오스가 접지되며 게이트에 상기 노이즈 검출신호(OUT)를 입력받는 제 6 트랜지스터(M16)를 구비한다.
상기 드라이버 회로부(300)는 제 1 드라이버(310)와 제 2 드라이버(320)가 각각 하나씩 구비된 경우의 예를 든 것으로, 회로 설계 방식에 따라 제 1 드라이버(310)와 제 2 드라이버(320)의 수는 다르게 할 수 있다.
상기 노이즈 검출부(200)는 도 3에 도시된 바와 같이, 차동 증폭부(210), 필터 회로부(220) 및 버퍼 회로부(230)를 구비한다.
상기 차동 증폭부(210)는 상기 외부 전압(VDD)이 상기 기준 전압(VDDR)에 비해 낮거나 높은 경우 각각에 대해 서로 다른 레벨로 검출 신호(DET)를 출력하도록 구성된다. 상기 차동 증폭부(210)는 상기 외부 전압(VDD)이 상기 기준 전압(VDDR)에 비해 높으면 상기 검출 신호(DET)를 하이 레벨로 출력하고, 그 반대의 경우 상기 검출 신호(DET)를 로우 레벨로 출력하도록 구성된다.
상기 차동 증폭부(210)는 제 1 내지 제 5 트랜지스터(M21 ~ M25)를 구비하며, 일반적인 차동 증폭기의 구조를 채용할 수 있다.
상기 필터 회로부(220)는 상기 외부 전압(VDD)의 노이즈 성분을 제거하여 상기 기준 전압(VDDR)을 생성하도록 구성된다. 상기 필터 회로부(220)를 통해 기준 전압(VDDR)을 생성하는 것은 노이즈가 없는 정상적인 외부 전압(VDD) 레벨을 본 발명의 동작을 위한 기준으로 정하기 위함이다.
상기 필터 회로부(220)는 상기 외부 전압(VDD) 단자와 접지 전압(VSS) 단자 사이에 연결된 저항(R1) 및 커패시터(C1)를 구비하며, 상기 저항(R1)과 커패시터(C1)의 노드를 통해 상기 기준 전압(VDDR)이 출력된다.
상기 버퍼 회로부(230)는 상기 검출 신호(DET)를 버퍼링하여 상기 노이즈 검출신호(OUT)로서 출력하도록 구성된다.
상기 버퍼 회로부(230)는 제 1 내지 제 3 인버터(IV21 ~ IV24)를 구비한다. 상기 제 1 인버터(IV21)는 제 6 내지 제 9 트랜지스터(M26 ~ M29)를 구비한다. 상기 제 6 트랜지스터(M26) 및 제 9 트랜지스터(M29)는 저항 소자로서 동작하여 버퍼 회로부(230)의 출력신호 즉, 노이즈 검출신호(OUT)에 노이즈 성분이 포함되지 않도록 구성한 것이다.
상기 버퍼 회로부(230)는 노이즈 검출신호(OUT) 자체의 노이즈 성분을 제거하기 위한 구성으로, 본 발명의 보다 안정적인 동작을 위한 구성이므로 삭제되더라도 본 발명의 동작 자체에는 영향을 끼치지 않는다.
이와 같이 구성된 본 발명에 따른 반도체 집적회로의 데이터 출력 드라이버의 동작을 설명하면 다음과 같다.
도 4에 외부 전압(VDD)과 기준 전압(VDDR)의 파형이 도시되어 있다. 도 4에서 알 수 있는 바와 같이, 노이즈가 포함된 외부 전압(VDD)은 전압 변동이 심하며, 소정 구간에서는 1.5V 이하로 전압 강하가 이루어지고 있는데 반하여, 상기 필터 회로부(220)(도 3 참조)에서 상기 외부 전압(VDD)의 노이즈를 제거하여 생성한 기준 전압(VDDR)은 상기 외부 전압(VDD)에 비해 안정적인 레벨로 일정하게 유지됨을 알 수 있다.
도 3의 차동 증폭부(210)에서 출력된 검출 신호(DET)는 외부 전압(VDD)의 레벨이 기준 전압(VDDR)에 비해 높은 구간에서는 하이 레벨로 출력되고, 외부 전압(VDD)의 레벨이 기준 전압(VDDR)에 비해 낮은 구간에서는 로우 레벨로 출력된다.
도 3의 버퍼 회로부(230)는 상기 검출 신호(DET)를 원래와는 반대의 레벨로 반전시켜 노이즈 검출신호(OUT)로서 출력한다.
결국, 도 4에 도시된 바와 같이, 노이즈 검출신호(OUT)는 외부 전압(VDD)의 레벨이 기준 전압(VDDR)에 비해 높은 구간에서는 로우 레벨로 비활성화되고, 외부 전압(VDD)의 레벨이 기준 전압(VDDR)에 비해 낮은 구간에서는 하이 레벨로 활성화된다.
상기 노이즈 검출신호(OUT)가 로우 레벨로 비활성화된 경우 외부 전압(VDD)의 레벨이 충분히 높아 도 2의 제 1 드라이버(310)의 구동능력 만으로도 안정적인 출력 데이터 구동이 가능함을 의미한다. 한편, 상기 노이즈 검출신호(OUT)가 하이 레벨로 활성화된 경우 노이즈로 인하여 외부 전압(VDD)의 레벨이 낮아져 도 2의 제 1 드라이버(310)의 구동능력 만으로는 안정적인 출력 데이터 구동이 불가능함을 의미한다. 따라서 본 발명은 노이즈 검출신호(OUT)가 활성화된 경우 제 1 드라이버(310)와 제 2 드라이버(320)를 동시에 동작시킴으로써 데이터 구동능력을 향상시켜 데이터의 출력 레벨 및 슬루 레이트를 안정화시키고자 한다.
즉, 상기 노이즈 검출신호(OUT)가 로우 레벨로 비활성화되면 도 2의 제 2 드라이버(320)는 제 3 및 제 6 트랜지스터(M13, M16)가 비활성화되므로 그 동작이 중지되며, 제 1 드라이버(310) 만이 제 1 및 제 2 트랜지스터(M11, M12)를 이용하여 입력된 데이터 신호(DATA)에 따른 레벨로 데이터 출력단(DQ)을 구동한다.
한편, 상기 노이즈 검출신호(OUT)가 하이 레벨로 활성화되면 도 2의 제 2 드라이버(320)는 제 3 및 제 6 트랜지스터(M13, M16)가 활성화되므로 제 4 및 제 5 트랜지스터(M14, M15)를 이용하여 입력된 데이터 신호(DATA)에 따른 레벨로 데이터 출력단(DQ)을 구동한다.
도 2의 제 1 드라이버(310)는 상기 노이즈 검출신호(OUT)와 상관없이 제 1 및 제 2 트랜지스터(M11, M12)가 활성화된 상태이다. 따라서 제 1 드라이버(310)는 상기 제 2 드라이버(320)와 동시에 제 1 및 제 2 트랜지스터(M11, M12)를 이용하여 입력된 데이터 신호(DATA)에 따른 레벨로 데이터 출력단(DQ)을 구동한다.
제 1 드라이버(310)와 제 2 드라이버(320)가 동시에 동작하여 데이터 구동능력이 향상되므로 외부 전압(VDD)의 레벨이 낮더라도 데이터 출력단(DQ)을 데이터 신호(DATA)에 따른 안정적인 레벨로 구동할 수 있다.
도 4에 도시된 바와 같이, 종래의 기술에 따른 출력 데이터(DQ)는 외부 전압(VDD)의 레벨이 낮아진 구간 동안 낮아져 불안정하지만, 본 발명에 따른 출력 데이터(DQ_N)는 외부 전압(VDD)의 레벨이 낮아진 구간 동안 상술한 제 2 드라이버(320)의 동작에 의해 보상이 이루어져 안정적인 레벨로 유지됨을 알 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위 에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 종래의 기술에 따른 반도체 집적회로의 데이터 출력 드라이버의 구성을 나타낸 회로도,
도 2는 본 발명에 따른 반도체 집적회로의 데이터 출력 드라이버의 구성을 나타낸 회로도,
도 3은 도 2의 노이즈 검출부의 내부 구성을 나타낸 회로도,
도 4는 본 발명에 따른 반도체 집적회로의 데이터 출력 드라이버의 출력 시뮬레이션 파형도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
200: 노이즈 검출부 210: 차동 증폭부
220: 필터 회로부 230: 버퍼 회로부
300: 드라이버 회로부 310: 제 1 드라이버
320: 제 2 드라이버

Claims (15)

  1. 노이즈가 제거된 기준 전압을 이용함으로써 상기 노이즈로 인한 전원 전압의 변동을 검출하여 노이즈 검출신호를 출력하는 노이즈 검출부; 및
    데이터를 상기 노이즈 검출신호에 응답하여 가변된 구동 능력으로 구동하여 출력하는 드라이버 회로부를 구비하는 반도체 집적회로의 데이터 출력 드라이버.
  2. 제 1 항에 있어서,
    상기 노이즈 검출부는 상기 전원 전압으로서 외부 전압을 입력 받도록 구성된 것을 특징으로 하는 반도체 집적회로의 데이터 출력 드라이버.
  3. 제 1 항에 있어서,
    상기 노이즈 검출부는
    상기 전원 전압과 상기 기준 전압을 비교하여 상기 노이즈 검출신호를 활성화시키는 차동 증폭부, 및
    상기 전원 전압의 노이즈 성분을 제거하여 상기 기준 전압을 생성하는 필터 회로부를 구비하는 것을 특징으로 하는 반도체 집적회로의 데이터 출력 드라이버.
  4. 제 3 항에 있어서,
    상기 차동 증폭부는
    상기 전원 전압의 레벨이 상기 기준 전압의 레벨이 비해 낮은 경우 상기 노이즈 검출신호를 활성화시키도록 구성됨을 특징으로 하는 반도체 집적회로의 데이터 출력 드라이버.
  5. 제 3 항에 있어서,
    상기 필터 회로부는
    상기 전원 전압 단자와 접지 전압 단자 사이에 연결된 저항 및 커패시터를 구비하며, 상기 저항과 커패시터의 노드를 통해 상기 기준 전압이 출력되도록 구성된 것을 특징으로 하는 반도체 집적회로의 데이터 출력 드라이버.
  6. 제 3 항에 있어서,
    상기 노이즈 검출신호를 버퍼링하여 출력하기 위한 버퍼 회로부를 더 구비하는 것을 특징으로 하는 반도체 집적회로의 데이터 출력 드라이버.
  7. 제 6 항에 있어서,
    상기 버퍼 회로부의 전원 전압 단자와 접지 단자 각각에는 출력 신호의 노이즈 성분을 제거하기 위한 저항 소자가 연결되는 것을 특징으로 하는 반도체 집적회로의 데이터 출력 드라이버.
  8. 제 1 항에 있어서,
    상기 드라이버 회로부는
    상기 데이터를 공통 입력 받는 복수개의 드라이버 회로를 구비하며, 상기 복수개의 드라이버 회로 중에서 적어도 하나는 상기 노이즈 검출신호에 응답하여 동작하도록 구성되는 것을 특징으로 하는 반도체 집적회로의 데이터 출력 드라이버.
  9. 제 1 항에 있어서,
    상기 드라이버 회로부는
    상기 데이터를 공통 입력 받는 복수개의 드라이버 회로를 구비하며, 상기 복수개의 드라이버 회로 중에서 일부는 상기 노이즈 검출신호에 응답하여 동작하고, 나머지는 상기 데이터의 레벨에 따라 동작하도록 구성된 것을 특징으로 하는 반도체 집적회로의 데이터 출력 드라이버.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 복수개의 드라이버 회로 중에서 상기 노이즈 검출신호에 응답하여 동작하는 드라이버 회로는
    상기 전원 전압 단자와 연결되고 상기 노이즈 검출신호의 활성화에 응답하여 활성화되는 제 1 스위칭 소자,
    접지 전압 단자와 연결되고 상기 노이즈 검출신호의 활성화에 응답하여 활성화되는 제 2 스위칭 소자,
    상기 제 1 스위칭 소자와 데이터 출력단 사이에 연결되고 상기 데이터의 레 벨에 따라 활성화되는 제 3 스위칭 소자, 및
    상기 제 2 스위칭 소자와 상기 데이터 출력단 사이에 연결되고 상기 데이터의 레벨에 따라 활성화되는 제 4 스위칭 소자를 구비하는 것을 특징으로 하는 반도체 집적회로의 데이터 출력 드라이버.
  11. 노이즈로 인한 전원 전압의 변동을 검출하여 노이즈 검출신호를 출력하는 노이즈 검출부;
    입력된 데이터를 구동하여 데이터 출력단을 통해 출력하는 적어도 하나의 제 1 드라이버; 및
    상기 입력된 데이터를 상기 노이즈 검출신호에 따라 구동하여 상기 데이터 출력단을 통해 출력하는 적어도 하나의 제 2 드라이버를 구비하는 반도체 집적회로의 데이터 출력 드라이버.
  12. 제 11 항에 있어서,
    상기 노이즈 검출부는
    상기 전원 전압과 기준 전압을 비교하여 상기 노이즈 검출신호를 활성화시키는 차동 증폭부, 및
    상기 전원 전압의 노이즈 성분을 제거하여 상기 기준 전압을 생성하는 필터 회로부를 구비하는 것을 특징으로 하는 반도체 집적회로의 데이터 출력 드라이버.
  13. 제 12 항에 있어서,
    상기 필터 회로부는
    상기 전원 전압 단자와 접지 전압 단자 사이에 연결된 저항 및 커패시터를 구비하며, 상기 저항과 커패시터의 노드를 통해 상기 기준 전압이 출력되도록 구성된 것을 특징으로 하는 반도체 집적회로의 데이터 출력 드라이버.
  14. 제 12 항에 있어서,
    상기 노이즈 검출신호를 버퍼링하여 출력하기 위한 버퍼 회로부를 더 구비하는 것을 특징으로 하는 반도체 집적회로의 데이터 출력 드라이버.
  15. 제 11 항에 있어서,
    상기 적어도 하나의 제 2 드라이버는
    상기 전원 전압 단자와 연결되고 상기 노이즈 검출신호의 활성화에 응답하여 활성화되는 제 1 스위칭 소자,
    접지 전압 단자와 연결되고 상기 노이즈 검출신호의 활성화에 응답하여 활성화되는 제 2 스위칭 소자,
    상기 제 1 스위칭 소자와 상기 데이터 출력단 사이에 연결되고 상기 데이터의 레벨에 따라 활성화되는 제 3 스위칭 소자, 및
    상기 제 2 스위칭 소자와 상기 데이터 출력단 사이에 연결되고 상기 데이터의 레벨에 따라 활성화되는 제 4 스위칭 소자를 구비하는 것을 특징으로 하는 반도체 집적 회로의 데이터 출력 드라이버.
KR1020080015207A 2008-02-20 2008-02-20 반도체 집적회로의 데이터 출력 드라이버 KR100915829B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080015207A KR100915829B1 (ko) 2008-02-20 2008-02-20 반도체 집적회로의 데이터 출력 드라이버
US12/329,081 US20090206873A1 (en) 2008-02-20 2008-12-05 Data output driver
TW097149024A TW200937441A (en) 2008-02-20 2008-12-16 Data output driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080015207A KR100915829B1 (ko) 2008-02-20 2008-02-20 반도체 집적회로의 데이터 출력 드라이버

Publications (2)

Publication Number Publication Date
KR20090090000A KR20090090000A (ko) 2009-08-25
KR100915829B1 true KR100915829B1 (ko) 2009-09-07

Family

ID=40954539

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080015207A KR100915829B1 (ko) 2008-02-20 2008-02-20 반도체 집적회로의 데이터 출력 드라이버

Country Status (3)

Country Link
US (1) US20090206873A1 (ko)
KR (1) KR100915829B1 (ko)
TW (1) TW200937441A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8228100B2 (en) * 2010-01-26 2012-07-24 Freescale Semiconductor, Inc. Data processing system having brown-out detection circuit
CN102780464B (zh) * 2012-08-14 2015-07-22 旭曜科技股份有限公司 具有增强压摆率的单增益缓冲器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950013039A (ko) * 1993-10-18 1995-05-17 김주용 신호 입력장치
JP2007134938A (ja) * 2005-11-10 2007-05-31 Kawasaki Microelectronics Kk ノイズ対策回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5319260A (en) * 1991-07-23 1994-06-07 Standard Microsystems Corporation Apparatus and method to prevent the disturbance of a quiescent output buffer caused by ground bounce or by power bounce induced by neighboring active output buffers
US5426376A (en) * 1993-04-23 1995-06-20 Vlsi Technology, Inc. Noise isolated I/O buffer that uses two separate power supplies
KR0152947B1 (ko) * 1995-06-30 1998-10-15 문정환 노이즈를 차단하는 어드레스 버퍼
US5917361A (en) * 1996-12-20 1999-06-29 Vlsi, Technology Method and apparatus for reducing noise in an output buffer
JP3608361B2 (ja) * 1997-12-26 2005-01-12 株式会社日立製作所 低ノイズ半導体集積回路装置
US6121789A (en) * 1998-09-04 2000-09-19 Winbond Electronics Corporation Output buffer with control circuitry
JP2000332598A (ja) * 1999-05-17 2000-11-30 Mitsubishi Electric Corp ランダムロジック回路
US6380797B1 (en) * 2000-10-25 2002-04-30 National Semiconductor Corporation High speed low voltage differential signal driver circuit having low sensitivity to fabrication process variation, noise, and operating temperature variation
KR100505645B1 (ko) * 2002-10-17 2005-08-03 삼성전자주식회사 동작주파수 정보 또는 카스 레이턴시 정보에 따라출력신호의 슬루율을 조절 할 수 있는 출력 드라이버
US7208972B2 (en) * 2004-05-13 2007-04-24 International Business Machines Corporation Circuit for generating a tracking reference voltage

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950013039A (ko) * 1993-10-18 1995-05-17 김주용 신호 입력장치
JP2007134938A (ja) * 2005-11-10 2007-05-31 Kawasaki Microelectronics Kk ノイズ対策回路

Also Published As

Publication number Publication date
KR20090090000A (ko) 2009-08-25
TW200937441A (en) 2009-09-01
US20090206873A1 (en) 2009-08-20

Similar Documents

Publication Publication Date Title
US7439775B2 (en) Sense amplifier circuit and sense amplifier-based flip-flop having the same
US7772883B2 (en) Level shifter
KR20090022108A (ko) 반도체 메모리 장치의 출력드라이버
KR101839884B1 (ko) 반도체 장치
US9148098B2 (en) Differential amplifier circuit
JP5175142B2 (ja) ショート検出回路
KR100915829B1 (ko) 반도체 집적회로의 데이터 출력 드라이버
KR100500928B1 (ko) 스위칭포인트 감지회로 및 그를 이용한 반도체 장치
KR100892643B1 (ko) 데이터 출력 드라이버 회로
US8504320B2 (en) Differential SR flip-flop
KR100794996B1 (ko) 반도체 메모리의 펄스 생성 장치
JP4491730B2 (ja) 一定遅延零待機の差動論理レシーバおよび方法
KR100656471B1 (ko) 입력 버퍼
US7821847B2 (en) Circuit and method for controlling slew rate of data output circuit in semiconductor memory device
US7432743B2 (en) Data input butter for use in a semiconductor device
KR100838367B1 (ko) 이단 입력버퍼를 구비하는 반도체메모리소자
US8248103B2 (en) Output circuit of semiconductor device
KR100640156B1 (ko) 반도체 소자의 데이터 입력 버퍼
KR20070101412A (ko) 클럭 입력회로
KR20080000424A (ko) 반도체 메모리의 출력 버퍼
JP2010041062A (ja) レベルシフト回路
KR100328697B1 (ko) 반도체 소자의 출력버퍼회로
KR100865711B1 (ko) 반도체 메모리 장치의 출력드라이버
KR100728986B1 (ko) 내부 클럭 듀티 체크 회로
KR20110001417A (ko) 반도체 메모리 장치의 입출력 스트로브 펄스 생성 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee