TW200937441A - Data output driver - Google Patents

Data output driver Download PDF

Info

Publication number
TW200937441A
TW200937441A TW097149024A TW97149024A TW200937441A TW 200937441 A TW200937441 A TW 200937441A TW 097149024 A TW097149024 A TW 097149024A TW 97149024 A TW97149024 A TW 97149024A TW 200937441 A TW200937441 A TW 200937441A
Authority
TW
Taiwan
Prior art keywords
data output
noise
data
transistor
driver
Prior art date
Application number
TW097149024A
Other languages
English (en)
Inventor
Jun-Gi Choi
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200937441A publication Critical patent/TW200937441A/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00346Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507Interface arrangements
    • H03K19/018521Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Description

200937441 六、發明說明: 【發明所屬之技術領域】 本發明係有關於一輸出驅動器,尤指用於半導體積體 電路(integrated circuit,1C)之一資料輸出驅動器。 【先前技術】 一般來說,一資料輸出驅動器包括複數緩衝器IV1及 IV2,一第一電晶體Ml,該第一電晶體Ml之來源係連接 至一外部電壓(VDD)終端,及一第二電晶體M2,該第二 電晶體M2之來源係連接至一接地電壓(VSS)終端,如第1 〇 圖所示。該接收資料(DATA)之資料輸出驅動器,透過該第 —電晶體Ml驅動高位準資料或透過該第二電晶體%2驅 動低位準資料。 在許多例子中,一外部電壓VDD係透過接觸一半導 體積體電路之外曝針腳而輸入且一電感可存在於連接至 該針腳的傳輸路徑上,其中該外部電壓VDD包含雜訊, 尤其是低頻雜訊。因為該低頻雜訊之故,該外部電壓◎ 之位準變化極大。當使用具有該雜訊之該外部電壓VDD 執行一資料輸出驅動作業時,輸出資料之位準係不穩定的 且除此之外’輸出資料之扭轉率(slew rate)係異常地變 化。因此,當該外部電壓VDD之位準因為該雜訊而變化 時,該輸出資料的完整度係因為直接與該雜訊相關之該輸 出資料的失真而降低。這樣一來,因為該失真的輸出資料 之故’高度機率的關鍵操作錯誤將會發生在該半導體積體 電路中,尤其,是在需要低電壓及高速作業之處。 200937441 【發明内容】 可預防因為雜訊所致輸出資料的位準及扭轉率異常 變化之一資料輸出驅動器係於此詳述。 一方面,一資料輸出驅動器包括一雜訊债測單元,其 係安裝用以輸出一雜訊偵測訊號以偵測因為雜訊所致之 - 電源供應電壓的變化,及一驅動器電路單元,其係安裝用 / 以藉該可變驅動能力而驅動與輸出資料以回應該雜訊偵 測訊號。 ® 在另一方面,一資料輸出驅動器包括一雜訊偵測單 元,其係安裝用以輸出雜訊偵測訊號以偵測因為雜訊所致 之電源供應電壓的變化,至少一第一驅動器,其係安裝用 以透過一資料輸出終端以驅動及輸出所接收的資料,及至 少一第二驅動器,其係安裝用以依據該雜訊偵測訊號透過 該資料輸出終端以驅動及輸出該所接收的資料。 此些與其他特徵、態樣及實施例等將於以下詳述。 ❹ 【實施方式】 第二圖係為依據一實施例之一示範資料輸出驅動器 之概要電路圖。請參考第二圖,一半導體積體電路之一資 料輸出驅動器100可以安裝以包括第一變換器IV11至第三 變換器IV13、一雜訊偵測單元200,及一驅動器電路單元 . 300。例如,該資料輸出驅動器100可連接至一半導體積體 電路(1C)以驅動該半導體積體電路。 該第一變換器IV11可以被配置成透過該雜訊偵測單 元200以變換輸出一雜訊偵測訊號’OUT’。另外,該第二變 5 200937441 換器IV12及該第三變換器IV13可以緩衝一資料訊 號DATA’以便於傳輸一實質穩定之訊號位準至該驅動電 路單元300。
該驅動電路單元300可以安裝以包括一第一驅動器 310及一第二驅動器320,其中該驅動電路單元3〇〇可以使 用一外部電壓VDD作為一電源供應電壓。該第一驅動器 310可以安裝以包括與一外部電壓終端VDD連接之一第 一電晶體Mil及與一接地電壓vss終端連接之第二電晶 體M12。該資料訊號,DATA,通常可以提供作為該第一電晶 體Mil及第二電晶體M12之該等閘終端之輸入。
該第一驅動器320可以安裝以包括一第三電晶體 M13,該第三電晶體M13具有接收一變換的雜訊偵測訊 號’OUTb’之一閘終端及連接至一外部電壓終端VDD之一 來源終端。一第四電晶體M14可以具有一閘終端以接收該 資料訊號’DATA’、一來源終端係連接至該第三電晶體mi3 之汲極終端’及一汲極終端係連接至一資料輸出終端 DQ。一第五電晶體Ml5可以具有一閘終端以接收該資料 訊號’DATA’及一汲極終端係連接至該資料輸出終端Dq。 一第六電晶體M16可以具有一閘終端以接收該雜訊偵測 訊號’out’、一汲極終端係連接至該第五電晶體M15之來 源’及一來源終端係連接至一接地電壓終端VSS。雖然該 驅動電路單元300係顯示為安裝有該第一驅動器31〇及該 第二驅動器320,亦可包括附加之複數驅動器。 第三圖係為依據第二圖之一實施例的一示範雜訊福 6 200937441 測單元之概要電路圖。請參考第三圖,該雜訊偵測單元200 可以安裝以包括一差動放大單元210、一濾波電路單元 220 ’及一缓衝電路單元mo。該差動放大單元21〇可以輸 出具有不同輸出位準之一偵測訊號,DET,,端視該外部電 壓VDD係高於或低於一參考電壓VDDR。當該外部電壓 - VE)D係高於該參考電壓VDDR時,該差動放大單元21〇 , 可以在一高位準輸出該偵測訊號,DET,。相反的,該差動 放大單元210可以在一低位準輸出該偵測訊號,DET,。該差 動放大單元210可以安裝以包括第一電晶體M21至第五電 晶體M25。 該濾波電路單元220可以安裝用以產生該參考電壓 VDDR,及移除該外部電壓VDD之複數雜訊成份。該參 考電壓VDDR可以經由該濾波電路單元22〇而產生以設定 一無雜讯外部電壓VDD之一正常標準位準。該濾波電路 單元220可以女裝成包括有配置在該外部電壓終端 ❹ 及該接地電壓終端vss間之—電阻器R1及一電容器q。 該參考電壓VDDR可以透過該電阻器R1及電容器Cl之共 同節點輸出。 該緩衝電路單元230可以安襞用以缓衝該偵測訊 號’DET’及產生該雜訊偵測訊號,〇υτ,。例如,該緩衝電 • 路單元230可以包括第一變換器IV21至第三變換器 IV23,其中該第一變換If iV2l可以包括第六電晶體M26 至第九電晶體M29。該第六電晶體胳及第九電晶體M29 可以具有載入複彡το件之功能而使複數雜訊成份不被包 200937441 括在一緩衝電路單元230之一輸出訊號中,亦即該雜訊偵 測訊號’OUT’。參考電壓’VREF’係為可以致動該雜訊偵測 單元’200’之啟動訊號。 第四圖係為依據一實施例的一半導體積體電路之一 示範資料輸出驅動器之一輸出模擬波形圖。在第四圖中係 顯示一外部電壓VDD及一參考電壓VDDR之複數波形。 請參考第四圖,當一外部電壓VDD因為複數雜訊成份的 存在而可以變化時,亦即在有些間隔期間電壓會下降至約 1.5V以下,藉由使用該濾波電路單元22〇(於第三圖)移除 該外部電壓VDD之雜訊而產生之參考電壓VDDR,相對 僅使用該外部電壓VDD而言,可以固定維持一實質穩定 之位準。 在一外部電壓VDD之該位準係高於一參考電壓 VDDR之一間隔位準之一間隔期間,該差動放大單元 210(於第三圖)可以安裝用以在一高位準輸出該偵測訊 號’DET’。然而,在一外部電壓VDD之該位準係低於一參 考電壓VDDR之-間隔位準之另一間隔期間,該差動放大 單元210(於第三圖)可以在一低位準輸出該偵測訊 號,DET’。 在第三圖中,該緩衝電路單元23〇可以 號™r為⑽於其縣㈣之_位準,續出— 測訊號’OUT,。如第四圖所示,該雜訊偵測訊號,〇υτ,在 外π卩電壓VDD之該位準係高於一參考電壓之一 間隔位準之一間隔期間,係不被致動而位於一低位準。相 200937441 反的,該雜訊偵測訊號’OUT’在一外部電壓VDD之該位 準係低於一參考電壓VDDR之一間隔位準之另一間隔期 間,可以被致動為一高位準。 當該雜訊偵測訊號’OUT’係不被致動而為一低位準 時,一外部電壓VDD之該位準係為相當高而足以藉由該 第一驅動器310(於第二圖)僅有之驅動能力而穩定的輸出 資料驅動。相反的,當該雜訊偵測訊號,OUT,係致動為一 高位準時,一外部電壓VDD之該位準係為低,藉此,藉 由該第一驅動器310僅有(於第二圖)之驅動能力的穩定輸 出資料驅動則不啟動。因此,當該雜訊偵測訊號’OUT,係 為致動時,該第一驅動器310及該第二驅動器320之同時作 業可以改善資料驅動能力及穩定輸出資料之輸出位準與 扭轉率。 例如,當該雜訊偵測訊號OUT’係不被致動而為一低 位準時’第二驅動器320(於第二圖)之該第三電晶體M13 ❹ 及第六電晶體M16可以不被致動以停止其作業。因此,僅 有該第一驅動器310可以藉由該第一電晶體Mil及第二電 晶體M12之操作而驅動該資料輸出終端Dq使其與接收資 料訊號’DATA’之該位準一致。 在第二圖中,該第一驅動器31〇之該第一電晶體M11 及第一電晶體M12可以被致動而不必顧及該雜訊偵測訊 號’OUT’。因此,該第一驅動器31〇及該第二驅動器32〇依 據該接收資料訊號’DATA,之該位準藉由操作該第一電晶 體Mil及第二電晶體M12而可以同時驅動該資料輸出終 9 200937441 端於疋’藉由同時操作該第一驅動器则及該第二觸 動盗3 2 G所件之該資料驅動能力的改善使得在—相當穩定 之位準驅動該資料輸出終端叫成為可能,即使該外部電 壓VDD之該位準係為相對的低。當在該外部電壓之 =位準係為相對地低之—間隔期間,該輸出資料終端 Ο相田不穩疋時’在該外部電壓vdd之該位準係為相 對地低之同樣的間隔期間,該輸出資料,dq—N,可以維持 相田穩定位準’其係由於藉由該第二驅動器似之操作 而提供補償所致。 ,部分實施例於上所敘述時,需要瞭解的是該等實施 係僅以例示方式為之。因此,於此所述及之該等 物及應為所述之實施例所限制。故而,所述之該等 2及方法與說明及圖式結合時應⑼請專利範圍所述為 【圖式簡單說明】 驅動器 第-圖係為習知之-半導體積體電路的資料輸出 之概要電路圖。 $範*資料輸出驅動器之概 第二圖係為依據一實施例之一 要電路圖。 第三圖係為依據第二圖之-實施例的—示範雜訊偵測單 元之概要電路圖。 第四圖係為依據—實施例之—示範資料輸出驅動器之-輸出模擬波形圖。 【主要元件符號說明】 200937441 100 資料輸出驅動器 200 雜訊偵測單元 210 差動放大單元 220 濾波電路單元 230 緩衝電路單元 • 300 驅動電路單元 . 310 第一驅動器 320 第二驅動器 〇 Cl 電容斋 DATA 資料訊號 DET 偵測訊號 DQ 資料輸出終端 DQ_N 輸出資料 IV1 緩衝器 IV2 缓衝器 〇 ivn 第一變換器 IV12 第二變換器 IV13 第三變換器 IV21 第一變換器 IV22 第二變換器 IV23 第三變換器 Ml 第一電晶體 M2 第二電晶體 Mil 第一電晶體 11 200937441 M12 第二電晶體 M13 第三電晶體 M14 第四電晶體 M15 第五電晶體 M16 第六電晶體 M21 第一電晶體 M22 第二電晶體 M23 第三電晶體 M24 第四電晶體 M2 5 第五電晶體 M26 第六電晶體 M27 第七電晶體 M2 8 第八電晶體 M29 第九電晶體 OUT 雜訊偵測訊號 OUTb 雜訊偵測訊號 R1 電阻器 VDD 外部電壓 VDDR 參考電壓 VREF 參考電壓 VSS 接地電壓
12

Claims (1)

  1. 200937441 七、申請專利範圍: 1. 一資料輸出驅動器,包括: 一雜訊偵測單元,其係安裝用以輸出一雜訊偵測訊號, 以偵測因為雜訊所造成之電源供應電壓的變化;及 一驅動電路單元,其係安裝用以藉該可變驅動能力而驅 .· 動及輸出資料以回應該雜訊偵測訊號。 ;2.如申請專利範圍第1項之資料輸出驅動器,其中該雜訊偵測 單元係安裝用以接收如同該電源供應電壓之一外部電壓。 ® 3.如申請專利範圍第1項之資料輸出驅動器,其中該雜訊偵測 單元包括: 一差動放大單元,其係安裝用以比較該電源供應電壓與 一參考電壓以致動該雜訊偵測訊號;及 一濾波電路單元,其係安裝用以藉由移除該電源供應電 壓之雜訊成份而產生該參考電壓。 4. 如申請專利範圍第3項之資料輸出驅動器,其中該差動放大 @ 單元係安裝用於當該電源供應電壓之位準係低於該參考電 壓之位準時,致動該雜訊偵測訊號。 5. 如申請專利範圍第3項之資料輸出驅動器,其中該濾波電路 單元係安裝以包括在該外部電壓終端及一接地電壓終端之 間的一電阻器及一電容器,及透過該電阻器及該電容器之一 共同節點輸出該參考電壓。 6. 如申請專利範圍第3項之資料輸出驅動器,更包括一緩衝電 路單元,其係安裝用以緩衝及輸出該雜訊偵測訊號。 7. 如申請專利範圍第6項之資料輸出驅動器,其中該緩衝電路 13 200937441 用以連接每一電源供應電壓終端及一接地 以移除輸出訊號之雜訊成分的複數元件。 第1項之資料輪出驅動器,其中該驅動電路 動電路共同接收該資料。 單疋係安裝使得用 終端,以栽入用以 •如申請專利範圍第 單元包括複數驅動 月f矛〗範圍第8項之資料輸出驅動器,其中該等驅動電 之至少一個係回應該雜訊價測訊號而操力。 申叫專利範圍帛8項之資料輪出驅動器,其中該等驅動 電路之第一群係回應該雜訊偵測訊號而操作及該等驅動 電路之-第二群係回應該麟之該位準而操作。 ❹ 如申》月專利範圍帛8項之資料輸出驅動器,其中該等驅動 電路係回應該雜訊偵測訊號而操作,包括: 一第二電晶體M13 ’其係連接至該電源供應電壓終端 且回應該雜訊偵測訊號而致動; 一第六電晶體M16,其係連接至一接地電壓終端且回 應該雜訊偵測訊號而致動; 一第四電晶體M14,其係連接至該第三電晶體M13與 ◎ 資料輸出終端之間且依據該資料之位準而致動;及 一第五電晶體M15,其係連接至該第六電晶體M16與 該資料輸出終端且依據該資料之位準而致動。 12.—資料輸出驅動器,包括: 一雜訊偵測單元,其係安裝用以輸出雜訊偵測訊號, 以偵測因為雜訊所致之一電源供應電壓的變化; 至少一第一驅動器,其係安裝用以透過一資料輸出終 端而驅動及輸出所接收之訊號;及 14 200937441 至少一第二驅動器,其係安裝用以依據該雜訊偵測訊 號透過該資料輸出終端而驅動及輸出該接收資料。 13.如申請專利範圍第12項之資料輸出驅動器,其中該雜訊偵 測單元,包括: 一差動放大單元,其係安裝用以比較該電源供應電壓 .· 及一參考電壓,以致動該雜訊偵測訊號;及 ; 一濾波電路單元,其係安裝用以藉由移除該電源供應 電壓之雜訊成份以產生該參考電壓。 ® 14.如申請專利範圍第13項之資料輸出驅動器,其中該濾波電 路單元包括配置在該外部電壓終端及一接地電壓終端間之 一電阻器及一電容器,及透過該電阻器及該電容器之一共 同節點輸出該參考電壓。 15. 如申請專利範圍第13項之資料輸出驅動器,更包括一缓衝 電路單元,其係安裝用以緩衝及輸出該雜訊偵測訊號。 16. 如申請專利範圍第12項之資料輸出驅動器,其中該第二驅 @ 動器,包括: 一第三電晶體M13,其係連接至該電源供應電壓終端 及係回應該雜訊偵測訊號而致動; 一第六電晶體M16,其係連接至一接地電壓終端及係 - 回應該雜訊偵測訊號而致動; 一第四電晶體M14,其係連接至該第三電晶體M13與 該資料輸出終端之間及係依據該資料之位準而致動;及 一第五電晶體M15,其係連接至該第六電晶體M16與 該資料輸出終端之間及係依據該資料之位準而致動。 15
TW097149024A 2008-02-20 2008-12-16 Data output driver TW200937441A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080015207A KR100915829B1 (ko) 2008-02-20 2008-02-20 반도체 집적회로의 데이터 출력 드라이버

Publications (1)

Publication Number Publication Date
TW200937441A true TW200937441A (en) 2009-09-01

Family

ID=40954539

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097149024A TW200937441A (en) 2008-02-20 2008-12-16 Data output driver

Country Status (3)

Country Link
US (1) US20090206873A1 (zh)
KR (1) KR100915829B1 (zh)
TW (1) TW200937441A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8228100B2 (en) * 2010-01-26 2012-07-24 Freescale Semiconductor, Inc. Data processing system having brown-out detection circuit
CN102780464B (zh) * 2012-08-14 2015-07-22 旭曜科技股份有限公司 具有增强压摆率的单增益缓冲器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5319260A (en) * 1991-07-23 1994-06-07 Standard Microsystems Corporation Apparatus and method to prevent the disturbance of a quiescent output buffer caused by ground bounce or by power bounce induced by neighboring active output buffers
US5426376A (en) * 1993-04-23 1995-06-20 Vlsi Technology, Inc. Noise isolated I/O buffer that uses two separate power supplies
KR950013039A (ko) * 1993-10-18 1995-05-17 김주용 신호 입력장치
KR0152947B1 (ko) * 1995-06-30 1998-10-15 문정환 노이즈를 차단하는 어드레스 버퍼
US5917361A (en) * 1996-12-20 1999-06-29 Vlsi, Technology Method and apparatus for reducing noise in an output buffer
JP3608361B2 (ja) * 1997-12-26 2005-01-12 株式会社日立製作所 低ノイズ半導体集積回路装置
US6121789A (en) * 1998-09-04 2000-09-19 Winbond Electronics Corporation Output buffer with control circuitry
JP2000332598A (ja) * 1999-05-17 2000-11-30 Mitsubishi Electric Corp ランダムロジック回路
US6380797B1 (en) * 2000-10-25 2002-04-30 National Semiconductor Corporation High speed low voltage differential signal driver circuit having low sensitivity to fabrication process variation, noise, and operating temperature variation
KR100505645B1 (ko) * 2002-10-17 2005-08-03 삼성전자주식회사 동작주파수 정보 또는 카스 레이턴시 정보에 따라출력신호의 슬루율을 조절 할 수 있는 출력 드라이버
US7208972B2 (en) * 2004-05-13 2007-04-24 International Business Machines Corporation Circuit for generating a tracking reference voltage
JP2007134938A (ja) * 2005-11-10 2007-05-31 Kawasaki Microelectronics Kk ノイズ対策回路

Also Published As

Publication number Publication date
KR100915829B1 (ko) 2009-09-07
KR20090090000A (ko) 2009-08-25
US20090206873A1 (en) 2009-08-20

Similar Documents

Publication Publication Date Title
JP6683407B2 (ja) ディスプレイパネル及びそのアレイ基板行駆動回路の過電流保護回路
US7548087B2 (en) Impedance adjusting circuit and impedance adjusting method
US9270256B2 (en) Duty cycle correction circuit
TWI406502B (zh) 具有自動線性溫度調整功能之閘極驅動電路
TWI409478B (zh) 信號檢測電路
US8953400B2 (en) Data control circuit
US9148098B2 (en) Differential amplifier circuit
US7994839B1 (en) Level shifter with boost and attenuation programming
JP2009016390A (ja) 半導体集積回路
JP2006279512A (ja) 負荷駆動回路
TW200937441A (en) Data output driver
TW201310916A (zh) 接收機電路、補償電路、與產生具有50%工作週期之輸出信號之方法
JP5977092B2 (ja) レールツーレールdmos増幅器の出力ステージにバイアスをかけるための方法及び装置
JP4668690B2 (ja) 信号変換回路
US20180198413A1 (en) Semiconductor integrated circuit, sensor reader, and sensor readout method
US20100090726A1 (en) Data receiver of semiconductor integrated circuit
US8030864B2 (en) Motor drive circuit
CN105680844B (zh) 能够改善放大性能的缓冲电路
TWI271852B (en) Data input buffer for use in semiconductor device
US7672183B2 (en) Semiconductor memory device with two-stage input buffer
CN112118000A (zh) 接收器、接收电路、半导体装置和半导体***
US9479170B2 (en) Buffer circuit and operation method thereof
US7826275B2 (en) Memory circuit with high reading speed and low switching noise
US8476933B2 (en) Receiver circuit of semiconductor apparatus and method for receiving signal
US20150061553A1 (en) Apparatus and method for detecting back electro-motive force in sensorless motor