KR100867954B1 - 전자소자 내장 인쇄회로기판 및 그 제조방법 - Google Patents
전자소자 내장 인쇄회로기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR100867954B1 KR100867954B1 KR1020070110556A KR20070110556A KR100867954B1 KR 100867954 B1 KR100867954 B1 KR 100867954B1 KR 1020070110556 A KR1020070110556 A KR 1020070110556A KR 20070110556 A KR20070110556 A KR 20070110556A KR 100867954 B1 KR100867954 B1 KR 100867954B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- layer
- electronic device
- blind via
- circuit board
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/005—Punching of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/068—Apparatus for etching printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
Claims (21)
- 제1 절연층의 일면에 전자소자의 일부를 압입하는 단계; 및제2 절연층의 일면에 상기 전자소자의 나머지 일부가 압입되도록, 상기 제1 절연층에 상기 제2 절연층을 적층하고 가압하는 단계를 포함하는 전자소자 내장 인쇄회로기판 제조방법.
- 제1항에 있어서,상기 압입하는 단계는,상기 제1 절연층을 연화온도이상으로 가열하는 단계;상기 전자소자를 상기 제1 절연층에 두고 가압하는 단계; 및상기 제1 절연층을 냉각하는 단계를 포함하는 것을 특징으로 하는 전자소자 내장 인쇄회로기판 제조방법.
- 제1항에 있어서,상기 가압하는 단계는,상기 제2 절연층을 연화온도이상으로 가열하는 단계; 및상기 제2 절연층을 냉각하는 단계를 포함하는 것을 특징으로 하는 전자소자 내장 인쇄회로기판 제조방법.
- 제1항에 있어서,제1 절연층은 열경화성 수지를 포함하여 이루어지며, 상기 제2 절연층은 열가소성 수지를 포함하여 이루어지는 것을 특징으로 하는 전자소자 내장 인쇄회로기판 제조방법.
- 제1항에 있어서,상기 제1 절연층의 타면에는 도체층이 형성되며,상기 도체층을 선택적으로 식각하여 회로패턴을 형성하는 단계를 더 포함하는 전자소자 내장 인쇄회로기판 제조방법.
- 제1항에 있어서,상기 전자소자에는 접속단자가 구비되고상기 접속단자가 노출되도록 상기 제1 절연층 또는 상기 제2 절연층에 블라인드 비아홀(blind via hole)을 천공하는 단계; 및상기 블라인드 비아홀을 도금하여 제1 블라인드 비아(blind via)를 형성하는 단계를 더 포함하는 전자소자 내장 인쇄회로기판 제조방법.
- 제6항에 있어서,상기 제1 블라인드 비아가 형성되는 상기 제1 절연층 또는 상기 제2 절연층에 빌드업 층을 적층하고, 상기 빌드업 층을 천공하여 상기 제1 블라인드 비아와 전기적으로 연결되는 제2 블라인드 비아를 형성하는 단계를 더 포함하는 전자소자 내장 인쇄회로기판 제조방법.
- 제7항에 있어서,상기 빌드업 층은 복수로 적층되며, 상기 제2 블라인드 비아는 복수의 상기 빌드업 층에 각각 형성되는 것을 특징으로 하는 전자소자 내장 인쇄회로기판 제조방법.
- 제1항에 있어서,상기 제1 절연층의 타면 및 상기 제2 절연층의 타면에는 각각 도체층이 형성되며,상기 한 쌍의 도체층을 전기적으로 연결하는 관통비아를 형성하는 단계; 및상기 도체층을 선택적으로 식각하여 회로패턴을 형성하는 단계를 더 포함하는 전자소자 내장 인쇄회로기판 제조방법.
- 제1항에 있어서,상기 전자소자의 일면에는 접속단자가 구비되고, 상기 제1 절연층의 타면에는 방열층이 적층되며,상기 압입하는 단계는,상기 전자소자의 타면이 상기 방열층에 접하도록 압입하는 것을 특징으로 하는 전자소자 내장 인쇄회로기판 제조방법.
- 제10항에 있어서,상기 접속단자가 노출되도록 상기 제2 절연층을 천공하여 블라인드 비아홀을 형성하는 단계; 및상기 블라인드 비아홀을 도금하여 제3 블라인드 비아를 형성하는 단계를 더 포함하는 전자소자 내장 인쇄회로기판 제조방법.
- 제11항에 있어서,상기 제2 절연층에 빌드업 층을 적층하고, 상기 빌드업 층을 천공하여 상기 제3 블라인드 비아와 전기적으로 연결되는 제4 블라인드 비아를 형성하는 단계를 더 포함하는 전자소자 내장 인쇄회로기판 제조방법.
- 제12항에 있어서,상기 빌드업 층은 복수로 적층되며, 상기 제4 블라인드 비아는 복수의 상기 빌드업 층에 각각 형성되는 것을 특징으로 하는 전자소자 내장 인쇄회로기판 제조방법.
- 제12항에 있어서,상기 제4 블라인드 비아를 형성하는 단계 이후에,상기 빌드업 층의 표면에 상기 제4 블라인드 비아와 전기적으로 연결되는 도전성 범프(bump)를 형성하는 단계를 더 포함하는 전자소자 내장 인쇄회로기판 제조방법.
- 제1 절연층과;상기 제1 절연층의 일면에 일부가 압입되는 전자소자와;상기 전자소자의 나머지 일부가 압입되며, 상기 제1 절연층에 적층되는 제2 절연층; 및상기 제1 절연층의 타면에 적층되는 도체층을 포함하는 전자소자 내장 인쇄회로기판.
- 제15항에 있어서,상기 도체층을 선택적으로 식각하여 형성되는 회로패턴을 더 포함하는 전자소자 내장 인쇄회로기판.
- 제15항에 있어서,상기 전자소자의 일면에는 접속단자가 구비되고, 상기 도체층은 방열층이며,상기 전자소자의 타면이 상기 방열층에 접하는 것을 특징으로 하는 전자소자 내장 인쇄회로기판.
- 제17항에 있어서,상기 제2 절연층을 관통하여 상기 접속단자와 전기적으로 연결되는 제1 블라인드 비아를 더 포함하는 전자소자 내장 인쇄회로기판.
- 제18항에 있어서,상기 제2 절연층에 적층되는 빌드업 층; 및상기 빌드업 층을 관통하여 상기 제1 블라인드 비아와 전기적으로 연결되는 제2 블라인드 비아를 더 포함하는 전자소자 내장 인쇄회로기판.
- 제19항에 있어서,상기 빌드업 층은 복수로 적층되고, 상기 제2 블라인드 비아는 상기 복수의 빌드업 층에 각각 가공되어 서로 전기적으로 연결되도록 복수로 형성되는 것을 특징으로 하는 전자소자 내장 인쇄회로기판.
- 제19항에 있어서,상기 빌드업 층의 표면에 형성되어 상기 제2 블라인드 비아와 전기적으로 연결되는 도전성 범프를 더 포함하는 전자소자 내장 인쇄회로기판.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070110556A KR100867954B1 (ko) | 2007-10-31 | 2007-10-31 | 전자소자 내장 인쇄회로기판 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070110556A KR100867954B1 (ko) | 2007-10-31 | 2007-10-31 | 전자소자 내장 인쇄회로기판 및 그 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100867954B1 true KR100867954B1 (ko) | 2008-11-11 |
Family
ID=40283995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070110556A KR100867954B1 (ko) | 2007-10-31 | 2007-10-31 | 전자소자 내장 인쇄회로기판 및 그 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100867954B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105472869A (zh) * | 2015-12-14 | 2016-04-06 | 深圳崇达多层线路板有限公司 | 一种半埋式埋入导热块的印制电路板 |
CN106102324A (zh) * | 2016-06-30 | 2016-11-09 | 景旺电子科技(龙川)有限公司 | 一种预防埋铜块偏位的方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004055967A (ja) | 2002-07-23 | 2004-02-19 | Matsushita Electric Ind Co Ltd | 電子部品内蔵基板の製造方法 |
JP2004079605A (ja) | 2002-08-12 | 2004-03-11 | Fujitsu Ltd | 部品内蔵多層配線回路基板及びその製造方法 |
KR20060121100A (ko) * | 2005-05-23 | 2006-11-28 | 세이코 엡슨 가부시키가이샤 | 전자 기판의 제조 방법, 반도체 장치의 제조 방법, 및 전자기기의 제조 방법 |
KR100716826B1 (ko) | 2005-05-10 | 2007-05-09 | 삼성전기주식회사 | 전자부품이 내장된 기판의 제조방법 |
-
2007
- 2007-10-31 KR KR1020070110556A patent/KR100867954B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004055967A (ja) | 2002-07-23 | 2004-02-19 | Matsushita Electric Ind Co Ltd | 電子部品内蔵基板の製造方法 |
JP2004079605A (ja) | 2002-08-12 | 2004-03-11 | Fujitsu Ltd | 部品内蔵多層配線回路基板及びその製造方法 |
KR100716826B1 (ko) | 2005-05-10 | 2007-05-09 | 삼성전기주식회사 | 전자부품이 내장된 기판의 제조방법 |
KR20060121100A (ko) * | 2005-05-23 | 2006-11-28 | 세이코 엡슨 가부시키가이샤 | 전자 기판의 제조 방법, 반도체 장치의 제조 방법, 및 전자기기의 제조 방법 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105472869A (zh) * | 2015-12-14 | 2016-04-06 | 深圳崇达多层线路板有限公司 | 一种半埋式埋入导热块的印制电路板 |
CN106102324A (zh) * | 2016-06-30 | 2016-11-09 | 景旺电子科技(龙川)有限公司 | 一种预防埋铜块偏位的方法 |
CN106102324B (zh) * | 2016-06-30 | 2018-12-25 | 景旺电子科技(龙川)有限公司 | 一种预防埋铜块偏位的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8238109B2 (en) | Flex-rigid wiring board and electronic device | |
JP5306789B2 (ja) | 多層配線基板及びその製造方法 | |
US20110314667A1 (en) | Method of manufacturing printed circuit board including electronic component embedded therein | |
KR101085733B1 (ko) | 전자소자 내장 인쇄회로기판 및 그 제조방법 | |
US20150003020A1 (en) | Electronic component-embedded printed circuit board having cooling member | |
US20110127076A1 (en) | Electronic component-embedded printed circuit board and method of manufacturing the same | |
US7985926B2 (en) | Printed circuit board and electronic component device | |
TW200537678A (en) | Electronic parts packaging structure and method of manufacturing the same | |
JPWO2007043639A1 (ja) | プリント配線基板及びプリント配線基板の製造方法 | |
JP2002093957A (ja) | 電子回路装置およびその製造方法 | |
JP2008288298A (ja) | 電子部品を内蔵したプリント配線板の製造方法 | |
TW200945991A (en) | Multi-layer wiring board and method of manufacturing the same | |
JP2012079994A (ja) | 部品内蔵プリント配線板およびその製造方法 | |
US7678612B2 (en) | Method of manufacturing semiconductor device | |
JP2007110010A (ja) | フレキシブルプリント配線板、フレキシブルプリント回路板、およびそれらの製造方法 | |
JP2006210870A (ja) | 部品内蔵モジュール及びその製造方法 | |
US20150096789A1 (en) | Electronic component embedded printed circuit board and method for manufacturing the same | |
JP5462450B2 (ja) | 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法 | |
US8022513B2 (en) | Packaging substrate structure with electronic components embedded in a cavity of a metal block and method for fabricating the same | |
KR100867954B1 (ko) | 전자소자 내장 인쇄회로기판 및 그 제조방법 | |
KR100888561B1 (ko) | 능동소자 내장형 인쇄회로기판 제조 방법 | |
JP2017143096A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
US20110083891A1 (en) | Electronic component-embedded printed circuit board and method of manufacturing the same | |
KR100661296B1 (ko) | 전자부품을 내장한 인쇄회로기판의 제조방법 및 지그 장치 | |
JP4287757B2 (ja) | 回路部品内蔵モジュール及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121002 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20130916 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20151005 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20161004 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20171011 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20181002 Year of fee payment: 11 |