KR100858075B1 - 인터포저 - Google Patents

인터포저 Download PDF

Info

Publication number
KR100858075B1
KR100858075B1 KR1020087003018A KR20087003018A KR100858075B1 KR 100858075 B1 KR100858075 B1 KR 100858075B1 KR 1020087003018 A KR1020087003018 A KR 1020087003018A KR 20087003018 A KR20087003018 A KR 20087003018A KR 100858075 B1 KR100858075 B1 KR 100858075B1
Authority
KR
South Korea
Prior art keywords
substrate
conductive layer
interposer
layer
insulating layer
Prior art date
Application number
KR1020087003018A
Other languages
English (en)
Other versions
KR20080021161A (ko
Inventor
마사미 야카베
겐이치 카가와
도모히사 호시노
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2004199872A external-priority patent/JP2006024654A/ja
Priority claimed from JP2004199871A external-priority patent/JP2006024653A/ja
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20080021161A publication Critical patent/KR20080021161A/ko
Application granted granted Critical
Publication of KR100858075B1 publication Critical patent/KR100858075B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 관통 기판은 표면(11)과 이면(12)을 관통하는 관통 구멍(19)을 갖는 실리콘 기판(10)과, 관통 구멍(19)의 내벽면을 따라 설치된 실리콘 산화막(13)과, 실리콘 산화막(13)의 내벽면에 형성된 Zn 및 Cu의 층(14, 15)과, Zn 및 Cu의 층(14, 15)의 내벽면을 따라, 사이에 절연층(16)을 통해, Cu의 시드 층(17)으로부터 성장된 Cu의 도금층(18)을 갖는 것을 목적으로 한다. 그 결과 크로스토크에 의해 노이즈를 배제할 수 있는 관통 전극을 제공할 수 있다.
관통 기판, 인터포저, 절연층, 도금층, 노이즈

Description

인터포저{INTERPOSER}
본 발명은 관통 기판 및 인터포저 및 관통 기판의 제조 방법에 관해, 특히, 신호 전달 경로로서도 이용 가능한 관통 기판과 인터포저, 및 관통 기판의 제조 방법에 관한 것이다.
종래의 다층 배선 회로 기판은 배선층이 고밀도화됨으로써, 신호선이 근접하는 것으로 서로의 신호 배선간에 크로스토크 노이즈가 생겨나, 회로의 구동 소자에 동작 불량을 발생시킨다고 하는 문제가 있었다. 이러한 문제를 해결하는 하나의 방법이 예컨대, 일본 특허 공개 제2004-63725호 공보에 기재되어 있다.
동일한 공보에 의하면, 기판의 내부에 동축 구조의 동축선을 형성하여 신호 배선층으로서 이용하고 있다.
종래의 크로스토크 노이즈를 배제하는 방법은 상기와 같이 행해지고 있었다. 일본 특허 공개 제2004-63725호 공보에 있어서는, 동축 구조를 기판에 평행하게 배치하여, 그것을 접지 전위나 전원 전위 층의 근방에 배치함으로써 노이즈의 배제를 행하고 있으므로, 기판 내의 구성이 복잡하게 된다는 문제가 있었다.
본 발명은 상기와 같은 과제를 감안하여 이루어질 수 있었던 것으로, 크로스토크에 의한 노이즈를 배제할 수 있는 관통 기판과 인터포저, 및 관통 기판의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 관통 기판은 표리면을 관통하는 관통 구멍을 갖는 기판과, 관통 구멍의 내벽면을 따라 설치되며, 내부에 내벽면을 갖는 제1 도전층과, 제1 도전층의 내벽면을 따라, 사이에 절연층을 매개로 설치된 제2 도전층을 갖는다.
본 발명에 따른 관통 기판은 표리면을 관통하는 관통 구멍의 내벽면을 따라 설치된 제1 도전층과, 제1 도전층의 내벽면을 따라, 사이에 절연층을 매개로 설치된 제2 도전층을 갖는다. 관통 구멍의 내부에 제2 도전층은 절연층을 매개로 제1 도전층으로 둘러싸인 구성으로 형성되므로, 차폐성이 향상된 동축 케이블의 구성을 얻을 수 있다.
그 결과, 크로스토크에 의한 노이즈를 배제할 수 있는 관통 기판을 제공할 수 있다.
바람직하게는, 제1 도전층은 실드선으로서 작동하며, 제2 도전층은 신호선으로서 작동한다.
기판은 절연물 기판이더라도 좋으며, 반도체 기판이더라도 좋다.
기판이 반도체 기판인 경우에는 관통 구멍의 내벽면과 제1 도전층 사이에 절연층을 더 포함한다.
관통 구멍은 인터포저의 관통 구멍이더라도 좋다.
본 발명의 다른 국면에 있어서는, 관통 기판의 제조 방법은 표리면을 갖는 기판을 준비하는 단계와, 기판에 관통 구멍을 형성하는 단계와, 관통 구멍의 내벽면을 따라, 내부에 내벽면을 갖는 제1 도전층을 형성하는 단계와, 제1 도전층의 내벽면을 따라 사이에 절연층을 매개로 제2 도전층을 형성하는 단계를 포함한다.
바람직하게는, 표리면을 갖는 기판을 준비하는 단계는 반도체 기판을 준비하는 단계를 포함하며, 관통 구멍의 내벽면을 따라, 내부에 내벽면을 갖는 제1 도전층을 형성하기 전에, 관통 구멍의 내벽면을 따라, 내부에 내벽면을 갖는 절연층을 형성하는 단계를 더 포함하고, 그 후, 절연층의 내벽면을 따라 제2 도전층을 형성하는 단계를 포함한다.
본 발명의 또 다른 국면에 있어서는, 인터포저는 기판과, 기판 상에 설치된 제1 도전층과, 기판 상에 설치되며 제1 도전층의 위에, 절연층을 사이에 두고 설치된 제2 도전층을 포함한다.
인터포저에 있어서, 기판과, 기판 상에 설치된 제1 도전층과, 기판 상에 설치되어 제1 도전층의 위에 절연층을 사이에 두고 설치된 제2 도전층을 포함하므로, 절연층으로 분리되는 제1 도전층과 제2 도전층을 이용하여 수동 소자를 형성할 수 있다.
그 결과, 수동 소자가 형성된 다기능을 갖는 인터포저를 제공할 수 있다.
바람직하게는, 제2 도전층은 절연층을 사이에 두고 상기 제1 도전층에 의해 둘러싸여진다.
나아가서 바람직하게는, 제1 도전층과 제2 도전층은 수동 소자를 구성한다.
제1 도전층은 제1 전위로 유지되며, 제2 도전층은 제1 전위와 다른 제2 전위로 유지되어도 좋고, 동일한 전위로 유지되어도 좋다.
또한, 제1 도전층은 실드선으로서 작동하며, 제2 도전층은 신호선으로서 작동하여도 좋다.
바람직하게는, 기판은 도전체 또는 반도체 기판을 포함하며, 기판이 도전체 또는 반도체 기판일 때에는, 기판은 제1 도전층 및 제2 도전층의 전위와 다른 전위로 유지되어도 좋고, 제1 도전층 또는 제2 도전층의 적어도 한쪽과 동일한 전위로 유지되어도 좋다.
여기서, 제1 도전층을 제1 전위로 유지하고, 제2 도전층을 제1 전위와 다른 제2 전위로 유지하면 커패시터를 형성할 수 있다. 제1 도전층과 제2 도전층을 동일한 전위로 유지하면, 가드 전극으로서 기능시킬 수 있다.
바람직하게는, 제1 도전층은 절연층을 사이에 두고 상기 제2 도전층에 의해 둘러싸여 있다. 제1 도전층이 절연층을 사이에 두고 상기 제2 도전층에 의해 둘러싸여 있으므로, 차폐성이 향상된 동축 케이블의 구성이 얻어진다.
그 결과, 크로스토크에 의한 노이즈를 배제할 수 있는 인터포저를 제공할 수 있다.
이하, 본 발명의 일실시 형태를 도면을 참조하여 설명한다. 도 1a∼도 1d는 본 발명의 일실시 형태에 따른 관통 기판의 제조 공정을 단계마다 도시한 도면이다. 여기서 관통 기판이란 기판의 표면으로부터 이면에 걸쳐 관통 구멍을 갖는 기판을 말하며, 프린트 기판(플렉시블을 포함함) 및 인터포저(실리콘 인터포저를 포함함)를 포함한다.
도 1을 참조하여, 우선, 표면(11) 및 이면(12)을 갖는 양면 사이를 관통하는 복수의 관통 구멍(19)이 설치된 실리콘 기판(관통 기판)(10)을 준비한다. 또한, 기판(10) 전체는 실리콘 산화막(13)으로 덮여 있는 것으로 한다. 이어서, 예컨대, 무전해 도금으로 관통 구멍(19)의 내부 및 표면 및 이면 주위에 Zn 층(14)을 형성한다(도 1a). 이어서, Zn 층(14) 위에 Cu 층(15)을 동일하게 무전해 도금으로 형성한다(도 1b, 이들의 층이 제1 도전층이 됨). 다음으로, Cu의 층(15) 위에, 예컨대, 스퍼터링으로 절연층(16)을 형성한다. 이 절연층(16)은 스퍼터링에 한정되지 않고, CVD에 의해 실리콘 산화막이나 실리콘 질화막으로 형성되어도 좋고, 전착 수지 형성되어도 좋다. 여기서 전착 수지로는 PTFE나, 레지스트나, 폴리이미드나, 폴리아미드 등이 있다.
또한, 스퍼터링이나 CVD는 진공 장치를 준비해야 하지만, 전착 수지는 그러 한 필요가 없으므로 바람직하다.
다음으로, 관통 구멍(19)의 이면(12) 측에 있어서, 예컨대 Cu의 시드층(17)을 설치하여, 이것을 전계 또는 무전해 도금의 전극으로서 형성하여, 이 전극으로부터, 표면(11)측을 향해 절연층(16)으로 구성된 관통 구멍의 내부에 도금층을 성장시켜 관통시킨 도전층(제2 도전층)(18)을 형성한다(도 1D).
이에 따라, 기판(10)의 관통 구멍(19)은 그 중심으로부터 도전층(18), 절연층(16), 도전층(15 및 14)으로 충전되어, 차폐성이 향샹된 동축 케이블의 형상을 얻을 수 있다. 이 형상은 노이즈를 저감시킬 수 있음과 동시에, 기생 용량을 감하는 동시에, 신호의 고속 전송이 가능한, 동축 케이블의 형상을 갖는 비아 홀이므로, 이하, 이 형상을 동축 비아라고 한다.
다음으로 본 발명의 다른 실시 형태에 대해 설명한다. 상기 실시 형태에 있어서 실리콘의 기판을 이용한 예에 대해 설명했지만, 이 실시 형태에 있어서 관통 기판으로서, 유리 기판이나 사파이어 기판과 같은 절연 기판을 이용한다.
도 2a∼도 2d는 그와 같이 절연 기판을 이용한 경우의 도 1a∼도 1d에 대응하는 도면이다. 도 2a∼도 2d를 참조하여, 이 실시 형태에서 관통 기판은 절연 기판이므로, 이전의 실시 형태와 같이, 관통 구멍의 내벽을 따라 산화막과 같은 절연층(13)을 설치할 필요가 없다.
그 이외의 부분에 대해서는 이전의 실시 형태와 동일하므로, 그 설명은 생략한다.
다음으로, 본 발명의 일실시 형태에 따른 관통 기판을 인터포저에 적용한 경 우에 대해 설명한다. 도 3은 본 발명을 인터포저에 적용한 경우의 인터포저의 관통 구멍 근처의 단면도이다.
도 3을 참조하여, 인터포저는 관통 구멍(28)의 내부에 도전층(제1 도전층)(27)을 지니고 도전층(27)은 절연층(23)을 매개로 도전층(제2 도전층)(24)에 둘러싸여 있다.
도전층(27)이 절연층(23)을 통해 도전층으로 둘러싸여 있으므로, 동축 케이블의 구성을 얻을 수 있다. 그 결과, 노이즈에 강한 인터포저를 제공할 수 있다.
도전층(24)은 절연층(23)을 사이에 두고 도전층(27)을 둘러싼 상태로 기판(20) 위에 절연층(29)을 사이에 두고 연장한다. 이 때, 도 3에 도시한 바와 같이, 도전층(27)은 신호선(31)으로서 이용되며, 도전층(24)은 실드 배선(32a, 32b)으로서 이용된다.
또한, 신호선(31) 및 실드 배선(32a, 32b)은 원통형에 한정되지 않고, 동시에, 기판(20)의 표면 상에서는 평면형의 배선이 되도록 하여도 좋다.
여기에는, 실드 배선은 신호선과는 접속되어 있지 않고, 플로팅 상태이다. 그러나, 필요에 따라, 뒤에 설명한 바와 같이 신호선과 실드선은 동일한 전위로 접속하여도 좋다.
다음으로, 상기한 바와 같이, 기판(20)의 표면 상에 평면상의 배선을 행한 예에 대해 설명한다. 도 4a는 그 경우의 인터포저의 단면도이다.
도 4a를 참조하여, 인터포저의 기판(20) 상에, 서로 절연층(29)을 매개로 중앙부에 신호선이 되는 도전층(31a)을 설치하고, 그것을 둘러싸도록 상하, 좌우에 실드층이 되는 도전층(32a, 32b, 32c 및 32d)을 형성한다.
도 4b는 도 4a의 변형예이다. 이 경우도 도 4a와 동일한 구성이지만, 실드선이 되는 도전층을 전부 접속한 도전층(32e)을 형성하여, 신호선이 되는 도전층(31b)을 절연층(28)을 통해 도전층(32e)으로 둘러싼다. 이와 같이 하여, 인터포저 내에, 동축 구조를 갖는 배선층을 용이하게 구성할 수 있다.
도 5a 및 도 5b는 전극 패드를 도시한 도면이다. 도 5a는 평면도이며(도 5B에서, A-A로 도시하는 평면도), 도 5b는 도 4a, 도 4b에 대응하는 사시도이다. 또한, 여기서는 기판을 생략하고 있다.
도 5a 및 도 5b를 참조하여, 여기서는, 4개의 전극 패드 45a로부터 45d의 각각에 접속된 신호선 41a로부터 41d가 도시되어 있다. 각각의 신호선 41a로부터 41d는 상하 및 좌우에 설치된 실드 전극 42, 43 및 44로 둘러싸여 있다.
다음으로 본 발명의 또 다른 실시 형태에 대해 설명한다. 이 실시 형태에 있어서는, 인터포저의 내부에 코일(L), 커패시터(C) 및 저항(R)과 같은 수동 소자를 형성한다.
도 6a∼도 6d는 이 경우의 수동 소자의 형성을 단계마다 도시한 도면이다. 또한, 여기서는 포토리소그래피의 공정의 상세한 설명에 대해서는 생략하고 있다. 도 6a∼도 6d를 참조하여, 우선, 실리콘 기판(50)을 준비한다. 도시하지는 않았지만, 기판 표면은 SiO2, SiN 등의 절연막으로 덮여져 있다. 이어서, 기판(50)의 표면(51) 상에 금속으로 도전층(52)을 형성한다(도 6a).
이어서, 도전층(52) 상에 절연층(53)을 형성한다(도 6b). 이 절연층(53)의 형성은 CVD를 이용하여 실리콘 산화막이나 실리콘 질화막을 형성하여도 좋고, 스퍼터링이나 전착 수지를 이용하여 형성하여도 좋다. 이어서, 절연층(53)의 일부에 비아 홀을 설치하여 절연층(53) 위에 형성된 도전층(54)과 접속한다. 그 위에 절연층(55)을 더 형성한다.
도 6d는 도 6c에서, D-D로 도시되는 부분의 단면도이다. 도 6c및 도 6d를 참조하여, 인터포저에 있어서, 도전층(52)과 도전층(54)이 절연층(53)을 매개로 대향하고 있는 구성을 얻을 수 있다. 이 구성은 커패시터로서 이용 가능하다. 또한, 도전층(52)과 도전층(54)을 동일한 전위로 함으로써, 신호선과 실드선의 관계를 얻을 수도 있다. 이와 같이, 인터포저 내에 수동 소자를 형성하는 것이 가능하다.
다음으로, 도 6a∼도 6d에 도시한 구성을 이용하여 인터포저 내에 복수의 기능 부품을 구성한 구체예에 대해 설명한다. 도 7a∼도 7c는 이 경우의 구체예를 도시하는 사시도이다. 여기에서도, 기판(60) 상의 산화막에 대해서는 생략하고 있다. 도 7a는 저항(R)을 형성한 경우의 사시도이다. 도 7a를 참조하여, 실리콘의 기판(60)에 설치된 동축 비아(61)에 접속하여 두 번째 층에 금속 도전층(62)을 형성한다. 동일한 층에 금속 도전층(64)을 형성한다. 한편, 기판(60)의 표면 상에 폴리실리콘의 층(63)을 형성하여, 그 양단을 제1 및 제2 의 도전층(62, 64)에 접속한다.
폴리실리콘의 층(63)은 금속에 비해 몇 자릿수 큰 저항치를 갖고 있으므로, 이를 저항층으로 이용할 수 있다.
다음으로 다른 예에 대해 설명한다. 도 7b는 커패시터 C를 형성한 경우의 사시도이다. 도 7b를 참조하여, 실리콘 기판(60)에 설치된 동축 비아(61)에 접속하여 두 번째 층에 금속 도전층(66)을 형성한다. 동일한 두 번째 층에 금속 도전층(67)을 형성한다. 한편, 기판(60)의 표면 상에, 도전층(67)과의 사이에 절연층(68)을 사이에 두고 금속 도전층(65)을 형성하며, 도전층(66)과 도전층(65)을 접속한다.
이와 같이 하면, 도전층(65)과 도전층(67)은 절연층(68)을 사이에 두고 있으므로, 커패시터(C)로서의 기능을 한다.
다음, 또 다른 예에 대해 설명한다. 도 7c는 별도의 커패시터(C)를 형성한 경우의 사시도이다. 도 7c를 참조하여, 실리콘 기판(60)에 설치된 동축 비아(61)에 접속하여, 기판(60)의 표면 상에, 절연층(68)을 사이에 두고 금속 도전층(69)을 형성한다. 이와 같이 하면, 기판(60)과 도전층(69)은 절연층(68)을 사이에 두고 있으므로, 커패시터 C로서의 기능을 한다.
다음으로 도 6a∼도 6d나 도 7a∼도 7c에서 도시한 인터포저의 내부에 구성되는 기능 소자의 일반적 구성에 대해 설명한다. 도 8은 도 6a∼도 6d 및 도 7a∼도 7c로 도시한 도전층과 절연층으로 이루어지는 구성(70)을 도시하는 회로도이다. 여기에서는 도 7b에서 도시한 구성을 일례로서 들고 있다.
도 8을 참조하여, 도전층(65)과 도전층(67) 사이에 절연층(68)을 매개로 접속되어 있다. 지금, 도전층(65)이 접지되어, 도전층(67)이 전원에 접속되어 있는 것으로 한다. 이 경우는 구성(70)은 커패시터(C)로서 기능한다.
한편, 도전층(65)과 도전층(67)이 동일한 전위에 접속되어 있으면, 기생 용 량을 작게 할 수 있음과 동시에, 실드 배선으로서 기능하고 가드 전극으로서 기능한다.
또한, 기판이 실시 형태에 도시한 바와 같이, 실리콘 기판과 같은 반도체 기판이나, 도전체 기판인 경우에는 기판을 도전층(65)이나 도전층(67)의 전위와 다른 전위로 유지하여도 좋고, 도전층(65) 또는 도전층(67)의 적어도 한쪽과 동일한 전위로 유지하여도 좋다.
상기 실시 형태에서는 관통 구멍으로서, 원형 또는 원주형을 이용한 경우에 대해 설명했지만, 이에 한정하지 않고, 구형이나 다각형 등이라도 좋다.
상기 실시 형태에서는 기판으로서 실리콘 기판을 이용한 예에 대해 설명했지만, 이에 한정하지 않고, 유리 기판이나 사파이어 기판 등의 절연물 기판이라도 좋다.
본 발명에 따른 관통 기판 및 인터포저는 동축 케이블과 동일한 기능을 갖는 기판으로서, 유리하게 이용될 수 있다.
도 1a는 기판으로서 반도체 기판을 이용한 경우의 관통 기판의 제조 방법을 단계마다 도시한 도면.
도 1b는 기판으로서 반도체 기판을 이용한 경우의 관통 기판의 제조 방법을 단계마다 도시한 도면.
도 1c는 기판으로서 반도체 기판을 이용한 경우의 관통 기판의 제조 방법을 단계마다 도시한 도면.
도 1d는 기판으로서 반도체 기판을 이용한 경우의 관통 기판의 제조 방법을 단계마다 도시한 도면.
도 2a는 기판으로서 절연 기판을 이용한 경우의 관통 기판의 제조 방법을 단계마다 도시한 도면.
도 2b는 기판으로서 절연 기판을 이용한 경우의 관통 기판의 제조 방법을 단계마다 도시한 도면.
도 2c는 기판으로서 절연 기판을 이용한 경우의 관통 기판의 제조 방법을 단계마다 도시한 도면.
도 2d는 기판으로서 절연 기판을 이용한 경우의 관통 기판의 제조 방법을 단계마다 도시한 도면.
도 3은 본 발명의 일실시 형태에 따른 인터포저의 관통 구멍 근방의 단면도.
도 4a는 인터포저의 기판 상의 배선층의 배치를 도시한 도면
도 4b는 인터포저의 기판 상의 배선층의 배치를 도시한 도면.
도 5a는 인터포저의 내부에 실드 기능을 갖게 한 경우의 구성을 도시한 도면.
도 5b는 인터포저의 내부에 실드 기능을 갖게 한 경우의 구성을 도시한 도면.
도 6a는 인터포저 내에 수동 소자를 형성하는 경우의 처리를 단계마다 도시한 도면.
도 6b는 인터포저 내에 수동 소자를 형성하는 경우의 처리를 단계마다 도시한 도면.
도 6c는 인터포저 내에 수동 소자를 형성하는 경우의 처리를 단계마다 도시한 도면.
도 6d는 인터포저 내에 수동 소자를 형성하는 경우의 처리를 단계마다 도시한 도면.
도 7a는 인터포저 내에 구성된 기능 소자의 사시도.
도 7b는 인터포저 내에 구성된 기능 소자의 사시도.
도 7c는 인터포저 내에 구성된 기능 소자의 사시도.
도 8은 도전층과 절연층으로 이루어지는 구성의 회로도.

Claims (8)

  1. 기판과;
    상기 기판 상에 설치된 제1 도전층과;
    상기 기판 상에 설치되며, 상기 제1 도전층의 위에, 절연층을 사이에 두고 설치된 제2 도전층을 포함하고,
    상기 제2 도전층은 절연층을 사이에 두고 상기 제1 도전층에 의해 둘러싸인 것인 인터포저.
  2. 삭제
  3. 제1항에 있어서, 상기 제1 도전층과 상기 제2 도전층은 수동 소자를 구성하는 것인 인터포저.
  4. 제1항에 있어서, 상기 제1 도전층은 제1 전위로 유지되고,
    상기 제2 도전층은 상기 제1 전위와 다른 제2 전위로 유지되는 것인 인터포저.
  5. 제1항에 있어서, 상기 제1 도전층 및 상기 제2 도전층은 동일한 전위로 유지되는 것인 인터포저.
  6. 제1항에 있어서, 상기 제1 도전층은 실드선으로서 작동하고, 상기 제2 도전층은 신호선으로서 작동하는 것인 인터포저.
  7. 제4항에 있어서, 상기 기판은 도전체 또는 반도체 기판을 포함하고,
    상기 기판이 도전체 또는 반도체의 기판일 때에는, 상기 기판은 상기 제1 도전층 및 제2 도전층의 전위와 다른 전위로 유지되는 것인 인터포저.
  8. 제4항에 있어서, 상기 기판은 도전체 또는 반도체 기판을 포함하고,
    상기 기판이 도전체 또는 반도체 기판일 때에는, 상기 기판은 상기 제1 도전층 또는 제2 도전층의 적어도 한쪽과 동일한 전위로 유지되는 것인 인터포저.
KR1020087003018A 2004-07-06 2005-07-05 인터포저 KR100858075B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00199871 2004-07-06
JP2004199872A JP2006024654A (ja) 2004-07-06 2004-07-06 インターポーザ
JP2004199871A JP2006024653A (ja) 2004-07-06 2004-07-06 貫通基板および貫通基板の製造方法
JPJP-P-2004-00199872 2004-07-06

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020067026039A Division KR100856450B1 (ko) 2004-07-06 2005-07-05 관통 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080021161A KR20080021161A (ko) 2008-03-06
KR100858075B1 true KR100858075B1 (ko) 2008-09-11

Family

ID=35782927

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087003018A KR100858075B1 (ko) 2004-07-06 2005-07-05 인터포저

Country Status (5)

Country Link
US (1) US7866038B2 (ko)
EP (1) EP1775761A4 (ko)
KR (1) KR100858075B1 (ko)
TW (1) TW200616503A (ko)
WO (1) WO2006004128A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100975652B1 (ko) * 2007-10-05 2010-08-17 한국과학기술원 아연 및 아연합금을 이용한 비아 및 그의 형성 방법, 그를3차원 다중 칩 스택 패키지 제조 방법
KR20090096174A (ko) 2008-03-07 2009-09-10 주식회사 하이닉스반도체 회로 기판 및 이를 이용한 반도체 패키지
KR100963593B1 (ko) * 2008-04-11 2010-06-15 한국과학기술원 관통 웨이퍼 비아를 포함하는 적층 칩 패키지 및 이의 생산방법
US8294240B2 (en) * 2009-06-08 2012-10-23 Qualcomm Incorporated Through silicon via with embedded decoupling capacitor
CN101996979B (zh) * 2009-08-07 2013-03-06 索尼公司 中介层、包括该中介层的模块及电子装置
JP5209075B2 (ja) 2010-05-21 2013-06-12 有限会社 ナプラ 電子デバイス及びその製造方法
US20130134553A1 (en) * 2011-11-30 2013-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Interposer and semiconductor package with noise suppression features
US9054096B2 (en) * 2012-09-25 2015-06-09 Xilinx, Inc. Noise attenuation wall
US9245824B2 (en) 2013-04-18 2016-01-26 Globalfoundries Inc. Through-vias for wiring layers of semiconductor devices
US9596768B2 (en) 2014-03-04 2017-03-14 Qualcomm Incorporated Substrate with conductive vias
JP6381432B2 (ja) 2014-05-22 2018-08-29 新光電気工業株式会社 インダクタ、コイル基板及びコイル基板の製造方法
JP6344072B2 (ja) 2014-06-10 2018-06-20 富士通株式会社 半導体部品用ソケット、プリント基板ユニット、及び情報処理装置
US10395810B2 (en) * 2015-05-19 2019-08-27 Shinko Electric Industries Co., Ltd. Inductor
JP2017199854A (ja) 2016-04-28 2017-11-02 Tdk株式会社 貫通配線基板
KR20190041215A (ko) * 2017-10-12 2019-04-22 주식회사 아모그린텍 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020016855A (ko) * 1999-06-28 2002-03-06 피터 엔. 데트킨 인터포저 및 그 제조 방법

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5003273A (en) * 1989-12-04 1991-03-26 Itt Corporation Multilayer printed circuit board with pseudo-coaxial transmission lines
JP3004071B2 (ja) * 1991-04-16 2000-01-31 日本特殊陶業株式会社 集積回路用パッケージ
JP3629348B2 (ja) 1997-04-16 2005-03-16 新光電気工業株式会社 配線基板
JPH11163192A (ja) 1997-11-25 1999-06-18 Hitachi Ltd セラミック多層同軸信号配線基板及びセラミック多層同軸信号配線基板の製造方法及び電子回路装置
JP2000151114A (ja) 1998-11-11 2000-05-30 Sony Corp 多層基板及びその製造方法
US6221758B1 (en) * 1999-01-04 2001-04-24 Taiwan Semiconductor Manufacturing Company Effective diffusion barrier process and device manufactured thereby
US6268660B1 (en) * 1999-03-05 2001-07-31 International Business Machines Corporation Silicon packaging with through wafer interconnects
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
US6545338B1 (en) 1999-10-28 2003-04-08 Koninklijke Philips Electronics N.V. Methods for implementing co-axial interconnect lines in a CMOS process for high speed RF and microwave applications
JP2002009193A (ja) 2000-04-18 2002-01-11 Matsushita Electric Ind Co Ltd 半導体装置
JP4628520B2 (ja) 2000-06-06 2011-02-09 富士通株式会社 電子装置実装基板の製造方法
TW525417B (en) * 2000-08-11 2003-03-21 Ind Tech Res Inst Composite through hole structure
JP3563030B2 (ja) 2000-12-06 2004-09-08 シャープ株式会社 半導体装置の製造方法
US6737740B2 (en) * 2001-02-08 2004-05-18 Micron Technology, Inc. High performance silicon contact for flip chip
US6498381B2 (en) 2001-02-22 2002-12-24 Tru-Si Technologies, Inc. Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same
US20020117399A1 (en) * 2001-02-23 2002-08-29 Applied Materials, Inc. Atomically thin highly resistive barrier layer in a copper via
JP3495727B2 (ja) * 2001-11-07 2004-02-09 新光電気工業株式会社 半導体パッケージおよびその製造方法
US6848177B2 (en) * 2002-03-28 2005-02-01 Intel Corporation Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
JP4285629B2 (ja) * 2002-04-25 2009-06-24 富士通株式会社 集積回路を搭載するインターポーザ基板の作製方法
JP4026437B2 (ja) 2002-07-29 2007-12-26 凸版印刷株式会社 同軸線内蔵多層配線回路基板及びその製造方法
JP2004119606A (ja) 2002-09-25 2004-04-15 Canon Inc 半導体基板の貫通孔埋め込み方法および半導体基板
JP2004128006A (ja) 2002-09-30 2004-04-22 Fujitsu Ltd 回路基板およびその製造方法
SG111972A1 (en) 2002-10-17 2005-06-29 Agency Science Tech & Res Wafer-level package for micro-electro-mechanical systems
JP3961394B2 (ja) 2002-10-22 2007-08-22 富士通株式会社 コネクタ基板の製造方法
JP4209178B2 (ja) * 2002-11-26 2009-01-14 新光電気工業株式会社 電子部品実装構造及びその製造方法
TWI246379B (en) * 2004-05-12 2005-12-21 Advanced Semiconductor Eng Method for forming printed circuit board
JP2006019455A (ja) 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020016855A (ko) * 1999-06-28 2002-03-06 피터 엔. 데트킨 인터포저 및 그 제조 방법

Also Published As

Publication number Publication date
EP1775761A1 (en) 2007-04-18
US7866038B2 (en) 2011-01-11
TW200616503A (en) 2006-05-16
TWI339547B (ko) 2011-03-21
US20070246253A1 (en) 2007-10-25
WO2006004128A1 (ja) 2006-01-12
KR20080021161A (ko) 2008-03-06
EP1775761A4 (en) 2007-08-29

Similar Documents

Publication Publication Date Title
KR100858075B1 (ko) 인터포저
CN100505178C (zh) 贯通基板、内插器以及贯通基板的制造方法
KR100669930B1 (ko) 다층 배선 기판 및 반도체 장치
CN111316434B (zh) 具有差分同轴通孔的电子衬底
US7767913B2 (en) Electronic devices including conductive vias having two or more conductive elements for providing electrical communication between traces in different planes in a substrate, and accompanying methods
US6875921B1 (en) Capacitive interposer
US7566960B1 (en) Interposing structure
CN101095380B (zh) 用于高频应用之包括贯穿连接之多层印刷电路板
US5530288A (en) Passive interposer including at least one passive electronic component
US7233061B1 (en) Interposer for impedance matching
JP4527646B2 (ja) 電子装置
JP4125570B2 (ja) 電子装置
US20040238949A1 (en) Semiconductor package and method of production thereof
KR100726458B1 (ko) 기판조립체
US6054758A (en) Differential pair geometry for integrated circuit chip packages
KR20090027569A (ko) 커패시터 내장 기판 및 그 제조 방법
US20150282317A1 (en) Edge contacts of circuit boards, and related apparatus and methods
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
KR100856450B1 (ko) 관통 기판의 제조 방법
US6710255B2 (en) Printed circuit board having buried intersignal capacitance and method of making
JP2010093018A (ja) 配線基板
US9166550B2 (en) System and method for using a reference plane to control transmission line characteristic impedance
JP2681425B2 (ja) 半導体集積回路装置
JP2001291817A (ja) 電子回路装置および多層プリント配線板
JP4333659B2 (ja) フレキシブル配線基板

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee