JP3961394B2

JP3961394B2 - コネクタ基板の製造方法

Info

Publication number: JP3961394B2
Application number: JP2002307182A
Authority: JP
Inventors: フローレンスクーレイナワラゲ; 正孝水越
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2002-10-22
Filing date: 2002-10-22
Publication date: 2007-08-22
Anticipated expiration: 2022-10-22
Also published as: JP2004146445A

Description

【０００１】
【発明の属する技術分野】
本発明は、一方の面に設けられた電極と他方の面に設けられた電極との間を電気的に接続する貫通孔を有するコネクタ基板の製造方法に関し、特に、ＢＳＴ（チタン酸バリウムストロンチウム）等の高温プロセスが必要な高誘電体材料を用いたキャパシタを備えたインタポーザの製造に適用できるコネクタ基板の製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器のより一層の小型化及び高機能化に伴って、メモリ、ＣＰＵ及び論理回路等の機能を１つの半導体チップに集積したシステムＬＳＩが広く使用されるようになった。しかし、システムＬＳＩにはコストや開発期間の面での課題もある。そこで、個別に製造された部品を一つのパッケージに収納してシステムＬＳＩに近い性能を実現するシステムインパッケージが開発された。
【０００３】
システムインパッケージでは、インタポーザと呼ばれるコネクタ基板が用いられる。インタポーザには、通常、絶縁性及び耐熱性が優れていることから、セラミック基板が使用されている。インタポーザの一方の面に設けられた電極には半導体チップ等の部品を接合し、他方の面に設けられた電極をマザーボードの電極と接合する。インタポーザには、一方の面から他方の面に貫通する貫通孔（ビア）が設けられており、一方の面の電極と他方の面の電極とは貫通孔内に埋め込まれた導電体を介して電気的に接続される。また、インタポーザには、通常、半導体チップの保護やノイズ低減のための回路を構成するキャパシタ、インダクタ及びレジスタ等の受動部品が形成されている。
【０００４】
【特許文献１】
特開平８−３３５６３４号公報（図１）
【特許文献２】
特開平９−１１６００６号公報（図５）
【特許文献３】
特開２０００−１９５９５５号公報（図３）
【特許文献４】
特開２００２−１１６５５６号公報（図１）
【０００５】
【発明が解決しようとする課題】
ところで、近年、キャパシタの誘電体膜としてＢＳＴ等の高誘電体材料が使用されるようになった。ＢＳＴをキャパシタの誘電体膜として使用する場合は、成膜後、７００〜８００℃程度の高温で熱処理することが必要である。
【０００６】
セラミック基板は、通常、粘土板に貫通孔を形成して焼成することにより形成される。このように貫通孔（又は、凹凸）を有するセラミック基板の上にＢＳＴ薄膜を形成すると、熱処理時に貫通孔（又は、凹凸）の周囲を起点としてクラックが発生しやすく、製造歩留まりが低下する。そのため、高誘電体キャパシタを備えたインタポーザを歩留まりよく製造することができるコネクタ基板の製造方法が要望されている。
【０００７】
以上から、本発明の目的は、ＢＳＴ等の高温プロセスが必要な高誘電体材料を用いた受動素子を備えたインタポーザの製造に適用できるコネクタ基板の製造方法を提供することである。
【０００８】
【課題を解決するための手段】
上記した課題は、平坦な基板の第１の面側に溝を形成する第１の工程と、前記基板の前記第１の面上及び前記溝の壁面上に第１の絶縁膜を形成する第２の工程と、前記溝内に、加熱により全成分がガス化する物質からなる充填剤を充填する第３の工程と、前記溝内の充填剤を保護するレジスト膜を形成する第４の工程と、前記レジスト膜をマスクとして前記第１の面上の前記第１の絶縁膜を除去する第５の工程と、前記レジスト膜を除去する第６の工程と、前記基板を加熱して前記溝内の充填剤を除去する第７の工程と、前記溝内に導電体を埋める第８の工程と、前記基板を前記第１の面と反対側の第２の面側から削り、前記溝内の前記導電体を露出させる第９の工程と、前記基板の前記第２の面に、前記導電体部が露出する開口部を有する第２の絶縁膜を形成する第１０の工程とを有することを特徴とするコネクタ基板の製造方法により解決する。
【０００９】
本発明においては、まず、凹凸のない平坦な基板の上に高誘電体キャパシタ等の薄膜により構成される受動素子を形成する。その後、この基板に溝を形成した後、溝の壁面を覆う第１の絶縁膜をＣＶＤ（Chemical Vapor Deposition ）法等により形成する。このとき、基板の上にも必然的に第１の絶縁膜が形成される。
【００１０】
その後、溝内に充填剤を充填し、その上をレジスト膜で保護する。本発明では、充填剤として、例えばポリブタン、パラフィンワックス及び樟脳のように、加熱により全成分がガス化して、残留炭素等が残らない物質を使用する。
【００１１】
次に、レジスト膜をマスクとして基板上の第１の絶縁膜をエッチングし、溝内にのみ第１の絶縁膜を残す。そして、レジスト膜を除去した後、溝内の充填剤を除去する。この場合、例えば有機溶剤を用いて溝内の充填剤を除去した後、更に基板を加熱して溝内に残留する充填剤をガス化する。このように、本発明では充填剤として加熱により全成分がガス化する物質を使用しているので、基板を加熱することにより溝内の充填剤を完全に除去することができる。
【００１２】
その後、溝内に導電体を埋め込み、基板を裏面側から研磨して導電体を露出させる。このようにして、基板の裏面側から表面側に貫通し導電体が埋め込まれた貫通孔（ビア）を有するコネクタ基板が完成する。
【００１３】
このように、本発明では、凹凸のない平坦な基板の上に高誘電体キャパシタ等の薄膜により構成される受動素子を形成するので、基板の凹凸に起因する薄膜のクラックの発生が回避され、製造歩留まりが向上する。特に、基板として半導体基板（ウェハ）を使用すると、表面の平坦性が極めて優れているので、薄膜のクラックの発生をより確実に回避することができる。
【００１４】
また、本発明においては、溝内に導電体を埋め込んだ後に基板を高温で処理する工程がないので、溝内の導電体の酸化が防止される。更に、本発明においては、溝内に埋め込んだ充填剤を完全に除去した後に導電体を埋めるため、充填剤の残留物による絶縁不良の発生が防止される。
【００１５】
なお、特開平８−３３５６３４号公報、特開平９−１１６００６号公報及び特開２０００−１９５９９５号公報には、いずれも上層配線と下層配線とをつなぐコンタクトホール内にノボラック樹脂等の有機物を充填し、コンタクトホールの形状変化を防止することが記載されている。コンタクトホール内の有機物は、後工程でエッチング液により除去している。
【００１６】
特開２００２−１１６５５６号公報には、微細なレジストパターンを精度よく形成するために、大きな段差を有する半導体基板の表面にポリイミド前駆体膜又は水溶性有機膜を形成して表面を平坦化した後、その上にフォトレジスト膜を形成することが記載されている。凹部に充填されたポリイミド前駆体膜又は水溶性有機膜は、フォトレジスト膜の現像液により除去している。
【００１７】
しかし、これらの技術はいずれも半導体基板上の上層配線と下層配線との間のコンタクトホールに樹脂を埋め込むものであり、深さが数１０〜数１００ｎｍである。一方、本発明では、インタポーザの貫通孔となる溝に充填剤を埋め込む。従って、溝の深さはインタポーザの厚さとほぼ等しく、例えば１００μｍ以上となる。このように、本発明では溝の深さが深くアスペクト比が大きいので、ノボラック樹脂等を充填剤として使用した場合は、溶剤やエッチングだけで溝内の充填物を完全に除去することは困難である。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
【００１９】
図１〜図４は本発明の実施の形態のコネクタ基板（インタポーザ）の製造方法を工程順に示す断面図である。
【００２０】
まず、図１（ａ）に示すように、表面に厚さが１μｍの酸化膜１１を有するシリコンウェハ１０を用意する。シリコンウェハ１０の厚さは、例えば６２５μｍである。そして、このシリコンウェハ１０の上に所望の受動素子を形成する。
【００２１】
本実施の形態では、受動素子としてキャパシタを形成する。この場合、酸化膜１１上にＰｔ（白金）をスパッタして、キャパシタの下部電極となる第１の導電膜１２を形成する。その後、第１の導電膜１２の上にスピンコート法によりＢＳＴ系のゾル−ゲルを塗布してＢＳＴ膜を形成し、Ｏ₂雰囲気中で８００℃の温度でＢＳＴ膜を熱処理して誘電体膜１３とする。その後、誘電体膜１３の上にＰｔをスパッタして、キャパシタの上部電極となる第２の導電膜１４を形成する。
【００２２】
次に、図１（ｂ）に示すように、第２の導電膜１４、誘電体膜１３及び第１の導電膜１２を順次所定の形状にパターニングして、キャパシタ１５を形成する。その後、シリコンウェハ１０の上側全面に例えばポリイミドからなる絶縁膜１６を形成し、この絶縁膜１６によりキャパシタ１５を覆う。そして、フォトリソグラフィ法により絶縁膜１６にキャパシタ１５の下部電極及び上部電極に通じるコンタクトホールをそれぞれ形成する。
【００２３】
次に、シリコンウェハ１０の上側全面にＣｒ（クロム）をスパッタし、その上にＣｕ（銅）をスパッタしてシード膜を形成する。そして、このシード膜を陰極にしてＣｕを電解めっきして、キャパシタ１５の下部電極及び上部電極と電気的に接続する金属膜を形成する。その後、この金属膜をフォトリソグラフィ法によりパターニングして、キャパシタ１５の上部電極に電気的に接続した配線１７ａ、キャパシタ１５の下部電極に電気的に接続した配線１７ｂ及びその他の配線１７ｃ等を形成する。
【００２４】
次に、図１（ｃ）に示すように、所定のパターンのマスク（図示せず）を使用し、ＩＣＰ（Inductively Coupled Plasma）装置で６０分間のドライエッチングを行って、シリコンウェハ１０に深さが約１５０μｍ、直径が５０μｍの溝１０ａを形成する。その後、マスクを除去する。
【００２５】
次に、ＴＥＯＳソースを用いたＣＶＤ法により、溝１０ａの壁面を覆うＳｉＯ₂膜１８を形成する。このとき、必然的にシリコンウェハ１０の上にもＳｉＯ₂膜１８が形成される。なお、本実施の形態では溝１０ａの壁面を覆う絶縁膜としてＳｉＯ₂膜１８を形成しているが、ＳｉＯ₂、ＳｉＮ、ＴａＮ又はＴｉＮ等の絶縁膜、又はこれらの絶縁膜を２以上積層した絶縁膜により形成してもよい。
【００２６】
次に、図２（ａ）に示すように、真空中でＳｉＯ₂膜１８の上にポリブタンをスクリーン印刷して、ＳｉＯ₂膜１８上にポリブタン膜１９を形成する。これにより、溝１０ａの内側にポリブタンが充填剤１９ａとして充填される。
【００２７】
その後、図２（ｂ）に示すように、ＲＩＥ（Reactive Ion Etching）方法によりポリブタン膜１９をアッシングして除去する。但し、溝１０ａ内のポリブタン充填剤１９ａは除去せずに残す。
【００２８】
次に、図２（ｃ）に示すように、シリコンウェハ１０の上側全面に液状のフォトレジストを塗布した後、露光及び現像処理を実施して、溝１０ａ内のポリブタン充填剤１９ａを保護するレジスト膜２０を形成する。このレジスト膜２０は、フィルム状のフォトレジスト膜（ドライフィルム）を使用して形成してもよい。
【００２９】
その後、バッファドフッ化水素酸より、レジスト膜２０に覆われていない部分のＳｉＯ₂膜１８をエッチングして除去する。これにより、配線１７ａ，１７ｂ，１７ｃが露出する。なお、ＳｉＯ₂膜１８の除去はドライエッチングにより行ってもよい。
【００３０】
次に、図３（ａ）に示すように、ポリブタン充填剤１９ａ上のレジスト膜２０を除去する。そして、図３（ｂ）に示すように、ヘキサン中で超音波洗浄して溝１０ａ内のポリブタン充填剤１９ａを除去し、更に３００℃の温度で１時間保持する。溝１０ａ内のポリブタンは超音波洗浄処理によりヘキサンに溶解して殆ど除去される。しかし、溝１０ａ内にポリブタンが残存したとしても、上述の如く本実施の形態ではシリコンウェハ１０を高温に保持するので、ポリブタンは分解してガスとなり、溝１０ａ内から完全に除去することができる。
【００３１】
その後、シリコンウェハ１０の上側全面にバリアメタルとなるＣｒ膜（図示せず）をスパッタ法により形成した後、Ｃｒ膜上にＣｕをスパッタして導電性のシード膜２１を形成する。そして、シード膜２１の上に、溝１０ａ及びその周囲が露出する開口部が設けられたレジスト膜２２を形成する。
【００３２】
次に、図３（ｃ）に示すように、シード膜２１を陰極としてＣｕを電解めっきする。これにより、溝１０ａ内にＣｕが埋め込まれて、導電体部２３が形成される。その後、レジスト膜２２を除去する。
【００３３】
次に、図４（ａ）に示すように、絶縁膜１６が露出するまでシード膜２１をエッチングし、各配線１７ａ，１７ｂ，１７ｃを電気的に分離する。本実施の形態では、図４（ａ）のように、溝１０ａ内の導電体部２３と配線１７ｂとを電気的に接続している。
【００３４】
次に、シリコンウェハ１０の裏面側を機械研磨し、溝１０ａの底部から約２０〜３０μｍ手前の位置で研磨を終了する。その後、図４（ｂ）に示すように、シリコンウェハ１０の裏面側をウェットエッチングして溝１０ａの底部のＳｉＯ₂膜１８を露出させ、そのＳｉＯ₂膜１８をプラズマエッチングして、溝１０ａ内の導電体部２３を露出させる。その後、シリコンウェハ１０の裏面側にポリイミドを印刷して、シリコンウェハ１０の裏面側を覆うポリイミド膜２４を形成する。この場合、導電体部２３の上にポリイミドが付着しないようにすることが重要である。ポリイミド膜を印刷により形成する替わりに、絶縁性のシートをシリコンウェハ１０の裏面側に貼り付けてもよい。このようにしてインタポーザが完成する。
【００３５】
上述したように、本実施の形態では、シリコンウェハ１０の上にＢＳＴ薄膜を誘電体膜とするキャパシタ１５を形成した後に溝１０ａを形成している。ＢＳＴ薄膜を形成するときにシリコンウェハ１０に溝や凹凸があると、熱処理する際に溝や凹凸を起点としてＢＳＴ薄膜にクラックが発生して、キャパシタ１５を形成することができなくなる。しかし、本実施の形態では、溝１０ａを形成する前のシリコンウェハ１０上にキャパシタ１５を形成するので、キャパシタ１５の不良発生が回避される。これにより、インタポーザの製造歩留まりが向上し、製品コストが低減する。
【００３６】
また、本実施の形態では、溝１０ａ内に充填剤１９ａとしてポリブタンを充填してからレジスト膜２０を形成し、シリコンウェハ１０上のＳｉＯ₂膜１８を除去している。例えば、ポリブタンに替えて、溝１０ａ内にフォトレジストを充填することも考えられる。しかし、溝１０ａの深さが深いため、溝１０ａ内にフォトレジストを充填すると、後工程で溝１０ａ内に充填されたフォトレジストを完全に除去することが難しく、溝１０ａ内に残ったレジスト残渣やレジスト剥離液の残渣（Ｎａ₂ＣＯ₃又はＮａＯＨなど）が原因となって接続不良が発生することが考えられる。
【００３７】
また、溝１０ａ内に充填剤を充填することなく、溝１０ａの上をフィルム状のフォトレジスト膜（ドライフィルム）で密閉することも考えられる。しかし、この場合はフォトレジスト膜とシリコンウェハ１０との接着面積が少ないため、ＳｉＯ₂膜１８をウェットエッチングする際にフォトレジスト膜の剥れが発生し、溝内のＳｉＯ₂膜１８までエッチングされてしまうことがある。フォトレジスト膜の剥れを防止するためにドライエッチングによりＳｉＯ₂膜１８を除去することも考えられるが、その場合はエッチングチャンバ内の圧力が低いため、溝１０ａ内に密閉された空気の圧力によりフォトレジスト膜が破れてしまう。
【００３８】
従って、実施の形態で説明したように、溝１０ａ内に充填する充填剤１９ａとしては、上述したポリブタンのように、熱処理によりガス化して溝１０ａ内に残留物が残らない物質を使用することが必要である。なお、ポリブタンに替えて、ポリエチレン、ポリプロピレン、ポリノルボルネン（Polynorbornene）、パラフィンワックス又は樟脳を充填剤として使用してもよい。
【００３９】
更に、本実施の形態においては、シリコンウェハ１０の裏面側をポリイミド膜で絶縁している。例えば、シリコンウェハ１０の裏面側を熱酸化して絶縁膜（ＳｉＯ₂膜）を形成することも考えられる。しかし、その場合は熱により導電体部２３が酸化されてしまう。また、溝１０ａ内に埋め込まれたＣｕとシリコンウェハ１０との熱膨張係数の差により応力が発生し、溝１０ａの近傍に形成されたキャパシタ１５の誘電体膜にクラックが発生することも考えられる。従って、上述の実施の形態のように、シリコンウェハ１０の裏面側の絶縁膜は、絶縁性の樹脂の塗布又は絶縁シートの貼り付けにより形成することが好ましい。
【００４０】
なお、上記実施の形態においては基板としてシリコンウェハを使用した場合について説明したが、本発明においては、基板としてシリコンウェハ以外のものをを使用してもよい。例えば、鉄基板、アルミニウム基板、セラミック基板、窒化アルミニウム基板、樹脂基板又はガラス基板を使用することができる。但し、クラックのないＢＳＴ膜を形成するためには基板に平坦性が要求されるため、表面が鏡面加工された基板を使用することが好ましい。
【００４１】
（付記１）平坦な基板の第１の面側に溝を形成する第１の工程と、前記基板の前記第１の面上及び前記溝の壁面上に第１の絶縁膜を形成する第２の工程と、前記溝内に、加熱により全成分がガス化する物質からなる充填剤を充填する第３の工程と、前記溝内の充填剤を保護するレジスト膜を形成する第４の工程と、前記レジスト膜をマスクとして前記第１の面上の前記第１の絶縁膜を除去する第５の工程と、前記レジスト膜を除去する第６の工程と、前記基板を加熱して前記溝内の充填剤を除去する第７の工程と、前記溝内に導電体を埋める第８の工程と、前記基板を前記第１の面と反対側の第２の面側から削り、前記溝内の前記導電体を露出させる第９の工程と、前記基板の前記第２の面に、前記導電体部が露出する開口部を有する第２の絶縁膜を形成する第１０の工程とを有することを特徴とするコネクタ基板の製造方法。
【００４２】
（付記２）前記基板として、半導体基板を使用することを特徴とする付記１に記載のコネクタ基板の製造方法。
【００４３】
（付記３）前記第１の工程の前に、前記基板の上に薄膜により構成される受動素子を形成する工程を有することを特徴とする付記１に記載のコネクタ基板の製造方法。
【００４４】
（付記４）前記受動素子が、ＢＳＴ（チタン酸バリウムストロンチウム）膜を誘電体膜とするキャパシタであることを特徴とする付記３に記載のコネクタ基板の製造方法。
【００４５】
（付記５）前記充填剤として、ポリブタン、ポリエチレン、ポリプロピレン、ポリノルボルネン、パラフィンワックス及び樟脳からなる群から選択されたいずれか１種の有機物を使用することを特徴とする付記１に記載のコネクタ基板の製造方法。
【００４６】
（付記６）前記第６の工程と前記第７の工程との間に、有機溶剤により前記溝内の充填剤を除去する工程を有することを特徴とする付記１に記載のコネクタ基板の製造方法。
【００４７】
（付記７）前記第１の絶縁膜を、ＳｉＯ₂、ＳｉＮ、ＴａＮ及びＴｉＮからなる群から選択された少なくとも１種により形成することを特徴とする付記１に記載のコネクタ基板の製造方法。
【００４８】
（付記８）前記第１０の工程において、前記第２の絶縁膜を、樹脂により形成することを特徴とする付記１に記載のコネクタ基板の製造方法。
【００４９】
（付記９）前記第２の絶縁膜を、印刷により形成することを特徴とする付記８に記載のコネクタ基板の製造方法。
【００５０】
（付記１０）前記第２の絶縁膜を、シート状の樹脂を貼り付けて形成することを特徴とする付記８に記載のコネクタ基板の製造方法。
【００５１】
（付記１１）前記９の工程では、機械研磨により前記基板の前記第２の面を削り、その後エッチングにより前記基板の第２の面を削ることを特徴とする付記１に記載のコネクタ基板の製造方法。
【００５２】
【発明の効果】
以上説明したように、本発明のコネクタ基板の製造方法によれば、凹凸のない平坦な基板の上に高誘電体キャパシタ等の薄膜により構成される受動素子を形成するので、薄膜にクラックが発生することが回避される。また、本発明においては、基板に溝を形成し、溝壁面上に絶縁膜を形成した後、溝内に充填剤を充填し、この充填剤をレジスト膜で保護する。これにより、基板上に絶縁膜を除去する際に、溝壁面上に形成された絶縁膜を確実に保護することができる。更に、充填剤としてポリブタンのように熱により全成分がガス化する物質を使用するので、溝内から充填剤を完全に除去することができ、溝内の残留物に起因する接続不良の発生を回避することができる。
【００５３】
従って、本発明によれば、インタポーザ等のコネクタ基板の製造歩留まりが向上し、製品コストが低減されるという効果を奏する。
【図面の簡単な説明】
【図１】図１は本発明の実施の形態のコネクタ基板の製造方法を示す断面図（その１）である。
【図２】図２は本発明の実施の形態のコネクタ基板の製造方法を示す断面図（その２）である。
【図３】図３は本発明の実施の形態のコネクタ基板の製造方法を示す断面図（その３）である。
【図４】図４は本発明の実施の形態のコネクタ基板の製造方法を示す断面図（その４）である。
【符号の説明】
１０…シリコンウェハ、
１０ａ…溝、
１１…酸化膜、
１２…第１の導電膜、
１３…誘電体膜、
１４…第２の導電膜、
１５…キャパシタ、
１６…絶縁膜、
１７ａ，１７ｂ，１７ｃ…配線、
１８…ＳｉＯ₂膜、
１９…ポリブタン膜、
１９ａ…ポリブタン充填剤、
２０，２２…レジスト膜、
２１…シード膜、
２３…導電体部、
２４…ポリイミド膜。

Claims

平坦な基板の第１の面側に溝を形成する第１の工程と、
前記基板の前記第１の面上及び前記溝の壁面上に第１の絶縁膜を形成する第２の工程と、
前記溝内に、加熱により全成分がガス化する物質からなる充填剤を充填する第３の工程と、
前記溝内の充填剤を保護するレジスト膜を形成する第４の工程と、
前記レジスト膜をマスクとして前記第１の面上の前記第１の絶縁膜を除去する第５の工程と、
前記レジスト膜を除去する第６の工程と、
前記基板を加熱して前記溝内の充填剤を除去する第７の工程と、
前記溝内に導電体を埋める第８の工程と、
前記基板を前記第１の面と反対側の第２の面側から削り、前記溝内の前記導電体を露出させる第９の工程と、
前記基板の前記第２の面に、前記導電体部が露出する開口部を有する第２の絶縁膜を形成する第１０の工程と
を有することを特徴とするコネクタ基板の製造方法。
前記基板として、半導体基板を使用することを特徴とする請求項１に記載のコネクタ基板の製造方法。
前記第１の工程の前に、前記基板の上に薄膜により構成される受動素子を形成する工程を有することを特徴とする請求項１に記載のコネクタ基板の製造方法。
前記充填剤として、ポリブタン、ポリエチレン、ポリプロピレン、ポリノルボルネン、パラフィンワックス及び樟脳からなる群から選択されたいずれか１種の有機物を使用することを特徴とする請求項１に記載のコネクタ基板の製造方法。
前記第１０の工程において、前記第２の絶縁膜を、樹脂により形成することを特徴とする請求項１に記載のコネクタ基板の製造方法。