JP2017199854A - 貫通配線基板 - Google Patents

貫通配線基板 Download PDF

Info

Publication number
JP2017199854A
JP2017199854A JP2016090815A JP2016090815A JP2017199854A JP 2017199854 A JP2017199854 A JP 2017199854A JP 2016090815 A JP2016090815 A JP 2016090815A JP 2016090815 A JP2016090815 A JP 2016090815A JP 2017199854 A JP2017199854 A JP 2017199854A
Authority
JP
Japan
Prior art keywords
layer
wiring
base metal
metal layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016090815A
Other languages
English (en)
Inventor
吉田　健一
Kenichi Yoshida
健一 吉田
達也 原田
Tatsuya Harada
達也 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2016090815A priority Critical patent/JP2017199854A/ja
Priority to US15/581,606 priority patent/US9930779B2/en
Publication of JP2017199854A publication Critical patent/JP2017199854A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/021—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material including at least one metal alloy layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/023—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material only coatings of metal elements only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】配線構造の表面に無電解めっきをしても配線構造間のギャップに短絡が生じにくい、貫通配線基板を提供する。【解決手段】貫通配線基板１００は、一対の主面１０Ｓ１，１０Ｓ２、及び、一対の主面間を貫通する貫通孔１０ＴＨを有し、一対の主面１０Ｓ１，１０Ｓ２及び貫通孔１０ＴＨの内面が電気絶縁性である基板１０、貫通孔１０ＴＨの内面上に設けられた貫通電極５０、一方の主面１０Ｓ１上に設けられて貫通電極５０と接続された第１配線層５１、他方の主面１０Ｓ２上に設けられて貫通電極５０と接続された第２配線層５２、一方の主面１０Ｓ１と第１配線層５１との間に設けられた下地金属層２０、下地金属層２０と第１配線層５１との間、及び、貫通電極５０と貫通孔１０ＴＨの内面との間に存在する触媒金属粒子３０、を備える。【選択図】図１

Description

本発明は、貫通配線基板に関する。
従来より、表裏面に設けられた一対の配線構造と、当該配線構造間を接続する貫通電極を有する貫通配線基板が知られている。
特開２０１１−３９２５号公報
しかしながら、従来の貫通電極基板では、配線構造をパターニングした後、当該配線構造の表面にＮｉ／Ａｕ等の無電解メッキをする際に、配線構造間のギャップに短絡が生じる場合がある。
本発明は上記課題に鑑みてなされたものであり、配線構造の表面に無電解めっきをしても配線構造間のギャップに短絡が生じにくい、貫通配線基板を提供することを目的とする。
本発明に係る発明は、一対の主面、及び、前記一対の主面間を貫通する貫通孔を有して前記一対の主面及び前記貫通孔の内面が電気絶縁性である基板、
前記貫通孔の内面上に設けられた貫通電極、
一方の前記主面上に設けられて前記貫通電極と接続された第１配線層、
他方の前記主面上に設けられて前記貫通電極と接続された第２配線層、
前記一方の主面と前記第１配線層との間に設けられた下地金属層、
前記下地金属層と前記第１配線層との間、及び、前記貫通電極層と前記貫通孔の内面との間に存在する触媒金属粒子、を備える。
本発明によれば、触媒金属粒子の存在により貫通孔の内面に好適に貫通電極を設けることができる。さらに、基板の一方の主面上に設けられた第１配線層及び下地金属層を含む配線構造をパターニングして基板の一方の主面を露出させる際に、触媒金属粒子と基板の一方の主面との間に下地金属層が存在するので、パターニング時に下地金属層をウェットエッチングで除去する際に下地金属層と共に触媒金属粒子が十分に除去されて、基板の一方の主面上の露出部に触媒金属粒子が残りにくい。したがって、その後、配線構造の表面をＮｉ／Ａｕなどで無電解めっきする際に、配線構造間のギャップにおける基板の表面の露出部に無電解めっきが析出しにくい。
ここで、前記下地金属層は、Ｃｒ、Ｎｉ、Ｗ、Ｔａ、Ｔｉからなる群から選択される少なくとも１つを含む第１下地金属層を有することができる」。
第１下地金属層の存在により、基板の一方の主面と第１配線層との密着性が向上する。
また、前記下地金属層は、前記第１下地金属層の上に、さらに、Ｃｕ及びＡｌからなる群から選択される少なくとも１つを含む第２下地金属層を有することができる。
第２下地金属層の存在により、主面上において、触媒金属粒子をより十分に除去できるようになるという効果がある。
ここで、前記触媒金属粒子は、貴金属を含む粒子であることができる。
また、上記貫通配線基板は、前記第１配線層を覆う無電解めっき層をさらに備えることができる。
また、前記一方の主面上に、前記第１配線層、前記下地金属層、及び、前記触媒金属粒子を含む配線構造を複数有し、前記配線構造間にギャップが設けられることができる。
また、前記他方の主面と前記第２配線層との間に前記下地金属層をさらに備えることができ、前記触媒金属粒子は、前記下地金属層と前記第２配線層との間にもさらに存在することができる。
本発明によれば、配線構造の表面をＮｉ／Ａｕなどで無電解めっきする際に配線構造間のギャップに無電解めっきが析出しにくい貫通配線基板が実現される。
図１は、本発明の１実施形態に係る貫通配線基板１００の断面図である。 図２の（ａ）〜（ｃ）は、それぞれ本発明の１実施形態に係る貫通配線基板１００の製造プロセスを示す断面図である。 図３の（ａ）〜（ｂ）は、それぞれ本発明の１実施形態に係る貫通配線基板１００の製造プロセスを示す図２の（ｃ）に続く断面図である。 図４は、本発明の別の実施形態に係る貫通配線基板１００の断面図である。
図１を参照して、本発明の実施形態に係る貫通配線基板１００について説明する。
貫通配線基板１００は、基板１０、貫通電極５０、第１配線層５１、第２配線層５２、下地金属層２０、触媒金属粒子３０、を主として有する。
基板１０は、一対の対向する主面１０Ｓ１、１０Ｓ２を有し、さらに、主面１０Ｓ１、１０Ｓ２間を貫通する貫通孔１０ＴＨを有する。
基板１０は、芯材１０Ａ、及び、芯材１０Ａの表面を覆う絶縁層１０Ｂを有し、主面１０Ｓ１、１０Ｓ２、及び、貫通孔１０ＴＨの表面は、絶縁層１０Ｂにより形成される。
芯材１０Ａの例は、たとえば、シリコンウエハである。絶縁層１０Ｂの例は、酸化シリコン、樹脂、アルミナ等の絶縁材料である。
基板１０の厚みは、たとえば、５０〜５００μｍとすることができる。また、貫通孔１０ＴＨの径は、たとえば、５〜２００μｍとすることができる。また、絶縁層１０Ｂの厚みは、たとえば、０．１〜５０μｍとすることができる。
主面１０Ｓ１、１０Ｓ２、及び、貫通孔１０ＴＨの表面粗さ（算術平均粗さＲａ）は、０．１〜３μｍであることができる。
下地金属層２０は、第１の主面１０Ｓ１及び第２の主面１０Ｓ２上にそれぞれ設けられている。下地金属層２０は、基板１０側から順に、第１下地金属層２０Ａ、及び、第２下地金属層２０Ｂを備える。
第１下地金属層２０Ａは、Ｃｒ、Ｎｉ、Ｗ、Ｔａ、Ｔｉからなる群から選択される１以上の元素を含む金属又は合金層である。第１下地金属層２０Ａの厚みは、５〜１００ｎｍとすることができる。第１下地金属層２０Ａは、第１配線層５１及び第２配線層５２と基板１０との密着性を向上する機能を与えることができる。第１下地金属層２０Ａは、スパッタリング法により形成できる。
第２下地金属層２０Ｂは、Ｃｕ及びＡｌからなる群から選択される１以上の元素を含む金属又は合金層である。第２下地金属層２０Ｂの厚みは、第１下地金属層２０Ａよりも厚くすることができ、１００〜３０００ｎｍとすることができる。第２下地金属層２０Ｂは、スパッタリング法により形成できる。第２下地金属層２０Ｂは、主面上において、触媒金属粒子をより十分に除去できるようになるという機能を与えることができる。
触媒金属粒子３０は、下地金属層２０と第１配線層５１との間、下地金属層２０と第２配線層５２との間、及び、貫通電極５０と貫通孔１０ＴＨの内面との間に存在する。触媒金属粒子３０により形成される層の厚みは非常に薄く、層を形成している場合にはその厚みは１〜１０ｎｍ程度であり、層を形成せずに表面上に触媒金属粒子が分散配置されている状態であることもできる。触媒金属の例は、Ｐｄ、Ａｇ、Ｐｔ、Ａｕ、Ｔｈ、Ｉｒ、Ｒｕ，Ｏｓ等の貴金属である。
触媒粒子の粒径は、たとえば０．１〜５ｎｍであることができる。
第１の主面１０Ｓ１において、触媒金属粒子３０の上に第１配線層５１が設けられ、第２の主面１０Ｓ２において、触媒金属粒子３０の上に第２配線層５２が設けられ、貫通孔１０ＴＨの内面において、触媒金属粒子３０の上に貫通電極５０が設けられている。
第１配線層５１、第２配線層５２、及び、貫通電極５０は、それぞれ、下部配線層５０Ａ、及び、上部配線層５０Ｂを有している。
下部配線層５０Ａの厚みは、０．１〜３μｍとすることができる。下部配線層５０Ａは、Ｃｕ及びＮｉからなる群から選択される１以上の元素を含む金属又は合金層である。下部配線層５０Ａは、無電解めっきにより形成することができる。
上部配線層５０Ｂは、Ｃｕ及びＮｉからなる群から選択される１以上の元素を含む金属又は合金層であり、下部配線層５０Ａと同じ組成であることができる。下部配線層５０Ａをシード電極として、上部配線層５０Ｂを電気メッキにより形成することができる。上部配線層５０Ｂの厚みは、１〜２０μｍであることができる。
第１の主面１０Ｓ１上において、下地金属層２０、触媒金属粒子、及び、第１配線層５１が配線構造ＷＳ１を構成し、第２の主面１０Ｓ２上において、下地金属層２０、触媒金属粒子、及び、第２配線層５２が、配線構造ＷＳ２を構成している。そして、配線構造ＷＳ１、配線構造ＷＳ２、及び、貫通電極５０の組合せが、１つの回路を構成する。図示は省略するが、貫通配線基板１００は、配線構造ＷＳ１、配線構造ＷＳ２、及び、貫通電極５０の組合せを多数有する。
第１の主面１０Ｓ１上において、配線構造ＷＳ１間には、下地金属層２０、触媒金属粒子３０、及び、第１配線層５１が形成されていない、第１ギャップＧ１が設けられている。第２の主面１０Ｓ２上において、配線構造ＷＳ２間には、下地金属層２０、触媒金属粒子３０、及び、第２配線層５２が形成されていない、第２ギャップＧ２が設けられている。第１ギャップＧ１及び第２ギャップＧ２においては、それぞれ第１の主面１０Ｓ１及び第２の主面１０Ｓ２が露出している。
ギャップＧ１，Ｇ２の幅は、たとえば、５〜５００μｍとすることができる。
配線構造ＷＳ１、配線構造ＷＳ２、及び、貫通電極５０の表面、すなわち、上部配線層５０Ｂの表面及び端面と、下部配線層５０Ａ、触媒金属粒子３０、及び、下地金属層２０の端面（第１ギャップＧ１及び第２ギャップＧ２の内面）には、無電解めっき層６０を備える。
無電解めっき層６０は、たとえば、配線層側から順に、Ｎｉ／Ａｕ、及び、Ｎｉ／Ｐｄ／Ａｕである。Ｎｉ層の厚みは、５００〜５０００ｎｍ、Ａｕ層の厚みは、１０〜１０００ｎｍ、Ｐｄ層の厚みは、５０〜１０００ｎｍとすることができる。
続いて、図２及び図３を参照して、貫通配線基板１００の製造方法の１例を説明する。
まず、図２の（ａ）に示すように、貫通孔１０ＴＨを有する芯材１０Ａ、及び、心材０Ａの表面を覆う絶縁層１０Ｂを有する基板１０を用意する。このような基板１０は、公知の方法により得ることができる。たとえば、貫通孔を有するシリコン芯材の表面に、塗布、噴霧、ＣＶＤ等の方法により絶縁層を形成する方法や、貫通孔を有するシリコン芯材を樹脂内に埋設してから樹脂にレーザー等で貫通孔を開ける方法、等がある。
続いて、図２の（ｂ）に示すように、基板１０の第１の主面１０Ｓ１及び第２の主面１０Ｓ２上にそれぞれ、第１下地金属層２０Ａ、及び、第２下地金属層２０Ｂをスパッタリング法により形成する。スパッタリング法では、貫通孔１０ＴＨ内には原子が回り込みにくいので、貫通孔１０ＴＨ内には、第１下地金属層２０Ａ、及び、第２下地金属層２０Ｂは殆ど形成されない。
続いて、図２の（ｃ）に示すように、第２下地金属層２０Ｂ及び貫通孔１０ＴＨの表面に触媒金属粒子３０を形成する。たとえば、これらの表面に、触媒金属粒子の微粒子が分散したコロイドを接触させその後乾燥させること、触媒金属イオン溶液と接触させた後にイオンを還元させる方法、これらの表面にＰｄＳｎ化合物の粒子を固定した後、Ｓｎを溶解させる等の処理を行ってもよい。
続いて、触媒金属粒子３０の上に下部配線層５０Ａを形成する。下部配線層５０Ａは、触媒金属粒子３０を触媒とした無電解めっきにより形成することができる。
続いて、図３の（ａ）に示すように、下部配線層５０Ａ上における一部をレジストＲで被覆し、その後、下部配線層５０Ａをシードとして、下部配線層５０Ａ上における残りの部分に、電気メッキにより上部配線層５０Ｂを形成する。
続いて、レジストＲを下部配線層５０Ａから剥離して上部配線層５０Ｂの開口部を形成し、さらに、開口部の底面を構成する下部配線層５０Ａ、触媒金属粒子３０、及び、下地金属層２０を除去する。これらの層の除去には、ウエットエッチング法を適用する。これにより、第１の主面１０Ｓ１及び第２の主面１０Ｓ２が露出して、第１ギャップＧ１及びギャップＧ２を形成する。ウェットエッチング液としては、硫酸、硝酸、塩酸などの酸；過硫酸塩などの還元性塩；過酸化水素；３価鉄イオン、２価銅イオン、７価マンガンイオンなどの多価金属イオンなどを含む溶液（水溶液等）が挙げられる。
最後に、配線構造ＷＳ１、配線構造ＷＳ２、及び、貫通電極５０の表面露出部分に、無電解めっきにより、無電解めっき層６０を形成すれば、図１の貫通配線基板が得られる。無電解めっき層の形成方法は公知である。
本実施形態によれば、触媒金属粒子３０の存在により貫通孔１０ＴＨの内面に密着性の高い貫通電極５０を設けることができる。さらに、基板１０の主面１０Ｓ１、１０Ｓ２上に設けられた配線構造ＷＳ１，ＷＳ２をパターニングして第１ギャップＧ１、第２ギャップＧ２を形成し、かつ、基板１０の主面１０Ｓ１，１０Ｓ２を露出させる際に、触媒金属粒子３０と基板１０の主面１０Ｓ１，１０Ｓ２との間に下地金属層２０が存在する。したがって、下地金属層２０のウェットエッチングによるパターニング時に下地金属層２０と共に触媒金属粒子３０が除去されて、基板の主面１０Ｓ１，１０Ｓ２の露出部上に触媒金属粒子３０が残りにくい。したがって、その後、配線構造ＷＳ１，ＷＳ２の表面に無電解めっき層を形成する際に、基板の主面１０Ｓ１，１０Ｓ２の露出部上に無電解めっき層が析出しにくい。したがって、無電解めっき層６０による、第１ギャップＧ１間、第２ギャップＧ２間の短絡が抑制される。
そして、このような貫通配線基板１００では、ギャップＧ１，Ｇ２の幅を小さくすることができ、より高密度化、小型化が可能となる。
本発明は、上記実施形態に限られず様々な変形態様が可能である。
たとえば、基板１０は、貫通孔を有しつつ表面が電気絶縁性であればよく、上記実施形態のように芯材１０Ａ及び絶縁層１０Ｂを有する構造でなくてもよい。たとえば、ガラスクロスに樹脂を含浸させた基板、アルミナ等のセラミックス基板等でもよい。
また、上記実施形態では、下地金属層２０、及び、その上に形成された触媒金属粒子３０を、第１の主面１０Ｓ１及び第２の主面１０Ｓ２の両方に有しているが、いずれか一方に有すれば、少なくとも当該一方の面は上記の効果を有する。
また、上記実施形態では、下地金属層２０として、第１下地金属層２０Ａ及び第２下地金属層２０Ｂを両方有しているが、いずれか一方のみでもよく、また、下地金属層２０として、更に別の金属層を有していてもよい。
また、図４に示すように、無電解めっき層６０を形成せずに、第１配線層５１、第２配線層５２、及び、貫通電極５０の各上部配線層５０Ｂ上に樹脂等の電気絶縁性層７０を有していても良いし（この場合、貫通孔１０ＴＨは完全に埋められることができる）、無電解めっき層６０上に、ハンダボール８０が設けられていても良いし、無電解めっき層６０上にさらに、樹脂等の電気絶縁性層を有していてもよい。
また、配線の形状等は、目的等に応じて適宜選択できる。
（実施例１）
多数の貫通孔を有する厚み２００μｍのシリコン製芯材を用意し、表面に厚み２５μｍのエポキシ樹脂の絶縁層を形成して基板１０を得た。基板１０の貫通孔１０ＴＨの内径は８０μｍであった。基板１０の樹脂絶縁層の算術平均表面粗さＲａは、０．３μｍであった。
基板の両主面１０Ｓ１，１０Ｓ２に、下地金属層２０の第１下地金属層２０ＡとしてＣｒ層をスパッタリング法で１０ｎｍ形成し、その後、下地金属層２０の第２下地金属層２０ＢとしてＣｕ層をスパッタリング法で０．２μｍ形成した。
続いて、下地金属層付き基板をアルカリ性パラジウムイオン溶液にディップ後、還元処理を行って、下地金属層２０及び貫通孔１０ＴＨの内面に触媒金属粒子３０としてパラジウム粒子を表面に析出させた。
次に、無電解メッキ法によって、パラジウム粒子を触媒として、下地金属層２０及び貫通孔１０ＴＨの内面に、下部配線層５０Ａとして０．４μｍのＣｕ層を形成した。
続いて、下部配線層５０Ａ上に、１００μｍ配線幅のミアンダ型配線を形成するためのレジストパターンを形成した。配線間のギャップ幅として、幅１０μｍ、幅２０μｍ、幅４０μｍ、及び、幅８０μｍの部分をそれぞれ設けた。レジストで覆われていない部分に、下部配線層５０Ａをシード層として、上部配線層５０Ｂを電解めっきにより１０μｍ形成した。また、第１主面及び第２主面の両方にミアンダ型配線を形成し、これらが貫通電極で導通される構造とした。
その後、各レジストを剥離して、下部配線層５０Ａの露出部、及び、その下層にある、触媒金属粒子３０、及び、下地金属層２０をウェットエッチングにより除去し、ギャップを形成させた。エッチング液としては、３価鉄イオンを含む溶液を用いた。
続いて、図４に示すように、貫通電極５０の各上部配線層５０Ｂ上及び配線構造ＷＳ１、ＷＳ２の表面の一部に樹脂性の電気絶縁性層７０を形成した。電気絶縁性層７０は、ランド用の開口部（開口径５００μｍ）を設けた。
最後に、電気絶縁性層７０で覆われていない、貫通電極５０、配線構造ＷＳ１，ＷＳ２の表面に、無電解めっき層（Ｎｉ／Ａｕ）６０を形成した。Ｎｉ層の厚みは３０００ｎｍ、Ａｕ層の厚みは５０ｎｍとした。
（実施例２）
下地金属層２０の第１下地金属層２０Ａとして１０ｎｍのＴｉ膜を使用し、エッチング液として３価鉄イオンを含む溶液および過酸化水素を含む溶液を使用する以外は実施例１と同様とした。
（実施例３）
触媒金属粒子３０の形成時に、ディップ液として、銀コロイドを使用した以外は実施例１と同様とした。
（実施例４）
下地金属層２０の第１下地金属層２０Ａとして１０ｎｍのＴｉ膜を使用し、エッチング液として３価鉄イオンを含む溶液および過酸化水素を含む溶液を使用する以外は実施例３と同様とした。
（実施例５）
触媒金属粒子３０の形成時に、ディップ液として、Ｓｎ−Ｐｄコロイドを使用し、その後、Ｓｎを溶出させた点と、基板の絶縁層として厚み２μｍのＳｉＯ２層を使用した点以外は実施例１と同様とした。基板の算術平均表面粗さＲａを０．１μｍとした。
（実施例６）
下地金属層２０の第１下地金属層２０Ａとして１０ｎｍのＴｉ膜を使用し、エッチング液として３価鉄イオンを含む溶液および過酸化水素を含む溶液を使用する以外は実施例５と同様とした。
（実施例７）
基板の樹脂絶縁層の算術平均表面粗さＲａを１．０μｍとし、下地金属層２０の第１下地金属層２０Ａとして１０ｎｍのＴｉ膜を使用し、エッチング液として３価鉄イオンを含む溶液および過酸化水素を含む溶液を使用する以外は実施例１と同様とした。
（比較例１）
触媒金属粒子３０を付与せず、触媒金属粒子３０を利用した無電解めっきによる下部配線層５０Ａの形成をしなかった以外は、実施例１と同様とした。
（比較例２）
第１下地金属層（Ｃｒ層）２０Ａ及び第２下地金属層（Ｃｕ層）２０Ｂを含む下地金属層２０を形成しない以外は、実施例１と同様とした。
（比較例３）
触媒金属粒子３０を付与せず、触媒金属粒子３０を利用した無電解めっきによる下部配線層５０Ａの形成をしなかった以外は、実施例７と同様とした。
（比較例４）
第１下地金属層（Ｃｒ層）２０Ａ及び第２下地金属層（Ｃｕ層）２０Ｂを含む下地金属層２０を形成しない以外は、実施例７と同様とした。
（評価１：ギャップ）
無電解めっき層６０の形成後に、各ギャップに無電解めっき層６０による短絡が生じているか確認した。
（評価２：シェア試験）
電気絶縁性層７０の開口部内の配線構造ＷＳ１の無電解めっき層６０に、直径５００μｍのハンダボール８０を、２６０℃の０．５分間の熱処理により接合した。次に、ハイスピードボンドテスター（Ｄａｇｅ社製、製品名：ＤＡＧＥ−４０００ＨＳ）を用い、ハンダボール８０に対して基板の主面と平行な方向に力を与え、基板１０とハンダボール８０とに剪断力を与えて、シェア試験を行った。そして、シェア試験後の破断部のＳＥＭ観察を行い、シェア破壊モードを観察した。観察の結果はんだ内部で破壊が起こっていたものを「はんだ破壊」、配線と基板の絶縁層との間で破壊が起こっていたものを「基板/配線層間破壊」とした。
（評価３：貫通電極）
貫通電極が貫通孔の内面にそって形成されているか否かを断面ＳＥＭ観察により判断した。「ＯＫ」は貫通電極が貫通孔の内面にそって形成されていたことを、「ＮＧ」は貫通電極が貫通孔の内面にそって形成されていなかったことを示す。
（評価４：高周波伝送性能）
一方面のミアンダ配線と他方面のミアンダ配線との間の１ＧＨｚでの交流抵抗をＲａｃとし、これらの配線間の直流抵抗をＲｄｃとし、Ｒａｃ／Ｒｄｃを求めた。
条件と結果を表１〜表３に示す。
Figure 2017199854
Figure 2017199854
Figure 2017199854
下地金属層２０を設けていない比較例２、４では、短ギャップの場合において電解めっきによる短絡が発生した。また、下地金属層２０を設けていない比較例２では、配線層と基板との密着性も低下した。触媒金属粒子３０及び下部配線層５０Ａを有さない、比較例１、３では、貫通電極５０が貫通孔１０ＴＨの内面に沿って形成しなかった。基板の表面粗さの大きな実施例７、比較例３、４では、高周波伝送特性が低下した。
１０Ｓ１，１０Ｓ２…主面、１０ＴＨ…貫通孔、１０…基板、５０…貫通電極、５１…第１配線層、５２…第２配線層、２０…下地金属層、２０Ａ…第１下地金属層、２０Ｂ…第２下地金属層、３０…触媒金属粒子、ＷＳ１，ＷＳ２…配線構造、１００…貫通配線基板。

Claims (7)

  1. 一対の主面、及び、前記一対の主面間を貫通する貫通孔を有し、前記一対の主面及び前記貫通孔の内面が電気絶縁性である基板、
    前記貫通孔の内面上に設けられた貫通電極、
    一方の前記主面上に設けられて前記貫通電極と接続された第１配線層、
    他方の前記主面上に設けられて前記貫通電極と接続された第２配線層、
    前記一方の主面と前記第１配線層との間に設けられた下地金属層、
    前記下地金属層と前記第１配線層との間、及び、前記貫通電極と前記貫通孔の内面との間に存在する触媒金属粒子、
    を備える、貫通配線基板。
  2. 前記下地金属層は、Ｃｒ、Ｎｉ、Ｗ、Ｔａ、Ｔｉからなる群から選択される少なくとも１つを含む第１下地金属層を有する、請求項１記載の貫通配線基板。
  3. 前記下地金属層は、前記第１下地金属層の上に、さらに、Ｃｕ及びＡｌからなる群から選択される少なくとも１つを含む第２下地金属層を有する、請求項２記載の貫通配線基板。
  4. 前記触媒金属粒子は、貴金属を含む粒子である、請求項１〜３のいずれか１項記載の貫通配線基板。
  5. 前記第１配線層を覆う無電解めっき層をさらに備えた、請求項１〜４のいずれか１項に記載の貫通配線基板。
  6. 前記一方の主面上に、前記第１配線層、前記下地金属層、及び、前記触媒金属粒子を含む配線構造を複数有し、前記配線構造間にギャップが設けられた、請求項１〜５のいずれか１項に記載の貫通配線基板。
  7. 前記他方の主面と前記第２配線層との間に前記下地金属層をさらに備え、
    前記触媒金属粒子は、前記下地金属層と前記第２配線層との間にもさらに存在する、請求項１〜６のいずれか１項記載の貫通配線基板。
JP2016090815A 2016-04-28 2016-04-28 貫通配線基板 Pending JP2017199854A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016090815A JP2017199854A (ja) 2016-04-28 2016-04-28 貫通配線基板
US15/581,606 US9930779B2 (en) 2016-04-28 2017-04-28 Through wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016090815A JP2017199854A (ja) 2016-04-28 2016-04-28 貫通配線基板

Publications (1)

Publication Number Publication Date
JP2017199854A true JP2017199854A (ja) 2017-11-02

Family

ID=60157604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016090815A Pending JP2017199854A (ja) 2016-04-28 2016-04-28 貫通配線基板

Country Status (2)

Country Link
US (1) US9930779B2 (ja)
JP (1) JP2017199854A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110691497A (zh) * 2018-07-06 2020-01-14 广州方邦电子股份有限公司 电磁屏蔽膜、线路板及电磁屏蔽膜的制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020195716A1 (en) * 2001-02-27 2002-12-26 International Business Machines Corporation Copper plated PTH barrels and methods for fabricating
JP2004087548A (ja) * 2002-08-23 2004-03-18 Kanegafuchi Chem Ind Co Ltd プリント配線板の製造方法
JP2005167154A (ja) * 2003-12-05 2005-06-23 Mitsui Mining & Smelting Co Ltd 電子部品実装用プリント配線基板およびその製造方法ならびに半導体装置
JP2005322868A (ja) * 2004-05-03 2005-11-17 Samsung Electro Mech Co Ltd プリント回路基板の電解金メッキ方法
JP2009239295A (ja) * 2002-03-05 2009-10-15 Hitachi Chem Co Ltd プリント配線板およびその製造方法
JP2012069926A (ja) * 2010-08-21 2012-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2012169597A (ja) * 2011-01-26 2012-09-06 Sumitomo Bakelite Co Ltd プリント配線板およびプリント配線板の製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349198A (ja) 1999-04-02 2000-12-15 Nitto Denko Corp チップサイズパッケージ用インターポーザ及びその製造方法と中間部材
JP4000796B2 (ja) 2001-08-08 2007-10-31 株式会社豊田自動織機 ビアホールの銅メッキ方法
US20040011654A1 (en) 2001-10-16 2004-01-22 Kenji Nakamura Method of copper plating small diameter hole
JP4063619B2 (ja) 2002-03-13 2008-03-19 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
SG111972A1 (en) 2002-10-17 2005-06-29 Agency Science Tech & Res Wafer-level package for micro-electro-mechanical systems
JP2005019577A (ja) 2003-06-25 2005-01-20 Hitachi Cable Ltd 半導体装置用テープキャリアの製造方法
KR100826067B1 (ko) 2003-09-09 2008-04-29 호야 가부시키가이샤 양면 배선 글래스 기판의 제조 방법
JP4634735B2 (ja) 2004-04-20 2011-02-16 大日本印刷株式会社 多層配線基板の製造方法
KR100858075B1 (ko) 2004-07-06 2008-09-11 도쿄엘렉트론가부시키가이샤 인터포저
JP2006024653A (ja) 2004-07-06 2006-01-26 Tokyo Electron Ltd 貫通基板および貫通基板の製造方法
KR100594716B1 (ko) 2004-07-27 2006-06-30 삼성전자주식회사 공동부를 구비한 캡 웨이퍼, 이를 이용한 반도체 칩, 및그 제조방법
JP2006054307A (ja) 2004-08-11 2006-02-23 Shinko Electric Ind Co Ltd 基板の製造方法
JP3987521B2 (ja) 2004-11-08 2007-10-10 新光電気工業株式会社 基板の製造方法
JP4564343B2 (ja) 2004-11-24 2010-10-20 大日本印刷株式会社 導電材充填スルーホール基板の製造方法
JP4564342B2 (ja) 2004-11-24 2010-10-20 大日本印刷株式会社 多層配線基板およびその製造方法
JPWO2006070652A1 (ja) 2004-12-27 2008-06-12 日本電気株式会社 半導体装置およびその製造方法と、配線基板およびその製造方法と、半導体パッケージ並びに電子機器
JP4456027B2 (ja) 2005-03-25 2010-04-28 Ｏｋｉセミコンダクタ株式会社 貫通導電体の製造方法
JP2007095743A (ja) 2005-09-27 2007-04-12 Matsushita Electric Works Ltd 貫通孔配線及びその製造方法
JP4507012B2 (ja) 2006-01-23 2010-07-21 日立金属株式会社 多層セラミック基板
US7910837B2 (en) 2007-08-10 2011-03-22 Napra Co., Ltd. Circuit board, electronic device and method for manufacturing the same
JP5246103B2 (ja) 2008-10-16 2013-07-24 大日本印刷株式会社 貫通電極基板の製造方法
JP4735767B2 (ja) 2008-10-16 2011-07-27 大日本印刷株式会社 貫通電極基板及び半導体装置
JP5428280B2 (ja) 2008-10-16 2014-02-26 大日本印刷株式会社 貫通電極基板及び貫通電極基板を用いた半導体装置
KR20140011137A (ko) 2012-07-17 2014-01-28 삼성전자주식회사 Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020195716A1 (en) * 2001-02-27 2002-12-26 International Business Machines Corporation Copper plated PTH barrels and methods for fabricating
JP2009239295A (ja) * 2002-03-05 2009-10-15 Hitachi Chem Co Ltd プリント配線板およびその製造方法
JP2004087548A (ja) * 2002-08-23 2004-03-18 Kanegafuchi Chem Ind Co Ltd プリント配線板の製造方法
JP2005167154A (ja) * 2003-12-05 2005-06-23 Mitsui Mining & Smelting Co Ltd 電子部品実装用プリント配線基板およびその製造方法ならびに半導体装置
JP2005322868A (ja) * 2004-05-03 2005-11-17 Samsung Electro Mech Co Ltd プリント回路基板の電解金メッキ方法
JP2012069926A (ja) * 2010-08-21 2012-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2012169597A (ja) * 2011-01-26 2012-09-06 Sumitomo Bakelite Co Ltd プリント配線板およびプリント配線板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110691497A (zh) * 2018-07-06 2020-01-14 广州方邦电子股份有限公司 电磁屏蔽膜、线路板及电磁屏蔽膜的制备方法
CN110691497B (zh) * 2018-07-06 2024-04-23 广州方邦电子股份有限公司 电磁屏蔽膜、线路板及电磁屏蔽膜的制备方法

Also Published As

Publication number Publication date
US9930779B2 (en) 2018-03-27
US20170318675A1 (en) 2017-11-02

Similar Documents

Publication Publication Date Title
JP3154713B2 (ja) 異方性導電膜およびその製造方法
JP4564342B2 (ja) 多層配線基板およびその製造方法
CN104575937B (zh) 片式电子组件及其制造方法
TWI397963B (zh) 印刷配線基板、其製造方法及電路裝置
US8866027B2 (en) Printed wiring board and method for manufacturing the same
JP3724110B2 (ja) 半導体装置の製造方法
JP2002343900A (ja) チップキャリヤ基板
TW201121376A (en) Circuit wiring board incorporating heat resistant substrate
JP2012500487A5 (ja)
JP6009300B2 (ja) 配線基板及びその製造方法
JP6672859B2 (ja) 配線回路基板用のコア基板の製造方法、配線回路基板の製造方法、および半導体装置の製造方法
JP6282425B2 (ja) 配線基板の製造方法
JP2023016861A (ja) ガラス配線基板及びその製造方法
JP2017199854A (ja) 貫通配線基板
JP2008288607A (ja) 電子部品実装構造の製造方法
JP3152331B2 (ja) フレキシブル基板の製造方法
JP4345742B2 (ja) 配線基板及びその製造方法
JP5935186B2 (ja) 配線基板
JP5672106B2 (ja) 配線基板及び配線基板の製造方法
CN109788658B (zh) 电路板及其制作方法
JP5493020B2 (ja) 配線基板の製造方法及び半導体パッケージの製造方法
JP5169894B2 (ja) 半導体装置用テープキャリアおよびその製造方法
JP5222663B2 (ja) 配線基板及び半導体パッケージ
JP2002208779A (ja) 柱状金属体の形成方法及び導電構造体
JP3846708B2 (ja) 電子部品のめっき方法、及び電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191001

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200331