JP2017199854A - 貫通配線基板 - Google Patents
貫通配線基板 Download PDFInfo
- Publication number
- JP2017199854A JP2017199854A JP2016090815A JP2016090815A JP2017199854A JP 2017199854 A JP2017199854 A JP 2017199854A JP 2016090815 A JP2016090815 A JP 2016090815A JP 2016090815 A JP2016090815 A JP 2016090815A JP 2017199854 A JP2017199854 A JP 2017199854A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- base metal
- metal layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
- C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
- C23C28/021—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material including at least one metal alloy layer
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
- C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
- C23C28/023—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material only coatings of metal elements only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
- H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/147—Semiconductor insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0317—Thin film conductor layer; Thin film passive component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Other Surface Treatments For Metallic Materials (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【課題】配線構造の表面に無電解めっきをしても配線構造間のギャップに短絡が生じにくい、貫通配線基板を提供する。【解決手段】貫通配線基板100は、一対の主面10S1,10S2、及び、一対の主面間を貫通する貫通孔10THを有し、一対の主面10S1,10S2及び貫通孔10THの内面が電気絶縁性である基板10、貫通孔10THの内面上に設けられた貫通電極50、一方の主面10S1上に設けられて貫通電極50と接続された第1配線層51、他方の主面10S2上に設けられて貫通電極50と接続された第2配線層52、一方の主面10S1と第1配線層51との間に設けられた下地金属層20、下地金属層20と第1配線層51との間、及び、貫通電極50と貫通孔10THの内面との間に存在する触媒金属粒子30、を備える。【選択図】図1
Description
本発明は、貫通配線基板に関する。
従来より、表裏面に設けられた一対の配線構造と、当該配線構造間を接続する貫通電極を有する貫通配線基板が知られている。
しかしながら、従来の貫通電極基板では、配線構造をパターニングした後、当該配線構造の表面にNi/Au等の無電解メッキをする際に、配線構造間のギャップに短絡が生じる場合がある。
本発明は上記課題に鑑みてなされたものであり、配線構造の表面に無電解めっきをしても配線構造間のギャップに短絡が生じにくい、貫通配線基板を提供することを目的とする。
本発明に係る発明は、一対の主面、及び、前記一対の主面間を貫通する貫通孔を有して前記一対の主面及び前記貫通孔の内面が電気絶縁性である基板、
前記貫通孔の内面上に設けられた貫通電極、
一方の前記主面上に設けられて前記貫通電極と接続された第1配線層、
他方の前記主面上に設けられて前記貫通電極と接続された第2配線層、
前記一方の主面と前記第1配線層との間に設けられた下地金属層、
前記下地金属層と前記第1配線層との間、及び、前記貫通電極層と前記貫通孔の内面との間に存在する触媒金属粒子、を備える。
前記貫通孔の内面上に設けられた貫通電極、
一方の前記主面上に設けられて前記貫通電極と接続された第1配線層、
他方の前記主面上に設けられて前記貫通電極と接続された第2配線層、
前記一方の主面と前記第1配線層との間に設けられた下地金属層、
前記下地金属層と前記第1配線層との間、及び、前記貫通電極層と前記貫通孔の内面との間に存在する触媒金属粒子、を備える。
本発明によれば、触媒金属粒子の存在により貫通孔の内面に好適に貫通電極を設けることができる。さらに、基板の一方の主面上に設けられた第1配線層及び下地金属層を含む配線構造をパターニングして基板の一方の主面を露出させる際に、触媒金属粒子と基板の一方の主面との間に下地金属層が存在するので、パターニング時に下地金属層をウェットエッチングで除去する際に下地金属層と共に触媒金属粒子が十分に除去されて、基板の一方の主面上の露出部に触媒金属粒子が残りにくい。したがって、その後、配線構造の表面をNi/Auなどで無電解めっきする際に、配線構造間のギャップにおける基板の表面の露出部に無電解めっきが析出しにくい。
ここで、前記下地金属層は、Cr、Ni、W、Ta、Tiからなる群から選択される少なくとも1つを含む第1下地金属層を有することができる」。
第1下地金属層の存在により、基板の一方の主面と第1配線層との密着性が向上する。
また、前記下地金属層は、前記第1下地金属層の上に、さらに、Cu及びAlからなる群から選択される少なくとも1つを含む第2下地金属層を有することができる。
第2下地金属層の存在により、主面上において、触媒金属粒子をより十分に除去できるようになるという効果がある。
ここで、前記触媒金属粒子は、貴金属を含む粒子であることができる。
また、上記貫通配線基板は、前記第1配線層を覆う無電解めっき層をさらに備えることができる。
また、前記一方の主面上に、前記第1配線層、前記下地金属層、及び、前記触媒金属粒子を含む配線構造を複数有し、前記配線構造間にギャップが設けられることができる。
また、前記他方の主面と前記第2配線層との間に前記下地金属層をさらに備えることができ、前記触媒金属粒子は、前記下地金属層と前記第2配線層との間にもさらに存在することができる。
本発明によれば、配線構造の表面をNi/Auなどで無電解めっきする際に配線構造間のギャップに無電解めっきが析出しにくい貫通配線基板が実現される。
図1を参照して、本発明の実施形態に係る貫通配線基板100について説明する。
貫通配線基板100は、基板10、貫通電極50、第1配線層51、第2配線層52、下地金属層20、触媒金属粒子30、を主として有する。
基板10は、一対の対向する主面10S1、10S2を有し、さらに、主面10S1、10S2間を貫通する貫通孔10THを有する。
基板10は、芯材10A、及び、芯材10Aの表面を覆う絶縁層10Bを有し、主面10S1、10S2、及び、貫通孔10THの表面は、絶縁層10Bにより形成される。
芯材10Aの例は、たとえば、シリコンウエハである。絶縁層10Bの例は、酸化シリコン、樹脂、アルミナ等の絶縁材料である。
基板10の厚みは、たとえば、50〜500μmとすることができる。また、貫通孔10THの径は、たとえば、5〜200μmとすることができる。また、絶縁層10Bの厚みは、たとえば、0.1〜50μmとすることができる。
基板10の厚みは、たとえば、50〜500μmとすることができる。また、貫通孔10THの径は、たとえば、5〜200μmとすることができる。また、絶縁層10Bの厚みは、たとえば、0.1〜50μmとすることができる。
主面10S1、10S2、及び、貫通孔10THの表面粗さ(算術平均粗さRa)は、0.1〜3μmであることができる。
下地金属層20は、第1の主面10S1及び第2の主面10S2上にそれぞれ設けられている。下地金属層20は、基板10側から順に、第1下地金属層20A、及び、第2下地金属層20Bを備える。
第1下地金属層20Aは、Cr、Ni、W、Ta、Tiからなる群から選択される1以上の元素を含む金属又は合金層である。第1下地金属層20Aの厚みは、5〜100nmとすることができる。第1下地金属層20Aは、第1配線層51及び第2配線層52と基板10との密着性を向上する機能を与えることができる。第1下地金属層20Aは、スパッタリング法により形成できる。
第2下地金属層20Bは、Cu及びAlからなる群から選択される1以上の元素を含む金属又は合金層である。第2下地金属層20Bの厚みは、第1下地金属層20Aよりも厚くすることができ、100〜3000nmとすることができる。第2下地金属層20Bは、スパッタリング法により形成できる。第2下地金属層20Bは、主面上において、触媒金属粒子をより十分に除去できるようになるという機能を与えることができる。
触媒金属粒子30は、下地金属層20と第1配線層51との間、下地金属層20と第2配線層52との間、及び、貫通電極50と貫通孔10THの内面との間に存在する。触媒金属粒子30により形成される層の厚みは非常に薄く、層を形成している場合にはその厚みは1〜10nm程度であり、層を形成せずに表面上に触媒金属粒子が分散配置されている状態であることもできる。触媒金属の例は、Pd、Ag、Pt、Au、Th、Ir、Ru,Os等の貴金属である。
触媒粒子の粒径は、たとえば0.1〜5nmであることができる。
第1の主面10S1において、触媒金属粒子30の上に第1配線層51が設けられ、第2の主面10S2において、触媒金属粒子30の上に第2配線層52が設けられ、貫通孔10THの内面において、触媒金属粒子30の上に貫通電極50が設けられている。
第1配線層51、第2配線層52、及び、貫通電極50は、それぞれ、下部配線層50A、及び、上部配線層50Bを有している。
下部配線層50Aの厚みは、0.1〜3μmとすることができる。下部配線層50Aは、Cu及びNiからなる群から選択される1以上の元素を含む金属又は合金層である。下部配線層50Aは、無電解めっきにより形成することができる。
上部配線層50Bは、Cu及びNiからなる群から選択される1以上の元素を含む金属又は合金層であり、下部配線層50Aと同じ組成であることができる。下部配線層50Aをシード電極として、上部配線層50Bを電気メッキにより形成することができる。上部配線層50Bの厚みは、1〜20μmであることができる。
第1の主面10S1上において、下地金属層20、触媒金属粒子、及び、第1配線層51が配線構造WS1を構成し、第2の主面10S2上において、下地金属層20、触媒金属粒子、及び、第2配線層52が、配線構造WS2を構成している。そして、配線構造WS1、配線構造WS2、及び、貫通電極50の組合せが、1つの回路を構成する。図示は省略するが、貫通配線基板100は、配線構造WS1、配線構造WS2、及び、貫通電極50の組合せを多数有する。
第1の主面10S1上において、配線構造WS1間には、下地金属層20、触媒金属粒子30、及び、第1配線層51が形成されていない、第1ギャップG1が設けられている。第2の主面10S2上において、配線構造WS2間には、下地金属層20、触媒金属粒子30、及び、第2配線層52が形成されていない、第2ギャップG2が設けられている。第1ギャップG1及び第2ギャップG2においては、それぞれ第1の主面10S1及び第2の主面10S2が露出している。
ギャップG1,G2の幅は、たとえば、5〜500μmとすることができる。
配線構造WS1、配線構造WS2、及び、貫通電極50の表面、すなわち、上部配線層50Bの表面及び端面と、下部配線層50A、触媒金属粒子30、及び、下地金属層20の端面(第1ギャップG1及び第2ギャップG2の内面)には、無電解めっき層60を備える。
無電解めっき層60は、たとえば、配線層側から順に、Ni/Au、及び、Ni/Pd/Auである。Ni層の厚みは、500〜5000nm、Au層の厚みは、10〜1000nm、Pd層の厚みは、50〜1000nmとすることができる。
続いて、図2及び図3を参照して、貫通配線基板100の製造方法の1例を説明する。
まず、図2の(a)に示すように、貫通孔10THを有する芯材10A、及び、心材0Aの表面を覆う絶縁層10Bを有する基板10を用意する。このような基板10は、公知の方法により得ることができる。たとえば、貫通孔を有するシリコン芯材の表面に、塗布、噴霧、CVD等の方法により絶縁層を形成する方法や、貫通孔を有するシリコン芯材を樹脂内に埋設してから樹脂にレーザー等で貫通孔を開ける方法、等がある。
続いて、図2の(b)に示すように、基板10の第1の主面10S1及び第2の主面10S2上にそれぞれ、第1下地金属層20A、及び、第2下地金属層20Bをスパッタリング法により形成する。スパッタリング法では、貫通孔10TH内には原子が回り込みにくいので、貫通孔10TH内には、第1下地金属層20A、及び、第2下地金属層20Bは殆ど形成されない。
続いて、図2の(c)に示すように、第2下地金属層20B及び貫通孔10THの表面に触媒金属粒子30を形成する。たとえば、これらの表面に、触媒金属粒子の微粒子が分散したコロイドを接触させその後乾燥させること、触媒金属イオン溶液と接触させた後にイオンを還元させる方法、これらの表面にPdSn化合物の粒子を固定した後、Snを溶解させる等の処理を行ってもよい。
続いて、触媒金属粒子30の上に下部配線層50Aを形成する。下部配線層50Aは、触媒金属粒子30を触媒とした無電解めっきにより形成することができる。
続いて、図3の(a)に示すように、下部配線層50A上における一部をレジストRで被覆し、その後、下部配線層50Aをシードとして、下部配線層50A上における残りの部分に、電気メッキにより上部配線層50Bを形成する。
続いて、レジストRを下部配線層50Aから剥離して上部配線層50Bの開口部を形成し、さらに、開口部の底面を構成する下部配線層50A、触媒金属粒子30、及び、下地金属層20を除去する。これらの層の除去には、ウエットエッチング法を適用する。これにより、第1の主面10S1及び第2の主面10S2が露出して、第1ギャップG1及びギャップG2を形成する。ウェットエッチング液としては、硫酸、硝酸、塩酸などの酸;過硫酸塩などの還元性塩;過酸化水素;3価鉄イオン、2価銅イオン、7価マンガンイオンなどの多価金属イオンなどを含む溶液(水溶液等)が挙げられる。
最後に、配線構造WS1、配線構造WS2、及び、貫通電極50の表面露出部分に、無電解めっきにより、無電解めっき層60を形成すれば、図1の貫通配線基板が得られる。無電解めっき層の形成方法は公知である。
本実施形態によれば、触媒金属粒子30の存在により貫通孔10THの内面に密着性の高い貫通電極50を設けることができる。さらに、基板10の主面10S1、10S2上に設けられた配線構造WS1,WS2をパターニングして第1ギャップG1、第2ギャップG2を形成し、かつ、基板10の主面10S1,10S2を露出させる際に、触媒金属粒子30と基板10の主面10S1,10S2との間に下地金属層20が存在する。したがって、下地金属層20のウェットエッチングによるパターニング時に下地金属層20と共に触媒金属粒子30が除去されて、基板の主面10S1,10S2の露出部上に触媒金属粒子30が残りにくい。したがって、その後、配線構造WS1,WS2の表面に無電解めっき層を形成する際に、基板の主面10S1,10S2の露出部上に無電解めっき層が析出しにくい。したがって、無電解めっき層60による、第1ギャップG1間、第2ギャップG2間の短絡が抑制される。
そして、このような貫通配線基板100では、ギャップG1,G2の幅を小さくすることができ、より高密度化、小型化が可能となる。
本発明は、上記実施形態に限られず様々な変形態様が可能である。
たとえば、基板10は、貫通孔を有しつつ表面が電気絶縁性であればよく、上記実施形態のように芯材10A及び絶縁層10Bを有する構造でなくてもよい。たとえば、ガラスクロスに樹脂を含浸させた基板、アルミナ等のセラミックス基板等でもよい。
また、上記実施形態では、下地金属層20、及び、その上に形成された触媒金属粒子30を、第1の主面10S1及び第2の主面10S2の両方に有しているが、いずれか一方に有すれば、少なくとも当該一方の面は上記の効果を有する。
また、上記実施形態では、下地金属層20として、第1下地金属層20A及び第2下地金属層20Bを両方有しているが、いずれか一方のみでもよく、また、下地金属層20として、更に別の金属層を有していてもよい。
また、図4に示すように、無電解めっき層60を形成せずに、第1配線層51、第2配線層52、及び、貫通電極50の各上部配線層50B上に樹脂等の電気絶縁性層70を有していても良いし(この場合、貫通孔10THは完全に埋められることができる)、無電解めっき層60上に、ハンダボール80が設けられていても良いし、無電解めっき層60上にさらに、樹脂等の電気絶縁性層を有していてもよい。
また、配線の形状等は、目的等に応じて適宜選択できる。
(実施例1)
多数の貫通孔を有する厚み200μmのシリコン製芯材を用意し、表面に厚み25μmのエポキシ樹脂の絶縁層を形成して基板10を得た。基板10の貫通孔10THの内径は80μmであった。基板10の樹脂絶縁層の算術平均表面粗さRaは、0.3μmであった。
多数の貫通孔を有する厚み200μmのシリコン製芯材を用意し、表面に厚み25μmのエポキシ樹脂の絶縁層を形成して基板10を得た。基板10の貫通孔10THの内径は80μmであった。基板10の樹脂絶縁層の算術平均表面粗さRaは、0.3μmであった。
基板の両主面10S1,10S2に、下地金属層20の第1下地金属層20AとしてCr層をスパッタリング法で10nm形成し、その後、下地金属層20の第2下地金属層20BとしてCu層をスパッタリング法で0.2μm形成した。
続いて、下地金属層付き基板をアルカリ性パラジウムイオン溶液にディップ後、還元処理を行って、下地金属層20及び貫通孔10THの内面に触媒金属粒子30としてパラジウム粒子を表面に析出させた。
次に、無電解メッキ法によって、パラジウム粒子を触媒として、下地金属層20及び貫通孔10THの内面に、下部配線層50Aとして0.4μmのCu層を形成した。
続いて、下部配線層50A上に、100μm配線幅のミアンダ型配線を形成するためのレジストパターンを形成した。配線間のギャップ幅として、幅10μm、幅20μm、幅40μm、及び、幅80μmの部分をそれぞれ設けた。レジストで覆われていない部分に、下部配線層50Aをシード層として、上部配線層50Bを電解めっきにより10μm形成した。また、第1主面及び第2主面の両方にミアンダ型配線を形成し、これらが貫通電極で導通される構造とした。
その後、各レジストを剥離して、下部配線層50Aの露出部、及び、その下層にある、触媒金属粒子30、及び、下地金属層20をウェットエッチングにより除去し、ギャップを形成させた。エッチング液としては、3価鉄イオンを含む溶液を用いた。
続いて、図4に示すように、貫通電極50の各上部配線層50B上及び配線構造WS1、WS2の表面の一部に樹脂性の電気絶縁性層70を形成した。電気絶縁性層70は、ランド用の開口部(開口径500μm)を設けた。
最後に、電気絶縁性層70で覆われていない、貫通電極50、配線構造WS1,WS2の表面に、無電解めっき層(Ni/Au)60を形成した。Ni層の厚みは3000nm、Au層の厚みは50nmとした。
最後に、電気絶縁性層70で覆われていない、貫通電極50、配線構造WS1,WS2の表面に、無電解めっき層(Ni/Au)60を形成した。Ni層の厚みは3000nm、Au層の厚みは50nmとした。
(実施例2)
下地金属層20の第1下地金属層20Aとして10nmのTi膜を使用し、エッチング液として3価鉄イオンを含む溶液および過酸化水素を含む溶液を使用する以外は実施例1と同様とした。
下地金属層20の第1下地金属層20Aとして10nmのTi膜を使用し、エッチング液として3価鉄イオンを含む溶液および過酸化水素を含む溶液を使用する以外は実施例1と同様とした。
(実施例3)
触媒金属粒子30の形成時に、ディップ液として、銀コロイドを使用した以外は実施例1と同様とした。
触媒金属粒子30の形成時に、ディップ液として、銀コロイドを使用した以外は実施例1と同様とした。
(実施例4)
下地金属層20の第1下地金属層20Aとして10nmのTi膜を使用し、エッチング液として3価鉄イオンを含む溶液および過酸化水素を含む溶液を使用する以外は実施例3と同様とした。
下地金属層20の第1下地金属層20Aとして10nmのTi膜を使用し、エッチング液として3価鉄イオンを含む溶液および過酸化水素を含む溶液を使用する以外は実施例3と同様とした。
(実施例5)
触媒金属粒子30の形成時に、ディップ液として、Sn−Pdコロイドを使用し、その後、Snを溶出させた点と、基板の絶縁層として厚み2μmのSiO2層を使用した点以外は実施例1と同様とした。基板の算術平均表面粗さRaを0.1μmとした。
触媒金属粒子30の形成時に、ディップ液として、Sn−Pdコロイドを使用し、その後、Snを溶出させた点と、基板の絶縁層として厚み2μmのSiO2層を使用した点以外は実施例1と同様とした。基板の算術平均表面粗さRaを0.1μmとした。
(実施例6)
下地金属層20の第1下地金属層20Aとして10nmのTi膜を使用し、エッチング液として3価鉄イオンを含む溶液および過酸化水素を含む溶液を使用する以外は実施例5と同様とした。
下地金属層20の第1下地金属層20Aとして10nmのTi膜を使用し、エッチング液として3価鉄イオンを含む溶液および過酸化水素を含む溶液を使用する以外は実施例5と同様とした。
(実施例7)
基板の樹脂絶縁層の算術平均表面粗さRaを1.0μmとし、下地金属層20の第1下地金属層20Aとして10nmのTi膜を使用し、エッチング液として3価鉄イオンを含む溶液および過酸化水素を含む溶液を使用する以外は実施例1と同様とした。
基板の樹脂絶縁層の算術平均表面粗さRaを1.0μmとし、下地金属層20の第1下地金属層20Aとして10nmのTi膜を使用し、エッチング液として3価鉄イオンを含む溶液および過酸化水素を含む溶液を使用する以外は実施例1と同様とした。
(比較例1)
触媒金属粒子30を付与せず、触媒金属粒子30を利用した無電解めっきによる下部配線層50Aの形成をしなかった以外は、実施例1と同様とした。
触媒金属粒子30を付与せず、触媒金属粒子30を利用した無電解めっきによる下部配線層50Aの形成をしなかった以外は、実施例1と同様とした。
(比較例2)
第1下地金属層(Cr層)20A及び第2下地金属層(Cu層)20Bを含む下地金属層20を形成しない以外は、実施例1と同様とした。
第1下地金属層(Cr層)20A及び第2下地金属層(Cu層)20Bを含む下地金属層20を形成しない以外は、実施例1と同様とした。
(比較例3)
触媒金属粒子30を付与せず、触媒金属粒子30を利用した無電解めっきによる下部配線層50Aの形成をしなかった以外は、実施例7と同様とした。
触媒金属粒子30を付与せず、触媒金属粒子30を利用した無電解めっきによる下部配線層50Aの形成をしなかった以外は、実施例7と同様とした。
(比較例4)
第1下地金属層(Cr層)20A及び第2下地金属層(Cu層)20Bを含む下地金属層20を形成しない以外は、実施例7と同様とした。
第1下地金属層(Cr層)20A及び第2下地金属層(Cu層)20Bを含む下地金属層20を形成しない以外は、実施例7と同様とした。
(評価1:ギャップ)
無電解めっき層60の形成後に、各ギャップに無電解めっき層60による短絡が生じているか確認した。
無電解めっき層60の形成後に、各ギャップに無電解めっき層60による短絡が生じているか確認した。
(評価2:シェア試験)
電気絶縁性層70の開口部内の配線構造WS1の無電解めっき層60に、直径500μmのハンダボール80を、260℃の0.5分間の熱処理により接合した。次に、ハイスピードボンドテスター(Dage社製、製品名:DAGE−4000HS)を用い、ハンダボール80に対して基板の主面と平行な方向に力を与え、基板10とハンダボール80とに剪断力を与えて、シェア試験を行った。そして、シェア試験後の破断部のSEM観察を行い、シェア破壊モードを観察した。観察の結果はんだ内部で破壊が起こっていたものを「はんだ破壊」、配線と基板の絶縁層との間で破壊が起こっていたものを「基板/配線層間破壊」とした。
電気絶縁性層70の開口部内の配線構造WS1の無電解めっき層60に、直径500μmのハンダボール80を、260℃の0.5分間の熱処理により接合した。次に、ハイスピードボンドテスター(Dage社製、製品名:DAGE−4000HS)を用い、ハンダボール80に対して基板の主面と平行な方向に力を与え、基板10とハンダボール80とに剪断力を与えて、シェア試験を行った。そして、シェア試験後の破断部のSEM観察を行い、シェア破壊モードを観察した。観察の結果はんだ内部で破壊が起こっていたものを「はんだ破壊」、配線と基板の絶縁層との間で破壊が起こっていたものを「基板/配線層間破壊」とした。
(評価3:貫通電極)
貫通電極が貫通孔の内面にそって形成されているか否かを断面SEM観察により判断した。「OK」は貫通電極が貫通孔の内面にそって形成されていたことを、「NG」は貫通電極が貫通孔の内面にそって形成されていなかったことを示す。
貫通電極が貫通孔の内面にそって形成されているか否かを断面SEM観察により判断した。「OK」は貫通電極が貫通孔の内面にそって形成されていたことを、「NG」は貫通電極が貫通孔の内面にそって形成されていなかったことを示す。
(評価4:高周波伝送性能)
一方面のミアンダ配線と他方面のミアンダ配線との間の1GHzでの交流抵抗をRacとし、これらの配線間の直流抵抗をRdcとし、Rac/Rdcを求めた。
条件と結果を表1〜表3に示す。
一方面のミアンダ配線と他方面のミアンダ配線との間の1GHzでの交流抵抗をRacとし、これらの配線間の直流抵抗をRdcとし、Rac/Rdcを求めた。
条件と結果を表1〜表3に示す。
下地金属層20を設けていない比較例2、4では、短ギャップの場合において電解めっきによる短絡が発生した。また、下地金属層20を設けていない比較例2では、配線層と基板との密着性も低下した。触媒金属粒子30及び下部配線層50Aを有さない、比較例1、3では、貫通電極50が貫通孔10THの内面に沿って形成しなかった。基板の表面粗さの大きな実施例7、比較例3、4では、高周波伝送特性が低下した。
10S1,10S2…主面、10TH…貫通孔、10…基板、50…貫通電極、51…第1配線層、52…第2配線層、20…下地金属層、20A…第1下地金属層、20B…第2下地金属層、30…触媒金属粒子、WS1,WS2…配線構造、100…貫通配線基板。
Claims (7)
- 一対の主面、及び、前記一対の主面間を貫通する貫通孔を有し、前記一対の主面及び前記貫通孔の内面が電気絶縁性である基板、
前記貫通孔の内面上に設けられた貫通電極、
一方の前記主面上に設けられて前記貫通電極と接続された第1配線層、
他方の前記主面上に設けられて前記貫通電極と接続された第2配線層、
前記一方の主面と前記第1配線層との間に設けられた下地金属層、
前記下地金属層と前記第1配線層との間、及び、前記貫通電極と前記貫通孔の内面との間に存在する触媒金属粒子、
を備える、貫通配線基板。 - 前記下地金属層は、Cr、Ni、W、Ta、Tiからなる群から選択される少なくとも1つを含む第1下地金属層を有する、請求項1記載の貫通配線基板。
- 前記下地金属層は、前記第1下地金属層の上に、さらに、Cu及びAlからなる群から選択される少なくとも1つを含む第2下地金属層を有する、請求項2記載の貫通配線基板。
- 前記触媒金属粒子は、貴金属を含む粒子である、請求項1〜3のいずれか1項記載の貫通配線基板。
- 前記第1配線層を覆う無電解めっき層をさらに備えた、請求項1〜4のいずれか1項に記載の貫通配線基板。
- 前記一方の主面上に、前記第1配線層、前記下地金属層、及び、前記触媒金属粒子を含む配線構造を複数有し、前記配線構造間にギャップが設けられた、請求項1〜5のいずれか1項に記載の貫通配線基板。
- 前記他方の主面と前記第2配線層との間に前記下地金属層をさらに備え、
前記触媒金属粒子は、前記下地金属層と前記第2配線層との間にもさらに存在する、請求項1〜6のいずれか1項記載の貫通配線基板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016090815A JP2017199854A (ja) | 2016-04-28 | 2016-04-28 | 貫通配線基板 |
US15/581,606 US9930779B2 (en) | 2016-04-28 | 2017-04-28 | Through wiring substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016090815A JP2017199854A (ja) | 2016-04-28 | 2016-04-28 | 貫通配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017199854A true JP2017199854A (ja) | 2017-11-02 |
Family
ID=60157604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016090815A Pending JP2017199854A (ja) | 2016-04-28 | 2016-04-28 | 貫通配線基板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9930779B2 (ja) |
JP (1) | JP2017199854A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110691497A (zh) * | 2018-07-06 | 2020-01-14 | 广州方邦电子股份有限公司 | 电磁屏蔽膜、线路板及电磁屏蔽膜的制备方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020195716A1 (en) * | 2001-02-27 | 2002-12-26 | International Business Machines Corporation | Copper plated PTH barrels and methods for fabricating |
JP2004087548A (ja) * | 2002-08-23 | 2004-03-18 | Kanegafuchi Chem Ind Co Ltd | プリント配線板の製造方法 |
JP2005167154A (ja) * | 2003-12-05 | 2005-06-23 | Mitsui Mining & Smelting Co Ltd | 電子部品実装用プリント配線基板およびその製造方法ならびに半導体装置 |
JP2005322868A (ja) * | 2004-05-03 | 2005-11-17 | Samsung Electro Mech Co Ltd | プリント回路基板の電解金メッキ方法 |
JP2009239295A (ja) * | 2002-03-05 | 2009-10-15 | Hitachi Chem Co Ltd | プリント配線板およびその製造方法 |
JP2012069926A (ja) * | 2010-08-21 | 2012-04-05 | Ibiden Co Ltd | プリント配線板及びプリント配線板の製造方法 |
JP2012169597A (ja) * | 2011-01-26 | 2012-09-06 | Sumitomo Bakelite Co Ltd | プリント配線板およびプリント配線板の製造方法 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000349198A (ja) | 1999-04-02 | 2000-12-15 | Nitto Denko Corp | チップサイズパッケージ用インターポーザ及びその製造方法と中間部材 |
JP4000796B2 (ja) | 2001-08-08 | 2007-10-31 | 株式会社豊田自動織機 | ビアホールの銅メッキ方法 |
US20040011654A1 (en) | 2001-10-16 | 2004-01-22 | Kenji Nakamura | Method of copper plating small diameter hole |
JP4063619B2 (ja) | 2002-03-13 | 2008-03-19 | Necエレクトロニクス株式会社 | 半導体装置の製造方法 |
SG111972A1 (en) | 2002-10-17 | 2005-06-29 | Agency Science Tech & Res | Wafer-level package for micro-electro-mechanical systems |
JP2005019577A (ja) | 2003-06-25 | 2005-01-20 | Hitachi Cable Ltd | 半導体装置用テープキャリアの製造方法 |
KR100826067B1 (ko) | 2003-09-09 | 2008-04-29 | 호야 가부시키가이샤 | 양면 배선 글래스 기판의 제조 방법 |
JP4634735B2 (ja) | 2004-04-20 | 2011-02-16 | 大日本印刷株式会社 | 多層配線基板の製造方法 |
KR100858075B1 (ko) | 2004-07-06 | 2008-09-11 | 도쿄엘렉트론가부시키가이샤 | 인터포저 |
JP2006024653A (ja) | 2004-07-06 | 2006-01-26 | Tokyo Electron Ltd | 貫通基板および貫通基板の製造方法 |
KR100594716B1 (ko) | 2004-07-27 | 2006-06-30 | 삼성전자주식회사 | 공동부를 구비한 캡 웨이퍼, 이를 이용한 반도체 칩, 및그 제조방법 |
JP2006054307A (ja) | 2004-08-11 | 2006-02-23 | Shinko Electric Ind Co Ltd | 基板の製造方法 |
JP3987521B2 (ja) | 2004-11-08 | 2007-10-10 | 新光電気工業株式会社 | 基板の製造方法 |
JP4564343B2 (ja) | 2004-11-24 | 2010-10-20 | 大日本印刷株式会社 | 導電材充填スルーホール基板の製造方法 |
JP4564342B2 (ja) | 2004-11-24 | 2010-10-20 | 大日本印刷株式会社 | 多層配線基板およびその製造方法 |
JPWO2006070652A1 (ja) | 2004-12-27 | 2008-06-12 | 日本電気株式会社 | 半導体装置およびその製造方法と、配線基板およびその製造方法と、半導体パッケージ並びに電子機器 |
JP4456027B2 (ja) | 2005-03-25 | 2010-04-28 | Okiセミコンダクタ株式会社 | 貫通導電体の製造方法 |
JP2007095743A (ja) | 2005-09-27 | 2007-04-12 | Matsushita Electric Works Ltd | 貫通孔配線及びその製造方法 |
JP4507012B2 (ja) | 2006-01-23 | 2010-07-21 | 日立金属株式会社 | 多層セラミック基板 |
US7910837B2 (en) | 2007-08-10 | 2011-03-22 | Napra Co., Ltd. | Circuit board, electronic device and method for manufacturing the same |
JP5246103B2 (ja) | 2008-10-16 | 2013-07-24 | 大日本印刷株式会社 | 貫通電極基板の製造方法 |
JP4735767B2 (ja) | 2008-10-16 | 2011-07-27 | 大日本印刷株式会社 | 貫通電極基板及び半導体装置 |
JP5428280B2 (ja) | 2008-10-16 | 2014-02-26 | 大日本印刷株式会社 | 貫通電極基板及び貫通電極基板を用いた半導体装置 |
KR20140011137A (ko) | 2012-07-17 | 2014-01-28 | 삼성전자주식회사 | Tsv 구조를 구비한 집적회로 소자 및 그 제조 방법 |
-
2016
- 2016-04-28 JP JP2016090815A patent/JP2017199854A/ja active Pending
-
2017
- 2017-04-28 US US15/581,606 patent/US9930779B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020195716A1 (en) * | 2001-02-27 | 2002-12-26 | International Business Machines Corporation | Copper plated PTH barrels and methods for fabricating |
JP2009239295A (ja) * | 2002-03-05 | 2009-10-15 | Hitachi Chem Co Ltd | プリント配線板およびその製造方法 |
JP2004087548A (ja) * | 2002-08-23 | 2004-03-18 | Kanegafuchi Chem Ind Co Ltd | プリント配線板の製造方法 |
JP2005167154A (ja) * | 2003-12-05 | 2005-06-23 | Mitsui Mining & Smelting Co Ltd | 電子部品実装用プリント配線基板およびその製造方法ならびに半導体装置 |
JP2005322868A (ja) * | 2004-05-03 | 2005-11-17 | Samsung Electro Mech Co Ltd | プリント回路基板の電解金メッキ方法 |
JP2012069926A (ja) * | 2010-08-21 | 2012-04-05 | Ibiden Co Ltd | プリント配線板及びプリント配線板の製造方法 |
JP2012169597A (ja) * | 2011-01-26 | 2012-09-06 | Sumitomo Bakelite Co Ltd | プリント配線板およびプリント配線板の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110691497A (zh) * | 2018-07-06 | 2020-01-14 | 广州方邦电子股份有限公司 | 电磁屏蔽膜、线路板及电磁屏蔽膜的制备方法 |
CN110691497B (zh) * | 2018-07-06 | 2024-04-23 | 广州方邦电子股份有限公司 | 电磁屏蔽膜、线路板及电磁屏蔽膜的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
US9930779B2 (en) | 2018-03-27 |
US20170318675A1 (en) | 2017-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3154713B2 (ja) | 異方性導電膜およびその製造方法 | |
JP4564342B2 (ja) | 多層配線基板およびその製造方法 | |
CN104575937B (zh) | 片式电子组件及其制造方法 | |
TWI397963B (zh) | 印刷配線基板、其製造方法及電路裝置 | |
US8866027B2 (en) | Printed wiring board and method for manufacturing the same | |
JP3724110B2 (ja) | 半導体装置の製造方法 | |
JP2002343900A (ja) | チップキャリヤ基板 | |
TW201121376A (en) | Circuit wiring board incorporating heat resistant substrate | |
JP2012500487A5 (ja) | ||
JP6009300B2 (ja) | 配線基板及びその製造方法 | |
JP6672859B2 (ja) | 配線回路基板用のコア基板の製造方法、配線回路基板の製造方法、および半導体装置の製造方法 | |
JP6282425B2 (ja) | 配線基板の製造方法 | |
JP2023016861A (ja) | ガラス配線基板及びその製造方法 | |
JP2017199854A (ja) | 貫通配線基板 | |
JP2008288607A (ja) | 電子部品実装構造の製造方法 | |
JP3152331B2 (ja) | フレキシブル基板の製造方法 | |
JP4345742B2 (ja) | 配線基板及びその製造方法 | |
JP5935186B2 (ja) | 配線基板 | |
JP5672106B2 (ja) | 配線基板及び配線基板の製造方法 | |
CN109788658B (zh) | 电路板及其制作方法 | |
JP5493020B2 (ja) | 配線基板の製造方法及び半導体パッケージの製造方法 | |
JP5169894B2 (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
JP5222663B2 (ja) | 配線基板及び半導体パッケージ | |
JP2002208779A (ja) | 柱状金属体の形成方法及び導電構造体 | |
JP3846708B2 (ja) | 電子部品のめっき方法、及び電子部品の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191001 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200331 |