JPH0667208A

JPH0667208A - 液晶表示装置

Info

Publication number: JPH0667208A
Application number: JP4222999A
Authority: JP
Inventors: Hiroshi Yoshioka; 浩史吉岡; Michiya Oura; 道也大浦; Keizo Morita; 敬三森田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1992-08-21
Filing date: 1992-08-21
Publication date: 1994-03-11

Abstract

(57)【要約】【目的】本発明は、アクティブマトリクス液晶パネル
を使用する液晶表示装置に関し、バスラインの断線によ
る表示欠陥を改善することを目的とする。【構成】画素電極２２及びこれを駆動する２つのＴＦ
Ｔ２５がマトリクス状に配列される。そして、ドレイン
バスライン２３が、画素電極２２のそれぞれを包囲し、
列ごとにそれぞれに個別一体に形成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アクティブマトリクス
液晶パネルを使用する液晶表示装置に関する。

【０００２】近年、液晶表示の大型化が要求されてきて
おり、選択画素の交点の電極数を増加させることが行わ
れる。この電極数が増加すると、単純マトリクス型の液
晶表示パネルでは、クロストークという問題を生じるこ
とから、これを防止する方法が種々考えられている。し
かし、これでも電極数が100 を越えるとコントラストや
視覚特性の低下を生じることから、アクティブ・マトリ
クス方式が適用されるようになってきている。

【０００３】この場合、コントラスト等の表示品質は飛
躍的に向上するため、残された課題として、断線による
表示欠陥を最小限に止める必要がある。

【０００４】

【従来の技術】一般に、液晶表示装置に使用される液晶
パネルは、ＴＦＴ（薄膜トランジスタ）基板上に対向基
板を位置させて液晶を挟装し、該液晶が漏れないように
シール材により封止されたものである。

【０００５】ここで、図４に、従来の液晶パネルにおけ
るＴＦＴ基板の構成図を示す。図４（Ａ）はＴＦＴ基板
の一部構成図、図４（Ｂ）はその概略平面図を示したも
のである。

【０００６】図４（Ａ），（Ｂ）において、ＴＦＴ基板
１１は、ガラス基板上に、ＴＦＴ１２と画素電極１３と
がマトリクス状に配列され、各ＴＦＴ１２を駆動するゲ
ートバスライン１４とドレインバスライン１５が行（水
平方向）及び列（垂直方向）ごとにそれぞれ形成され
る。なお、１６は表示エリア（画素電極１３が配列され
ている部分）である。

【０００７】この場合、ＴＦＴ１２のドレインＤがドレ
インバスライン１５に接続され、ゲートＧがゲートバス
ライン１４に接続されると共に、ソースＳが画素電極１
３に接続される。また、ゲートバスライン１４はＴＦＴ
基板１１の一側部に延出されてゲート端子部１７が形成
され、ドレインバスライン１５はＴＦＴ基板１１の上下
端に延出されてそれぞれドレイン端子部１８ａ，１８ｂ
が形成される。

【０００８】このようなアクティブマトリクス型の液晶
パネルは、ゲートバスライン１４から送られてくる選択
電圧によってＴＦＴ１２のゲートＧに選択電圧が印加さ
れると、ドレインＤに送られてきた信号電圧がドレイン
Ｄ，ソースＳを介して画素電極１３に印加されて、表示
されることになる。

【０００９】ところで、液晶パネル製造時にバスライン
が断線する場合があり、画素電極１３に電圧が印加され
ずに表示欠陥になるという事態を生じる。

【００１０】そこで、ドレインバスライン１５に断線が
生じた場合（図４（Ｂ）×印）として、表示エリアの上
下端に予め修正エリア１９ａ，１９ｂを形成しておき、
断線したドレインバスライン１５と正常なドレインバス
ライン１５とを、該修正エリア１９ａ，１９ｂ上でワイ
ヤ２０により接続して見掛け上の修正を施すものであ
る。

【００１１】

【発明が解決しようとする課題】しかしながら、上述の
断線修正は、断線したドレインバスライン１５に、他の
信号のデータ電圧が印加されるもので、正しいデータ電
圧を画素電極１３に印加されるものでなく、表示欠陥に
変わりがないという問題があると共に、修正に時間を要
するという問題がある。

【００１２】そこで、本発明は上記課題に鑑みなされた
もので、バスラインの断線による表示欠陥を改善する液
晶表示装置を提供することを目的とする。

【００１３】

【課題を解決するための手段】上記課題は、第１の基板
上に、画素電極と、該画素電極を駆動する駆動素子とが
マトリクス状に配列されると共に、該各画素電極の周囲
に該駆動素子を駆動する第１及び第２のバスラインが異
なる層で直交して形成され、第２の基板により液晶を挟
装する液晶パネルを有する液晶表示装置において、前記
第１及び第２のバスラインの少なくとも何れか一方が、
前記画素電極のそれぞれを包囲し、列及び行の少なくと
も何れか一方ごとそれぞれに個別一体に形成されること
により解決される。

【００１４】

【作用】上述のように、第１及び第２のバスラインの少
なくとも何れか一方が、画素電極のそれぞれを包囲する
ように、列及び行の何れか一方ごとそれぞれに個別一体
に形成される。すなわち、第１のバスラインは、列方向
で梯子形状であり、列ごとに同一役割を有し、又は（及
び）第２のバスラインは行方向で梯子形状であり、行ご
とに同一役割を有する。

【００１５】これにより、画素電極の面積を縮小させる
ことなく、第１又は第２のバスラインに断線が生じても
抵抗の増加や遅延を防止して表示欠陥を防ぐことが可能
となる。

【００１６】

【実施例】図１に、本発明の第１実施例の構成図を示
す。図１は、液晶表示装置に使用される液晶パネルのＴ
ＦＴ基板の一部構成図を示したもので、第２の基板とし
ての対向基板により液晶を挟装することは図４と同様で
ある。

【００１７】図１のＴＦＴ基板２１は、第１の基板であ
るガラス基板（図２において説明する）上に、画素電極
２２が所定数マトリクス状に配列される。各画素電極２
２のうち、列方向に配置される画素電極２２に対して、
それぞれを包囲する梯子形状の第１のバスラインである
ドレインバスライン２３が、列ごとそれぞれに個別一体
に形成される。

【００１８】また、このドレインバスライン２３と層を
異ならせて、行方向に第２のバスラインであるゲートバ
スライン２４が行ごとにそれぞれに形成される。ゲート
バスライン２４とドレインバスライン２３とは平面上直
交した部分及び同方向の部分とを有する。この場合、直
交した部分におけるゲートバスライン２４は細く形成さ
れる。

【００１９】一方、ゲートバスライン２４とドレインバ
スライン２３とが同方向となる領域には、画素電極２２
を駆動する駆動素子であるＴＦＴ２５が、各画素電極２
２に対して少なくとも２個形成される。すなわち、各Ｔ
ＦＴ２５は、ドレインＤがドレインバスライン２３に接
続されると共に、ゲートＧがゲートバスライン２４に接
続され、ソースＳが画素電極２２に接続される（図２に
おいて説明する）。

【００２０】そして、第２の基板としての対向基板（例
えば厚さ1.1mm のガラス基板）により液晶が挟装されて
液晶パネルとなる。このとき、図４（Ｂ）に示したよう
に、ドレインバスライン２３は上下辺に集められてドレ
イン端子部（ドレイン電極）を形成し、ゲートバスライ
ン２４は側辺の両方又は一方に集められてゲート端子部
（ゲート電極）を形成する。

【００２１】ここで、図２に、図１のＴＦＴを説明する
ための断面図を示す。図２においてＴＦＴ基板２１は、
厚さ1.1mm の透明基板となるガラス基板３１上に、Ｔｉ
あるいはＣｒ材をスパッタにより全面に積層し、ゲート
バスライン２４（図に表われず）及びゲート電極３２を
パターニングする。

【００２２】次に、その上からゲート絶縁層（Ｓｉ
Ｏ₂，ＳｉＮ）３３，ａ−Ｓｉ（アモルファスシリコ
ン）材による半導体層３４をプラズマＣＶＤ法により連
続して積層してトランジスタのパターンでパターニング
する。

【００２３】さらに、ｎ⁺型ａ−Ｓｉ材による半導体層
３５と、Ｔｉ又はＡｌ材によるソース電極３６並びにド
レイン電極３７，ドレインバスライン２３（図に表われ
ず）を形成する。この時、左右の画素電極２２にデータ
を供給するドレインバスライン２３との間隔は設計ルー
ルに従って、例えば５μm 〜１０μm 程度が好ましい。

【００２４】なお、図１に示すように、画素電極２２の
下部は、下方に配置されるゲートバスライン２４と平面
的に一部重ねられた状態にして蓄積容量領域３８を形成
している。例えば、この蓄積容量領域３８は2.5 ×１０
^-9ｍ²程度が適当であり、これにより、液晶保持特性の
向上及び表示品質の向上を図ることができる。

【００２５】上述のような液晶パネルは、ＴＦＴ２５が
ドレインバスライン２３とゲートバスライン２４とが同
方向の平面上重ねられた領域より、画素電極２２に接続
しており、これにより画素電極２２の面積を縮小させる
ことなく、開口率を大きくして透過光量を確保すること
ができるものである。

【００２６】また、ゲートバスライン２４は、ドレイン
バスライン２３と平面上直交する部分を細く形成するこ
とから、容量が小となり低抵抗化とすることができるも
のである。

【００２７】このように、ドレインバスライン２３を梯
子形状に形成することにより、何れの箇所に断線を生じ
ても、ドレイン信号が何れかの部分より回り込むことと
なり、抵抗分増加による遅延を防止して、欠陥表示を防
止することができるものである。

【００２８】次に、図３に、本発明の第２実施例の構成
図を示す。図３のＴＦＴ基板２１は、ゲートバスライン
２４ａを行ごとに各画素電極２２を包囲するように梯子
形状に個別一体に形成したものである。この場合、ドレ
インバスライン２３ａは、列方向に単独でそれぞれ形成
される。

【００２９】また、この場合のＴＦＴ２５は、ドレイン
バスライン２３ａとゲートバスライン２４ａとが同方向
となる領域でそれぞれ２個ずつ形成して画素電極２２と
の間で接続するもので、他は図１と同様である。

【００３０】これにより、ゲートバスライン２４ａの何
れかの箇所の断線に対して、表示欠陥を防止することが
できるものである。

【００３１】なお、第１実施例及び第２実施例のドレイ
ンバスライン２３とゲートバスライン２４ａとを組み合
わせて、共に画素電極２２を包囲するような梯子形状と
してもよい。

【００３２】このように、バスラインの断線に対して自
動的に修正がなされると共に、画素欠陥に対しても複数
のＴＦＴ２５を設けることで救済することができ、無欠
陥なアクティブマトリクス液晶パネルを実現することが
できると共に、液晶表示装置の品質を向上させることが
できる。

【００３３】

【発明の効果】以上のように本発明によれば、第１及び
第２のバスラインの少なくとも何れか一方を、画素電極
のそれぞれを包囲させ列及び行の少なくとも何れか一方
ごとそれぞれに個別一体に形成することにより、バスラ
インの断線による表示欠陥を防止することができる。

【図面の簡単な説明】

【図１】本発明の第１実施例の構成図である。

【図２】図１のＴＦＴを説明するための断面図である。

【図３】本発明の第２実施例の構成図である。

【図４】従来の液晶パネルにおけるＴＦＴ基板の構成図
である。

【符号の説明】

２１ＴＦＴ基板２２画素電極２３，２３ａドレインバスライン２４，２４ａゲートバスライン２５ＴＦＴ

Claims

【特許請求の範囲】

【請求項１】第１の基板（２１）上に、画素電極（２
２）と、該画素電極（２２）を駆動する駆動素子（２
５）とがマトリクス状に配列されると共に、該各画素電
極（２２）の周囲に該駆動素子（２５）を駆動する第１
及び第２のバスライン（２３，２４）が異なる層で直交
して形成され、第２の基板により液晶を挟装する液晶パ
ネルを有する液晶表示装置において、前記第１及び第２のバスライン（２３，２４）の少なく
とも何れか一方が、前記画素電極（２２）のそれぞれを
包囲し、列及び行の少なくとも何れか一方ごとそれぞれ
に個別一体に形成されることを特徴とする液晶表示装
置。
【請求項２】前記駆動素子（２５）を、前記第１のバ
スライン（２３，２３ａ）と前記第２のバスライン（２
４，２４ａ）とが同方向となる領域に所定数形成するこ
とを特徴とする請求項１記載の液晶表示装置。
【請求項３】前記第２のバスライン（２４，２４ａ）
は、前記異なる層の第１のバスライン（２３，２３ａ）
と直交する部分で細く形成されることを特徴とする請求
項１又は２記載の液晶表示装置。
【請求項４】前記画素電極（２２）と前記第２のバス
ライン（２４，２４ａ）とは、平面上所定面積で重ねら
れて形成されることを特徴とする請求項１乃至３記載の
液晶表示装置。