KR100750921B1 - 수리 구조를 갖추고 있는 액정 표시 장치용 박막트랜지스터 기판, 그 제조 방법 및 그 수리 방법 - Google Patents
수리 구조를 갖추고 있는 액정 표시 장치용 박막트랜지스터 기판, 그 제조 방법 및 그 수리 방법 Download PDFInfo
- Publication number
- KR100750921B1 KR100750921B1 KR1020010017710A KR20010017710A KR100750921B1 KR 100750921 B1 KR100750921 B1 KR 100750921B1 KR 1020010017710 A KR1020010017710 A KR 1020010017710A KR 20010017710 A KR20010017710 A KR 20010017710A KR 100750921 B1 KR100750921 B1 KR 100750921B1
- Authority
- KR
- South Korea
- Prior art keywords
- storage capacitor
- repair
- line
- gate
- data line
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims description 87
- 238000000034 method Methods 0.000 title claims description 52
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000003990 capacitor Substances 0.000 claims abstract description 205
- 238000003860 storage Methods 0.000 claims abstract description 198
- 239000000758 substrate Substances 0.000 claims abstract description 95
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 238000002161 passivation Methods 0.000 claims abstract description 16
- 230000001681 protective effect Effects 0.000 claims abstract description 14
- 238000012423 maintenance Methods 0.000 claims abstract description 8
- 239000010408 film Substances 0.000 claims description 43
- 238000000206 photolithography Methods 0.000 claims description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- 239000004020 conductor Substances 0.000 abstract description 18
- 230000007547 defect Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 97
- 229910021417 amorphous silicon Inorganic materials 0.000 description 21
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 239000011651 chromium Substances 0.000 description 6
- 229910000838 Al alloy Inorganic materials 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910001080 W alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
Abstract
절연 기판 위에 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선과 유지 용량선, 유지 용량 전극, 유지 용량 가지선, 제1 및 제2 수리용 돌기를 포함하는 유지 용량 배선이 형성되어 있다. 그 위에 게이트 절연막, 반도체층 및 저항성 접촉층이 차례로 형성되어 있고, 데이터선, 소스 전극, 드레인 전극 및 데이터 패드를 포함하는 데이터 배선과 수리부가 형성되어 있다. 그 위에 보호막이 형성되어 있고, 보호막에는 드레인 전극, 게이트 패드 및 데이터 패드를 드러내는 접촉 구멍과 상하 화소 영역의 수리용 돌기와 유지 용량선 및 수리부를 각각 드러내는 접촉 구멍이 형성되어 있다. 보호막 위에는 투명 도전 물질로 이루어진 화소 전극, 보조 게이트 패드 및 보조 데이터 패드가 형성되어 있고, 유지 용량선, 수리용 돌기 및 수리부를 연결하는 연결부가 형성되어 있다. 이와 같이 수리부를 상하 화소 영역의 수리용 돌기와 유지 용량선 및 연결부에 연결하고, 수리부와 연결부를 접촉 구멍을 통해 미리 연결하므로 레이저를 이용하여 단선을 수리할 때 게이트선, 수리부 및 연결부의 접촉 저항을 줄일 수 있다.
유지 용량 배선, 수리부, 연결부, 표시 결함, 단선, 접촉 저항
Description
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,
도 2는 도 1의 박막 트랜지스터 기판을 Ⅱ-Ⅱ 선을 따라 잘라 도시한 단면도이고,
도 3a는 본 발명의 제1 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판을 도시한 배치도이고,
도 3b는 도 3a의 박막 트랜지스터 기판을 Ⅲb-Ⅲb 선을 따라 잘라 도시한 단면도이고,
도 4a는 도 3a 다음 단계에서의 박막 트랜지스터 기판을 도시한 배치도이고,
도 4b는 도 4a의 박막 트랜지스터 기판을 Ⅳb-Ⅳb 선을 따라 잘라 도시한 단면도이고,
도 5a는 도 4a 다음 단계에서의 박막 트랜지스터 기판을 도시한 배치도이고,
도 5b는 도 5a의 박막 트랜지스터 기판을 Ⅴb-Ⅴb 선을 따라 잘라 도시한 단 면도이고,
도 6a는 도 5a 다음 단계에서의 박막 트랜지스터 기판을 도시한 배치도이고,
도 6b는 도 6a의 박막 트랜지스터 기판을 Ⅵb-Ⅵb 선을 따라 잘라 도시한 단면도이고,
도 7은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판에서 게이트선이 단선된 경우의 수리 방법을 도시한 도면이고,
도 8은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판에서 데이터선이 단선된 경우의 수리 방법을 도시한 도면이고,
도 9는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,
도 10은 도 9의 박막 트랜지스터 기판을 Ⅹ-Ⅹ 선을 따라 잘라 도시한 단면도이고,
도 11a는 본 발명의 제2 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판을 도시한 배치도이고,
도 11b는 도 11a의 박막 트랜지스터 기판을 XⅠb-XⅠb 선을 따라 잘라 도시한 단면도이고,
도 12a는 도 11a 다음 단계에서의 박막 트랜지스터 기판을 도시한 배치도이고,
도 12b는 도 12a의 박막 트랜지스터 기판을 XⅡb-XⅡb 선을 따라 잘라 도시한 단면도이고,
도 13a는 도 12a 다음 단계에서의 박막 트랜지스터 기판을 도시한 배치도이고,
도 13b는 도 13a의 박막 트랜지스터 기판을 XⅢb-XⅢb 선을 따라 잘라 도시한 단면도이고,
도 14a는 도 13a 다음 단계에서의 박막 트랜지스터 기판을 도시한 배치도이고,
도 14b는 도 14a의 박막 트랜지스터 기판을 XⅣb-XⅣb 선을 따라 잘라 도시한 단면도이고,
도 15는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판에서 게이트선이 단선된 경우의 수리 방법을 도시한 도면이고,
도 16 및 도 17은 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판에서 데이터선이 단선된 경우의 수리 방법을 도시한 도면이고,
도 18은 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,
도 19는 도 18의 박막 트랜지스터 기판을 XⅨ-XⅨ 선을 따라 잘라 도시한 단면도이고,
도 20a은 본 발명의 제3 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판을 도시한 배치도이고,
도 20b는 도 20a의 박막 트랜지스터 기판을 XXb-XXb 선을 따라 잘라 도시한 단면도이고,
도 21은 도 20a 다음 단계에서의 박막 트랜지스터 기판을 도시한 단면도이고,
도 22는 도 21 다음 단계에서의 박막 트랜지스터 기판을 도시한 단면도이고,
도 23은 도 22 다음 단계에서의 박막 트랜지스터 기판을 도시한 단면도이고,
도 24는 도 23 다음 단계에서의 박막 트랜지스터 기판을 도시한 단면도이고,
도 25a는 도 24 다음 단계에서의 박막 트랜지스터 기판을 도시한 배치도이고,
도 25b는 도 25a의 박막 트랜지스터 기판을 XXⅤb-XXⅤb 선을 따라 잘라 도시한 단면도이고,
도 26a는 도 25a 다음 단계에서의 박막 트랜지스터 기판을 도시한 배치도이고,
도 26b는 도 26a의 박막 트랜지스터 기판을 XXⅥb-XXⅥb 선을 따라 잘라 도시한 단면도이다.
본 발명은 수리 구조를 갖추고 있는 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및 그 수리 방법에 관한 것으로, 더욱 상세하게는 배선의 단선을 수리하기에 용이한 수리 구조를 갖추고 있는 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및 그 수리 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중의 하나로서, 전극이 형성되어 있는 두 장의 유리 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져 있으며, 두 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시켜 투과되는 빛의 양을 조절하는 표시 장치이다.
이러한 액정 표시 장치의 한 기판은 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 갖는 것이 일반적이며, 이러한 박막 트랜지스터 기판에는 박막 트랜지스터 외에도 게이트선 및 데이터선을 포함하는 배선, 외부로부터 신호를 인가받아 게이트선 및 데이터선으로 각각 전달하는 게이트 패드 및 데이터 패드가 형성되어 있다. 게이트선과 데이터선이 교차하여 정의되는 화소 영역에는 박막 트랜지스터와 전기적으로 연결되어 있는 화소 전극이 형성되어 있다.
액정 표시 장치용 박막 트랜지스터 기판을 제조할 때 공정 중에 발생하는 입자(particle) 등과 같은 다양한 원인으로 인해 배선이 단선되어 제품 불량이 생기고 이에 따라 수율이 감소하는 문제점이 있다. 이는 화면이 대형화되면서 더욱 큰 문제가 되고 있다.
본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치의 배선의 단선을 용이하게 수리하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 액정 표시 장치의 표시 결함을 줄이는 것이다.
이러한 과제를 달성하기 위하여 본 발명에서는 수리부를 유지 용량 배선 및 화소 전극과 동일한 층으로 이루어진 연결부와 연결하거나 데이터선에 연결하여 형성한다.
본 발명에 따르면, 절연 기판 위에 게이트선을 포함하는 게이트 배선 및 유지 용량 배선이 형성되어 있고, 그 위에 게이트 절연막이 형성되어 있다. 게이트 절연막 위에 반도체층이 형성되어 있으며, 게이트선과 교차하는 데이터선을 포함하는 데이터 배선이 형성되어 있다. 게이트 절연막을 사이에 두고 게이트선과 중첩되어 있으며 유지 용량 배선 및 데이터선 중 적어도 하나와 전기적으로 연결되어 있는 수리부가 형성되어 있다.
여기서, 본 발명의 제1 특징에 따른 액정 표시 장치용 박막 트랜지스터 기판은 유지 용량 배선 및 수리부를 덮으며 유지 용량 배선 및 수리부의 각각의 적어도 일부를 드러내는 다수의 접촉 구멍을 갖는 보호막과 접촉 구멍을 통해 수리부 및 수리부 아래 위의 유지 용량 배선과 연결되어 있는 연결부를 더 포함할 수 있다.
본 발명의 제2 특징에 따르면, 수리부는 데이터선에 연결되어 있고 게이트선 아래 위의 유지 용량 배선과 중첩되어 있다. 이 경우 액정 표시 장치용 박막 트랜지스터 기판은 데이터 배선과 수리부를 덮는 보호막을 더 포함할 수 있다.
본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판은 보호막 위에 형성되어 데이터 배선과 연결되어 있는 화소 전극을 더 포함할 수 있고, 이때 유지 용량 배선의 적어도 일부는 화소 전극과 중첩되어 있는 것이 바람직하다.
한편, 화소 전극은 개구부를 가질 수 있고, 이 경우 유지 용량 배선의 일부 는 개구부와 동일한 평면 모양을 가질 수 있다.
본 발명에 따르면 데이터 배선과 수리부는 동일한 층으로 이루어지는 것이 바람직하다.
유지 용량 배선은 데이터선과 중첩되어 있는 돌기를 포함할 수 있으며, 데이터선과 중첩되어 있으며 인접한 화소의 유지 용량 배선을 연결하는 유지 용량 배선 연결부를 포함할 수 있다.
한편, 데이터 배선에 의해 가려진 반도체층과 데이터 배선은 동일한 평면 모양을 가질 수 있으며, 반도체층과 데이터 배선 사이에 데이터 배선과 동일한 평면 모양을 갖는 저항성 접촉층이 형성되어 있을 수 있다.
본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때 먼저, 절연 기판 위에 게이트 배선과 유지 용량 배선을 형성하고, 게이트 절연막과 반도체층을 차례로 형성한다. 다음, 데이터 배선과 수리부를 형성하고, 유지 용량 배선 및 수리부를 덮으며 유지 용량 배선 및 수리부 각각의 적어도 일부를 드러내는 다수의 접촉 구멍을 가지고 있는 보호막을 형성한다. 다음, 접촉 구멍을 통해 수리부 및 수리부 아래 위의 유지 용량 배선과 연결되어 있는 연결부를 형성한다.
여기서, 연결부를 형성할 때 화소 전극을 함께 형성하는 것이 바람직하다.
본 발명의 다른 실시예에 따른 박막 트랜지스터 기판을 제조할 때 먼저, 절연 기판 위에 게이트선을 포함하는 게이트 배선 및 유지 용량 배선을 형성하고, 게이트 절연막과 반도체층을 차례로 형성한다. 다음, 데이터선을 포함하는 데이터 배선 및 데이터 배선에 연결되어 있으며 게이트선 아래 위의 유지 용량 배선과 일 부 중첩되어 있는 수리부를 형성한다.
이때, 데이터 배선과 수리부를 덮는 보호막을 형성하고, 보호막 위에 데이터선과 연결되어 있는 화소 전극을 형성할 수 있다.
한편, 반도체층과 데이터 배선은 위치에 따라 두께가 다른 감광막 패턴을 이용한 사진 식각 공정으로 함께 형성할 수도 있는데, 감광막 패턴은 제1 두께의 제1 부분, 제1 두께보다 두꺼운 제2 두께의 제2 부분, 제2 두께보다 두꺼운 제3 두께의 제3 부분을 포함한다. 이때, 데이터 배선은 반도체층의 일부를 중심으로 서로 분리되어 있는 소스 전극 및 드레인 전극을 포함하며, 감광막 패턴에서 제2 부분은 소스 전극과 드레인 전극 사이, 제3 부분은 데이터 배선이 형성될 부분, 제1 부분은 제2 및 제3 부분을 제외한 나머지 부분에 위치하도록 형성하는 것이 바람직하다.
반도체층과 데이터 배선 사이에 저항성 접촉층을 형성할 수도 있다.
이러한 박막 트랜지스터 기판에서 게이트선이 단선되면 단선 지점의 좌우 양쪽에 위치한 수리부를 게이트선에 전기적으로 연결하여 게이트 신호가 유지 용량 배선의 일부로 우회하도록 하고, 게이트 신호의 경로로 사용되는 연결부 및 유지 용량 배선의 일부를 유지 용량 배선으로부터 격리한다. 다른 실시예에 따른 박막 트랜지스터 기판에서 게이트선이 단선되면 단선 지점의 좌우 양쪽에 위치하는 수리부와 게이트선을 연결하고 수리부와 유지 용량 배선을 연결하여 게이트 신호가 유지 용량 배선의 일부로 우회하도록 한 다음, 게이트 신호의 경로로 사용되는 유지 용량 배선의 일부를 유지 용량 배선으로부터 격리하고 수리부를 데이터선으로부터 분리할 수 있다.
또한, 데이터선이 단선되면 단선 지점의 상하 양쪽에 위치하는 돌기를 데이터선에 연결하여 데이터 신호가 유지 용량 배선의 일부로 우회하도록 한 다음, 데이터 신호의 경로로 사용되는 유지 용량 배선의 일부를 유지 용량 배선으로부터 격리한다.
이러한 본 발명에서는 수리부를 상하 화소 영역의 유지 용량 배선 및 연결부에 연결하거나 데이터선에 연결하고, 수리부와 연결부를 접촉 구멍을 통해 연결함으로써 레이저를 이용하여 단선을 수리할 때 게이트선, 수리부 및 연결부의 접촉 저항을 줄일 수 있다.
그러면, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 수리 구조를 갖추고 있는 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및 그 수리 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
먼저, 도 1 및 도 2를 참조하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고, 도 2는 도 1의 박막 트랜지스터 기판을 Ⅱ-Ⅱ 선을 따라 잘라 도시한 단면도이다.
도 1 및 도 2에서와 같이, 절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐 합금(MoW alloy), 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 이루어진 게이트 배선(21, 22, 23)과 유지 용량 배선(25, 261, 262, 271, 272, 281, 282)이 형성되어 있다.
게이트 배선은 가로 방향으로 뻗어 있는 게이트선(21), 게이트선(21)의 일부인 게이트 전극(22), 게이트선(21)의 끝에 연결되어 외부로부터 주사 신호를 인가받아 게이트선(21)으로 전달하는 게이트 패드(23)를 포함한다.
유지 용량 배선은 게이트선(21) 사이에 위치하며 게이트선(21)과 평행한 유지 용량선(25), 이후 설명하는 데이터선(61)에 인접한 유지 용량선(25) 부분에서 수직하게 뻗어나와 화소 영역의 좌우에 각각 구비되어 있는 제1 및 제2 유지 용량 전극(261, 262), 제2 유지 용량 전극(262)의 가지인 유지 용량 가지선(271, 272) 및 제1 유지 용량 전극(261)의 끝에 연결되어 있으며 두 부분으로 나뉘어 있는 제1 및 제2 수리용 돌기(281, 282)를 포함한다. 여기서, 제1 유지 용량 전극(261)의 끝은 제1 및 제2 수리용 돌기(281, 282)와 중첩되지 않게 구부러져 있으며, 유지 용량 가지선(271)은 제2 유지 용량 전극(262)의 오른쪽 상부에서 화소 영역의 왼쪽 중심으로 뻗어나와 있고 나머지 한 유지 용량 가지선(272)은 제2 유지 용량 전극(262)의 오른쪽 하부에서 화소 영역의 왼쪽 중심으로 뻗어나와 있다. 제1 수리용 돌기(281)는 제1 유지 용량 전극(261)과 수직한 방향으로 뻗어나와 데이터선(61)과 중첩되어 있으며, 제2 수리용 돌기(282)는 제1 유지 용량 전극(261)에서 연장되어 게이트선(21)과 인접해 위치하고 있다.
게이트 배선(21, 22, 23) 및 유지 용량 배선(25, 261, 262, 271, 272, 281, 282)은 단일층으로 형성할 수도 있지만, 이중층이나 삼중층으로 형성할 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, 그 예로 Cr/Al(또는 Al 합금)의 이중층 또는 Al(또는 Al 합금)/Mo의 이중층을 들 수 있다.
게이트 배선(21, 22, 23) 및 유지 용량 배선(25, 261, 262, 271, 272, 281, 282)은 질화 규소(SiNX) 따위로 이루어진 게이트 절연막(30)으로 덮여 있다.
게이트 절연막(30) 위에는 비정질 규소 따위의 반도체로 이루어진 반도체층(41)이 형성되어 있으며, 반도체층(41) 위에는 인(P)과 같은 n형 불순물로 도핑되어 있는 비정질 규소 따위의 반도체로 이루어진 저항성 접촉층(52, 53)이 게이트 전극(22)을 중심으로 양쪽으로 분리되어 형성되어 있다.
저항성 접촉층(52, 53) 및 게이트 절연막(30) 위에는 알루미늄 또는 알루미늄 합금, 몰리브덴 또는 몰리브덴-텅스텐 합금, 크롬, 탄탈륨 등의 금속 또는 도전체로 이루어진 데이터 배선(61, 62, 63, 64)과 수리부(65)가 형성되어 있다. 데이터 배선은 세로 방향으로 뻗어 있으며 게이트선(21)과 교차하여 화소 영역을 정의하는 데이터선(61), 데이터선(61)의 가지인 소스 전극(62), 게이트 전극(22)을 중심으로 소스 전극(62)과 마주하는 드레인 전극(63), 데이터선(61)에 연결되어 외부로부터 화상 신호를 인가받아 데이터선(61)에 전달하는 데이터 패드(64)를 포함한다. 수리부(65)는 게이트선(21)과 중첩되며 제2 수리용 돌기(282) 및 유지 용량선(25)과 인접해 있다.
데이터 배선(61, 62, 63, 64) 및 수리부(65)도 게이트 배선(21, 22, 23)과
마찬가지로 단일층으로 형성할 수 있지만, 이중층이나 삼중층으로 형성할 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 형성하는 것이 바람직하다.
데이터 배선(61, 62, 63, 64), 수리부(65) 및 게이트 절연막(30) 위에는 질화 규소로 이루어진 보호막(70)이 형성되어 있다. 보호막(70)은 게이트 절연막(30)과 함께 게이트 패드(23)를 드러내는 접촉 구멍(73)을 가지고 있을 뿐만 아니라, 데이터 패드(64) 및 드레인 전극(63)을 각각 드러내는 접촉 구멍(74, 72)을 가지고 있다. 또한, 수리부(65)를 드러내는 접촉 구멍(75)과 수리부(65)를 중심으로 상부 및 하부 화소 영역의 제2 수리용 돌기(282) 및 유지 용량선(25)을 각각 드러내는 접촉 구멍(76, 77)을 가지고 있다.
보호막(70) 위에는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명 도전 물질 또는 반사율이 높은 불투명 금속으로 이루어진 화소 전극(80), 보조 게이트 패드(83), 보조 데이터 패드(84) 및 연결부(85)가 형성되어 있다.
화소 전극(80)은 접촉 구멍(72)을 통하여 드레인 전극(63)과 연결되어 화상 신호를 전달받는다. 이때, 화소 전극(80)은 유지 용량선(25)과 제1 및 제2 유지 용량 전극(261, 262)과 중첩되어 유지 용량을 이룬다. 또한, 화소 전극(80)은 유지 용량 가지선(271, 272)의 모양을 따라 패터닝되어 개구부(89, 88)를 가지며, 화소 영역의 오른쪽 가장자리 가운데에서부터 중심부로 향하며 갈수록 폭이 좁아지는 모양의 개구부(87)를 갖는다. 화소 전극(80)의 패턴에 대응하는 상판(도시하지 않 음)의 공통 전극 또한 개구부를 갖는데, 이와 같이 화소 전극(80)과 공통 전극을 패터닝하여 개구부를 형성하면 액정 분자의 경사 방향이 다른 다중 영역이 생성되므로 광시야각을 확보할 수 있다.
보조 게이트 패드(83)와 보조 데이터 패드(84)는 접촉 구멍(73, 74)을 통해 게이트 패드(23) 및 데이터 패드(64)와 각각 연결되어 있으며, 이들은 패드(23, 64)와 외부 회로 장치와의 접착성을 보완하고 패드(23, 64)를 보호하는 역할을 한다.
연결부(85)는 접촉 구멍(75)을 통해 수리부(65)와 연결되어 있으며, 접촉 구멍(76, 77)을 통해 수리부(65) 상부 및 하부의 제2 수리용 돌기(282) 및 유지 용량선(25)과 연결되어 있다.
이러한 구조를 갖는 액정 표시 장치용 박막 트랜지스터 기판에서 게이트선(21) 또는 데이터선(61)이 단선된 경우에 수리부(65), 연결부(85), 제1 및 제2 수리용 돌기(281, 282), 유지 용량선(25) 및 제1 유지 용량 전극(261)을 이용하여 수리할 수 있으며, 이에 대하여는 이후에 상세히 설명한다.
그러면, 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 3a 내지 도 6b, 앞서의 도 1 및 도 2를 참조하여 설명한다.
먼저, 도 3a 및 도 3b에서와 같이, 절연 기판(10) 위에 게이트 배선용 도전체 또는 금속을 스퍼터링(sputtering) 따위의 방법으로 1,000Å 내지 3,000Å의 두께로 증착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 게이트선(21), 게 이트 전극(22) 및 게이트 패드(23)를 포함하는 게이트 배선과 유지 용량선(25), 제1 및 제2 유지 용량 전극(261, 262), 유지 용량 가지선(271, 272) 및 제1 및 제2 수리용 돌기(281, 282)를 포함하는 유지 용량 배선을 형성한다.
다음, 도 4a 및 도 4b에서와 같이, 게이트 절연막(30), 비정질 규소층 및 n형 불순물이 도핑된 비정질 규소층을 화학 기상 증착법(CVD: chemical vapor deposition) 따위를 이용하여 각각 1,500Å 내지 5,000Å, 500Å 내지 1,500Å 및 300Å 내지 600Å의 두께로 차례로 증착하고, 상부의 두 층을 마스크를 이용한 사진 식각 공정으로 패터닝하여 반도체층(41) 및 저항성 접촉층(51)을 형성한다.
다음, 도 5a 및 도 5b에서와 같이, 데이터 배선용 도전체 또는 금속을 스퍼터링 따위의 방법으로 1,500Å 내지 3,000Å의 두께로 증착하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 데이터선(61), 소스 전극(62), 드레인 전극(63) 및 데이터 패드(64)를 포함하는 데이터 배선과 수리부(65)를 형성한다. 다음, 소스 전극(62)과 드레인 전극(63)으로 가리지 않은 저항성 접촉층(51)을 제거하여 두 부분(52, 53)으로 분리한다.
다음, 도 6a 및 도 6b에서와 같이, 질화 규소를 화학 기상 증착법 따위를 이용하여 증착하거나 유기 절연 물질을 스핀 코팅하여 3,000Å 이상의 두께로 보호막(70)을 형성하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 접촉 구멍(72, 73, 74, 75, 76, 77)을 형성한다.
다음, 앞서의 도 1 및 도 2에서와 같이, 보호막(70) 위에 ITO 또는 IZO와 같은 투명 도전 물질을 스퍼터링 따위의 방법으로 400Å 내지 500Å의 두께로 증착하 고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 화소 전극(80), 보조 게이트 패드(83), 보조 데이터 패드(84) 및 연결부(85)를 형성한다.
그러면, 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판에서 게이트선(21) 및 데이터선(61)이 단선된 경우의 수리 방법에 대하여 도 7 및 도 8을 참조하여 설명한다.
도 7은 인접한 두 수리부(65) 사이의 L1 지점에서 게이트선(21)이 단선된 경우의 박막 트랜지스터 기판을 도시한 배치도이다. 설명의 편의를 위해 화소 영역을 L1 위쪽의 A1, 그 오른쪽의 B1, L1 아래쪽의 C1 및 그 오른쪽의 D1로 칭하였다.
도 7에서와 같이, 게이트선(21)이 L1 지점에서 단선되어 있는 경우에는 단선점(L1)의 양쪽의 접촉 구멍(75)이 위치하는 부분(G7, G8)의 게이트선(21)과 수리부(65) 및 연결부(85)를 레이저를 조사하여 연결한다. 이렇게 하면 단선점(L1)이 위치한 게이트선(21)과 그 상하의 유지 용량 배선이 모두 연결되므로 유지 용량 배선에 인가하는 신호와 게이트 신호가 섞이게 된다. 따라서, 레이저를 이용하여 유지 용량선(25)과 제1 유지 용량 전극(261)의 일부를 절단하여 게이트 신호의 통로를 유지 용량 배선으로부터 분리한다. 즉, 단선점(L1) 좌우의 연결부(85)와 연결되어 있는 제2 수리용 돌기(282) 위쪽의 G1 지점 및 G2 지점을 절단하여 화소 영역(A1, B1)의 제2 수리용 돌기(282)를 제1 유지 용량 전극(261)으로부터 분리하고, 단선점(L1) 왼쪽의 연결부(85)와 그 아래의 유지 용량선(25)의 연결점(G9) 왼쪽 지점(G4) 및 아래 지점(G3)을 절단하고, 단선점(L1) 오른쪽의 연결부(85)와 그 아래의 유지 용량선(25)의 연결점(G10) 오른쪽 지점(G6) 및 아래 지 점(G5)을 절단한다. 이렇게 하면, 게이트 신호가 화살표 방향(S1)과 같이 게이트선(21), 수리부(65), 연결부(85) 및 유지 용량선(25)을 따라 전달되어 단선점(L1)을 우회하게 된다.
여기서, 유지 용량 배선에 흐르는 신호가 어느 한 방향으로만 흐를 경우 절단 지점 G4 및 G6의 왼쪽 또는 오른쪽에 위치하는 유지 용량 배선(25, 261, 262, 271, 272, 281, 282)에 신호가 전달되지 않으므로 유지 용량 배선(25, 261, 262, 271, 272, 281, 282)에 전달되는 신호가 양쪽에서 인가되도록 하는 것이 바람직하다.
다음, 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판에서 데이터선(61)이 단선된 경우의 수리 방법에 대하여 도 8을 참조하여 설명한다.
도 8은 어느 한 지점(L2)에서 데이터선(61)이 단선된 경우의 박막 트랜지스터 기판을 도시한 배치도이다. 설명의 편의를 위해 화소 영역을 L2 왼쪽의 C2, 그 오른쪽의 D2, D2 위쪽의 B2로 칭하였다.
도 8에서와 같이, 데이터선(61)이 L2 지점에서 단선되어 있는 경우에는 데이터선(61)과 단선점(L2) 아래 위의 제1 수리용 돌기(281)가 중첩되는 지점(D1, D2)에 레이저를 조사하여 데이터선(61)과 제1 수리용 돌기(281)를 연결한다. 이렇게 하면 단선점(L2)이 위치한 데이터선(61)과 이에 인접한 유지 용량 배선이 연결되므로 유지 용량 배선에 인가하는 신호와 데이터 신호가 섞이게 된다. 따라서, 레이저를 이용하여 유지 용량선(25)과 제1 유지 용량 전극(261)의 일부를 절단하여 데 이터 신호의 통로를 유지 용량 배선으로부터 분리한다. 즉, 단선점(L2) 위쪽의 제1 수리용 돌기(281)와 제1 유지 용량 전극(261)의 연결점(D8) 위쪽의 D3 지점을 절단해서 화소 영역(B2)의 제1 및 제2 수리용 돌기(281, 282)를 제1 유지 용량 전극(261)으로부터 분리하고, 단선점(L2) 위쪽의 제1 수리용 돌기(281)에 연결되어 있는 제2 수리용 돌기(282)에 연결된 연결부(85)와 그 아래의 유지 용량선(25)의 연결점(D7) 왼쪽 지점(D4) 및 오른쪽 지점(D5)을 절단하고, 단선점(L2) 아래쪽의 제1 수리용 돌기(281)와 이에 연결되어 있는 제1 유지 용량 전극(261)의 연결점 아래의 D6 지점을 절단한다. 이렇게 하면, 데이터 신호가 화살표 방향(S2)과 같이 데이터선(61), 제1 유지 용량 전극(261), 수리부(65), 연결부(85), 제1 및 제2 수리용 돌기(281, 282)를 따라 전달되어 단선점(L2)을 우회하게 된다.
여기서, 유지 용량 배선에 흐르는 신호가 어느 한 방향으로만 흐를 경우 절단 지점 D4 및 D5의 왼쪽 또는 오른쪽에 위치하는 유지 용량 배선(25, 261, 262, 271, 272, 281, 282)에 신호가 전달되지 않으므로 유지 용량 배선(25, 261, 262, 271, 272, 281, 282)에 전달되는 신호가 양쪽에서 인가되도록 하는 것이 바람직하다.
한편, 본 발명의 제1 실시예와 같이 수리부(65)를 연결부(85)를 통하여 상하 화소 영역의 제2 수리용 돌기(282) 및 유지 용량선(25)과 연결하고 게이트선(21)과 중첩시킬 수도 있지만, 수리부를 데이터선(61)에 연결하고 상하 화소 영역의 제1 유지 용량 전극(261) 및 유지 용량선(25)과 중첩시킬 수도 있다.
이러한 예의 하나로 수리부(65), 화소 전극(80)의 패턴 및 유지 용량 배선(25, 261, 262, 271, 272, 281, 282)의 모양을 제외하면 본 발명의 제1 실시예와 동일한 구조를 가지는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판에 대하여 도 9 내지 도 17을 참조하여 본 발명의 제2 실시예로 설명한다.
먼저, 도 9 및 도 10을 참조하여 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 제1 실시예와의 차이점을 중심으로 설명한다.
절연 기판(10) 위에 게이트 배선(21, 22, 23)과 유지 용량 배선(25, 261, 262, 271, 272, 281, 282)이 형성되어 있다. 여기서, 유지 용량 배선의 유지 용량 가지선(271, 272)은 화소 영역을 상하로 세 등분하는 위치에 있으며 제1 및 제2 유지 용량 전극(261, 262)을 연결하고 있다. 유지 용량 배선의 수리용 돌기(281)는 제1 유지 용량 전극(261)의 상부에 연결되어 데이터선(61)과 중첩되어 있으며, 유지 용량 배선의 유지 용량 전극 연결부(282)는 제1 유지 용량 전극(261)의 하부에서 연장되어 데이터선(61)과 중첩되어 있고 이웃하는 화소 영역의 제2 유지 용량 전극(262)과 연결되어 있다.
게이트 배선(21, 22, 23)과 유지 용량 배선(25, 261, 262, 271, 272, 281, 282) 위에는 게이트 절연막(30)이 형성되어 있고, 게이트 절연막(30) 위에 반도체층(41)과 저항성 접촉층(52, 53)이 차례로 형성되어 있다.
저항성 접촉층(52, 53) 및 게이트 절연막(30) 위에 데이터 배선(61, 62, 63, 64)과 수리부(65)가 형성되어 있으며, 수리부(65)는 데이터선(61)에서 연장되어 게 이트선(21), 그 위아래의 제1 유지 용량 전극(261) 및 유지 용량선(25)과 중첩되어 있다.
데이터 배선(61, 62, 63, 64) 및 수리부(65) 위에 보호막(70)이 형성되어 있으며, 보호막(70)에 접촉 구멍(72, 73, 74)이 형성되어 있다.
보호막(70) 위에 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)가 형성되어 있다.
화소 전극(80)은 유지 용량 배선의 일부인 제2 유지 용량 전극(262)과 중첩되어 유지 용량을 이룬다. 또한, 화소 전극(80)은 본 발명의 제1 실시예에서와 패턴의 모양은 다르지만 유지 용량 가지선(271, 272)의 모양을 따라 패터닝된 개구부(88, 89)를 가지는데, 개구부(88, 89)가 유지 용량 가지선(271, 272)과 동일한 모양으로 만들 경우 화소 전극(80)이 세 조각으로 분리되어 신호가 전달되지 않으므로 화소 전극(80)의 한쪽 가장자리에서 시작하여 반대쪽 가장자리 조금 전에서 멈춘다. 도 9에서 개구부(88)는 오른쪽 가장자리에서 시작하고 개구부(89)는 왼쪽 가장자리에서 시작한다. 한편, 화소 전극(80)의 패턴에 대응하는 상판(도시하지 않음)의 공통 전극 또한 개구부를 갖는데, 이와 같이 화소 전극(80)과 공통 전극을 패터닝하여 개구부를 형성하면 액정 분자의 경사 방향이 다른 다중 영역이 생성되므로 광시야각을 확보할 수 있다.
그러면, 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 도 11a 내지 도 14b를 참조하여 설명한다.
먼저, 도 11a 및 도 11b에서와 같이, 절연 기판(10) 위에 게이트 배선용 도 전체 또는 금속을 증착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 게이트선(21), 게이트 전극(22) 및 게이트 패드(23)를 포함하는 게이트 배선과 유지 용량선(25), 제1 및 제2 유지 용량 전극(261, 262), 유지 용량 가지선(271, 272), 수리용 돌기(281) 및 유지 용량 전극 연결부(282)를 포함하는 유지 용량 배선을 형성한다.
다음, 도 12a 및 도 12b에서와 같이, 게이트 절연막(30), 비정질 규소층 및 n형 불순물이 도핑된 비정질 규소층을 차례로 증착하고, 상부의 두 층을 마스크를 이용한 사진 식각 공정으로 패터닝하여 반도체층(41) 및 저항성 접촉층(51)을 형성한다.
다음, 도 13a 및 도 13b에서와 같이, 데이터 배선용 도전체 또는 금속을 증착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 데이터선(61), 소스 전극(62), 드레인 전극(63) 및 데이터 패드(64)를 포함하는 데이터 배선과 수리부(65)를 형성한다. 다음, 소스 전극(62)과 드레인 전극(63)으로 가리지 않은 저항성 접촉층(51)을 제거하여 두 부분(52, 53)으로 분리한다.
다음, 도 14a 및 도 14b에서와 같이, 질화 규소를 증착하거나 유기 절연 물질을 스핀 코팅하여 보호막(70)을 형성하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 접촉 구멍(72, 73, 74)을 형성한다.
다음, 앞서의 도 9 및 도 10에서와 같이, 보호막(70) 위에 ITO 또는 IZO와 같은 투명 도전 물질을 증착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)를 형성한다.
그러면, 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판에서 게이트선(21) 및 데이터선(61)이 단선된 경우의 수리 방법에 대하여 도 15 내지 도 17을 참조하여 설명한다.
도 15는 인접한 두 수리부(65) 사이의 L3 지점에서 게이트선(21)이 단선된 경우의 박막 트랜지스터 기판을 도시한 배치도이다. 설명의 편의를 위해 화소 영역을 L1 위쪽의 A3, 그 오른쪽의 B3, L1 아래쪽의 C3 및 그 오른쪽의 D3으로 칭하였다.
도 15에서와 같이, 게이트선(21)이 L3 지점에서 단선되어 있는 경우에는 단선점(L3)의 양쪽에 위치하는 수리부(65)와 게이트선(21)의 중첩점(F7, F8)을 레이저로 녹여 게이트선(21)과 수리부(65)를 연결하고, 수리부(65)와 유지 용량선(25)이 중첩되는 지점(F9, F10)을 레이저로 녹여 수리부(65)와 유지 용량선(25)을 연결한다. 이렇게 하면 단선점(L3)이 위치한 게이트선(21)과 그 상하의 유지 용량 배선이 모두 연결되므로 유지 용량 배선에 인가하는 신호와 게이트 신호가 섞이게 된다. 따라서, 레이저를 이용하여 유지 용량선(25)과 제1 유지 용량 전극(261)의 일부를 절단하여 게이트 신호의 통로를 유지 용량 배선으로부터 분리한다. 즉, 단선점(L3) 좌우의 수리부(65)와 데이터선(61)의 연결 부분(F1, F4)을 절단하고, 단선점(L3) 왼쪽의 수리부(65)와 그 아래의 유지 용량선(25)의 연결점(F9) 왼쪽 지점(F2) 및 아래 지점(F3)을 절단하고, 단선점(L3) 오른쪽의 수리부(65)와 그 아래의 유지 용량선(25)의 연결점(F10) 오른쪽 지점(F5) 및 아래 지점(F6)을 절단한다. 이렇게 하면, 게이트 신호가 화살표 방향(S3)과 같이 게이트선(21), 수리부(65) 및 유지 용량선(25)을 따라 전달되어 단선 지점(L3)을 우회하게 된다.
여기서, 유지 용량 배선에 흐르는 신호가 어느 한 방향으로만 흐를 경우 절단 지점 F2 및 F5의 왼쪽 또는 오른쪽에 위치하는 유지 용량 배선(25, 261, 262, 271, 272, 281, 282)에 신호가 전달되지 않으므로 유지 용량 배선(25, 261, 262, 271, 272, 281, 282)에 전달되는 신호가 양쪽에서 인가되도록 하는 것이 바람직하다.
다음, 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판에서 데이터선(61)이 단선된 경우의 수리 방법에 대하여 도 16 및 도 17을 참조하여 설명한다.
도 16은 게이트선(21)을 중심으로 양쪽에 위치하는 수리용 돌기(281)와 유지 용량 전극 연결부(282) 사이의 어느 한 지점인 L4 지점에서 데이터선(61)이 단선된 경우의 박막 트랜지스터 기판을 도시한 배치도이다. 설명의 편의를 위해 화소 영역을 L4 위쪽의 A4, 그 오른쪽의 B4, L4 아래쪽의 C4 및 그 오른쪽의 D4로 칭하였다.
도 16에서와 같이, 데이터선(61)이 L4 지점에서 단선되어 있는 경우에는 데이터선(61)과 단선점(L4) 상부의 유지 용량 전극 연결부(282)의 중첩점(E1), 데이터선(61)과 단선점(L4) 하부의 수리용 돌기(281)의 중첩점(E4), 단선점(L4)에 인접한 수리부(65)와 제1 유지 용량 전극(261) 및 유지 용량선(25)이 중첩되는 지점(E2, E3)을 각각 레이저로 녹여 수리부(65)와 이에 중첩된 제1 유지 용량 전극(261) 및 유지 용량선(25)을 연결한다. 이렇게 하면 단선점(L4)이 위치한 데 이터선(61)과 그 상하의 유지 용량 배선이 모두 연결되므로 유지 용량 배선에 인가하는 신호와 게이트 신호가 섞이게 된다. 따라서, 레이저를 이용하여 유지 용량선(25)과 제1 및 제2 유지 용량 전극(261, 262)의 일부를 절단하여 데이터 신호의 통로를 유지 용량 배선으로부터 분리한다. 즉, 단선점(L4) 위쪽의 유지 용량 전극 연결부(282)와 연결된 제2 유지 용량 전극(262)[또는 단선점(L4) 위쪽의 유지 용량 전극 연결부(282)]의 E5 지점, 유지 용량 전극 연결부(282)와 이에 연결된 제1 유지 용량 전극(261)의 연결점(E10) 위쪽의 E6 지점을 각각 절단하고, 수리부(65)와 그 아래의 유지 용량선(25)의 연결점(E3) 왼쪽 지점(E7) 및 오른쪽 지점(E8)을 절단하고, 단선점(L4) 아래쪽의 수리용 돌기(281)와 이에 연결된 제1 유지 용량 전극(261)의 연결점(E11) 아래의 E9 지점을 절단한다. 이렇게 하면, 데이터 신호가 화살표 방향(S4)과 같이 데이터선(61), 제1 유지 용량 전극(261), 수리부(65), 수리용 돌기(281) 및 유지 용량 전극 연결부(282)를 따라 전달되어 단선 지점(L4)을 우회하게 된다.
여기서, 유지 용량 배선에 흐르는 신호가 어느 한 방향으로만 흐를 경우 절단 지점 E7 및 E8의 왼쪽 또는 오른쪽에 위치하는 유지 용량 배선(25, 261, 262, 271, 272, 281, 282)에 신호가 전달되지 않으므로 유지 용량 배선(25, 261, 262, 271, 272, 281, 282)에 전달되는 신호가 양쪽에서 인가되도록 하는 것이 바람직하다.
도 17은 수리용 돌기(281)와 유지 용량 전극 연결부(282) 사이의 지점으로서 게이트선(21)과 교차하지 않는 데이터선(61) 부분의 한 지점(L5)에서 데이터선(61) 이 단선된 경우의 박막 트랜지스터 기판을 도시한 배치도이다. 설명의 편의를 위해 화소 영역을 L1 왼쪽의 C5 및 그 오른쪽의 D5로 칭하였다.
도 17에서와 같이, 데이터선(61)이 L5 지점에서 단선되어 있는 경우에는 단선된 데이터선(61)과 수리용 돌기(281), 유지 용량 전극 연결부(282)가 중첩되는 지점(F1, F2)을 레이저를 조사하여 연결한다. 이렇게 하면 단선점(L5)이 위치한 데이터선(61)과 그 상하의 유지 용량 배선이 모두 연결되므로 유지 용량 배선에 인가하는 신호와 게이트 신호가 섞이게 된다. 따라서, 레이저를 이용하여 유지 용량선(25), 제1 유지 용량 전극(261), 유지 용량 전극 연결부(282) 및 유지 용량 가지선(271, 272)을 절단하여 데이터 신호의 통로를 유지 용량 배선으로부터 분리한다. 즉, 단선점(L5) 아래쪽의 유지 용량 전극 연결부(282)와 단선된 데이터선(61)의 중첩점(F2) 왼쪽의 F3 지점, 단선점(L5) 위쪽의 수리용 돌기(281)와 이에 연결된 제1 유지 용량 전극(261)의 연결점(F7) 위쪽의 F4 지점, 제1 유지 용량 전극(261)과 연결되어 있는 유지 용량 전극 가지선(271, 272)의 F5 및 F6 지점을 절단한다. 이렇게 하면, 데이터 신호가 화살표 방향(S5)과 같이 데이터선(61), 제1 유지 용량 전극(261), 수리용 돌기(281) 및 유지 용량 전극 연결부(282)를 따라 전달되어 단선 지점(L5)을 우회하게 된다.
여기서, 수리부(65)를 전기적으로 고립시키면 이 부분에 이물질이 쌓여 점(spot)과 같은 표시 결함을 일으킬 수 있는데, 본 발명의 제1 및 제2 실시예에서는 수리부(65)를 상하 화소 영역의 제2 수리용 돌기(282) 및 유지 용량선(25)과 연결하거나 데이터선(61)에 연결하므로 표시 결함을 줄일 수 있다.
또한, 단선을 수리할 때 수리부(65)를 따로 두지 않고 연결부(85)와 게이트선(21)을 레이저를 이용하여 직접 연결하는 경우에는 두 층 사이의 보호막(70)과 게이트 절연막(30)을 모두 뚫어야 하는 문제점이 있다. 또한, 연결부(85)는 ITO와 같은 투명 도전 물질로 이루어지고 게이트선(21)은 Al과 같은 저저항 금속으로 이루어지는데, ITO와 Al의 접촉 저항이 크고 접촉 불량이 발생하기 쉽기 때문에 연결부(85)와 게이트선(21) 사이의 접촉 저항이 크고 접촉 불량이 발생하는 문제점이 있다. 그러나, 본 발명의 제1 실시예에서는 수리부(65)와 연결부(85)는 보호막(70)에 뚫린 접촉 구멍(75)을 통해 미리 연결되어 있고, 게이트 절연막(30)을 사이에 두고 있는 수리부(65)와 게이트선(21)을 연결하기만 하면 된다. 또한, 연결부(85)와 게이트선(21) 사이에 위치하는 수리부(65)는 크롬과 같은 금속으로 이루어지는데, 크롬과 ITO는 접촉 저항이 크지 않고 접촉 불량을 일으키지 않으므로 접촉 저항을 줄이며 접촉 불량을 개선할 수 있다. 한편, 앞서 설명한 바와 같이 연결부(85)와 게이트선(21)을 직접 연결하면 접촉 저항이 커지고 접촉 불량이 발생할 수 있지만, 본 발명의 제2 실시예에서와 같이 수리부(65)와 게이트선(21) 및 유지 용량 배선(25, 261)을 연결하여 수리하면 이러한 문제를 해결할 수 있다.
한편, 본 발명의 제1 및 제2 실시예에서는 모두 다섯 번의 사진 식각 공정을 사용하여 박막 트랜지스터 기판을 제조하였으나, 네 번의 사진 식각 공정을 사용하여 제조할 수도 있으며 이에 대하여 본 발명의 제3 실시예로 설명한다. 여기서는 본 발명의 제1 실시예에서의 박막 트랜지스터 기판의 경우에 대하여 설명하며, 제2 실시예에서도 마찬가지로 적용할 수 있다. 또한, 네 번의 사진 식각 공정을 사용 하여 제조한 박막 트랜지스터 기판의 배선의 단선 시에 제1 실시예에서와 동일한 방법으로 수리할 수 있다.
먼저, 도 18 및 도 19를 참조하여 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 설명한다.
먼저, 절연 기판(10) 위에 게이트선(21), 게이트 전극(22) 및 게이트 패드(23)를 포함하는 게이트 배선과 유지 용량선(25), 제1 및 제2 유지 용량 전극(261, 262), 유지 용량 가지선(271, 272) 및 제1 및 제2 수리용 돌기(281, 282)를 포함하는 유지 용량 배선이 형성되어 있다.
게이트 배선(21, 22, 23) 및 유지 용량 배선(25, 261, 262, 271, 272, 281, 282)은 질화 규소 따위로 이루어진 게이트 절연막(30)으로 덮여 있다.
게이트 절연막(30) 위에는 비정질 규소 따위의 반도체로 이루어진 반도체층(41, 45)이 형성되어 있으며, 반도체층(41, 45) 위에는 인과 같은 n형 불순물로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(52, 53, 55)이 형성되어 있다.
저항성 접촉층(52, 53, 55) 위에는 데이터선(61), 소스 전극(62), 드레인 전극(63) 및 데이터 패드(64)를 포함하는 데이터 배선과 수리부(65)가 형성되어 있다. 수리부(65)는 본 발명의 제1 실시예에서와 같이 상하 화소 영역의 제2 수리용 돌기(282)에 인접해 있는 게이트선(21)과 중첩되어 형성되어 있다.
저항성 접촉층(52, 53)은 그 하부의 반도체층(41)과 그 상부의 데이터 배선(61, 62, 63, 64)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(61, 62, 63, 64)과 동일한 평면 모양을 가지고, 저항성 접촉층(55)은 수리부(65)와 동일한 평면 모양을 가진다.
한편, 반도체층(41)은 박막 트랜지스터의 채널부(C)를 제외하면 데이터 배선(61, 62, 63, 64) 및 저항성 접촉층(52, 53)과 동일한 평면 모양을 가지고, 반도체층(45)은 수리부(65) 및 저항성 접촉층(55)과 동일한 평면 모양을 가진다.
데이터 배선(61, 62, 63, 64) 및 수리부(65) 위에는 질화 규소 따위로 이루어진 보호막(70)이 형성되어 있다.
보호막(70)은 드레인 전극(63) 및 데이터 패드(64)를 각각 드러내는 접촉구멍(72, 74)을 가지고 있으며, 게이트 절연막(30)과 함께 게이트 패드(23)를 드러내는 접촉 구멍(73)을 가지고 있다. 또한, 수리부(65)를 드러내는 접촉 구멍(75)과 수리부(65)를 중심으로 상부 및 하부 화소 영역의 제2 수리용 돌기(282)와 유지 용량선(25)을 각각 드러내는 접촉 구멍(76, 77)을 가지고 있다.
보호막(70) 위에는 화소 전극(80), 보조 게이트 패드(83), 보조 데이터 패드(84) 및 연결부(85)가 형성되어 있다.
그러면, 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 20a 내지 도 26b와 앞서의 도 18 및 도 19를 참조하여 설명한다.
먼저, 도 20a 및 20b에서와 같이, 절연 기판(10) 위에 게이트 배선용 도전체 또는 금속을 증착하고 제1 실시예와 동일하게 제1 사진 식각 공정으로 패터닝하여 게이트선(21), 게이트 전극(22) 및 게이트 패드(23)를 포함하는 게이트 배선과 유 지 용량선(25), 제1 및 제2 유지 용량 전극(261, 262), 유지 용량 가지선(271, 272) 및 제1 및 제2 수리용 돌기(281, 282)를 포함하는 유지 용량 배선을 형성한다.
다음, 도 21에서와 같이, 게이트 절연막(30), 비정질 규소층(40), 도핑된 비정질 규소층(50) 및 데이터 배선용 도전체층(60)을 차례로 증착한다.
다음, 감광막(110)을 1 ㎛ 내지 2 ㎛의 두께로 도포한 후 위치에 따라 투과율이 다른 마스크(100)를 통하여 감광막에 빛을 조사한 후 제2 사진 공정으로 현상하여 도 21에서와 같이, 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 박막 트랜지스터의 채널부(C), 즉 소스 전극(62)과 드레인 전극(63) 사이에 위치한 제1 부분(114)은 데이터 배선부(A), 즉 데이터 배선(61, 62, 63, 64) 및 수리부(65)가 형성될 부분에 위치한 제2 부분(112)보다 두께가 얇게 되도록 하며, 기타 부분(B)의 감광막은 모두 제거한다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, C 영역의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투과막을 사용한다.
이때, 슬릿 사이에 위치한 패턴의 선폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투과막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
여기서, 감광막의 제1 부분(114)은 리플로우가 가능한 물질로 이루어진 감광 막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.
다음, 감광막 패턴(114) 및 그 하부의 막들, 즉 도전체층(60), 도핑된 비정질 규소층(50) 및 비정질 규소층(40)에 대한 식각을 진행한다. 이때, 데이터 배선부(A)에는 데이터 배선 및 수리부와 그 하부의 막들이 그대로 남아 있고, 채널부(C)에는 비정질 규소층만 남아 있어야 하며, 나머지 부분(B)에는 세 층(60, 50, 40)이 모두 제거되어 게이트 절연막(30)이 드러나야 한다.
먼저, 도 22에서와 같이, 기타 부분(B)의 노출되어 있는 도전체층(60)을 제거하여 그 하부의 도핑된 비정질 규소층(50)을 노출시킨다. 이 과정에서 감광막 패턴(112, 114)은 거의 식각되지 않는 조건하에서 행하는 것이 좋다.
다음, 도 23에서와 같이, 기타 부분(B)의 도핑된 비정질 규소층(50) 및 그 하부의 비정질 규소층(40)을 감광막의 제1 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. 이때의 식각은 감광막 패턴(112, 114)과 도핑된 비정질 규소층(50) 및 비정질 규소층(40)이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건하에서 행하여야 한다.
이렇게 하면, 채널부(C)의 제1 부분(114)이 제거되어 도전체층(60)이 드러나고, 기타 부분(B)의 도핑된 비정질 규소층(50) 및 비정질 규소층(40)이 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선부(A)의 제2 부분(112) 역시 식각되므로 두께가 얇아진다.
다음, 애싱(ashing)을 통하여 채널부(C)의 도전체층(60) 표면에 남아 있는 감광막 찌꺼기를 제거한다.
다음, 도 24에서와 같이, 채널부(C)의 도전체층(60) 및 그 하부의 도핑된 비정질 규소층(50)을 식각하여 제거한다.
마지막으로, 데이터 배선부(A)에 남아 있는 감광막 제2 부분(112)을 제거하면, 도 25a 및 도 25b에서와 같이, 소스 전극(62)과 드레인 전극(63)이 분리되면서 데이터 배선(61, 62, 63, 64), 그 하부의 저항성 접촉층(52, 53) 및 반도체층(41)과 수리부(65), 그 하부의 저항성 접촉층(55) 및 반도체층(45)이 완성된다.
이와 같이 하여 데이터 배선(61, 62, 63, 64) 및 수리부(65)를 형성한 후, 도 26a 및 26b에서와 같이 제1 실시예에서와 동일한 방법으로 질화 규소를 증착하여 보호막(70)을 형성하고 제3 사진 식각 공정으로 패터닝하여 접촉 구멍(72, 73, 74, 75, 76, 77)을 형성한다.
마지막으로, 앞서의 도 18 및 도 19에서와 같이, 제1 실시예와 같은 방법으로 ITO 또는 IZO와 같은 투명 도전 물질을 증착하고 제4 사진 식각 공정으로 패터닝하여 화소 전극(80), 보조 게이트 패드(83), 보조 데이터 패드(84) 및 연결부(85)를 형성한다.
이러한 본 발명의 제3 실시예에서는 제1 실시예에 따른 효과뿐만 아니라 데이터 배선(61, 62, 63, 64), 수리부(65), 그 하부의 저항성 접촉층(52, 53, 55) 및 반도체층(41, 45)을 한 번의 사진 공정으로 형성하여 제조 공정을 단순화할 수 있 다.
이와 같이 본 발명에서는 수리부를 상하 화소 영역의 유지 용량 전극, 유지 용량선 및 연결부에 연결하거나 데이터선에 연결하여 이물질에 의한 표시 결함을 줄이며, 수리부와 연결부가 접촉 구멍을 통해 이미 연결되어 있으므로 레이저를 이용하여 단선을 수리할 때 게이트선, 수리부 및 연결부의 접촉 저항을 줄일 수 있다.
Claims (23)
- 절연 기판 위에 형성되어 있는 게이트선을 포함하는 게이트 배선 및 유지 용량 배선,상기 게이트 배선 및 상기 유지 용량 배선을 덮는 게이트 절연막,상기 게이트 절연막 위에 형성되어 있는 반도체층,상기 게이트 절연막 위에 형성되어 있고 상기 게이트선과 교차하는 데이터선을 포함하는 데이터 배선,상기 게이트 절연막을 사이에 두고 상기 게이트선과 중첩되어 있으며 상기 유지 용량 배선 및 상기 데이터선 중 적어도 하나와 전기적으로 연결되어 있는 수리부를 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제1항에서,상기 유지 용량 배선 및 상기 수리부를 덮으며 상기 유지 용량 배선 및 상기 수리부의 각각의 적어도 일부를 드러내는 다수의 접촉 구멍을 갖는 보호막,상기 접촉 구멍을 통해 상기 수리부 및 상기 수리부 아래 위의 상기 유지 용량 배선과 연결되어 있는 연결부를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제1항에서,상기 수리부는 상기 데이터선에 연결되어 있으며, 상기 게이트선 아래 위의 상기 유지 용량 배선과 중첩되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
- 제3항에서,상기 데이터 배선과 상기 수리부를 덮는 보호막을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제2항 또는 제4항에서,상기 보호막 위에 형성되어 있으며 상기 데이터 배선과 연결되어 있는 화소 전극을 더 포함하며, 상기 유지 용량 배선의 적어도 일부는 상기 화소 전극과 중첩되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
- 제5항에서,상기 화소 전극은 개구부를 가지는 액정 표시 장치용 박막 트랜지스터 기판.
- 제6항에서,상기 유지 용량 배선의 일부는 상기 개구부와 동일한 평면 모양을 갖는 액정 표시 장치용 박막 트랜지스터 기판.
- 제2항 또는 제3항에서,상기 데이터 배선과 상기 수리부는 동일한 층으로 이루어진 액정 표시 장치용 박막 트랜지스터 기판.
- 제2항 또는 제3항에서,상기 유지 용량 배선은 상기 데이터선과 중첩되어 있는 돌기를 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제9항에서,상기 데이터선과 중첩되어 있으며 인접한 화소의 상기 유지 용량 배선을 연결하는 유지 용량 배선 연결부를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제2항 또는 제3항에서,상기 데이터 배선에 의해 가려진 상기 반도체층과 상기 데이터 배선은 동일한 평면 모양을 갖는 액정 표시 장치용 박막 트랜지스터 기판.
- 제11항에서,상기 반도체층과 상기 데이터 배선 사이에 형성되어 있으며 상기 데이터 배선과 동일한 평면 모양을 갖는 저항성 접촉층을 더 포함하는 액정 표시 장치용 박 막 트랜지스터 기판.
- 절연 기판 위에 게이트 배선과 유지 용량 배선을 형성하는 단계,게이트 절연막을 형성하는 단계,반도체층을 형성하는 단계,데이터 배선과 수리부를 형성하는 단계,상기 유지 용량 배선 및 상기 수리부를 덮으며 상기 유지 용량 배선 및 상기 수리부 각각의 적어도 일부를 드러내는 다수의 접촉 구멍을 가지고 있는 보호막을 형성하는 단계,상기 접촉 구멍을 통해 상기 수리부 및 상기 수리부 아래 위의 상기 유지 용량 배선과 연결되어 있는 연결부를 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제13항에서,상기 연결부를 형성하는 단계에서 화소 전극을 함께 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 절연 기판 위에 게이트선을 포함하는 게이트 배선 및 유지 용량 배선을 형성하는 단계,게이트 절연막을 형성하는 단계,반도체층을 형성하는 단계,데이터선을 포함하는 데이터 배선 및 상기 데이터 배선에 연결되어 있으며 상기 게이트선 아래 위의 상기 유지 용량 배선과 일부 중첩되어 있는 수리부를 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제15항에서,상기 데이터 배선과 상기 수리부를 덮는 보호막을 형성하는 단계를 더 포함하고, 상기 보호막 위에 상기 데이터선과 연결되어 있는 화소 전극을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제13항 또는 제15항에서,상기 반도체층과 상기 데이터 배선은 위치에 따라 두께가 다른 감광막 패턴을 이용한 사진 식각 공정으로 함께 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제17항에서,상기 감광막 패턴은 제1 두께의 제1 부분, 상기 제1 두께보다 두꺼운 제2 두께의 제2 부분, 상기 제2 두께보다 두꺼운 제3 두께의 제3 부분을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제18항에서,상기 데이터 배선은 상기 반도체층의 일부를 중심으로 서로 분리되어 있는 소스 전극 및 드레인 전극을 포함하며, 상기 감광막 패턴에서 상기 제2 부분은 상기 소스 전극과 상기 드레인 전극 사이, 상기 제3 부분은 상기 데이터 배선이 형성될 부분, 상기 제1 부분은 상기 제2 및 제3 부분을 제외한 나머지 부분에 위치하도록 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제13항 또는 제15항에서,상기 반도체층과 상기 데이터 배선 사이에 저항성 접촉층을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
- 제2항에 기재된 액정 표시 장치용 박막 트랜지스터 기판의 수리 방법으로서,상기 게이트선이 단선되면 단선 지점의 좌우 양쪽에 위치한 상기 수리부를 상기 게이트선에 전기적으로 연결하여 게이트 신호가 상기 유지 용량 배선의 일부로 우회하도록 하는 단계,상기 게이트 신호의 경로로 사용되는 상기 연결부 및 상기 유지 용량 배선의 일부를 상기 유지 용량 배선으로부터 격리하는 단계를 포함하는 수리 방법.
- 제3항에 기재된 액정 표시 장치용 박막 트랜지스터 기판의 수리 방법으로서,상기 게이트선이 단선되면 단선 지점의 좌우 양쪽에 위치하는 상기 수리부와 상기 게이트선을 연결하고 상기 수리부와 상기 유지 용량 배선을 연결하여 게이트 신호가 상기 유지 용량 배선의 일부로 우회하도록 하는 단계,상기 게이트 신호의 경로로 사용되는 상기 유지 용량 배선의 일부를 상기 유지 용량 배선으로부터 격리하고, 상기 수리부를 상기 데이터선으로부터 분리하는 단계를 포함하는 수리 방법.
- 제9항에 기재된 액정 표시 장치용 박막 트랜지스터 기판의 수리 방법으로서,상기 데이터선이 단선되면 단선 지점의 상하 양쪽에 위치하는 상기 돌기를 상기 데이터선에 연결하여 데이터 신호가 상기 유지 용량 배선의 일부로 우회하도록 하는 단계,상기 데이터 신호의 경로로 사용되는 상기 유지 용량 배선의 일부를 상기 유지 용량 배선으로부터 격리하는 단계를 포함하는 수리 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010017710A KR100750921B1 (ko) | 2001-04-03 | 2001-04-03 | 수리 구조를 갖추고 있는 액정 표시 장치용 박막트랜지스터 기판, 그 제조 방법 및 그 수리 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010017710A KR100750921B1 (ko) | 2001-04-03 | 2001-04-03 | 수리 구조를 갖추고 있는 액정 표시 장치용 박막트랜지스터 기판, 그 제조 방법 및 그 수리 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020077968A KR20020077968A (ko) | 2002-10-18 |
| KR100750921B1 true KR100750921B1 (ko) | 2007-08-22 |
Family
ID=27699774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010017710A KR100750921B1 (ko) | 2001-04-03 | 2001-04-03 | 수리 구조를 갖추고 있는 액정 표시 장치용 박막트랜지스터 기판, 그 제조 방법 및 그 수리 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100750921B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100740938B1 (ko) * | 2001-08-30 | 2007-07-19 | 삼성전자주식회사 | 레이저 조사 표지를 가지는 박막 트랜지스터 기판 |
| KR100986845B1 (ko) | 2008-08-14 | 2010-10-08 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시장치의 배선수리구조 및 그 수리방법 |
| KR101309364B1 (ko) * | 2008-12-24 | 2013-09-17 | 엘지디스플레이 주식회사 | 전기영동표시장치 및 그의 제조방법과 그의 리페어방법 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH095786A (ja) * | 1995-06-21 | 1997-01-10 | Advanced Display:Kk | Ｔｆｔアレイ基板並びにこれを用いた液晶表示装置およびｔｆｔアレイ基板の製造方法 |
| KR970028986A (ko) * | 1995-11-01 | 1997-06-26 | 김광호 | 화소의 단위로 수리 가능한 수리 구조를 갖춘 행렬형 표시 장치 |
| JPH09325363A (ja) * | 1996-06-05 | 1997-12-16 | Advanced Display:Kk | 液晶表示装置の修復方法 |
| KR980010567A (ko) * | 1996-07-30 | 1998-04-30 | 김광호 | 액정표시장치의 화소 결함 수리 방법 |
| KR20000060802A (ko) * | 1999-03-19 | 2000-10-16 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 수리 방법 |
| KR20010061270A (ko) * | 1999-12-28 | 2001-07-07 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 수리 방법 |
-
2001
- 2001-04-03 KR KR1020010017710A patent/KR100750921B1/ko active IP Right Grant
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH095786A (ja) * | 1995-06-21 | 1997-01-10 | Advanced Display:Kk | Ｔｆｔアレイ基板並びにこれを用いた液晶表示装置およびｔｆｔアレイ基板の製造方法 |
| KR970028986A (ko) * | 1995-11-01 | 1997-06-26 | 김광호 | 화소의 단위로 수리 가능한 수리 구조를 갖춘 행렬형 표시 장치 |
| JPH09325363A (ja) * | 1996-06-05 | 1997-12-16 | Advanced Display:Kk | 液晶表示装置の修復方法 |
| KR980010567A (ko) * | 1996-07-30 | 1998-04-30 | 김광호 | 액정표시장치의 화소 결함 수리 방법 |
| KR20000060802A (ko) * | 1999-03-19 | 2000-10-16 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 수리 방법 |
| KR20010061270A (ko) * | 1999-12-28 | 2001-07-07 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 수리 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020077968A (ko) | 2002-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6806937B2 (en) | Thin film transistor array panel | |
| US7139045B2 (en) | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same | |
| JP4897995B2 (ja) | 液晶表示装置用薄膜トランジスタ基板 | |
| JP5379824B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| US8294839B2 (en) | Thin film transistor array panel for liquid crystal display and method of manufacturing the same | |
| US6476882B1 (en) | Liquid-crystal display panel and repair method thereof | |
| US20020160555A1 (en) | Method for manufacturing thin film transistor array panel for liquid crystal display | |
| KR101248003B1 (ko) | 액정표시장치용 어레이 기판과 그 제조방법 | |
| KR20020087738A (ko) | 액정 표시 장치용 박막 트랜지스터 어레이 기판 | |
| KR20030094452A (ko) | 액정 표시 장치용 박막 트랜지스터 어레이 기판 | |
| KR100848108B1 (ko) | 액정 표시 장치, 그의 박막 트랜지스터 기판 및 그 제조방법 | |
| KR100750921B1 (ko) | 수리 구조를 갖추고 있는 액정 표시 장치용 박막트랜지스터 기판, 그 제조 방법 및 그 수리 방법 | |
| JP4112672B2 (ja) | 表示装置用アレイ基板及びその製造方法 | |
| KR100767357B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100729767B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100729783B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 | |
| KR100333978B1 (ko) | 액정표시장치용박막트랜지스터기판의제조방법 | |
| KR100686224B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법 | |
| KR100338009B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법 | |
| KR100759968B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법 | |
| KR100767356B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100315921B1 (ko) | 액정표시장치용박막트랜지스터기판의제조방법 | |
| KR100783699B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100796790B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100508031B1 (ko) | 정전기 보호 소자를 포함하는 배선 구조 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120713 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130731 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20160801 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20180802 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190801 Year of fee payment: 13 |