JP4343510B2 - 液晶表示装置、液晶表示装置用薄膜トランジスタ基板及びその製造方法 - Google Patents
液晶表示装置、液晶表示装置用薄膜トランジスタ基板及びその製造方法 Download PDFInfo
- Publication number
- JP4343510B2 JP4343510B2 JP2002274691A JP2002274691A JP4343510B2 JP 4343510 B2 JP4343510 B2 JP 4343510B2 JP 2002274691 A JP2002274691 A JP 2002274691A JP 2002274691 A JP2002274691 A JP 2002274691A JP 4343510 B2 JP4343510 B2 JP 4343510B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- data
- thin film
- film transistor
- transistor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 99
- 239000010409 thin film Substances 0.000 title claims description 84
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 66
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 49
- 239000010410 layer Substances 0.000 claims description 152
- 239000010408 film Substances 0.000 claims description 117
- 238000000034 method Methods 0.000 claims description 54
- 239000004020 conductor Substances 0.000 claims description 48
- 238000003860 storage Methods 0.000 claims description 46
- 239000003990 capacitor Substances 0.000 claims description 43
- 230000001681 protective effect Effects 0.000 claims description 37
- 238000001259 photo etching Methods 0.000 claims description 17
- 238000002834 transmittance Methods 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 230000003287 optical effect Effects 0.000 claims description 4
- 239000011241 protective layer Substances 0.000 claims 2
- 238000005520 cutting process Methods 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 25
- 238000002161 passivation Methods 0.000 abstract 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 36
- 238000010586 diagram Methods 0.000 description 13
- 238000005530 etching Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- 229910000838 Al alloy Inorganic materials 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 238000000059 patterning Methods 0.000 description 9
- 239000011651 chromium Substances 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 229910001080 W alloy Inorganic materials 0.000 description 4
- 238000002679 ablation Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 1
- 101100214488 Solanum lycopersicum TFT2 gene Proteins 0.000 description 1
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000007562 laser obscuration time method Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229920001197 polyacetylene Polymers 0.000 description 1
- 238000002271 resection Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置用薄膜トランジスタ基板及びその製造方法に関するものである。
【０００２】
【従来の技術】
液晶表示装置は現在最も広く用いられている平板表示装置の一つとして、電極が形成されている二枚のガラス基板とその間に挿入されている液晶層からなっており、二つの電極に電圧を印加して液晶層の液晶分子を再配列させ、透過する光の量を調節する表示装置である。
【０００３】
このような液晶表示装置の一つの基板は電極に印加される電圧をスイッチングする薄膜トランジスタを有するのが一般的であり、このような薄膜トランジスタ基板には、薄膜トランジスタの他にもゲート線及びデータ線を含む配線、外部から信号の印加を受けてゲート線及びデータ線に各々伝達するゲートパッド及びデータパッドが形成されている。ゲート線とデータ線とが交差して定義される画素領域には、薄膜トランジスタと電気的に連結されている画素電極が形成されている。
【０００４】
このような液晶表示装置において、画素の電荷保存能力を向上させるためには保持容量を形成しなければならないが、このような保持容量を形成する方法には前段ゲート方式と独立配線方式がある。
【０００５】
前段ゲート方式では、隣接する画素のゲート線と画素電極を絶縁膜を隔てて重ならせることによって保持容量を形成し、独立配線方式では、ゲート線と分離されている別個の維持電極配線と画素電極を絶縁膜を隔てて重ならせることによって保持容量を形成する。この中で独立配線方式で維持容量を形成する場合は、３０インチ乃至４０インチの大画面液晶表示装置における信号遅延を減少できるという長所がある。
【０００６】
一方、大画面の液晶表示装置を製造するために多数の写真エッチング工程を使用するが、この時、一回だけの全面露光をせずに二つ以上の領域に分割して何回も露光する分割露光方法を使うため、各露光後に分割領域間の誤整列（位置ズレ）の程度が異なる。これにより分割領域ごとに明るさの不均一が発生するが、その原因には２種類がある。まず、誤整列による分割領域間のデータ線と画素電極の間の距離差が挙げられるが、画素電極が右側データ線と近く形成されている分割領域と画素電極が左側データ線と近く形成されている分割領域の場合は、印加される画素電圧が各々変わる。次に、誤整列により、分割領域間でゲート電極とドレーン電極の間に発生する寄生容量の値が変わることが挙げられるが、ゲート電極とドレーン電極が近く形成されている分割領域と遠く形成されている分割領域の場合には寄生容量が異なり、これによってキックバック電圧が変わり、印加される画素電圧が各々分割領域毎に変化する。
【０００７】
【発明が解決しようとする課題】
本発明が解決しようとする技術的課題は、分割領域間の明るさの不均一を防止することである。
【０００８】
【課題を解決するための手段】
このような課題を達成するために、本発明では画素領域に同じ信号が印加される二つのデータ線を形成する。
【０００９】
本発明によれば、絶縁基板の上にゲート線とゲート線に連結されて一定の距離をおいて位置する第１及び第２ゲート電極とを含むゲート配線が形成されており、その上にゲート絶縁膜が形成されている。第１及び第２ゲート電極上部には各々第１及び第２半導体層が形成されており、その上にゲート線と交差して画素領域を定義し、一定の距離をおいて位置する第１及び第２データ線と第１及び第２データ線各々の一部である第１及び第２ソース電極、第１及び第２ソース電極と各々対向する第１及び第２ドレーン電極を含むデータ配線が形成されている。第１及び第２ドレーン電極を各々露出する第１及び第２接触孔を有する保護膜が形成されており、第１及び第２ドレーン電極と連結されている画素電極が形成されている。この画素電極は、第１及び第２データ線と完全に重なっている。
ここで、第１及び第２データ線には同じ信号が印加されるのが好ましい。
【００１０】
ここで、データ配線は前記画素領域の上部及び下部に各々形成されて、第１及び第２データ線を連結するデータ線連結部をさらに含み、ゲート線と同一層に平行に保持容量線がさらに形成されていることもある。
【００１１】
一方、第１ソース電極と第１ドレーン電極の間、及び第２ソース電極と第２ドレーン電極の間を除いた第１及び第２半導体層とデータ配線は同一な平面的模様を有することもできる。
【００１２】
第１及び第２半導体層とデータ配線の間に抵抗性接触層がさらに形成されていることもでき、抵抗性接触層とデータ配線は同一な平面的模様を有することができる。
【００１３】
ゲート配線は、ゲート線に信号を印加するゲートパッドをさらに含み、データ配線は、データ線に信号を印加するデータパッドをさらに含み、保護膜には、ゲートパッド及びデータパッドを各々露出する第３及び第４接触孔が形成されており、画素電極と同一層に形成されており、第３及び第４接触孔を通してゲートパッド及びデータパッドと各々連結される補助ゲートパッド及び補助データパッドをさらに含むことができる。
【００１４】
このような本発明による液晶表示装置用薄膜トランジスタ基板を製造する際は、まず、絶縁基板の上にゲート線とゲート線に連結されて一定の距離をおいて位置する第１及び第２ゲート電極とを含むゲート配線を形成し、ゲート絶縁膜と第１及び第２半導体層を形成する。その後、ゲート線と交差して画素領域を定義し、一定の距離をおいて位置する第１及び第２データ線と第１及び第２データ線各々の一部である第１及び第２ソース電極、第１及び第２ソース電極と各々対向する第１及び第２ドレーン電極を含むデータ配線を形成する。次に、第１及び第２ドレーン電極を各々露出する第１及び第２接触孔を有する保護膜を形成し、第１及び第２ドレーン電極と連結されている画素電極を形成する。この画素電極は、第１及び第２データ線と完全に重なっている。
【００１５】
この時、データ配線を形成する時に第１及び第２データ線を連結するデータ線連結部を形成し、ゲート配線を形成する時にゲート線と平行に保持容量線を形成することができる。
【００１６】
一方、半導体層とデータ配線は、位置によって厚さの異なる感光膜パターンを利用した写真エッチング工程で共に形成することもできる。この時、感光膜パターンは第１厚さを有する第１部分、第１厚さより厚い第２部分、厚さを有せずに第１及び第２部分を除いた第３部分を含み、感光膜パターンは第１領域、第１領域より低い透過率を有する第２領域、及び第１領域より高い透過率を有する第３領域を含む光マスクを利用して形成し、マスクの第１、第２及び第３領域は感光膜パターンの第１、第２及び第３部分に各々対応するように整列するのが好ましい。感光膜パターンにおいて、第１部分はソース電極とドレーン電極の間、第２部分はデータ配線が形成される部分、第３部分は第１及び第２部分を除いた残りの部分に位置するように形成するのが好ましい。ここで、第１乃至第３領域の透過率を異なるように調節するために、光マスクに半透過膜または露光器の分解能より小さなスリットパターンを形成することができる。
【００１７】
半導体層とデータ配線の間に抵抗性接触層をさらに形成することができ、半導体層、抵抗性接触層及びデータ配線を一回の写真工程で形成することもできる。
【００１８】
ゲート配線はゲート線に信号を印加するゲートパッドをさらに含み、データ配線はデータ線に信号を印加するデータパッドをさらに含み、保護膜は、ゲートパッド及びデータパッドを各々露出する第３及び第４接触孔を有しており、第３及び第４接触孔を通してゲートパッド及びデータパッドと各々連結され、画素電極と同一層に補助ゲートパッド及び補助データパッドを形成することができる。
【００１９】
このような本発明では、データ線を画素領域の両側に一つずつ形成することにより、誤整列の程度に差が出る分割領域間の寄生容量による画素電圧の変動を同一にし、画素領域ごとに薄膜トランジスタを２個ずつ形成することにより、左右に誤整列が発生する二つの分割領域間のゲート電極とドレーン電極による寄生容量を同一にして、画素電圧の変動を同一にし、明るさの不均一を防止することができる。
【００２０】
【発明の実施の形態】
以下、添付した図面を参照して本発明の実施例による液晶表示装置用薄膜トランジスタ基板及びその製造方法について、本発明の属する技術分野にて通常の知識を有する者が容易に実施できるように詳細に説明する。
【００２１】
まず、図１及び図２を参照して、本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の構造について詳細に説明する。
【００２２】
図１は本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を示した配置図であり、図２は図１のII−II線による断面図である。
【００２３】
図１及び図２のように、絶縁基板１０の上にアルミニウム（Ａｌ）またはアルミニウム合金（Ａｌ ａｌｌｏｙ）、モリブデン（Ｍｏ）またはモリブデン−タングステン合金（ＭｏＷ ａｌｌｏｙ）、クロム（Ｃｒ）、タンタル（Ｔａ）などの金属または化合物導電体（例えばポリアセチレン）からなるゲート配線（２１、２２１、２２２、２３）と保持容量線２５が同一の導電層で形成されている。ゲート配線は、横方向に伸びている複数のゲート線２１、ゲート線２１と一体形成されると共に一定の距離をおいて各々枝分かれ形成されている第１及び第２ゲート電極２２１、２２２、ゲート線２１の左端に連結されており、外部から走査信号の印加を受けてゲート線２１に伝達するゲートパッド２３を含む。保持容量線２５は画素の上下端に位置する２本のゲート線２１の中間にゲート線２１と平行に形成されており、以後説明する画素電極８０の中央部と重なってゲート絶縁膜３０および保護膜７０を隔てて保持容量を形成する。
【００２４】
ゲート配線（２１、２２１、２２２、２３）及び保持容量線２５は単一物質層として形成することもできるが、二重層や三重層として形成することもできる。二重以上の層で形成する場合には、一つの層は電気抵抗の小さい物質で形成し、他の層は他の物質との接触特性の良い物質で形成することが好ましく、例えば、Ｃｒ／Ａｌ（またはＡｌ合金）の二重層またはＡｌ（またはＡｌ合金）／Ｍｏの二重層が挙げられる。
【００２５】
ゲート配線（２１、２２１、２２２、２３）及び保持容量線２５は、窒化ケイ素（ＳｉＮX）などからなるゲート絶縁膜３０で覆われている。
【００２６】
第１ゲート電極２２１上部のゲート絶縁膜３０の上には、非晶質シリコンなどの半導体からなる第１半導体層４１１が島状に形成されており、第１半導体層４１１の上には、リン（Ｐ）のようなｎ形不純物がドーピングされている非晶質シリコンなどの半導体からなる抵抗性接触層５２１、５３１が、第１ゲート電極２２１真上のチャンネル部を中心に両側に分離して形成されている。一方、第２ゲート電極２２２上部のゲート絶縁膜３０の上にも第２半導体層４１２が島状に形成されており、第２半導体層４１２の上には、抵抗性接触層５２２、５３２が第２ゲート電極２２２真上のチャンネル部を中心に両側に分離して形成されている。
【００２７】
抵抗性接触層５２１、５３１、５２２、５３２及びゲート絶縁膜３０の上には、アルミニウムまたはアルミニウム合金、モリブデンまたはモリブデン−タングステン合金、クロム、タンタルなどの金属または化合物導電体からなる複数のデータ配線（６１１、６１２、６１３、６１４、６２１、６３１、６２２、６３２、６４）が形成されている。データ配線は、一定の距離をおいて各々縦方向に伸びており、画素上下にあるゲート線２１と交差して画素領域の左右端を定義する第１及び第２データ線６１１、６１２、第１及び第２データ線６１１、６１２を連結するためにゲート線２１に隣接して形成されているデータ線連結部６１３、６１４、第１データ線６１１の一部である第１ソース電極６２１、第１ゲート電極２２１上のチャンネルを中心に第１ソース電極６２１と対向する第１ドレーン電極６３１、第２データ線６１２の一部である第２ソース電極６２２、第２ゲート電極２２２上のチャンネルを中心に第２ソース電極６２２と対向する第２ドレーン電極６３２、第１及び第２データ線６１１、６１２に連結され、外部から画像信号の印加を受けて第１及び第２データ線６１１、６１２に伝達するデータパッド６４を含む。
【００２８】
データ配線（６１１、６１２、６１３、６１４、６２１、６３１、６２２、６３２、６４）もゲート配線（２１、２２１、２２２、２３）と同様に単一物質層で形成することができるが、二重層や三重層で形成することもできる。二重以上の層で形成する場合には、一つの層は抵抗の小さい物質で形成し、他の層は他の物質との接触特性の良い物質で形成するのが好ましい。
【００２９】
ここで、第１ゲート電極２２１、第１半導体層４１１、第１ソース電極６２１及び第１ドレーン電極６３１は第１薄膜トランジスタをなし、第２ゲート電極２２２、第２半導体層４１２、第２ソース電極６２２及び第２ドレーン電極６３２は第２薄膜トランジスタをなす。
【００３０】
データ配線（６１１、６１２、６１３、６１４、６２１、６３１、６２２、６３２、６４）及びゲート絶縁膜３０の上には、窒化ケイ素からなる保護膜７０が形成されている。保護膜７０は、ゲート絶縁膜３０と共にゲートパッド２３を露出する接触孔７３を有しているだけでなく、データパッド６４を露出する接触孔７４を有している。また、第１及び第２ドレーン電極６３１、６３２を各々露出する接触孔７２１、７２２を有している。
【００３１】
保護膜７０の上には、ＩＴＯ（indium tin oxide）またはＩＺＯ（indium zinc oxide）のような透明導電物質からなる画素電極８０、補助ゲートパッド８３及び補助データパッド８４が形成されている。
【００３２】
画素電極８０は、接触孔７２１、７２２を通して第１及び第２ドレーン電極６３１、６３２と連結されて画像信号の伝達を受け、補助ゲートパッド８３と補助データパッド８４は接触孔７３、７４を通してゲートパッド２３及びデータパッド６４と各々連結されており、これらは、パッド２３、６４と外部回路装置との接続性を補完しパッド２３、６４を保護する役割を果たす。
【００３３】
ところで従来の液晶表示装置用薄膜トランジスタ基板を、ステッパなどを用いて分割露光方法で製造する時、下地パターンと露光パターンのランダムな位置ズレを生じ、分割領域毎に画素電極とデータ線との距離差によって生ずる分割領域内の平均的明るさの不均一を生じるが、本発明は、これを防止することができる。これについて、図３ａ乃至図４ｂを参照して詳細に説明する。図３ａ乃至図４ｂには説明の便宜のために必要な構成要素だけを簡単に示した。
【００３４】
まず、図３ａ乃至図３ｃを参照して、従来技術による薄膜トランジスタ基板での分割領域間で発生する明るさの不均一について説明する。
【００３５】
図３ａは、マスクの誤整列により、データ線が画素電極に対して左側に偏って形成されたことを示し、図３ｂは、データ線が画素電極に対して右側に偏ったことを示し、図３ｃは、図３ａ及び図３ｂの画素電圧の変化を示している。
【００３６】
図３ａ及び図３ｂのように、ゲート線２１とデータ線６１との交差によって画素領域が定義され、画素領域ごとに画素電極８０が形成されており、ゲート線２１、データ線６１及び画素電極８０は薄膜トランジスタ（ＴＦＴ）に連結されている。このような構造では、ゲート線２１及びデータ線６１から各々ゲート信号及びデータ信号の印加を受け、薄膜トランジスタの動作によって画素電極８０に画素電圧が印加される。
【００３７】
図３ａのように、画素電極８０が右側データ線６１に標準より近く形成されている分割領域の場合には、画素電極８０（Ａ）とＤjのデータ線６１との距離がＤj-1のデータ線６１との距離より近いので、寄生容量はＣL1よりＣR1の方がさらに大きい。ここで、Ａ画素領域の画素電圧が基準電圧である共通電圧に対して正の値に充電された後、Ｄjのデータ線６１は次の行を反転方式で充電させるために、共通電圧に対し、正から負の値に変化し、Ｃ画素領域の画素電圧が基準電圧である共通電圧に対して負の値に充電された後、Ｄj-1のデータ線６１は次の行を充電させるために負から正の値に変化する。これにより、電圧変化後つまり維持期間中の、Ａ画素領域の画素電圧は寄生容量ＣR1に比例した電圧ＶR1と寄生容量ＣL1に比例した電圧ＶL1の合計の分だけ変動する。この時、ＶR1は負の値、ＶL1は正の値、｜ＶR1｜＞｜ＶL1｜であるので、ＶR1＋ＶL1は負の値になる。
【００３８】
一方、図３ｂのように、画素電極８０が左側データ線６１にさらに近く形成されている分割領域の場合には、画素電極８０（Ａ）とＤjのデータ線６１との距離がＤj-1のデータ線６１との距離より遠いので、寄生容量はＣR2よりＣL2の方がさらに大きい。ここで、前述した図３ａのように、Ａ画素領域の画素電圧が基準電圧である共通電圧に対して正の値に充電された後、Ｄjのデータ線６１は次の行を充電させるために正から負の値に変化し、Ｃ画素領域の画素電圧が基準電圧である共通電圧に対して負の値に充電された後、Ｄj-1のデータ線６１は次の行を充電させるために負から正に変化する。これにより、Ａ画素領域の画素電圧は寄生容量ＣR2による電圧ＶR2と寄生容量ＣL2による電圧ＶL2の合計だけ変動する。この時、ＶR2は負の値、ＶL2は正の値、｜ＶR2｜＜｜ＶL2｜であるので、ＶR2＋ＶL2は正の値になる。
【００３９】
以上のように、データ線が画素電極を中心にして左に偏るか右に偏るかによって維持期間中の画素電圧が充電電圧よりも高く又は低くなる。つまり、図３ｃに示したように、マスク誤整列の状態に応じて画素電圧の変動量と方向が変わる。なお、図においてＶpは図３ａに対応する画素電極、Ｖp'は図３ｂに対応する画素電極である。
【００４０】
したがって、分割領域毎に画素電極８０とデータ線６１の誤整列の程度に差が生じれば分割領域毎に維持される画素電圧が変動し、これによって分割領域毎に明るさが変動するという不均一が発生する。
【００４１】
一方、本発明の実施例による液晶表示装置用薄膜トランジスタ基板の場合について、図４ａ及び図４ｂを参照して説明する。
【００４２】
図４ａでは右側のデータ線６１２が画素電極に近寄っているが、図４ｂでは左側のデータ線６１１が画素電極に近寄っている。
【００４３】
図４ａ及び図４ｂでは、隣り合う２本のゲート線２１と第１及び第２データ線６１１、６１２との交差によって画素領域が定義され、画素領域ごとに画素電極８０が形成されており、第１データ線６１１が画素電極８０の左側に、第２データ線６１２が画素電極８０の右側に位置している。第１及び第２データ線６１１、６１２は画素領域の上部及び下部に各々形成されているデータ線連結部６１３、６１４によって連結されている。ゲート線２１、第１及び第２データ線６１１、６１２、及び画素電極８０は第１及び第２薄膜トランジスタＴＦＴ１、ＴＦＴ２と連結されている。このような構造ではゲート線２１からゲート信号の印加を受け、第１及び第２データ線６１１、６１２からデータ信号の印加を受けて、薄膜トランジスタの動作によって画素電極８０に画素電圧が印加される。この時、第１及び第２データ線６１１、６１２は共通のデータパッドに連結されていて同一データ信号の印加を受ける。
【００４４】
したがって、図４ａのように、画素電極８０が第２データ線６１２に近く形成されていたり、図４ｂのように、画素電極８０が第１データ線６１１に近く形成されている場合のいずれでも同一極性で変動するので、位置ズレが右寄りでも左寄りでも画素電圧の変化が同一である。これについてもう少し詳細に説明する。
【００４５】
まず、図４ａのように画素電極８０が第２データ線６１２にさらに近く形成されている分割領域の場合には、画素電極８０と第２データ線６１２との距離が第１データ線６１１との距離より少ないため、寄生容量はＣL3よりＣR3が方が大きい。ここで、Ａ画素領域の画素電圧が基準電圧である共通電圧に対して正の値に充電された後、第１及び第２データ線６１１、６１２は次の行を充電させるために、同時に、正から負に変動するので、Ａ画素領域の画素電圧は寄生容量ＣR3による電圧ＶR3と寄生容量ＣL3による電圧ＶL3との合計だけ変動する。この時、第１及び第２データ線６１１、６１２には同一な極性の電圧が印加されるためＶR3及びＶL3は共に負の値であるから、｜ＶR3｜＞｜ＶL3｜であり、ＶR3＋ＶL3は負の値である。
【００４６】
一方、図４ｂのように、画素電極８０が第１データ線６１１に接近して形成されている分割領域の場合には、画素電極８０と第１データ線６１１との距離が第２データ線６１２との距離より近いため、寄生容量はＣR4よりＣL4が大きい。ここで、前述した図４ａのように、Ａ画素領域の画素電圧が基準電圧である共通電圧に対して正の値に充電された後、第１及び第２データ線６１１、６１２は次の行を充電させるために正から負に変化するので、Ａ画素領域の画素電圧は寄生容量ＣR4による電圧ＶR4と寄生容量ＣL4による電圧ＶL4との合計だけ変動する。この時、第１及び第２データ線６１１、６１２に同一な極性の電圧が印加されるためＶR4及びＶL4は共に負の値であるから、｜ＶR4｜＞｜ＶL4｜であり、ＶR2＋ＶL2は負の値である。
【００４７】
つまり、データ線が画素電極に対して左または右のどちらに偏っているかに関係なく、充電期間から維持期間に移る時点での画素電極の電圧は全て同じ負の方向に変動する。これは画素電極の両側に分割配置された二つのデータ線による影響が互いに補償されるからである。
【００４８】
また、画素電極８０が画素領域上部のデータ線連結部６１３に近く形成されていたり、画素領域下部のデータ線連結部６１４に近く形成されている場合に対し、データ線連結部６１３、６１４もまた第１及び第２データ線６１１、６１２に連結されていて同一な極性で変化するので、画素電圧の変動が同一である。
【００４９】
一方、従来構造の場合に、誤整列が左側に片寄る分割領域と右側に片寄る分割領域においては、ゲート電極ドレーン電極間寄生容量が変動するため、これによる帰還電圧、つまり、キックバック電圧が変わり、これによって画素電圧が変わるが、本発明ではそのような問題がない。つまり、誤整列が左側に発生する分割領域と右側に発生する分割領域の全てが、第１ゲート電極２２１と第１ドレーン電極６３１による寄生容量ＣP1と第２ゲート電極２２２と第２ドレーン電極６３２による寄生容量ＣP2との合計（ＣP1＋ＣP2）によって決定されるが、ＣP1とＣP2は互いに補償されるからである。つまり、ＣP1が増加すればＣP2は減少し、反対にＣP1が減少すればＣP2は増加するので、ＣP1＋ＣP2は大きく変動しない。
【００５０】
以下、本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の製造方法について、図５ａ乃至図８ｂ、前出の図１及び図２を参照して説明する。
【００５１】
まず、図５ａ及び図５ｂ（Ｖｂ−Ｖｂ断面）のように、絶縁基板１０の上にゲート配線用導電体たとえば金属をスパッタリング（sputtering）などの方法で１、０００Å乃至３、０００Åの厚さに蒸着し、マスクを利用した写真エッチング工程でパターニングして、ゲート線２１、第１及び第２ゲート電極２２１、２２２及びゲートパッド２３を含むゲート配線と保持容量線２５を形成する。
【００５２】
次に、図６ａ及び図６ｂ（VIｂ−VIｂ断面）のように、ゲート絶縁膜３０、非晶質シリコン層及びｎ形不純物がドーピングされた非晶質シリコン層を、化学気相蒸着法（ＣＶＤ : chemical Vapor deposition）などを利用して各々１、５００Å乃至５、０００Å、５００Å乃至１、５００Å、及び３００Å乃至６００Åの厚さに順次に蒸着し、上部の二つの層をマスクを利用した写真エッチング工程でパターニングして、半導体層４１、４２及び抵抗性接触層５１、５２を形成する。
【００５３】
次に、図７ａ及び図７ｂのように、データ配線用導電体たとえば金属をスパッタリングなどの方法で１、５００Å乃至３、０００Åの厚さに蒸着し、マスクを利用した写真エッチング工程でパターニングして、第１及び第２データ線６１１、６１２、データ線連結部６１３、６１４、第１及び第２ソース電極６２１、６２２、第１及び第２ドレーン電極６３１、６３２、及びデータパッド６４を含むデータ配線を形成する。次に、第１ソース電極６２１と第１ドレーン電極６３１で遮られない抵抗性接触層５１を除去して二つの部分５２１、５３１に分離し、第２ソース電極６２２と第２ドレーン電極６３２で遮らない抵抗性接触層５２を除去して二つの部分５２２、５３２に分離する。
【００５４】
次に、図８ａ及び図８ｂのように、窒化ケイ素を化学気相蒸着法などを利用して蒸着したり、有機絶縁物質をスピンコーティングして３０００Å以上の厚さに保護膜７０を形成し、マスクを利用した写真エッチング工程でパターニングして接触孔７２１、７２２、７３、７４を形成する。
【００５５】
次に、前の図１及び図２のように、保護膜７０の上にＩＴＯまたはＩＺＯのような透明導電物質をスパッタリングなどの方法で４００Å乃至５００Åの厚さに蒸着し、マスクを利用した写真エッチング工程でパターニングして、画素電極８０、補助ゲートパッド８３及び補助データパッド８４を形成する。
【００５６】
一方、本発明の第１実施例では全て５回の写真エッチング工程を行って薄膜トランジスタ基板を製造したが、４回の写真エッチング工程のみで製造することもでき、これについては図９乃至図１７ｂを参照し、本発明の第２実施例として説明する。
【００５７】
まず、図９及び図１０を参照して、本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板の構造について説明する。
【００５８】
まず、絶縁基板１０の上にゲート線２１、第１及び第２ゲート電極２２１、２２２、及びゲートパッド２３を含むゲート配線と保持容量線２５が形成されている。
【００５９】
ゲート配線２１、２２１、２２２、２３及び保持容量線２５は、窒化ケイ素などからなるゲート絶縁膜３０で覆われている。
【００６０】
ゲート絶縁膜３０の上には、非晶質シリコンなどの半導体からなる半導体層４１３が形成されており、半導体層４１３の上にはリンのような不純物でドーピングされている非晶質シリコンなどからなる抵抗性接触層５２３、５３３、５３４が形成されている。
【００６１】
抵抗性接触層５２３、５３３、５３４の上には、第１及び第２データ線６１１、６１２、データ線連結部６１３、６１４、第１及び第２ソース電極６２１、６２２、第１及び第２ドレーン電極６３１、６３２、及びデータパッド６４を含むデータ配線が形成されている。
【００６２】
抵抗性接触層５２３、５３３、５３４は、その下部の半導体層４１３とその上部のデータ配線（６１１、６１２、６１３、６１４、６２１、６２２、６３１、６３２、６４）の接触抵抗を低くする役割を果たし、データ配線（６１１、６１２、６１３、６１４、６２１、６２２、６３１、６３２、６４）と同一な平面的模様を有する。
【００６３】
一方、半導体層４１３は第１及び第２薄膜トランジスタのチャンネル部（Ｃ）を除けば、データ配線（６１１、６１２、６１３、６１４、６２１、６２２、６３１、６３２、６４）及び抵抗性接触層５２３、５３３、５３４と同一な平面的模様を有する。
【００６４】
データ配線（６１１、６１２、６１３、６１４、６２１、６２２、６３１、６３２、６４）の上には、窒化ケイ素などからなる保護膜７０が形成されている。
【００６５】
保護膜７０はデータパッド６４を露出させる接触孔７４を有しており、ゲート絶縁膜３０を貫通してゲートパッド２３を露出させる接触孔７３を有している。また、第１及び第２ドレーン電極６３１、６３２を露出させる接触孔７２１、７２２を有している。
【００６６】
保護膜７０の上には、ＩＴＯまたはＩＺＯなどの透明な導電物質からなる画素電極８０、補助ゲートパッド８３及び補助データパッド８４が形成されている。
【００６７】
以下、本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板の製造方法について、図１１ａ乃至図１７ｂと前出の図９及び図１０を参照して説明する。
【００６８】
まず、図１１ａ及び１１ｂのように、絶縁基板１０の上にゲート配線用導電体たとえば金属を蒸着し、第１実施例と同様に第１写真エッチング工程でパターニングして、ゲート線２１、第１及び第２ゲート電極２２１、２２２、及びゲートパッド２３を含むゲート配線と保持容量線２５を形成する。
【００６９】
次に、図１２のように、ゲート絶縁膜３０、非晶質シリコン層４０、ドーピングされた非晶質シリコン層５０、及びデータ配線用導電体層６０を順次に蒸着する。
【００７０】
次に、感光膜を１μｍ乃至２μｍの厚さに塗布した後、位置に応じて透過率の異なるマスク１００を通して感光膜に光を照射し、第２写真工程で現像して感光膜パターン（１１２、１１４）を形成する。この時、感光膜パターン（１１２、１１４）の中で第１及び第２薄膜トランジスタのチャンネル部（Ｃ）、つまり第１ソース電極６２１と第１ドレーン電極６３１の間、及び第２ソース電極６２２と第２ドレーン電極６３２の間に位置した第１部分１１４は、データ配線部（Ａ）、つまりデータ配線（６１１、６１２、６１３、６１４、６２１、６２２、６３１、６３２、６４）が形成される部分に位置した第２部分１１２より厚さが薄くなるようにし、第２部分１１２にも第１部分１１４にも該当しないその他部分（Ｂ）の感光膜は全て除去する。
【００７１】
このように、位置に応じて感光膜の厚さを異ならせる方法にはいろいろな技法があり得るが、Ｃ領域の光透過量を調節するためには主にスリット（slit）や格子形態のパターンを形成したり半透過膜を使用する。
【００７２】
この時、スリットの間に位置したパターンの線間幅やパターンの間の間隔、つまりスリットの幅は、露光時に使用する露光器の分解能より小さいことが好ましく、半透過膜を利用する場合には、マスクを製作する時に透過率を調節するために異なる透過率を有する薄膜を利用したり、厚さの異なる薄膜を利用することができる。
【００７３】
ここで、感光膜の第１部分１１４はリフローが可能な物質からなる感光膜を利用し、光が完全に透過できる部分と完全に透過できない部分とに分けられた通常のマスクで露光した後、現像しリフローさせて、弱感光部に感光膜が残留しないように十分現像し、その部分に隣接する残留感光膜の一部を流入することによって形成することもできる。
【００７４】
次に、感光膜パターンの第１部分１１４及びその下部の膜、つまり導電体層６０、ドーピングされた非晶質シリコン層５０及び非晶質シリコン層４０に対するエッチングを行う。この時、感光膜パターンの第２部分１１２下部のデータ配線部（Ａ）にはデータ配線とその下部の膜がそのまま残り、第１部分１１４下部のチャンネル部（Ｃ）には非晶質シリコン層だけが残っていなければならず、残りの部分（Ｂ）では三つの層６０、５０、４０が全て除去されてゲート絶縁膜３０が露出されなければならない。
【００７５】
まず、図１３のように、その他部分（Ｂ）の露出されている導電体層６０を除去して、その下部のドーピングされた非晶質シリコン層５０を露出させる。この過程で感光膜パターン（１１２、１１４）はほとんどエッチングされない条件下で行うことが良い。
【００７６】
次に、図１４のように、その他部分（Ｂ）のドーピングされた非晶質シリコン層５０及びその下部の非晶質シリコン層４０を、感光膜の第１部分１１４と共に乾式エッチング方法で同時に除去する。この時は、感光膜パターン（１１２、１１４）とドーピングされた非晶質シリコン層５０及び非晶質シリコン層４０が同時にエッチングされ、ゲート絶縁膜３０はエッチングされない条件下で行わなければならない。
【００７７】
このようにすれば、チャンネル部（Ｃ）の第１部分１１４が除去されて導電体層６０が露出され、その他部分（Ｂ）のドーピングされた非晶質シリコン層５０及び非晶質シリコン層４０が除去されてその下部のゲート絶縁膜３０が露出される。一方、データ配線部（Ａ）の第２部分感光膜１１２もまたエッチングされるため、厚さが薄くなる。
【００７８】
次に、アッシング（ashing）によってチャンネル部（Ｃ）の導電体層６０表面に残っている感光膜クズを除去する。
【００７９】
次に、図１５のように、ゲート電極２２１、２２２上にあるチャンネル部（Ｃ）の導電体層６０及びその下部のドーピングされた非晶質シリコン層５０をエッチングして除去する。
【００８０】
最後に、データ配線部（Ａ）に残っている感光膜第２部分１１２を除去すれば、図１６ａ及び図１６ｂのように、第１ソース電極６２１と第１ドレーン電極６３１とが分離され、第２ソース電極６２２と第２ドレーン電極６３２とが分離されて、データ配線（６１１、６１２、６１３、６１４、６２１、６２２、６３１、６３２、６４）、その下部の抵抗性接触層５２３、５３３、５３４、及び半導体層４１３が完成される。
【００８１】
このようにしてデータ配線（６１１、６１２、６１３、６１４、６２１、６２２、６３１、６３２、６４）を形成した後、図１７ａ及び１７ｂのように、第１実施例と同様な方法で窒化ケイ素を蒸着して保護膜７０を形成し、第３写真エッチング工程でパターニングして接触孔７２１、７２２、７３、７４を形成する。
【００８２】
最後に、前の図９及び図１０のように、第１実施例と同様な方法でＩＴＯまたはＩＺＯのような透明導電物質を蒸着し、第４写真エッチング工程でパターニングして、画素電極８０、補助ゲートパッド８３及び補助データパッド８４を形成する。
【００８３】
このような本発明の第２実施例では第１実施例による効果だけでなく、データ配線（６１１、６１２、６１３、６１４、６２１、６２２、６３１、６３２、６４）、その下部の抵抗性接触層５２３、５３３、５３４、及び半導体層４１３を１回の写真工程で形成し、製造工程を単純化することができる。
【００８４】
このように本発明では、データ線を画素領域の両側に一つずつ形成して同一信号を供給することにより、誤整列の程度に差が出る各分割領域相互間で寄生容量による画素電圧変動を同一にし、画素領域ごとに薄膜トランジスタを２個ずつ形成することにより、左右に誤整列が発生する二つの分割領域間にゲート電極とドレーン電極による寄生容量を同一にして画素電圧の変動を同一にし、明るさの不均一を防止することができる。
【００８５】
次に、本発明の第３実施例による液晶表示装置の構造について詳細に説明する。
【００８６】
図１８は、本発明の第３実施例による液晶表示装置を示した配置図であり、図１９は、図１８のＸＩＸ−ＸＩＸ'線による断面図である。
【００８７】
まず、本発明の第３実施例による液晶表示装置の“下部基板”の構造について説明する。
【００８８】
一般に“下部基板”と称される薄膜トランジスタ基板は、図１８及び図１９のように、絶縁基板１０の上にアルミニウム（Al）またはアルミニウム合金（Al alloy）、モリブデン（Mo）またはモリブデン−タングステン合金（Mow alloy）、クロム（Cr）、タンタル（Ta）などの金属または化合物導電体からなるゲート配線（２１、２２１、２２２）と保持容量線２５が形成されている。ゲート配線は、横方向に伸びているゲート線２１、ゲート線２１の一部として一定の距離をおいて各々枝分かれして形成されている第１及び第２ゲート電極２２１、２２２を含む。保持容量線２５は、ゲート線２１の間でゲート線２１と平行に形成されており、上板の共通電極に入力される共通電極電圧などの電圧の印加を外部から受けて、後述する画素電極８０または維持蓄電器用導電体パターン６３３と重なり、画素の電荷保存能力を向上させる維持蓄電器を構成する。
【００８９】
ゲート配線（２１、２２１、２２２）及び保持容量線２５は単一物質層に形成することができるが、二重層や三重層に形成することもできる。二重層以上に形成する場合には、一つの層は抵抗の小さい物質で形成し、他の層は他の物質との接触特性の良い物質で形成するのが好ましく、例えばＣｒ／Ａｌ（またはＡｌ合金）の二重層またはＡｌ（またはＡｌ合金）／Ｍｏの二重層が挙げられる。
【００９０】
ゲート配線（２１、２２１、２２２）及び保持容量線２５は、窒化ケイ素（SiNX）などからなるゲート絶縁膜３０で覆われている。
【００９１】
第１ゲート電極２２１上部のゲート絶縁膜３０の上には、非晶質シリコンなどの半導体からなる第１半導体層４１１が形成されており、第１半導体層４１１の上には、リン（P）のようなｎ形不純物がドーピングされている非晶質シリコンなどの半導体からなる抵抗性接触層５２１、５３１が、第１ゲート電極２２１を中心に両側に分離されて形成されている。一方、第２ゲート電極２２２上部のゲート絶縁膜３０の上にも第２半導体層４１２が形成されており、第２半導体層４１２の上には、抵抗性接触層５２２、５３２が第２ゲート電極２２２を中心に両側に分離されて形成されている。
【００９２】
抵抗性接触層５２１、５３１、５２２、５３２及びゲート絶縁膜３０の上には、アルミニウムまたはアルミニウム合金、モリブデンまたはモリブデン−タングステン合金、クロム、タンタルなどの金属または化合物導電体からなるデータ配線（６１１、６１２、６１３、６２１、６２２、６３１、６３２、６３３、６３４）が形成されている。データ配線は、一定の距離をおいて各々縦方向に伸びており、ゲート線２１と交差して画素領域を定義する第１及び第２データ線６１１、６１２と、第１及び第２データ線６１１、６１２を連結し、ゲート線２１に隣接して形成されているデータ線連結部６１３と、第１データ線６１１の一部である第１ソース電極６２１と、第１ゲート電極２２１を中心に第１ソース電極６２１と対向する第１ドレーン電極６３１と、第２データ線６１２の一部である第２ソース電極６２２と、第２ゲート電極２２２を中心に第２ソース電極６２２と対向する第２ドレーン電極６３２と、維持蓄電器用導電体パターン６３３と、導電体パターン連結部６３４とを含む。ここで、第１ドレーン電極６３１と第２ドレーン電極６３２とは一つのパターンで連結されており、維持蓄電器用導電体パターン６３３は導電体パターン連結部６３４を通してドレーン電極６３１、６３２から伸びて保持容量用配線２５と重なっている。
【００９３】
データ配線（６１１、６１２、６１３、６２１、６２２、６３１、６３２、６３３、６３４）もゲート配線（２１、２２１、２２２）と同様に単一層に形成することができるが、二重層や三重層に形成することもできる。二重層以上に形成する場合には、一つの層は抵抗の小さい物質で形成し、他の層は他の物質との接触特性の良い物質で形成するのが好ましい。
【００９４】
ここで、第１ゲート電極２２１、第１半導体層４１１、第１ソース電極６２１及び第１ドレーン電極６３１は第１薄膜トランジスタを構成し、第２ゲート電極２２２、第２半導体層４１２、第２ソース電極６２２及び第２ドレーン電極６３２は第２薄膜トランジスタを構成する。
【００９５】
データ配線（６１１、６１２、６１３、６２１、６２２、６３１、６３２、６３３、６３４）及びゲート絶縁膜３０の上には、窒化ケイ素からなる保護膜７０が形成されている。保護膜７０は、維持蓄電器用導電体パターン６３３を露出する接触孔７２０を有している。
【００９６】
保護膜７０の上には、ＩＴＯまたはＩＺＯのような透明導電物質からなる画素電極８０が形成されている。
【００９７】
画素電極８０は接触孔７２０を通して維持蓄電器用導電体パターン６３３と連結され、第１及び第２ドレーン電極６３１、６３１から画像信号の伝達を受ける。
【００９８】
また、画素電極８０には、後述する“上部基板”の共通電極４００に形成された切除パターン（４０１、４０２、４０３、４０４）と共に液晶の傾きを制御して多数のドメインを形成する、第１切除部乃至第４切除部８１１、８１２、８１３、８１４を含む切除パターンが形成されている。
【００９９】
第１切除部８１１は長方形模様に形成された画素電極８０の上半部に形成され、右辺から左辺に向って斜線方向に形成されており、第２切除部８１２は、画素電極８０の中央部分を中心に第１切除部８１１と上下対称をなすように形成されている。第３切除部８１３は、画素電極８０上半部の左辺の端部を斜線方向に切断した模様に形成されており、第４切除部８１４は、画素電極８０の中央部分を中心に第２切除部８１２と上下対称をなすように形成されている。
【０１００】
一方、画素電極８０に形成された切除パターン（８１１、８１２、８１３、８１４）は突起パターンに形成されることもできる。
【０１０１】
次に、このような構造を有する本発明の第３実施例による液晶表示装置の“下部基板”に対向している“上部基板”の構造について説明する。
【０１０２】
“上部基板”と称されるカラーフィルター基板は、図１８及び図１９のように、ガラスなどの透明な絶縁基板１００の下にブラックマトリックス２００が形成されており、ブラックマトリックス２００の下に色フィルター３００が形成されている。色フィルター３００の下にはオーバーコート膜６００が形成されており、オーバーコート膜６００の下には、ＩＴＯやＩＺＯなどの透明導電物質からなる共通電極４００が形成されている。
【０１０３】
共通電極４００には、前述した画素電極８０の切除パターン（８１１、８１２、８１３、８１４）と共に液晶の傾きを制御して多数のドメインを形成するようにする、第１切除部乃至第４切除部４０１、４０２、４０３、４０４を含む切除パターンが形成されている。
【０１０４】
第１切除部４０１は共通電極４００の上半部に形成され、右辺から左辺に向って斜線方向に形成されており、第２切除部４０２は、共通電極４００の中央部分で第１切除部４０１と連結され、第１切除部４０１と上下対称をなすように形成されている。第３切除部４０３は、共通電極４００上半部に第１切除部４０１より上部分に、右辺から左辺に向って斜線方向に形成されており、第４切除部４０４は、共通電極４００の中央部分を中心に第２切除部４０２と上下対称をなすように形成されている。
【０１０５】
共通電極４００に斜線方向に形成された切除パターン（４０１、４０２、４０３、４０４）と、画素電極８０に斜線方向に形成された切除パターン（８１１、８１２、８１３、８１４）とは互いに交互に配置されている。
【０１０６】
一方、共通電極４００に形成された切除パターン（４０１、４０２、４０３、４０４）は突起パターンとして形成することもできる。
【０１０７】
次に、本発明の第４実施例による液晶表示装置の構造について詳細に説明する。
【０１０８】
図２０は、本発明の第４実施例による液晶表示装置を示した配置図であり、図２１は、図２０のＸＸＩ−ＸＸＩ'線による断面図である。
【０１０９】
図２０及び図２１のように、本発明の“下部基板”及び“上部基板”の構造は、下部基板に形成された維持蓄電器用導電体パターン６３３と第１及び第２ドレーン電極６３１、６３２とを連結する導電体パターン連結部６３４の形態と、データ配線上部に形成された保護膜７０、及び画素電極８０を除いた全ての構造が本発明の第３実施例と同一である。
【０１１０】
本発明の第３実施例による液晶表示装置の下部基板の導電体パターン連結部６３４は、第１及び第２ドレーン電極６３１、６３２が連結された地点で中央を横切って、保持容量線２５と重なって形成された維持蓄電器用導電体パターン６３３と連結される。
【０１１１】
データ配線上部には、保護膜７０が第３実施例の保護膜７０より非常に厚く形成されており、その上に、画素電極８０が、同一なデータ信号の印加を受ける第１及び第２データ線６１１、６１２を含むデータ配線（６１１、６１２、６１３、６２１、６２２、６３１、６３２、６３３、６３４）の上部にまで完全に重なっている。
【０１１２】
ここで、保護膜７０は３μｍ以上の厚さに形成するのが好ましい。
【０１１３】
また、画素電極８０には、共通電極４００の切除パターン（４０１、４０２、４０３、４０４）と共に液晶の傾きを制御して多数のドメインを形成する、第１突起乃至第４突起８１１、８１２、８１３、８１４を含む突起パターンが形成されている。
【０１１４】
第１突起８１１は画素電極８０の上半部に、右辺から左辺に向って斜線方向に形成されており、第２突起８１２は、画素電極８０の中央部分で第１突起８１１と連結され、第１突起８１１と上下対称をなすように形成されている。第３突起８１３は、画素電極８０上半部に第１突起８１１より上部分で斜線方向に形成されており、第４突起８１４は、画素電極８０の中央部分を中心に第２突起８１２と上下対称をなすように形成されている。
【０１１５】
画素電極８０に斜線方向に形成された突起パターン（８１１、８１２、８１３、８１４）は、共通電極４００に斜線方向に形成された切除パターン（４０１、４０２、４０３、４０４）と互いに交差して交互に配置されている。
【０１１６】
一方、画素電極８０に形成された突起パターン（８１１、８１２、８１３、８１４）は切除パターンとして形成することもできる。
【０１１７】
本発明の第３及び第４実施例では示していないが、ゲート線２１に連結されていて外部からゲート信号の印加を受けるゲートパッドと、ゲートパッド上部に形成されていて画素電極８０のような導電物質からなる補助ゲートパッドとをさらに含むことができる。
【０１１８】
また、第１及び第２データ線６１１、６１２に同一の信号を印加するために、前記第１及び第２データ線６１１、６１２の端部が出会うディスプレイ領域外部に形成されているデータパッドと、データパッド上部に形成されていて画素電極８０のような導電物質からなる補助データパッドとをさらに含むことができる。
【０１１９】
また、保護膜７０には、ゲートパッド及びデータパッドを各々露出する各々の接触孔がさらに形成されており、前記ゲートパッド及び前記データパッドは補助ゲートパッド及び補助データパッドと電気的に連結される。
【０１２０】
前記のように、二重のデータ線６１１、６１２上部に画素電極を完全に重ねることにより開口率を増大させることができるが、これについては図２２乃至図２３を参照して詳細に説明する。図２２乃至図２３には、説明の便宜のために必要な構成要素だけを簡単に示した。
【０１２１】
まず、図２２を参照して、従来の技術による液晶表示装置で開口率減少の原因となる構造について説明する。
【０１２２】
図２２は、従来の技術による液晶表示装置の断面を簡略に示した図である。
【０１２３】
図２２に示したように、従来の技術による液晶表示装置は画素の間に一つのデータ線が通過しており、画素電極とデータ線間の信号干渉を防止するために画素電極をデータ線上部に重ねていない構造である。データ線付近での制御されない光を遮断するために、上部基板にブラックマトリックスが形成されており、視野角を考慮し、画素電極の上部にまでブラックマトリックスが拡張されて形成されている。したがって、ブラックマトリックスの増加によって開口率が減少する結果となる。
【０１２４】
また、データ線によって発生する電界により、画素電極の縁で液晶の誤動作が発生し得る。
【０１２５】
図２３は、本発明の第４実施例による液晶表示装置の断面を簡略に示した図である。
【０１２６】
図２３に示したように、二重のデータ線上部には画素電極が完全に重なっており、この時、データ線上部に画素電極が重なって発生し得る信号干渉を防止するために、データ線と画素電極の間には保護膜が厚く形成されている。
【０１２７】
このようにデータ線が画素電極に完全にまた若干の余裕をもって重なっているため、分割露光方法を用いる写真工程の場合に、誤整列が発生してもデータ線と画素電極の間での前述した寄生容量差は発生しない。また、両側に分かれたデータ線が、隣接する画素電極の間の信号干渉によって発生する光漏れを遮断する役割を果たすため、上部基板のブラックマトリックスを狭く形成することができる。
【０１２８】
以下、本発明の第４実施例による液晶表示装置の“下部基板”の製造方法について、図２４ａ乃至図２７ｂ、前の図２０及び図２１を参照して説明する。
【０１２９】
まず、図２４ａ及び図２４ｂのように、絶縁基板１０の上にゲート配線用導電体たとえば金属をスパッタリングなどの方法で１０００Å乃至３０００Åの厚さに蒸着し、マスクを利用した写真エッチング工程でパターニングして、ゲート線２１、第１及び第２ゲート電極２２１、２２２を含むゲート配線と保持容量線２５を形成する。
【０１３０】
次に、図２５ａ及び図２５ｂのように、ゲート絶縁膜３０、非晶質シリコン層及びｎ形不純物がドーピングされた非晶質シリコン層を、化学気相蒸着法などを利用して各々１５００Å乃至５０００Å、５００Å乃至１、５００Å、及び３００Å乃至６００Åの厚さに順次に蒸着し、上部の二つの層をマスクを利用した写真エッチング工程でパターニングして、半導体層４１、４２及び抵抗性接触層５１、５２を形成する。
【０１３１】
次に、図２６ａ及び図２６ｂのように、データ配線用導電体たとえば金属をスパッタリングなどの方法で１５００Å乃至３０００Åの厚さに蒸着し、マスクを利用した写真エッチング工程でパターニングして、第１及び第２データ線６１１、６１２、データ線連結部６１３、第１及び第２ソース電極６２１、６２２、第１及び第２ドレーン電極６３１、６３２、維持蓄電器用導電体パターン６３３、導電体パターン連結部６３４を含むデータ配線を形成する。次に、第１ソース電極６２１と第１ドレーン電極６３１で遮らない抵抗性接触層５１を除去して二つの部分５２１、５３１に分離し、第２ソース電極６２２と第２ドレーン電極６３２で遮らない抵抗性接触層５２を除去して二つの部分５２２、５３２に分離する。
【０１３２】
次に、図２７ａ及び図２７ｂのように、窒化ケイ素を化学気相蒸着法などを利用して蒸着したり有機絶縁物質をスピンコーティングして３００００Å以上の厚さに保護膜７０を形成し、マスクを利用した写真エッチング工程でパターニングして接触孔７２０を形成する。
【０１３３】
次に、前の図２０及び図２１のように、保護膜７０の上に、ＩＴＯまたはＩＺＯのような透明導電物質をスパッタリングなどの方法で４００Å乃至５００Åの厚さに蒸着し、マスクを利用した写真エッチング工程でパターニングして画素電極８０を形成する。
【０１３４】
この時、突起パターン（８１１、８１２、８１３、８１４）は感光膜を誘電体として利用するものであり、画素電極８０を形成するための写真エッチング工程で部分的に異なる透過率を有するマスクを利用して同時に形成するが、その原理は次の通りである。
【０１３５】
光透過量を調節するために、主にスリットや格子形態のパターン、あるいは半透明膜のあるマスクを使用する。この時、スリットの間に位置したパターンの線幅やパターンの間の間隔、つまりスリットの幅は、露光時に使用する露光器の分解能より小さいのが好ましく、半透明膜を利用する場合には、マスクを製作する時に透過率を調節するために異なる透過率を有する薄膜を利用したり、厚さの異なる薄膜を利用することができる。
【０１３６】
本発明の第４実施例による液晶表示装置の薄膜トランジスタ基板では画素電極８０に突起パターンを形成したが、切除パターンを形成することもでき、この時はマスクを利用した写真エッチング工程でパターニングする。
【０１３７】
一方、本発明の実施例では全５回の写真エッチング工程によって薄膜トランジスタ基板を製造したが、４回の写真エッチング工程によって製造することもでき、これについては図２８乃至図３４ｂを参照して本発明の他の実施例として説明する。
【０１３８】
まず、前出の図２４ａ及び２４ｂのように、絶縁基板１０の上にゲート配線用導電体たとえば金属を蒸着し、前の実施例と同様に第１写真エッチング工程でパターニングして、ゲート線２１、第１及び第２ゲート電極２２１、２２２を含むゲート配線と保持容量線２５を形成する。
【０１３９】
次に、図２８のように、ゲート絶縁膜３０、非晶質シリコン層４０、ドーピングされた非晶質シリコン層５０及びデータ配線用導電体層６０を順次に蒸着する。
【０１４０】
次に、感光膜１１０を１μｍ乃至２μｍの厚さに塗布した後、位置に応じて透過率が異なるマスク１００を用いて感光膜に光を照射した後、第２写真工程で現像して感光膜パターン（１１２、１１４）を形成する。この時、感光膜パターン（１１２、１１４）の中で第１及び第２薄膜トランジスタのチャンネル部（Ｃ）、つまり第１ソース電極６２１と第１ドレーン電極６３１の間、及び第２ソース電極６２２と第２ドレーン電極６３２の間に位置した第１部分１１４は、データ配線部（Ａ）、つまりデータ配線（６１１、６１２、６１３、６２１、６２２、６３１、６３２、６３３、６３４）が形成される部分に位置した第２部分１１２より厚さが薄くなるようにし、その他部分（Ｂ）の感光膜は全て除去する。
【０１４１】
このように、位置によって感光膜の厚さを異ならせる方法にはいろいろな技法があり得るが、Ｃ領域の光透過量を調節するために、主にスリットや格子形態のパターンを形成したり半透過膜を使用する。
【０１４２】
この時、スリットの間に位置したパターンの線間幅やパターンの間の間隔、つまりスリットの幅は、露光時に使用する露光器の分解能より小さいのが好ましく、半透過膜を利用する場合には、マスクを製作する時に透過率を調節するために、異なる透過率を有する薄膜を利用したり厚さの異なる薄膜を利用することができる。
【０１４３】
ここで、感光膜の第１部分１１４はリフローが可能な物質からなる感光膜を利用し、光が完全に透過できる部分と完全に透過できない部分とに分けられた通常のマスクで露光した後、現像しリフローさせて、感光膜が残留していない部分に感光膜の一部を流すことによって形成することもできる。
【０１４４】
次に、感光膜パターンの第１部分１１４及びその下部の膜、つまり導電体層６０、ドーピングされた非晶質シリコン層５０、及び非晶質シリコン層４０に対するエッチングを行う。この時、データ配線部（Ａ）にはデータ配線とその下部の膜がそのまま残り、チャンネル部（Ｃ）には非晶質シリコン層だけ残っていなければならず、残りの部分（Ｂ）には三つの層（６０、５０、４０）が全て除去されてゲート絶縁膜３０が露出されなければならない。
【０１４５】
まず、図２９のように、その他部分（Ｂ）の露出されている導電体層６０を除去して、その下部のドーピングされた非晶質シリコン層５０を露出させる。この過程で感光膜パターン（１１２、１１４）はほとんどエッチングされない条件下で行うのが良い。
【０１４６】
次に、図３０のように、その他部分（Ｂ）のドーピングされた非晶質シリコン層５０及びその下部の非晶質シリコン層４０を、感光膜の第１部分１１４と共に乾式エッチング方法で同時に除去する。この時のエッチングは、感光膜パターン（１１２、１１４）とドーピングされた非晶質シリコン層５０、及び非晶質シリコン層４０が同時にエッチングされ、ゲート絶縁膜３０はエッチングされない条件下で行わなければならない。
【０１４７】
このようにすれば、チャンネル部（Ｃ）の第１部分１１４が除去されて導電体層６０が露出され、その他部分（Ｂ）のドーピングされた非晶質シリコン層５０及び非晶質シリコン層４０が除去されてその下部のゲート絶縁膜３０が露出される。一方、データ配線部（Ａ）の第２部分１１２もまたエッチングされるので厚さが薄くなる。
【０１４８】
次に、アッシングによってチャンネル部（Ｃ）の導電体層６０表面に残っている感光膜クズを除去する。
【０１４９】
その後、図３１のように、チャンネル部（Ｃ）の導電体層６０及びその下部のドーピングされた非晶質シリコン層５０をエッチングして除去する。
【０１５０】
最後に、データ配線部（Ａ）に残っている感光膜の第２部分１１２を除去すれば、図３２ａ及び図３２ｂのように、第１ソース電極６２１と第１ドレーン電極６３１とが分離され、第２ソース電極６２２と第２ドレーン電極６３２とが分離されて、データ配線（６１１、６１２、６１３、６２１、６２２、６３１、６３２、６３３、６３４）と、その下部の抵抗性接触層５１１、５２１、５３１、５３２、５２２、５１２、５１３及び半導体層４１３が完成される。
【０１５１】
このようにしてデータ配線（６１１、６１２、６１３、６２１、６２２、６３１、６３２、６３３、６３４）を形成した後、図３３ａ及び２０ｂのように、前の実施例と同様な方法で窒化ケイ素を蒸着して３μｍ以上の厚さを有する保護膜７０を形成し、第３写真エッチング工程でパターニングして接触孔７２０を形成する。
【０１５２】
最後に、図３４ａ及び図３４ｂのように、前の実施例と同様な方法でＩＴＯまたはＩＺＯのような透明導電物質を蒸着し、第４写真エッチング工程でパターニングして画素電極８０を形成する。
【０１５３】
このような本発明による薄膜トランジスタ基板の他の実施例では、前の実施例による効果だけでなく、データ配線（６１１、６１２、６１３、６２１、６２２、６３１、６３２、６３３、６３４）と、その下部の抵抗性接触層５１１、５２１、５３１、５３２、５２２、５１２、５１３及び半導体層４１３を１回の写真工程で形成することによって製造工程を単純化することができる。
【０１５４】
【発明の効果】
このように、本発明ではデータ線を画素領域の両側に一つずつ形成し同一信号を印加することにより、誤整列の程度に差が出る各分割領域相互間で寄生容量による画素電圧変動を同一にし、画素領域ごとに薄膜トランジスタを２個ずつ形成することにより、左右に誤整列が発生する二つの分割領域相互間でゲート電極ドレーン電極間寄生容量を同一にして画素電圧変動も同一にし、明るさの不均一を防止することができる。また、保護膜を厚く形成し、その上部に画素電極をデータ線上部にまで重なるように形成して、開口率を増大させることができる。
【図面の簡単な説明】
【図１】 本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を示した配置図である。
【図２】 図１のII−II線による断面図である。
【図３ａ】 従来の技術による薄膜トランジスタ基板で、分割領域間の明るさの不均一が発生する原理を示したものである。
【図３ｂ】 従来の技術による薄膜トランジスタ基板で、分割領域間の明るさの不均一が発生する原理を示したものである。
【図３ｃ】 図３ａ及び図３ｂの画素電圧の変化を示したものである。
【図４ａ】 本発明の第１実施例による薄膜トランジスタ基板で、分割領域間で発生する明るさの不均一を防止する原理を示したものである。
【図４ｂ】 本発明の第１実施例による薄膜トランジスタ基板で、分割領域間で発生する明るさの不均一を防止する原理を示したものである。
【図４ｃ】 図４ａ及び図４ｂの画素電圧の変化を示したものである。
【図５ａ】 本発明の第１実施例によって製造する最初の段階での薄膜トランジスタ基板を示した配置図である。
【図５ｂ】 図５ａのＶｂ−Ｖｂ線による断面図である。
【図６ａ】 図５ａの次の段階での配置図である。
【図６ｂ】 図６ａのVIｂ−VIｂ線による断面図である。
【図７ａ】 図６ａの次の段階での配置図である。
【図７ｂ】 図７ａのVIIｂ−VIIｂ線による断面図である。
【図８ａ】 図７ａの次の段階での配置図である。
【図８ｂ】 図８ａのVIIIｂ−VIIIｂ線による断面図である。
【図９】 本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板を示した配置図である。
【図１０】 図９のＸ−Ｘ線による断面図である。
【図１１ａ】 本発明の第２実施例によって製造する最初の段階での薄膜トランジスタ基板を示した配置図である。
【図１１ｂ】 図１１ａのＸＩｂ−ＸＩｂ線による断面図である。
【図１２】 図１１ａの次の段階での断面図である。
【図１３】 図１２の次の段階での工程をその順序に従って示した断面図である。
【図１４】 図１２の次の段階での工程をその順序に従って示した断面図である。
【図１５】 図１２の次の段階での工程をその順序に従って示した断面図である。
【図１６ａ】 図１５の次の段階での配置図である。
【図１６ｂ】 図１６ａのＸVIｂ−ＸVIｂ線による断面図である。
【図１７ａ】 図１６ａの次の段階での配置図である。
【図１７ｂ】 図１７ａのＸVIIｂ−ＸVIIｂ線による断面図である。
【図１８】 本発明の第３実施例による液晶表示装置を示した配置図である。
【図１９】 図１８のＸＩＸ−ＸＩＸ'線による断面図である。
【図２０】 本発明の第４実施例による液晶表示装置を示した配置図である。
【図２１】 図２０のＸＸＩ−ＸＸＩ'線による断面図である。
【図２２】 従来の技術による液晶表示装置の断面を簡略に示した図である。
【図２３】 本発明の第４実施例による液晶表示装置の断面を簡略に示した図である。
【図２４ａ】 本発明の実施例によって製造する最初の段階での薄膜トランジスタ基板を示した配置図である。
【図２４ｂ】 図２４ａのＸＸＩＶｂ−ＸＸＩＶｂ'線による断面図である。
【図２５ａ】 図２４ａの次の段階での配置図である。
【図２５ｂ】 図２５ａのＸＸＶｂ−ＸＸＶｂ'線による断面図である。
【図２６ａ】 図２５ａの次の段階での配置図である。
【図２６ｂ】 図２６ａのＸＸＶＩｂ−ＸＸＶＩｂ'線による断面図である。
【図２７ａ】 図２６ａの次の段階での配置図である。
【図２７ｂ】 図２７ａのＸＸＶＩＩｂ−ＸＸＶＩＩｂ'線による断面図である。
【図２８】 図２４ｂの次の段階での工程過程を本発明の他の実施例によってその順序を示した断面図である。
【図２９】 図２４ｂの次の段階での工程過程を本発明の他の実施例によってその順序を示した断面図である。
【図３０】 図２４ｂの次の段階での工程過程を本発明の他の実施例によってその順序を示した断面図である。
【図３１】 図２４ｂの次の段階での工程過程を本発明の他の実施例によってその順序を示した断面図である。
【図３２ａ】 図３１の次の段階での配置図である。
【図３２ｂ】 図３２ａのＸＸＸＩＩｂ−ＸＸＸＩＩｂ'線による断面図である。
【図３３ａ】 図３２ａの次の段階での配置図である。
【図３３ｂ】 図３３ａのＸＸＸＩＩＩｂ−ＸＸＸＩＩＩｂ'線による断面図である。
【図３４ａ】 図３３ａの次の段階での配置図である。
【図３４ｂ】 図３４ａのＸＸＸＩＶｂ−ＸＸＸＩＶｂ'線による断面図である。
【符号の説明】
１０、１００ 絶縁基板
２１ ゲート線
２３ ゲートパッド
２５ 維持容量線
３０ 絶縁膜
５１、５２、５２３、５３３、５３４ 抵抗性接触層
６１、６１１、６１２ データ線
６４ データパッド
７０ 保護膜
７３、７４、７２１、７２２ 接触孔
８０ 画素電極
８３ 補助ゲートパッド
８４ 補助データパッド
１１０ 感光膜
１１２、１１４ 感光膜パターン
２００ ブラックマトリックス
２２１、２２２ ゲート電極
３００ 色フィルター
４００ 共通電極
４１１、４１２、４１３ 半導体層
４０１、４０２、４０３、４０４ 切除部
６００ オーバーコート膜
６２１、６２２ ソース電極
６１３、６１４ データ線連結部
６２１ 第１ソース電極
６３１、６３２ ドレーン電極
６３３ 維持蓄電器用導電体パターン
６３４ 導電体パターン連結部
８１１、８１２、８１３、８１４ 切除部または突起部
【発明の属する技術分野】
本発明は液晶表示装置用薄膜トランジスタ基板及びその製造方法に関するものである。
【０００２】
【従来の技術】
液晶表示装置は現在最も広く用いられている平板表示装置の一つとして、電極が形成されている二枚のガラス基板とその間に挿入されている液晶層からなっており、二つの電極に電圧を印加して液晶層の液晶分子を再配列させ、透過する光の量を調節する表示装置である。
【０００３】
このような液晶表示装置の一つの基板は電極に印加される電圧をスイッチングする薄膜トランジスタを有するのが一般的であり、このような薄膜トランジスタ基板には、薄膜トランジスタの他にもゲート線及びデータ線を含む配線、外部から信号の印加を受けてゲート線及びデータ線に各々伝達するゲートパッド及びデータパッドが形成されている。ゲート線とデータ線とが交差して定義される画素領域には、薄膜トランジスタと電気的に連結されている画素電極が形成されている。
【０００４】
このような液晶表示装置において、画素の電荷保存能力を向上させるためには保持容量を形成しなければならないが、このような保持容量を形成する方法には前段ゲート方式と独立配線方式がある。
【０００５】
前段ゲート方式では、隣接する画素のゲート線と画素電極を絶縁膜を隔てて重ならせることによって保持容量を形成し、独立配線方式では、ゲート線と分離されている別個の維持電極配線と画素電極を絶縁膜を隔てて重ならせることによって保持容量を形成する。この中で独立配線方式で維持容量を形成する場合は、３０インチ乃至４０インチの大画面液晶表示装置における信号遅延を減少できるという長所がある。
【０００６】
一方、大画面の液晶表示装置を製造するために多数の写真エッチング工程を使用するが、この時、一回だけの全面露光をせずに二つ以上の領域に分割して何回も露光する分割露光方法を使うため、各露光後に分割領域間の誤整列（位置ズレ）の程度が異なる。これにより分割領域ごとに明るさの不均一が発生するが、その原因には２種類がある。まず、誤整列による分割領域間のデータ線と画素電極の間の距離差が挙げられるが、画素電極が右側データ線と近く形成されている分割領域と画素電極が左側データ線と近く形成されている分割領域の場合は、印加される画素電圧が各々変わる。次に、誤整列により、分割領域間でゲート電極とドレーン電極の間に発生する寄生容量の値が変わることが挙げられるが、ゲート電極とドレーン電極が近く形成されている分割領域と遠く形成されている分割領域の場合には寄生容量が異なり、これによってキックバック電圧が変わり、印加される画素電圧が各々分割領域毎に変化する。
【０００７】
【発明が解決しようとする課題】
本発明が解決しようとする技術的課題は、分割領域間の明るさの不均一を防止することである。
【０００８】
【課題を解決するための手段】
このような課題を達成するために、本発明では画素領域に同じ信号が印加される二つのデータ線を形成する。
【０００９】
本発明によれば、絶縁基板の上にゲート線とゲート線に連結されて一定の距離をおいて位置する第１及び第２ゲート電極とを含むゲート配線が形成されており、その上にゲート絶縁膜が形成されている。第１及び第２ゲート電極上部には各々第１及び第２半導体層が形成されており、その上にゲート線と交差して画素領域を定義し、一定の距離をおいて位置する第１及び第２データ線と第１及び第２データ線各々の一部である第１及び第２ソース電極、第１及び第２ソース電極と各々対向する第１及び第２ドレーン電極を含むデータ配線が形成されている。第１及び第２ドレーン電極を各々露出する第１及び第２接触孔を有する保護膜が形成されており、第１及び第２ドレーン電極と連結されている画素電極が形成されている。この画素電極は、第１及び第２データ線と完全に重なっている。
ここで、第１及び第２データ線には同じ信号が印加されるのが好ましい。
【００１０】
ここで、データ配線は前記画素領域の上部及び下部に各々形成されて、第１及び第２データ線を連結するデータ線連結部をさらに含み、ゲート線と同一層に平行に保持容量線がさらに形成されていることもある。
【００１１】
一方、第１ソース電極と第１ドレーン電極の間、及び第２ソース電極と第２ドレーン電極の間を除いた第１及び第２半導体層とデータ配線は同一な平面的模様を有することもできる。
【００１２】
第１及び第２半導体層とデータ配線の間に抵抗性接触層がさらに形成されていることもでき、抵抗性接触層とデータ配線は同一な平面的模様を有することができる。
【００１３】
ゲート配線は、ゲート線に信号を印加するゲートパッドをさらに含み、データ配線は、データ線に信号を印加するデータパッドをさらに含み、保護膜には、ゲートパッド及びデータパッドを各々露出する第３及び第４接触孔が形成されており、画素電極と同一層に形成されており、第３及び第４接触孔を通してゲートパッド及びデータパッドと各々連結される補助ゲートパッド及び補助データパッドをさらに含むことができる。
【００１４】
このような本発明による液晶表示装置用薄膜トランジスタ基板を製造する際は、まず、絶縁基板の上にゲート線とゲート線に連結されて一定の距離をおいて位置する第１及び第２ゲート電極とを含むゲート配線を形成し、ゲート絶縁膜と第１及び第２半導体層を形成する。その後、ゲート線と交差して画素領域を定義し、一定の距離をおいて位置する第１及び第２データ線と第１及び第２データ線各々の一部である第１及び第２ソース電極、第１及び第２ソース電極と各々対向する第１及び第２ドレーン電極を含むデータ配線を形成する。次に、第１及び第２ドレーン電極を各々露出する第１及び第２接触孔を有する保護膜を形成し、第１及び第２ドレーン電極と連結されている画素電極を形成する。この画素電極は、第１及び第２データ線と完全に重なっている。
【００１５】
この時、データ配線を形成する時に第１及び第２データ線を連結するデータ線連結部を形成し、ゲート配線を形成する時にゲート線と平行に保持容量線を形成することができる。
【００１６】
一方、半導体層とデータ配線は、位置によって厚さの異なる感光膜パターンを利用した写真エッチング工程で共に形成することもできる。この時、感光膜パターンは第１厚さを有する第１部分、第１厚さより厚い第２部分、厚さを有せずに第１及び第２部分を除いた第３部分を含み、感光膜パターンは第１領域、第１領域より低い透過率を有する第２領域、及び第１領域より高い透過率を有する第３領域を含む光マスクを利用して形成し、マスクの第１、第２及び第３領域は感光膜パターンの第１、第２及び第３部分に各々対応するように整列するのが好ましい。感光膜パターンにおいて、第１部分はソース電極とドレーン電極の間、第２部分はデータ配線が形成される部分、第３部分は第１及び第２部分を除いた残りの部分に位置するように形成するのが好ましい。ここで、第１乃至第３領域の透過率を異なるように調節するために、光マスクに半透過膜または露光器の分解能より小さなスリットパターンを形成することができる。
【００１７】
半導体層とデータ配線の間に抵抗性接触層をさらに形成することができ、半導体層、抵抗性接触層及びデータ配線を一回の写真工程で形成することもできる。
【００１８】
ゲート配線はゲート線に信号を印加するゲートパッドをさらに含み、データ配線はデータ線に信号を印加するデータパッドをさらに含み、保護膜は、ゲートパッド及びデータパッドを各々露出する第３及び第４接触孔を有しており、第３及び第４接触孔を通してゲートパッド及びデータパッドと各々連結され、画素電極と同一層に補助ゲートパッド及び補助データパッドを形成することができる。
【００１９】
このような本発明では、データ線を画素領域の両側に一つずつ形成することにより、誤整列の程度に差が出る分割領域間の寄生容量による画素電圧の変動を同一にし、画素領域ごとに薄膜トランジスタを２個ずつ形成することにより、左右に誤整列が発生する二つの分割領域間のゲート電極とドレーン電極による寄生容量を同一にして、画素電圧の変動を同一にし、明るさの不均一を防止することができる。
【００２０】
【発明の実施の形態】
以下、添付した図面を参照して本発明の実施例による液晶表示装置用薄膜トランジスタ基板及びその製造方法について、本発明の属する技術分野にて通常の知識を有する者が容易に実施できるように詳細に説明する。
【００２１】
まず、図１及び図２を参照して、本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の構造について詳細に説明する。
【００２２】
図１は本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を示した配置図であり、図２は図１のII−II線による断面図である。
【００２３】
図１及び図２のように、絶縁基板１０の上にアルミニウム（Ａｌ）またはアルミニウム合金（Ａｌ ａｌｌｏｙ）、モリブデン（Ｍｏ）またはモリブデン−タングステン合金（ＭｏＷ ａｌｌｏｙ）、クロム（Ｃｒ）、タンタル（Ｔａ）などの金属または化合物導電体（例えばポリアセチレン）からなるゲート配線（２１、２２１、２２２、２３）と保持容量線２５が同一の導電層で形成されている。ゲート配線は、横方向に伸びている複数のゲート線２１、ゲート線２１と一体形成されると共に一定の距離をおいて各々枝分かれ形成されている第１及び第２ゲート電極２２１、２２２、ゲート線２１の左端に連結されており、外部から走査信号の印加を受けてゲート線２１に伝達するゲートパッド２３を含む。保持容量線２５は画素の上下端に位置する２本のゲート線２１の中間にゲート線２１と平行に形成されており、以後説明する画素電極８０の中央部と重なってゲート絶縁膜３０および保護膜７０を隔てて保持容量を形成する。
【００２４】
ゲート配線（２１、２２１、２２２、２３）及び保持容量線２５は単一物質層として形成することもできるが、二重層や三重層として形成することもできる。二重以上の層で形成する場合には、一つの層は電気抵抗の小さい物質で形成し、他の層は他の物質との接触特性の良い物質で形成することが好ましく、例えば、Ｃｒ／Ａｌ（またはＡｌ合金）の二重層またはＡｌ（またはＡｌ合金）／Ｍｏの二重層が挙げられる。
【００２５】
ゲート配線（２１、２２１、２２２、２３）及び保持容量線２５は、窒化ケイ素（ＳｉＮX）などからなるゲート絶縁膜３０で覆われている。
【００２６】
第１ゲート電極２２１上部のゲート絶縁膜３０の上には、非晶質シリコンなどの半導体からなる第１半導体層４１１が島状に形成されており、第１半導体層４１１の上には、リン（Ｐ）のようなｎ形不純物がドーピングされている非晶質シリコンなどの半導体からなる抵抗性接触層５２１、５３１が、第１ゲート電極２２１真上のチャンネル部を中心に両側に分離して形成されている。一方、第２ゲート電極２２２上部のゲート絶縁膜３０の上にも第２半導体層４１２が島状に形成されており、第２半導体層４１２の上には、抵抗性接触層５２２、５３２が第２ゲート電極２２２真上のチャンネル部を中心に両側に分離して形成されている。
【００２７】
抵抗性接触層５２１、５３１、５２２、５３２及びゲート絶縁膜３０の上には、アルミニウムまたはアルミニウム合金、モリブデンまたはモリブデン−タングステン合金、クロム、タンタルなどの金属または化合物導電体からなる複数のデータ配線（６１１、６１２、６１３、６１４、６２１、６３１、６２２、６３２、６４）が形成されている。データ配線は、一定の距離をおいて各々縦方向に伸びており、画素上下にあるゲート線２１と交差して画素領域の左右端を定義する第１及び第２データ線６１１、６１２、第１及び第２データ線６１１、６１２を連結するためにゲート線２１に隣接して形成されているデータ線連結部６１３、６１４、第１データ線６１１の一部である第１ソース電極６２１、第１ゲート電極２２１上のチャンネルを中心に第１ソース電極６２１と対向する第１ドレーン電極６３１、第２データ線６１２の一部である第２ソース電極６２２、第２ゲート電極２２２上のチャンネルを中心に第２ソース電極６２２と対向する第２ドレーン電極６３２、第１及び第２データ線６１１、６１２に連結され、外部から画像信号の印加を受けて第１及び第２データ線６１１、６１２に伝達するデータパッド６４を含む。
【００２８】
データ配線（６１１、６１２、６１３、６１４、６２１、６３１、６２２、６３２、６４）もゲート配線（２１、２２１、２２２、２３）と同様に単一物質層で形成することができるが、二重層や三重層で形成することもできる。二重以上の層で形成する場合には、一つの層は抵抗の小さい物質で形成し、他の層は他の物質との接触特性の良い物質で形成するのが好ましい。
【００２９】
ここで、第１ゲート電極２２１、第１半導体層４１１、第１ソース電極６２１及び第１ドレーン電極６３１は第１薄膜トランジスタをなし、第２ゲート電極２２２、第２半導体層４１２、第２ソース電極６２２及び第２ドレーン電極６３２は第２薄膜トランジスタをなす。
【００３０】
データ配線（６１１、６１２、６１３、６１４、６２１、６３１、６２２、６３２、６４）及びゲート絶縁膜３０の上には、窒化ケイ素からなる保護膜７０が形成されている。保護膜７０は、ゲート絶縁膜３０と共にゲートパッド２３を露出する接触孔７３を有しているだけでなく、データパッド６４を露出する接触孔７４を有している。また、第１及び第２ドレーン電極６３１、６３２を各々露出する接触孔７２１、７２２を有している。
【００３１】
保護膜７０の上には、ＩＴＯ（indium tin oxide）またはＩＺＯ（indium zinc oxide）のような透明導電物質からなる画素電極８０、補助ゲートパッド８３及び補助データパッド８４が形成されている。
【００３２】
画素電極８０は、接触孔７２１、７２２を通して第１及び第２ドレーン電極６３１、６３２と連結されて画像信号の伝達を受け、補助ゲートパッド８３と補助データパッド８４は接触孔７３、７４を通してゲートパッド２３及びデータパッド６４と各々連結されており、これらは、パッド２３、６４と外部回路装置との接続性を補完しパッド２３、６４を保護する役割を果たす。
【００３３】
ところで従来の液晶表示装置用薄膜トランジスタ基板を、ステッパなどを用いて分割露光方法で製造する時、下地パターンと露光パターンのランダムな位置ズレを生じ、分割領域毎に画素電極とデータ線との距離差によって生ずる分割領域内の平均的明るさの不均一を生じるが、本発明は、これを防止することができる。これについて、図３ａ乃至図４ｂを参照して詳細に説明する。図３ａ乃至図４ｂには説明の便宜のために必要な構成要素だけを簡単に示した。
【００３４】
まず、図３ａ乃至図３ｃを参照して、従来技術による薄膜トランジスタ基板での分割領域間で発生する明るさの不均一について説明する。
【００３５】
図３ａは、マスクの誤整列により、データ線が画素電極に対して左側に偏って形成されたことを示し、図３ｂは、データ線が画素電極に対して右側に偏ったことを示し、図３ｃは、図３ａ及び図３ｂの画素電圧の変化を示している。
【００３６】
図３ａ及び図３ｂのように、ゲート線２１とデータ線６１との交差によって画素領域が定義され、画素領域ごとに画素電極８０が形成されており、ゲート線２１、データ線６１及び画素電極８０は薄膜トランジスタ（ＴＦＴ）に連結されている。このような構造では、ゲート線２１及びデータ線６１から各々ゲート信号及びデータ信号の印加を受け、薄膜トランジスタの動作によって画素電極８０に画素電圧が印加される。
【００３７】
図３ａのように、画素電極８０が右側データ線６１に標準より近く形成されている分割領域の場合には、画素電極８０（Ａ）とＤjのデータ線６１との距離がＤj-1のデータ線６１との距離より近いので、寄生容量はＣL1よりＣR1の方がさらに大きい。ここで、Ａ画素領域の画素電圧が基準電圧である共通電圧に対して正の値に充電された後、Ｄjのデータ線６１は次の行を反転方式で充電させるために、共通電圧に対し、正から負の値に変化し、Ｃ画素領域の画素電圧が基準電圧である共通電圧に対して負の値に充電された後、Ｄj-1のデータ線６１は次の行を充電させるために負から正の値に変化する。これにより、電圧変化後つまり維持期間中の、Ａ画素領域の画素電圧は寄生容量ＣR1に比例した電圧ＶR1と寄生容量ＣL1に比例した電圧ＶL1の合計の分だけ変動する。この時、ＶR1は負の値、ＶL1は正の値、｜ＶR1｜＞｜ＶL1｜であるので、ＶR1＋ＶL1は負の値になる。
【００３８】
一方、図３ｂのように、画素電極８０が左側データ線６１にさらに近く形成されている分割領域の場合には、画素電極８０（Ａ）とＤjのデータ線６１との距離がＤj-1のデータ線６１との距離より遠いので、寄生容量はＣR2よりＣL2の方がさらに大きい。ここで、前述した図３ａのように、Ａ画素領域の画素電圧が基準電圧である共通電圧に対して正の値に充電された後、Ｄjのデータ線６１は次の行を充電させるために正から負の値に変化し、Ｃ画素領域の画素電圧が基準電圧である共通電圧に対して負の値に充電された後、Ｄj-1のデータ線６１は次の行を充電させるために負から正に変化する。これにより、Ａ画素領域の画素電圧は寄生容量ＣR2による電圧ＶR2と寄生容量ＣL2による電圧ＶL2の合計だけ変動する。この時、ＶR2は負の値、ＶL2は正の値、｜ＶR2｜＜｜ＶL2｜であるので、ＶR2＋ＶL2は正の値になる。
【００３９】
以上のように、データ線が画素電極を中心にして左に偏るか右に偏るかによって維持期間中の画素電圧が充電電圧よりも高く又は低くなる。つまり、図３ｃに示したように、マスク誤整列の状態に応じて画素電圧の変動量と方向が変わる。なお、図においてＶpは図３ａに対応する画素電極、Ｖp'は図３ｂに対応する画素電極である。
【００４０】
したがって、分割領域毎に画素電極８０とデータ線６１の誤整列の程度に差が生じれば分割領域毎に維持される画素電圧が変動し、これによって分割領域毎に明るさが変動するという不均一が発生する。
【００４１】
一方、本発明の実施例による液晶表示装置用薄膜トランジスタ基板の場合について、図４ａ及び図４ｂを参照して説明する。
【００４２】
図４ａでは右側のデータ線６１２が画素電極に近寄っているが、図４ｂでは左側のデータ線６１１が画素電極に近寄っている。
【００４３】
図４ａ及び図４ｂでは、隣り合う２本のゲート線２１と第１及び第２データ線６１１、６１２との交差によって画素領域が定義され、画素領域ごとに画素電極８０が形成されており、第１データ線６１１が画素電極８０の左側に、第２データ線６１２が画素電極８０の右側に位置している。第１及び第２データ線６１１、６１２は画素領域の上部及び下部に各々形成されているデータ線連結部６１３、６１４によって連結されている。ゲート線２１、第１及び第２データ線６１１、６１２、及び画素電極８０は第１及び第２薄膜トランジスタＴＦＴ１、ＴＦＴ２と連結されている。このような構造ではゲート線２１からゲート信号の印加を受け、第１及び第２データ線６１１、６１２からデータ信号の印加を受けて、薄膜トランジスタの動作によって画素電極８０に画素電圧が印加される。この時、第１及び第２データ線６１１、６１２は共通のデータパッドに連結されていて同一データ信号の印加を受ける。
【００４４】
したがって、図４ａのように、画素電極８０が第２データ線６１２に近く形成されていたり、図４ｂのように、画素電極８０が第１データ線６１１に近く形成されている場合のいずれでも同一極性で変動するので、位置ズレが右寄りでも左寄りでも画素電圧の変化が同一である。これについてもう少し詳細に説明する。
【００４５】
まず、図４ａのように画素電極８０が第２データ線６１２にさらに近く形成されている分割領域の場合には、画素電極８０と第２データ線６１２との距離が第１データ線６１１との距離より少ないため、寄生容量はＣL3よりＣR3が方が大きい。ここで、Ａ画素領域の画素電圧が基準電圧である共通電圧に対して正の値に充電された後、第１及び第２データ線６１１、６１２は次の行を充電させるために、同時に、正から負に変動するので、Ａ画素領域の画素電圧は寄生容量ＣR3による電圧ＶR3と寄生容量ＣL3による電圧ＶL3との合計だけ変動する。この時、第１及び第２データ線６１１、６１２には同一な極性の電圧が印加されるためＶR3及びＶL3は共に負の値であるから、｜ＶR3｜＞｜ＶL3｜であり、ＶR3＋ＶL3は負の値である。
【００４６】
一方、図４ｂのように、画素電極８０が第１データ線６１１に接近して形成されている分割領域の場合には、画素電極８０と第１データ線６１１との距離が第２データ線６１２との距離より近いため、寄生容量はＣR4よりＣL4が大きい。ここで、前述した図４ａのように、Ａ画素領域の画素電圧が基準電圧である共通電圧に対して正の値に充電された後、第１及び第２データ線６１１、６１２は次の行を充電させるために正から負に変化するので、Ａ画素領域の画素電圧は寄生容量ＣR4による電圧ＶR4と寄生容量ＣL4による電圧ＶL4との合計だけ変動する。この時、第１及び第２データ線６１１、６１２に同一な極性の電圧が印加されるためＶR4及びＶL4は共に負の値であるから、｜ＶR4｜＞｜ＶL4｜であり、ＶR2＋ＶL2は負の値である。
【００４７】
つまり、データ線が画素電極に対して左または右のどちらに偏っているかに関係なく、充電期間から維持期間に移る時点での画素電極の電圧は全て同じ負の方向に変動する。これは画素電極の両側に分割配置された二つのデータ線による影響が互いに補償されるからである。
【００４８】
また、画素電極８０が画素領域上部のデータ線連結部６１３に近く形成されていたり、画素領域下部のデータ線連結部６１４に近く形成されている場合に対し、データ線連結部６１３、６１４もまた第１及び第２データ線６１１、６１２に連結されていて同一な極性で変化するので、画素電圧の変動が同一である。
【００４９】
一方、従来構造の場合に、誤整列が左側に片寄る分割領域と右側に片寄る分割領域においては、ゲート電極ドレーン電極間寄生容量が変動するため、これによる帰還電圧、つまり、キックバック電圧が変わり、これによって画素電圧が変わるが、本発明ではそのような問題がない。つまり、誤整列が左側に発生する分割領域と右側に発生する分割領域の全てが、第１ゲート電極２２１と第１ドレーン電極６３１による寄生容量ＣP1と第２ゲート電極２２２と第２ドレーン電極６３２による寄生容量ＣP2との合計（ＣP1＋ＣP2）によって決定されるが、ＣP1とＣP2は互いに補償されるからである。つまり、ＣP1が増加すればＣP2は減少し、反対にＣP1が減少すればＣP2は増加するので、ＣP1＋ＣP2は大きく変動しない。
【００５０】
以下、本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の製造方法について、図５ａ乃至図８ｂ、前出の図１及び図２を参照して説明する。
【００５１】
まず、図５ａ及び図５ｂ（Ｖｂ−Ｖｂ断面）のように、絶縁基板１０の上にゲート配線用導電体たとえば金属をスパッタリング（sputtering）などの方法で１、０００Å乃至３、０００Åの厚さに蒸着し、マスクを利用した写真エッチング工程でパターニングして、ゲート線２１、第１及び第２ゲート電極２２１、２２２及びゲートパッド２３を含むゲート配線と保持容量線２５を形成する。
【００５２】
次に、図６ａ及び図６ｂ（VIｂ−VIｂ断面）のように、ゲート絶縁膜３０、非晶質シリコン層及びｎ形不純物がドーピングされた非晶質シリコン層を、化学気相蒸着法（ＣＶＤ : chemical Vapor deposition）などを利用して各々１、５００Å乃至５、０００Å、５００Å乃至１、５００Å、及び３００Å乃至６００Åの厚さに順次に蒸着し、上部の二つの層をマスクを利用した写真エッチング工程でパターニングして、半導体層４１、４２及び抵抗性接触層５１、５２を形成する。
【００５３】
次に、図７ａ及び図７ｂのように、データ配線用導電体たとえば金属をスパッタリングなどの方法で１、５００Å乃至３、０００Åの厚さに蒸着し、マスクを利用した写真エッチング工程でパターニングして、第１及び第２データ線６１１、６１２、データ線連結部６１３、６１４、第１及び第２ソース電極６２１、６２２、第１及び第２ドレーン電極６３１、６３２、及びデータパッド６４を含むデータ配線を形成する。次に、第１ソース電極６２１と第１ドレーン電極６３１で遮られない抵抗性接触層５１を除去して二つの部分５２１、５３１に分離し、第２ソース電極６２２と第２ドレーン電極６３２で遮らない抵抗性接触層５２を除去して二つの部分５２２、５３２に分離する。
【００５４】
次に、図８ａ及び図８ｂのように、窒化ケイ素を化学気相蒸着法などを利用して蒸着したり、有機絶縁物質をスピンコーティングして３０００Å以上の厚さに保護膜７０を形成し、マスクを利用した写真エッチング工程でパターニングして接触孔７２１、７２２、７３、７４を形成する。
【００５５】
次に、前の図１及び図２のように、保護膜７０の上にＩＴＯまたはＩＺＯのような透明導電物質をスパッタリングなどの方法で４００Å乃至５００Åの厚さに蒸着し、マスクを利用した写真エッチング工程でパターニングして、画素電極８０、補助ゲートパッド８３及び補助データパッド８４を形成する。
【００５６】
一方、本発明の第１実施例では全て５回の写真エッチング工程を行って薄膜トランジスタ基板を製造したが、４回の写真エッチング工程のみで製造することもでき、これについては図９乃至図１７ｂを参照し、本発明の第２実施例として説明する。
【００５７】
まず、図９及び図１０を参照して、本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板の構造について説明する。
【００５８】
まず、絶縁基板１０の上にゲート線２１、第１及び第２ゲート電極２２１、２２２、及びゲートパッド２３を含むゲート配線と保持容量線２５が形成されている。
【００５９】
ゲート配線２１、２２１、２２２、２３及び保持容量線２５は、窒化ケイ素などからなるゲート絶縁膜３０で覆われている。
【００６０】
ゲート絶縁膜３０の上には、非晶質シリコンなどの半導体からなる半導体層４１３が形成されており、半導体層４１３の上にはリンのような不純物でドーピングされている非晶質シリコンなどからなる抵抗性接触層５２３、５３３、５３４が形成されている。
【００６１】
抵抗性接触層５２３、５３３、５３４の上には、第１及び第２データ線６１１、６１２、データ線連結部６１３、６１４、第１及び第２ソース電極６２１、６２２、第１及び第２ドレーン電極６３１、６３２、及びデータパッド６４を含むデータ配線が形成されている。
【００６２】
抵抗性接触層５２３、５３３、５３４は、その下部の半導体層４１３とその上部のデータ配線（６１１、６１２、６１３、６１４、６２１、６２２、６３１、６３２、６４）の接触抵抗を低くする役割を果たし、データ配線（６１１、６１２、６１３、６１４、６２１、６２２、６３１、６３２、６４）と同一な平面的模様を有する。
【００６３】
一方、半導体層４１３は第１及び第２薄膜トランジスタのチャンネル部（Ｃ）を除けば、データ配線（６１１、６１２、６１３、６１４、６２１、６２２、６３１、６３２、６４）及び抵抗性接触層５２３、５３３、５３４と同一な平面的模様を有する。
【００６４】
データ配線（６１１、６１２、６１３、６１４、６２１、６２２、６３１、６３２、６４）の上には、窒化ケイ素などからなる保護膜７０が形成されている。
【００６５】
保護膜７０はデータパッド６４を露出させる接触孔７４を有しており、ゲート絶縁膜３０を貫通してゲートパッド２３を露出させる接触孔７３を有している。また、第１及び第２ドレーン電極６３１、６３２を露出させる接触孔７２１、７２２を有している。
【００６６】
保護膜７０の上には、ＩＴＯまたはＩＺＯなどの透明な導電物質からなる画素電極８０、補助ゲートパッド８３及び補助データパッド８４が形成されている。
【００６７】
以下、本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板の製造方法について、図１１ａ乃至図１７ｂと前出の図９及び図１０を参照して説明する。
【００６８】
まず、図１１ａ及び１１ｂのように、絶縁基板１０の上にゲート配線用導電体たとえば金属を蒸着し、第１実施例と同様に第１写真エッチング工程でパターニングして、ゲート線２１、第１及び第２ゲート電極２２１、２２２、及びゲートパッド２３を含むゲート配線と保持容量線２５を形成する。
【００６９】
次に、図１２のように、ゲート絶縁膜３０、非晶質シリコン層４０、ドーピングされた非晶質シリコン層５０、及びデータ配線用導電体層６０を順次に蒸着する。
【００７０】
次に、感光膜を１μｍ乃至２μｍの厚さに塗布した後、位置に応じて透過率の異なるマスク１００を通して感光膜に光を照射し、第２写真工程で現像して感光膜パターン（１１２、１１４）を形成する。この時、感光膜パターン（１１２、１１４）の中で第１及び第２薄膜トランジスタのチャンネル部（Ｃ）、つまり第１ソース電極６２１と第１ドレーン電極６３１の間、及び第２ソース電極６２２と第２ドレーン電極６３２の間に位置した第１部分１１４は、データ配線部（Ａ）、つまりデータ配線（６１１、６１２、６１３、６１４、６２１、６２２、６３１、６３２、６４）が形成される部分に位置した第２部分１１２より厚さが薄くなるようにし、第２部分１１２にも第１部分１１４にも該当しないその他部分（Ｂ）の感光膜は全て除去する。
【００７１】
このように、位置に応じて感光膜の厚さを異ならせる方法にはいろいろな技法があり得るが、Ｃ領域の光透過量を調節するためには主にスリット（slit）や格子形態のパターンを形成したり半透過膜を使用する。
【００７２】
この時、スリットの間に位置したパターンの線間幅やパターンの間の間隔、つまりスリットの幅は、露光時に使用する露光器の分解能より小さいことが好ましく、半透過膜を利用する場合には、マスクを製作する時に透過率を調節するために異なる透過率を有する薄膜を利用したり、厚さの異なる薄膜を利用することができる。
【００７３】
ここで、感光膜の第１部分１１４はリフローが可能な物質からなる感光膜を利用し、光が完全に透過できる部分と完全に透過できない部分とに分けられた通常のマスクで露光した後、現像しリフローさせて、弱感光部に感光膜が残留しないように十分現像し、その部分に隣接する残留感光膜の一部を流入することによって形成することもできる。
【００７４】
次に、感光膜パターンの第１部分１１４及びその下部の膜、つまり導電体層６０、ドーピングされた非晶質シリコン層５０及び非晶質シリコン層４０に対するエッチングを行う。この時、感光膜パターンの第２部分１１２下部のデータ配線部（Ａ）にはデータ配線とその下部の膜がそのまま残り、第１部分１１４下部のチャンネル部（Ｃ）には非晶質シリコン層だけが残っていなければならず、残りの部分（Ｂ）では三つの層６０、５０、４０が全て除去されてゲート絶縁膜３０が露出されなければならない。
【００７５】
まず、図１３のように、その他部分（Ｂ）の露出されている導電体層６０を除去して、その下部のドーピングされた非晶質シリコン層５０を露出させる。この過程で感光膜パターン（１１２、１１４）はほとんどエッチングされない条件下で行うことが良い。
【００７６】
次に、図１４のように、その他部分（Ｂ）のドーピングされた非晶質シリコン層５０及びその下部の非晶質シリコン層４０を、感光膜の第１部分１１４と共に乾式エッチング方法で同時に除去する。この時は、感光膜パターン（１１２、１１４）とドーピングされた非晶質シリコン層５０及び非晶質シリコン層４０が同時にエッチングされ、ゲート絶縁膜３０はエッチングされない条件下で行わなければならない。
【００７７】
このようにすれば、チャンネル部（Ｃ）の第１部分１１４が除去されて導電体層６０が露出され、その他部分（Ｂ）のドーピングされた非晶質シリコン層５０及び非晶質シリコン層４０が除去されてその下部のゲート絶縁膜３０が露出される。一方、データ配線部（Ａ）の第２部分感光膜１１２もまたエッチングされるため、厚さが薄くなる。
【００７８】
次に、アッシング（ashing）によってチャンネル部（Ｃ）の導電体層６０表面に残っている感光膜クズを除去する。
【００７９】
次に、図１５のように、ゲート電極２２１、２２２上にあるチャンネル部（Ｃ）の導電体層６０及びその下部のドーピングされた非晶質シリコン層５０をエッチングして除去する。
【００８０】
最後に、データ配線部（Ａ）に残っている感光膜第２部分１１２を除去すれば、図１６ａ及び図１６ｂのように、第１ソース電極６２１と第１ドレーン電極６３１とが分離され、第２ソース電極６２２と第２ドレーン電極６３２とが分離されて、データ配線（６１１、６１２、６１３、６１４、６２１、６２２、６３１、６３２、６４）、その下部の抵抗性接触層５２３、５３３、５３４、及び半導体層４１３が完成される。
【００８１】
このようにしてデータ配線（６１１、６１２、６１３、６１４、６２１、６２２、６３１、６３２、６４）を形成した後、図１７ａ及び１７ｂのように、第１実施例と同様な方法で窒化ケイ素を蒸着して保護膜７０を形成し、第３写真エッチング工程でパターニングして接触孔７２１、７２２、７３、７４を形成する。
【００８２】
最後に、前の図９及び図１０のように、第１実施例と同様な方法でＩＴＯまたはＩＺＯのような透明導電物質を蒸着し、第４写真エッチング工程でパターニングして、画素電極８０、補助ゲートパッド８３及び補助データパッド８４を形成する。
【００８３】
このような本発明の第２実施例では第１実施例による効果だけでなく、データ配線（６１１、６１２、６１３、６１４、６２１、６２２、６３１、６３２、６４）、その下部の抵抗性接触層５２３、５３３、５３４、及び半導体層４１３を１回の写真工程で形成し、製造工程を単純化することができる。
【００８４】
このように本発明では、データ線を画素領域の両側に一つずつ形成して同一信号を供給することにより、誤整列の程度に差が出る各分割領域相互間で寄生容量による画素電圧変動を同一にし、画素領域ごとに薄膜トランジスタを２個ずつ形成することにより、左右に誤整列が発生する二つの分割領域間にゲート電極とドレーン電極による寄生容量を同一にして画素電圧の変動を同一にし、明るさの不均一を防止することができる。
【００８５】
次に、本発明の第３実施例による液晶表示装置の構造について詳細に説明する。
【００８６】
図１８は、本発明の第３実施例による液晶表示装置を示した配置図であり、図１９は、図１８のＸＩＸ−ＸＩＸ'線による断面図である。
【００８７】
まず、本発明の第３実施例による液晶表示装置の“下部基板”の構造について説明する。
【００８８】
一般に“下部基板”と称される薄膜トランジスタ基板は、図１８及び図１９のように、絶縁基板１０の上にアルミニウム（Al）またはアルミニウム合金（Al alloy）、モリブデン（Mo）またはモリブデン−タングステン合金（Mow alloy）、クロム（Cr）、タンタル（Ta）などの金属または化合物導電体からなるゲート配線（２１、２２１、２２２）と保持容量線２５が形成されている。ゲート配線は、横方向に伸びているゲート線２１、ゲート線２１の一部として一定の距離をおいて各々枝分かれして形成されている第１及び第２ゲート電極２２１、２２２を含む。保持容量線２５は、ゲート線２１の間でゲート線２１と平行に形成されており、上板の共通電極に入力される共通電極電圧などの電圧の印加を外部から受けて、後述する画素電極８０または維持蓄電器用導電体パターン６３３と重なり、画素の電荷保存能力を向上させる維持蓄電器を構成する。
【００８９】
ゲート配線（２１、２２１、２２２）及び保持容量線２５は単一物質層に形成することができるが、二重層や三重層に形成することもできる。二重層以上に形成する場合には、一つの層は抵抗の小さい物質で形成し、他の層は他の物質との接触特性の良い物質で形成するのが好ましく、例えばＣｒ／Ａｌ（またはＡｌ合金）の二重層またはＡｌ（またはＡｌ合金）／Ｍｏの二重層が挙げられる。
【００９０】
ゲート配線（２１、２２１、２２２）及び保持容量線２５は、窒化ケイ素（SiNX）などからなるゲート絶縁膜３０で覆われている。
【００９１】
第１ゲート電極２２１上部のゲート絶縁膜３０の上には、非晶質シリコンなどの半導体からなる第１半導体層４１１が形成されており、第１半導体層４１１の上には、リン（P）のようなｎ形不純物がドーピングされている非晶質シリコンなどの半導体からなる抵抗性接触層５２１、５３１が、第１ゲート電極２２１を中心に両側に分離されて形成されている。一方、第２ゲート電極２２２上部のゲート絶縁膜３０の上にも第２半導体層４１２が形成されており、第２半導体層４１２の上には、抵抗性接触層５２２、５３２が第２ゲート電極２２２を中心に両側に分離されて形成されている。
【００９２】
抵抗性接触層５２１、５３１、５２２、５３２及びゲート絶縁膜３０の上には、アルミニウムまたはアルミニウム合金、モリブデンまたはモリブデン−タングステン合金、クロム、タンタルなどの金属または化合物導電体からなるデータ配線（６１１、６１２、６１３、６２１、６２２、６３１、６３２、６３３、６３４）が形成されている。データ配線は、一定の距離をおいて各々縦方向に伸びており、ゲート線２１と交差して画素領域を定義する第１及び第２データ線６１１、６１２と、第１及び第２データ線６１１、６１２を連結し、ゲート線２１に隣接して形成されているデータ線連結部６１３と、第１データ線６１１の一部である第１ソース電極６２１と、第１ゲート電極２２１を中心に第１ソース電極６２１と対向する第１ドレーン電極６３１と、第２データ線６１２の一部である第２ソース電極６２２と、第２ゲート電極２２２を中心に第２ソース電極６２２と対向する第２ドレーン電極６３２と、維持蓄電器用導電体パターン６３３と、導電体パターン連結部６３４とを含む。ここで、第１ドレーン電極６３１と第２ドレーン電極６３２とは一つのパターンで連結されており、維持蓄電器用導電体パターン６３３は導電体パターン連結部６３４を通してドレーン電極６３１、６３２から伸びて保持容量用配線２５と重なっている。
【００９３】
データ配線（６１１、６１２、６１３、６２１、６２２、６３１、６３２、６３３、６３４）もゲート配線（２１、２２１、２２２）と同様に単一層に形成することができるが、二重層や三重層に形成することもできる。二重層以上に形成する場合には、一つの層は抵抗の小さい物質で形成し、他の層は他の物質との接触特性の良い物質で形成するのが好ましい。
【００９４】
ここで、第１ゲート電極２２１、第１半導体層４１１、第１ソース電極６２１及び第１ドレーン電極６３１は第１薄膜トランジスタを構成し、第２ゲート電極２２２、第２半導体層４１２、第２ソース電極６２２及び第２ドレーン電極６３２は第２薄膜トランジスタを構成する。
【００９５】
データ配線（６１１、６１２、６１３、６２１、６２２、６３１、６３２、６３３、６３４）及びゲート絶縁膜３０の上には、窒化ケイ素からなる保護膜７０が形成されている。保護膜７０は、維持蓄電器用導電体パターン６３３を露出する接触孔７２０を有している。
【００９６】
保護膜７０の上には、ＩＴＯまたはＩＺＯのような透明導電物質からなる画素電極８０が形成されている。
【００９７】
画素電極８０は接触孔７２０を通して維持蓄電器用導電体パターン６３３と連結され、第１及び第２ドレーン電極６３１、６３１から画像信号の伝達を受ける。
【００９８】
また、画素電極８０には、後述する“上部基板”の共通電極４００に形成された切除パターン（４０１、４０２、４０３、４０４）と共に液晶の傾きを制御して多数のドメインを形成する、第１切除部乃至第４切除部８１１、８１２、８１３、８１４を含む切除パターンが形成されている。
【００９９】
第１切除部８１１は長方形模様に形成された画素電極８０の上半部に形成され、右辺から左辺に向って斜線方向に形成されており、第２切除部８１２は、画素電極８０の中央部分を中心に第１切除部８１１と上下対称をなすように形成されている。第３切除部８１３は、画素電極８０上半部の左辺の端部を斜線方向に切断した模様に形成されており、第４切除部８１４は、画素電極８０の中央部分を中心に第２切除部８１２と上下対称をなすように形成されている。
【０１００】
一方、画素電極８０に形成された切除パターン（８１１、８１２、８１３、８１４）は突起パターンに形成されることもできる。
【０１０１】
次に、このような構造を有する本発明の第３実施例による液晶表示装置の“下部基板”に対向している“上部基板”の構造について説明する。
【０１０２】
“上部基板”と称されるカラーフィルター基板は、図１８及び図１９のように、ガラスなどの透明な絶縁基板１００の下にブラックマトリックス２００が形成されており、ブラックマトリックス２００の下に色フィルター３００が形成されている。色フィルター３００の下にはオーバーコート膜６００が形成されており、オーバーコート膜６００の下には、ＩＴＯやＩＺＯなどの透明導電物質からなる共通電極４００が形成されている。
【０１０３】
共通電極４００には、前述した画素電極８０の切除パターン（８１１、８１２、８１３、８１４）と共に液晶の傾きを制御して多数のドメインを形成するようにする、第１切除部乃至第４切除部４０１、４０２、４０３、４０４を含む切除パターンが形成されている。
【０１０４】
第１切除部４０１は共通電極４００の上半部に形成され、右辺から左辺に向って斜線方向に形成されており、第２切除部４０２は、共通電極４００の中央部分で第１切除部４０１と連結され、第１切除部４０１と上下対称をなすように形成されている。第３切除部４０３は、共通電極４００上半部に第１切除部４０１より上部分に、右辺から左辺に向って斜線方向に形成されており、第４切除部４０４は、共通電極４００の中央部分を中心に第２切除部４０２と上下対称をなすように形成されている。
【０１０５】
共通電極４００に斜線方向に形成された切除パターン（４０１、４０２、４０３、４０４）と、画素電極８０に斜線方向に形成された切除パターン（８１１、８１２、８１３、８１４）とは互いに交互に配置されている。
【０１０６】
一方、共通電極４００に形成された切除パターン（４０１、４０２、４０３、４０４）は突起パターンとして形成することもできる。
【０１０７】
次に、本発明の第４実施例による液晶表示装置の構造について詳細に説明する。
【０１０８】
図２０は、本発明の第４実施例による液晶表示装置を示した配置図であり、図２１は、図２０のＸＸＩ−ＸＸＩ'線による断面図である。
【０１０９】
図２０及び図２１のように、本発明の“下部基板”及び“上部基板”の構造は、下部基板に形成された維持蓄電器用導電体パターン６３３と第１及び第２ドレーン電極６３１、６３２とを連結する導電体パターン連結部６３４の形態と、データ配線上部に形成された保護膜７０、及び画素電極８０を除いた全ての構造が本発明の第３実施例と同一である。
【０１１０】
本発明の第３実施例による液晶表示装置の下部基板の導電体パターン連結部６３４は、第１及び第２ドレーン電極６３１、６３２が連結された地点で中央を横切って、保持容量線２５と重なって形成された維持蓄電器用導電体パターン６３３と連結される。
【０１１１】
データ配線上部には、保護膜７０が第３実施例の保護膜７０より非常に厚く形成されており、その上に、画素電極８０が、同一なデータ信号の印加を受ける第１及び第２データ線６１１、６１２を含むデータ配線（６１１、６１２、６１３、６２１、６２２、６３１、６３２、６３３、６３４）の上部にまで完全に重なっている。
【０１１２】
ここで、保護膜７０は３μｍ以上の厚さに形成するのが好ましい。
【０１１３】
また、画素電極８０には、共通電極４００の切除パターン（４０１、４０２、４０３、４０４）と共に液晶の傾きを制御して多数のドメインを形成する、第１突起乃至第４突起８１１、８１２、８１３、８１４を含む突起パターンが形成されている。
【０１１４】
第１突起８１１は画素電極８０の上半部に、右辺から左辺に向って斜線方向に形成されており、第２突起８１２は、画素電極８０の中央部分で第１突起８１１と連結され、第１突起８１１と上下対称をなすように形成されている。第３突起８１３は、画素電極８０上半部に第１突起８１１より上部分で斜線方向に形成されており、第４突起８１４は、画素電極８０の中央部分を中心に第２突起８１２と上下対称をなすように形成されている。
【０１１５】
画素電極８０に斜線方向に形成された突起パターン（８１１、８１２、８１３、８１４）は、共通電極４００に斜線方向に形成された切除パターン（４０１、４０２、４０３、４０４）と互いに交差して交互に配置されている。
【０１１６】
一方、画素電極８０に形成された突起パターン（８１１、８１２、８１３、８１４）は切除パターンとして形成することもできる。
【０１１７】
本発明の第３及び第４実施例では示していないが、ゲート線２１に連結されていて外部からゲート信号の印加を受けるゲートパッドと、ゲートパッド上部に形成されていて画素電極８０のような導電物質からなる補助ゲートパッドとをさらに含むことができる。
【０１１８】
また、第１及び第２データ線６１１、６１２に同一の信号を印加するために、前記第１及び第２データ線６１１、６１２の端部が出会うディスプレイ領域外部に形成されているデータパッドと、データパッド上部に形成されていて画素電極８０のような導電物質からなる補助データパッドとをさらに含むことができる。
【０１１９】
また、保護膜７０には、ゲートパッド及びデータパッドを各々露出する各々の接触孔がさらに形成されており、前記ゲートパッド及び前記データパッドは補助ゲートパッド及び補助データパッドと電気的に連結される。
【０１２０】
前記のように、二重のデータ線６１１、６１２上部に画素電極を完全に重ねることにより開口率を増大させることができるが、これについては図２２乃至図２３を参照して詳細に説明する。図２２乃至図２３には、説明の便宜のために必要な構成要素だけを簡単に示した。
【０１２１】
まず、図２２を参照して、従来の技術による液晶表示装置で開口率減少の原因となる構造について説明する。
【０１２２】
図２２は、従来の技術による液晶表示装置の断面を簡略に示した図である。
【０１２３】
図２２に示したように、従来の技術による液晶表示装置は画素の間に一つのデータ線が通過しており、画素電極とデータ線間の信号干渉を防止するために画素電極をデータ線上部に重ねていない構造である。データ線付近での制御されない光を遮断するために、上部基板にブラックマトリックスが形成されており、視野角を考慮し、画素電極の上部にまでブラックマトリックスが拡張されて形成されている。したがって、ブラックマトリックスの増加によって開口率が減少する結果となる。
【０１２４】
また、データ線によって発生する電界により、画素電極の縁で液晶の誤動作が発生し得る。
【０１２５】
図２３は、本発明の第４実施例による液晶表示装置の断面を簡略に示した図である。
【０１２６】
図２３に示したように、二重のデータ線上部には画素電極が完全に重なっており、この時、データ線上部に画素電極が重なって発生し得る信号干渉を防止するために、データ線と画素電極の間には保護膜が厚く形成されている。
【０１２７】
このようにデータ線が画素電極に完全にまた若干の余裕をもって重なっているため、分割露光方法を用いる写真工程の場合に、誤整列が発生してもデータ線と画素電極の間での前述した寄生容量差は発生しない。また、両側に分かれたデータ線が、隣接する画素電極の間の信号干渉によって発生する光漏れを遮断する役割を果たすため、上部基板のブラックマトリックスを狭く形成することができる。
【０１２８】
以下、本発明の第４実施例による液晶表示装置の“下部基板”の製造方法について、図２４ａ乃至図２７ｂ、前の図２０及び図２１を参照して説明する。
【０１２９】
まず、図２４ａ及び図２４ｂのように、絶縁基板１０の上にゲート配線用導電体たとえば金属をスパッタリングなどの方法で１０００Å乃至３０００Åの厚さに蒸着し、マスクを利用した写真エッチング工程でパターニングして、ゲート線２１、第１及び第２ゲート電極２２１、２２２を含むゲート配線と保持容量線２５を形成する。
【０１３０】
次に、図２５ａ及び図２５ｂのように、ゲート絶縁膜３０、非晶質シリコン層及びｎ形不純物がドーピングされた非晶質シリコン層を、化学気相蒸着法などを利用して各々１５００Å乃至５０００Å、５００Å乃至１、５００Å、及び３００Å乃至６００Åの厚さに順次に蒸着し、上部の二つの層をマスクを利用した写真エッチング工程でパターニングして、半導体層４１、４２及び抵抗性接触層５１、５２を形成する。
【０１３１】
次に、図２６ａ及び図２６ｂのように、データ配線用導電体たとえば金属をスパッタリングなどの方法で１５００Å乃至３０００Åの厚さに蒸着し、マスクを利用した写真エッチング工程でパターニングして、第１及び第２データ線６１１、６１２、データ線連結部６１３、第１及び第２ソース電極６２１、６２２、第１及び第２ドレーン電極６３１、６３２、維持蓄電器用導電体パターン６３３、導電体パターン連結部６３４を含むデータ配線を形成する。次に、第１ソース電極６２１と第１ドレーン電極６３１で遮らない抵抗性接触層５１を除去して二つの部分５２１、５３１に分離し、第２ソース電極６２２と第２ドレーン電極６３２で遮らない抵抗性接触層５２を除去して二つの部分５２２、５３２に分離する。
【０１３２】
次に、図２７ａ及び図２７ｂのように、窒化ケイ素を化学気相蒸着法などを利用して蒸着したり有機絶縁物質をスピンコーティングして３００００Å以上の厚さに保護膜７０を形成し、マスクを利用した写真エッチング工程でパターニングして接触孔７２０を形成する。
【０１３３】
次に、前の図２０及び図２１のように、保護膜７０の上に、ＩＴＯまたはＩＺＯのような透明導電物質をスパッタリングなどの方法で４００Å乃至５００Åの厚さに蒸着し、マスクを利用した写真エッチング工程でパターニングして画素電極８０を形成する。
【０１３４】
この時、突起パターン（８１１、８１２、８１３、８１４）は感光膜を誘電体として利用するものであり、画素電極８０を形成するための写真エッチング工程で部分的に異なる透過率を有するマスクを利用して同時に形成するが、その原理は次の通りである。
【０１３５】
光透過量を調節するために、主にスリットや格子形態のパターン、あるいは半透明膜のあるマスクを使用する。この時、スリットの間に位置したパターンの線幅やパターンの間の間隔、つまりスリットの幅は、露光時に使用する露光器の分解能より小さいのが好ましく、半透明膜を利用する場合には、マスクを製作する時に透過率を調節するために異なる透過率を有する薄膜を利用したり、厚さの異なる薄膜を利用することができる。
【０１３６】
本発明の第４実施例による液晶表示装置の薄膜トランジスタ基板では画素電極８０に突起パターンを形成したが、切除パターンを形成することもでき、この時はマスクを利用した写真エッチング工程でパターニングする。
【０１３７】
一方、本発明の実施例では全５回の写真エッチング工程によって薄膜トランジスタ基板を製造したが、４回の写真エッチング工程によって製造することもでき、これについては図２８乃至図３４ｂを参照して本発明の他の実施例として説明する。
【０１３８】
まず、前出の図２４ａ及び２４ｂのように、絶縁基板１０の上にゲート配線用導電体たとえば金属を蒸着し、前の実施例と同様に第１写真エッチング工程でパターニングして、ゲート線２１、第１及び第２ゲート電極２２１、２２２を含むゲート配線と保持容量線２５を形成する。
【０１３９】
次に、図２８のように、ゲート絶縁膜３０、非晶質シリコン層４０、ドーピングされた非晶質シリコン層５０及びデータ配線用導電体層６０を順次に蒸着する。
【０１４０】
次に、感光膜１１０を１μｍ乃至２μｍの厚さに塗布した後、位置に応じて透過率が異なるマスク１００を用いて感光膜に光を照射した後、第２写真工程で現像して感光膜パターン（１１２、１１４）を形成する。この時、感光膜パターン（１１２、１１４）の中で第１及び第２薄膜トランジスタのチャンネル部（Ｃ）、つまり第１ソース電極６２１と第１ドレーン電極６３１の間、及び第２ソース電極６２２と第２ドレーン電極６３２の間に位置した第１部分１１４は、データ配線部（Ａ）、つまりデータ配線（６１１、６１２、６１３、６２１、６２２、６３１、６３２、６３３、６３４）が形成される部分に位置した第２部分１１２より厚さが薄くなるようにし、その他部分（Ｂ）の感光膜は全て除去する。
【０１４１】
このように、位置によって感光膜の厚さを異ならせる方法にはいろいろな技法があり得るが、Ｃ領域の光透過量を調節するために、主にスリットや格子形態のパターンを形成したり半透過膜を使用する。
【０１４２】
この時、スリットの間に位置したパターンの線間幅やパターンの間の間隔、つまりスリットの幅は、露光時に使用する露光器の分解能より小さいのが好ましく、半透過膜を利用する場合には、マスクを製作する時に透過率を調節するために、異なる透過率を有する薄膜を利用したり厚さの異なる薄膜を利用することができる。
【０１４３】
ここで、感光膜の第１部分１１４はリフローが可能な物質からなる感光膜を利用し、光が完全に透過できる部分と完全に透過できない部分とに分けられた通常のマスクで露光した後、現像しリフローさせて、感光膜が残留していない部分に感光膜の一部を流すことによって形成することもできる。
【０１４４】
次に、感光膜パターンの第１部分１１４及びその下部の膜、つまり導電体層６０、ドーピングされた非晶質シリコン層５０、及び非晶質シリコン層４０に対するエッチングを行う。この時、データ配線部（Ａ）にはデータ配線とその下部の膜がそのまま残り、チャンネル部（Ｃ）には非晶質シリコン層だけ残っていなければならず、残りの部分（Ｂ）には三つの層（６０、５０、４０）が全て除去されてゲート絶縁膜３０が露出されなければならない。
【０１４５】
まず、図２９のように、その他部分（Ｂ）の露出されている導電体層６０を除去して、その下部のドーピングされた非晶質シリコン層５０を露出させる。この過程で感光膜パターン（１１２、１１４）はほとんどエッチングされない条件下で行うのが良い。
【０１４６】
次に、図３０のように、その他部分（Ｂ）のドーピングされた非晶質シリコン層５０及びその下部の非晶質シリコン層４０を、感光膜の第１部分１１４と共に乾式エッチング方法で同時に除去する。この時のエッチングは、感光膜パターン（１１２、１１４）とドーピングされた非晶質シリコン層５０、及び非晶質シリコン層４０が同時にエッチングされ、ゲート絶縁膜３０はエッチングされない条件下で行わなければならない。
【０１４７】
このようにすれば、チャンネル部（Ｃ）の第１部分１１４が除去されて導電体層６０が露出され、その他部分（Ｂ）のドーピングされた非晶質シリコン層５０及び非晶質シリコン層４０が除去されてその下部のゲート絶縁膜３０が露出される。一方、データ配線部（Ａ）の第２部分１１２もまたエッチングされるので厚さが薄くなる。
【０１４８】
次に、アッシングによってチャンネル部（Ｃ）の導電体層６０表面に残っている感光膜クズを除去する。
【０１４９】
その後、図３１のように、チャンネル部（Ｃ）の導電体層６０及びその下部のドーピングされた非晶質シリコン層５０をエッチングして除去する。
【０１５０】
最後に、データ配線部（Ａ）に残っている感光膜の第２部分１１２を除去すれば、図３２ａ及び図３２ｂのように、第１ソース電極６２１と第１ドレーン電極６３１とが分離され、第２ソース電極６２２と第２ドレーン電極６３２とが分離されて、データ配線（６１１、６１２、６１３、６２１、６２２、６３１、６３２、６３３、６３４）と、その下部の抵抗性接触層５１１、５２１、５３１、５３２、５２２、５１２、５１３及び半導体層４１３が完成される。
【０１５１】
このようにしてデータ配線（６１１、６１２、６１３、６２１、６２２、６３１、６３２、６３３、６３４）を形成した後、図３３ａ及び２０ｂのように、前の実施例と同様な方法で窒化ケイ素を蒸着して３μｍ以上の厚さを有する保護膜７０を形成し、第３写真エッチング工程でパターニングして接触孔７２０を形成する。
【０１５２】
最後に、図３４ａ及び図３４ｂのように、前の実施例と同様な方法でＩＴＯまたはＩＺＯのような透明導電物質を蒸着し、第４写真エッチング工程でパターニングして画素電極８０を形成する。
【０１５３】
このような本発明による薄膜トランジスタ基板の他の実施例では、前の実施例による効果だけでなく、データ配線（６１１、６１２、６１３、６２１、６２２、６３１、６３２、６３３、６３４）と、その下部の抵抗性接触層５１１、５２１、５３１、５３２、５２２、５１２、５１３及び半導体層４１３を１回の写真工程で形成することによって製造工程を単純化することができる。
【０１５４】
【発明の効果】
このように、本発明ではデータ線を画素領域の両側に一つずつ形成し同一信号を印加することにより、誤整列の程度に差が出る各分割領域相互間で寄生容量による画素電圧変動を同一にし、画素領域ごとに薄膜トランジスタを２個ずつ形成することにより、左右に誤整列が発生する二つの分割領域相互間でゲート電極ドレーン電極間寄生容量を同一にして画素電圧変動も同一にし、明るさの不均一を防止することができる。また、保護膜を厚く形成し、その上部に画素電極をデータ線上部にまで重なるように形成して、開口率を増大させることができる。
【図面の簡単な説明】
【図１】 本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を示した配置図である。
【図２】 図１のII−II線による断面図である。
【図３ａ】 従来の技術による薄膜トランジスタ基板で、分割領域間の明るさの不均一が発生する原理を示したものである。
【図３ｂ】 従来の技術による薄膜トランジスタ基板で、分割領域間の明るさの不均一が発生する原理を示したものである。
【図３ｃ】 図３ａ及び図３ｂの画素電圧の変化を示したものである。
【図４ａ】 本発明の第１実施例による薄膜トランジスタ基板で、分割領域間で発生する明るさの不均一を防止する原理を示したものである。
【図４ｂ】 本発明の第１実施例による薄膜トランジスタ基板で、分割領域間で発生する明るさの不均一を防止する原理を示したものである。
【図４ｃ】 図４ａ及び図４ｂの画素電圧の変化を示したものである。
【図５ａ】 本発明の第１実施例によって製造する最初の段階での薄膜トランジスタ基板を示した配置図である。
【図５ｂ】 図５ａのＶｂ−Ｖｂ線による断面図である。
【図６ａ】 図５ａの次の段階での配置図である。
【図６ｂ】 図６ａのVIｂ−VIｂ線による断面図である。
【図７ａ】 図６ａの次の段階での配置図である。
【図７ｂ】 図７ａのVIIｂ−VIIｂ線による断面図である。
【図８ａ】 図７ａの次の段階での配置図である。
【図８ｂ】 図８ａのVIIIｂ−VIIIｂ線による断面図である。
【図９】 本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板を示した配置図である。
【図１０】 図９のＸ−Ｘ線による断面図である。
【図１１ａ】 本発明の第２実施例によって製造する最初の段階での薄膜トランジスタ基板を示した配置図である。
【図１１ｂ】 図１１ａのＸＩｂ−ＸＩｂ線による断面図である。
【図１２】 図１１ａの次の段階での断面図である。
【図１３】 図１２の次の段階での工程をその順序に従って示した断面図である。
【図１４】 図１２の次の段階での工程をその順序に従って示した断面図である。
【図１５】 図１２の次の段階での工程をその順序に従って示した断面図である。
【図１６ａ】 図１５の次の段階での配置図である。
【図１６ｂ】 図１６ａのＸVIｂ−ＸVIｂ線による断面図である。
【図１７ａ】 図１６ａの次の段階での配置図である。
【図１７ｂ】 図１７ａのＸVIIｂ−ＸVIIｂ線による断面図である。
【図１８】 本発明の第３実施例による液晶表示装置を示した配置図である。
【図１９】 図１８のＸＩＸ−ＸＩＸ'線による断面図である。
【図２０】 本発明の第４実施例による液晶表示装置を示した配置図である。
【図２１】 図２０のＸＸＩ−ＸＸＩ'線による断面図である。
【図２２】 従来の技術による液晶表示装置の断面を簡略に示した図である。
【図２３】 本発明の第４実施例による液晶表示装置の断面を簡略に示した図である。
【図２４ａ】 本発明の実施例によって製造する最初の段階での薄膜トランジスタ基板を示した配置図である。
【図２４ｂ】 図２４ａのＸＸＩＶｂ−ＸＸＩＶｂ'線による断面図である。
【図２５ａ】 図２４ａの次の段階での配置図である。
【図２５ｂ】 図２５ａのＸＸＶｂ−ＸＸＶｂ'線による断面図である。
【図２６ａ】 図２５ａの次の段階での配置図である。
【図２６ｂ】 図２６ａのＸＸＶＩｂ−ＸＸＶＩｂ'線による断面図である。
【図２７ａ】 図２６ａの次の段階での配置図である。
【図２７ｂ】 図２７ａのＸＸＶＩＩｂ−ＸＸＶＩＩｂ'線による断面図である。
【図２８】 図２４ｂの次の段階での工程過程を本発明の他の実施例によってその順序を示した断面図である。
【図２９】 図２４ｂの次の段階での工程過程を本発明の他の実施例によってその順序を示した断面図である。
【図３０】 図２４ｂの次の段階での工程過程を本発明の他の実施例によってその順序を示した断面図である。
【図３１】 図２４ｂの次の段階での工程過程を本発明の他の実施例によってその順序を示した断面図である。
【図３２ａ】 図３１の次の段階での配置図である。
【図３２ｂ】 図３２ａのＸＸＸＩＩｂ−ＸＸＸＩＩｂ'線による断面図である。
【図３３ａ】 図３２ａの次の段階での配置図である。
【図３３ｂ】 図３３ａのＸＸＸＩＩＩｂ−ＸＸＸＩＩＩｂ'線による断面図である。
【図３４ａ】 図３３ａの次の段階での配置図である。
【図３４ｂ】 図３４ａのＸＸＸＩＶｂ−ＸＸＸＩＶｂ'線による断面図である。
【符号の説明】
１０、１００ 絶縁基板
２１ ゲート線
２３ ゲートパッド
２５ 維持容量線
３０ 絶縁膜
５１、５２、５２３、５３３、５３４ 抵抗性接触層
６１、６１１、６１２ データ線
６４ データパッド
７０ 保護膜
７３、７４、７２１、７２２ 接触孔
８０ 画素電極
８３ 補助ゲートパッド
８４ 補助データパッド
１１０ 感光膜
１１２、１１４ 感光膜パターン
２００ ブラックマトリックス
２２１、２２２ ゲート電極
３００ 色フィルター
４００ 共通電極
４１１、４１２、４１３ 半導体層
４０１、４０２、４０３、４０４ 切除部
６００ オーバーコート膜
６２１、６２２ ソース電極
６１３、６１４ データ線連結部
６２１ 第１ソース電極
６３１、６３２ ドレーン電極
６３３ 維持蓄電器用導電体パターン
６３４ 導電体パターン連結部
８１１、８１２、８１３、８１４ 切除部または突起部
Claims (37)
- 絶縁基板の上に形成されているゲート線と前記ゲート線に連結されて一定の距離をおいて位置する第１及び第２ゲート電極とを含むゲート配線、
前記ゲート配線を覆っているゲート絶縁膜、
前記第１及び第２ゲート電極上部に各々形成されている第１及び第２半導体層、
前記ゲート線と交差して画素領域を定義し、一定の距離をおいて位置する第１及び第２データ線と前記第１及び第２データ線各々の一部である第１及び第２ソース電極、前記第１及び第２ソース電極と各々対向する第１及び第２ドレーン電極を含むデータ配線、
前記第１及び第２ドレーン電極を各々露出する第１及び第２接触孔を有する保護膜、
前記第１及び第２ドレーン電極と連結されている画素電極、
を含み、
前記画素電極は、前記第１及び第２データ線と完全に重なっている、液晶表示装置用薄膜トランジスタ基板。 - 前記第１及び第２データ線には同じ信号が印加される、請求項１に記載の液晶表示装置用薄膜トランジスタ基板。
- 前記データ配線は前記画素領域の上部及び下部に各々形成されており、前記第１及び第２データ線を連結するデータ線連結部をさらに含む、請求項１に記載の液晶表示装置用薄膜トランジスタ基板。
- 前記第１ソース電極と前記第１ドレーン電極の間、及び前記第２ソース電極と前記第２ドレーン電極の間を除いた前記第１及び第２半導体層と前記データ配線は同一な平面的模様を有する、請求項１に記載の液晶表示装置用薄膜トランジスタ基板。
- 前記第１及び第２半導体層と前記データ配線の間に形成されている抵抗性接触層をさらに含む、請求項１に記載の液晶表示装置用薄膜トランジスタ基板。
- 前記抵抗性接触層と前記データ配線は同一な平面的模様を有する、請求項５に記載の液晶表示装置用薄膜トランジスタ基板。
- 前記ゲート配線は前記ゲート線に信号を印加するゲートパッドをさらに含み、前記データ配線は前記データ線に信号を印加するデータパッドをさらに含み、
前記保護膜には、前記ゲートパッド及び前記データパッドを各々露出する第３及び第４接触孔が形成されており、
前記画素電極と同一層に形成されており、前記第３及び第４接触孔を通して前記ゲートパッド及び前記データパッドと各々連結される補助ゲートパッド及び補助データパッドをさらに含む、請求項１に記載の液晶表示装置用薄膜トランジスタ基板。 - 第１絶縁基板、
前記第１絶縁基板の上に形成されているゲート線と前記ゲート線に連結されて一定の距離をおいて位置する第１及び第２ゲート電極とを含むゲート配線、
前記ゲート配線を覆っているゲート絶縁膜、
前記第１及び第２ゲート電極上部に各々形成されている第１及び第２半導体層、
前記ゲート線と交差して画素領域を定義し、一定の距離をおいて位置する第１及び第２データ線と前記第１及び第２データ線各々の一部である第１及び第２ソース電極、前記第１及び第２ソース電極と各々対向する第１及び第２ドレーン電極を含むデータ配線、
前記第１及び第２ドレーン電極を各々露出する第１及び第２接触孔を有する保護膜、
前記第１及び第２ドレーン電極と連結されている画素電極、
前記第１絶縁基板の上に形成されている第１ドメイン分割手段、
前記第１絶縁基板と対向する第２絶縁基板、
前記第２絶縁基板の上に形成されている色フィルター、
前記色フィルターの上に形成されている共通電極、
前記第２絶縁基板の上に形成されている第２ドメイン分割手段、
を含み、
前記画素電極は、前記第１及び第２データ線と完全に重なっている、液晶表示装置。 - 前記データ配線と前記画素電極の間に形成された前記保護膜の厚さは３μｍ以上である、請求項８に記載の液晶表示装置。
- 前記第１及び第２ドメイン分割手段は突起パターンである、請求項８に記載の液晶表示装置。
- 前記第１及び第２ドメイン分割手段は切除パターンである、請求項８に記載の液晶表示装置。
- 前記第１及び第２ドメイン分割手段のうちのいずれか一つのドメイン分割手段は突起パターンであり、他の一つのドメイン分割手段は切除パターンである、請求項８に記載の液晶表示装置。
- 絶縁基板の上に形成されているゲート線と前記ゲート線に連結されて一定の距離をおいて位置する第１及び第２ゲート電極とを含むゲート配線、
前記ゲート配線を覆っているゲート絶縁膜、
前記第１及び第２ゲート電極上部に各々形成されている第１及び第２半導体層、
前記ゲート線と交差して画素領域を定義し、一定の距離をおいて位置する第１及び第２データ線と前記第１及び第２データ線各々の一部である第１及び第２ソース電極、前記第１及び第２ソース電極と各々対向する第１及び第２ドレーン電極を含むデータ配線、
前記第１及び第２ドレーン電極を画素電極と電気的に連結するための少なくとも一つ以上の第１接触孔を有する保護膜、
前記第１及び第２ドレーン電極と電気的に連結される前記画素電極を含み、
前記第１及び第２データ線には同じ信号が印加され、
前記画素電極は、前記第１及び第２データ線と完全に重なっている、薄膜トランジスタ基板。 - 前記第１及び第２ドレーン電極は一つに連結されている、請求項１３に記載の薄膜トランジスタ基板。
- 前記データ配線は前記画素領域の上部及び下部に各々形成されており、前記第１及び第２データ線を連結するデータ線連結部をさらに含む、請求項１３に記載の薄膜トランジスタ基板。
- 前記ゲート線と同一層に平行に形成されている保持容量線をさらに含む、請求項１３に記載の薄膜トランジスタ基板。
- 前記保持容量線と重なって形成される保持容量用導電体パターンをさらに含む、請求項１６に記載の薄膜トランジスタ基板。
- 前記データ配線の前記ドレーン電極と前記保持容量用導電体パターンとを連結する導電体パターン連結部をさらに含む、請求項１７に記載の薄膜トランジスタ基板。
- 前記保護膜に形成された前記第１接触孔は前記保持容量用導電体パターン上部に形成される、請求項１７に記載の薄膜トランジスタ基板。
- 前記第１ソース電極と前記第１ドレーン電極の間、及び前記第２ソース電極と前記第２ドレーン電極の間を除いた前記第１及び第２半導体層と前記データ配線は同一な平面的模様を有する、請求項１３に記載の薄膜トランジスタ基板。
- 前記画素電極は、前記第１及び第２データ線を含む前記データ配線の上部にまで重なった、請求項１３に記載の薄膜トランジスタ基板。
- 絶縁基板の上に、ゲート線と前記ゲート線に連結されて一定の距離をおいて位置する第１及び第２ゲート電極とを含むゲート配線を形成する段階、
ゲート絶縁膜を形成する段階、
第１及び第２半導体層を形成する段階、
前記ゲート線と交差して画素領域を定義し、一定の距離をおいて位置する第１及び第２データ線と前記第１及び第２データ線各々の一部である第１及び第２ソース電極、前記第１及び第２ソース電極と各々対向する第１及び第２ドレーン電極を含むデータ配線を形成する段階、
前記第１及び第２ドレーン電極を各々露出する第１及び第２接触孔を有する保護膜を形成する段階、
前記第１及び第２ドレーン電極と連結されている画素電極を形成する段階、
を含み、
前記画素電極は、前記第１及び第２データ線と完全に重なっている、液晶表示装置用薄膜トランジスタ基板の製造方法。 - 前記データ配線を形成する段階で前記第１及び第２データ線を連結するデータ線連結部を形成する、請求項２２に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記ゲート配線を形成する段階で前記ゲート線と平行に保持容量線を形成する、請求項２２に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記半導体層と前記データ配線は、位置によって厚さが異なる感光膜パターンを利用した写真エッチング工程で共に形成する、請求項２２に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記感光膜パターンは、第１厚さを有する第１部分、前記第１厚さより厚い第２部分、厚さを有せずに前記第１及び第２部分を除いた第３部分を含む、請求項２５に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記感光膜パターンは、第１領域、前記第１領域より低い透過率を有する第２領域及び前記第１領域より高い透過率を有する第３領域を含む光マスクを利用して形成し、前記マスクの第１、第２及び第３領域は前記感光膜パターンの第１、第２及び第３部分に各々対応するように整列する、請求項２６に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記感光膜パターンで前記第１部分は前記ソース電極と前記ドレーン電極の間、前記第２部分は前記データ配線が形成される部分、前記第３部分は前記第１及び第２部分を除いた残りの部分に位置するように形成する、請求項２７に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記第１乃至第３領域の透過率を異なるように調節するために、前記光マスクに半透過膜または露光器の分解能より小さなスリットパターンが形成されている、請求項２８に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記半導体層と前記データ配線の間に抵抗性接触層を形成する段階をさらに含む、請求項２２に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記半導体層、前記抵抗性接触層及び前記データ配線を一回の写真工程で形成する、請求項３０に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記ゲート配線は前記ゲート線に信号を印加するゲートパッドをさらに含み、前記データ配線は前記データ線に信号を印加するデータパッドをさらに含み、
前記保護膜は前記ゲートパッド及び前記データパッドを各々露出する第３及び第４接触孔を有しており、
前記第３及び第４接触孔を通して前記ゲートパッド及び前記データパッドと各々連結され、前記画素電極と同一層に補助ゲートパッド及び補助データパッドを形成する段階をさらに含む、請求項２２に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。 - 絶縁基板の上に、ゲート線と前記ゲート線に連結されて一定の距離をおいて位置する第１及び第２ゲート電極とを含むゲート配線を形成する段階、
ゲート絶縁膜を形成する段階、
第１及び第２半導体層を形成する段階、
前記ゲート線と交差して画素領域を定義し、一定の距離をおいて位置する第１及び第２データ線と前記第１及び第２データ線各々の一部である第１及び第２ソース電極、前記第１及び第２ソース電極と各々対向する第１及び第２ドレーン電極を含むデータ配線を形成する段階、
前記第１及び第２ドレーン電極を画素電極と電気的に連結するための少なくとも一つ以上の第１接触孔を有する保護膜を形成する段階、
前記第１及び第２ドレーン電極と連結されている前記画素電極を形成する段階、
を含み、
前記画素電極は、前記第１及び第２データ線と完全に重なっている、薄膜トランジスタ基板の製造方法。 - 前記データ配線を形成する段階で前記第１及び第２データ線を連結するデータ線連結部を形成する、請求項３３に記載の薄膜トランジスタ基板の製造方法。
- 前記ゲート配線を形成する段階で前記ゲート線と平行に保持容量線を形成する、請求項３３に記載の薄膜トランジスタ基板の製造方法。
- 前記データ配線を形成する段階で前記保持容量線と重なる保持容量用導電体パターンを形成する、請求項３５に記載の薄膜トランジスタ基板の製造方法。
- 前記データ配線を形成する段階で前記ドレーン電極と前記保持容量用導電体パターンとを連結する導電体パターン連結部を形成する、請求項３６に記載の薄膜トランジスタ基板の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-079331 | 2001-12-14 | ||
| KR1020010079331A KR100848108B1 (ko) | 2001-03-16 | 2001-12-14 | 액정 표시 장치, 그의 박막 트랜지스터 기판 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003195354A JP2003195354A (ja) | 2003-07-09 |
| JP4343510B2 true JP4343510B2 (ja) | 2009-10-14 |
Family
ID=19717047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002274691A Expired - Fee Related JP4343510B2 (ja) | 2001-12-14 | 2002-09-20 | 液晶表示装置、液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US6862052B2 (ja) |
| JP (1) | JP4343510B2 (ja) |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6999106B2 (en) * | 2001-04-30 | 2006-02-14 | Intel Corporation | Reducing the bias on silicon light modulators |
| US6862052B2 (en) * | 2001-12-14 | 2005-03-01 | Samsung Electronics Co., Ltd. | Liquid crystal display, thin film transistor array panel for liquid crystal display and manufacturing method thereof |
| JP3872377B2 (ja) * | 2002-04-30 | 2007-01-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 画像表示素子および画像表示装置 |
| KR100433229B1 (ko) * | 2002-05-17 | 2004-05-28 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| TW588182B (en) * | 2002-06-07 | 2004-05-21 | Hannstar Display Corp | Pixel electrode for a liquid crystal display with a high aperture ratio |
| KR20040061292A (ko) * | 2002-12-30 | 2004-07-07 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 제조방법 |
| KR100929675B1 (ko) * | 2003-03-24 | 2009-12-03 | 삼성전자주식회사 | 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판 |
| KR100928487B1 (ko) * | 2003-03-28 | 2009-11-26 | 엘지디스플레이 주식회사 | 액정표시장치 |
| JP3767607B2 (ja) * | 2003-05-02 | 2006-04-19 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP4550484B2 (ja) * | 2003-05-13 | 2010-09-22 | 三星電子株式会社 | 薄膜トランジスタ表示板及びこれを含む多重ドメイン液晶表示装置 |
| KR100698049B1 (ko) * | 2003-06-26 | 2007-03-23 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그의 제조방법 |
| CN100368904C (zh) * | 2003-08-29 | 2008-02-13 | 友达光电股份有限公司 | 薄膜晶体管液晶显示器基板 |
| TWI277935B (en) * | 2004-01-06 | 2007-04-01 | Hannstar Display Corp | Pixel structure and exposure method thereof |
| CN100504553C (zh) * | 2004-02-06 | 2009-06-24 | 三星电子株式会社 | 薄膜晶体管阵列面板及包括该薄膜晶体管阵列面板的液晶显示器 |
| KR101018755B1 (ko) * | 2004-03-31 | 2011-03-04 | 삼성전자주식회사 | 액정 표시 장치 |
| JP4627065B2 (ja) * | 2004-05-27 | 2011-02-09 | シャープ株式会社 | アクティブマトリクス基板、その画素欠陥修正方法及び製造方法 |
| KR100845669B1 (ko) * | 2004-05-28 | 2008-07-11 | 샤프 가부시키가이샤 | 액티브 매트릭스 기판, 액티브 매트릭스 기판의 수정 방법, 액정 표시 장치, 표시장치 및 표시 장치의 수정 방법 |
| TWI382264B (zh) * | 2004-07-27 | 2013-01-11 | Samsung Display Co Ltd | 薄膜電晶體陣列面板及包括此面板之顯示器裝置 |
| KR20060025785A (ko) * | 2004-09-17 | 2006-03-22 | 삼성전자주식회사 | 액정 표시 장치 |
| KR20060030577A (ko) * | 2004-10-06 | 2006-04-11 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| KR101197044B1 (ko) * | 2004-12-02 | 2012-11-06 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| CN100374946C (zh) * | 2005-01-04 | 2008-03-12 | 友达光电股份有限公司 | 亮度均匀的液晶面板、应用其的液晶显示器及其驱动方法 |
| KR20070005983A (ko) * | 2005-07-05 | 2007-01-11 | 삼성전자주식회사 | 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치 |
| KR101138429B1 (ko) * | 2005-07-22 | 2012-04-26 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
| KR20070013132A (ko) * | 2005-07-25 | 2007-01-30 | 삼성전자주식회사 | 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법 |
| KR101348375B1 (ko) * | 2005-09-07 | 2014-01-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치,그리고 표시 장치의 수리 방법 |
| TWI274221B (en) * | 2005-09-29 | 2007-02-21 | Au Optronics Corp | Active device matrix substrate |
| KR20070075808A (ko) * | 2006-01-16 | 2007-07-24 | 삼성전자주식회사 | 표시 기판의 제조 방법 및 이를 이용하여 제조한 표시 기판 |
| US7589703B2 (en) * | 2006-04-17 | 2009-09-15 | Au Optronics Corporation | Liquid crystal display with sub-pixel structure |
| KR101306206B1 (ko) * | 2006-04-24 | 2013-09-10 | 삼성디스플레이 주식회사 | 어레이 기판, 이를 갖는 표시패널 및 이의 제조방법 |
| KR101272489B1 (ko) * | 2006-10-03 | 2013-06-07 | 삼성디스플레이 주식회사 | 표시 기판, 이의 제조 방법 및 이를 구비하는 전기영동표시장치 |
| TWI349915B (en) * | 2006-11-17 | 2011-10-01 | Chunghwa Picture Tubes Ltd | Pixel structure and repair method thereof |
| US8542227B2 (en) | 2007-02-05 | 2013-09-24 | Samsung Display Co., Ltd. | Display apparatus and method for driving the same |
| KR20080105762A (ko) * | 2007-06-01 | 2008-12-04 | 삼성전자주식회사 | 표시 장치용 유기 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR101574127B1 (ko) * | 2008-09-29 | 2015-12-04 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| WO2010089981A1 (ja) * | 2009-02-04 | 2010-08-12 | シャープ株式会社 | 半導体装置 |
| TWI501215B (zh) * | 2009-02-27 | 2015-09-21 | Au Optronics Corp | 減輕液晶顯示器拖曳殘影現象之方法及液晶顯示器 |
| KR101570399B1 (ko) | 2009-03-02 | 2015-11-30 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 |
| US20100224878A1 (en) | 2009-03-05 | 2010-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP5381836B2 (ja) * | 2010-03-17 | 2014-01-08 | カシオ計算機株式会社 | 画素回路基板、表示装置、電子機器、及び表示装置の製造方法 |
| KR101758297B1 (ko) * | 2010-06-04 | 2017-07-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 전자 기기 |
| KR101804316B1 (ko) | 2011-04-13 | 2017-12-05 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| CN102520555A (zh) * | 2011-12-02 | 2012-06-27 | 深圳市华星光电技术有限公司 | 一种像素结构、阵列基板和液晶显示装置 |
| KR101924079B1 (ko) | 2012-07-06 | 2018-12-03 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| JP2014021170A (ja) * | 2012-07-12 | 2014-02-03 | Panasonic Liquid Crystal Display Co Ltd | 液晶表示装置及びその製造方法 |
| TW201518829A (zh) * | 2013-11-15 | 2015-05-16 | Chunghwa Picture Tubes Ltd | 薄膜電晶體基板及其修護方法 |
| CN103811503A (zh) | 2014-02-19 | 2014-05-21 | 合肥鑫晟光电科技有限公司 | 阵列基板及制备方法、显示面板 |
| US9349753B2 (en) | 2014-02-24 | 2016-05-24 | Boe Technology Group Co., Ltd. | Array substrate, method for producing the same and display apparatus |
| CN104698696A (zh) * | 2015-03-26 | 2015-06-10 | 京东方科技集团股份有限公司 | 一种阵列基板、液晶面板及显示装置 |
| KR102389875B1 (ko) * | 2015-09-01 | 2022-04-22 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4368523A (en) * | 1979-12-20 | 1983-01-11 | Tokyo Shibaura Denki Kabushiki Kaisha | Liquid crystal display device having redundant pairs of address buses |
| JPS61232483A (ja) * | 1985-04-08 | 1986-10-16 | ホシデン株式会社 | 液晶表示素子 |
| US4820222A (en) * | 1986-12-31 | 1989-04-11 | Alphasil, Inc. | Method of manufacturing flat panel backplanes including improved testing and yields thereof and displays made thereby |
| JPH02165125A (ja) * | 1988-12-20 | 1990-06-26 | Seiko Epson Corp | 表示装置 |
| JPH03121422A (ja) * | 1989-10-04 | 1991-05-23 | Nec Corp | スイッチング素子 |
| KR0139319B1 (ko) * | 1994-11-14 | 1998-06-15 | 김광호 | 한 화소에 이중배선과 복수의 트랜지스터를 구비한 액정 표시 장치 |
| US5835177A (en) * | 1995-10-05 | 1998-11-10 | Kabushiki Kaisha Toshiba | Array substrate with bus lines takeout/terminal sections having multiple conductive layers |
| JP3231261B2 (ja) * | 1997-03-26 | 2001-11-19 | 株式会社アドバンスト・ディスプレイ | 液晶表示素子及びこれを用いた液晶表示装置 |
| KR100289538B1 (ko) * | 1998-05-20 | 2001-06-01 | 김순택 | 박막트랜지스터 액정표시소자의 배선 레이아웃 |
| JP2000002889A (ja) * | 1998-06-16 | 2000-01-07 | Mitsubishi Electric Corp | 液晶表示装置 |
| KR100357213B1 (ko) * | 1998-07-23 | 2002-10-18 | 엘지.필립스 엘시디 주식회사 | 멀티도메인 액정표시소자 |
| US6654090B1 (en) * | 1998-09-18 | 2003-11-25 | Lg. Philips Lcd Co., Ltd. | Multi-domain liquid crystal display device and method of manufacturing thereof |
| JP4397444B2 (ja) * | 1998-12-28 | 2010-01-13 | シャープ株式会社 | 液晶表示装置 |
| KR100357216B1 (ko) * | 1999-03-09 | 2002-10-18 | 엘지.필립스 엘시디 주식회사 | 멀티도메인 액정표시소자 |
| JP4292350B2 (ja) * | 1999-04-22 | 2009-07-08 | 栄 田中 | 液晶表示装置とその製造方法 |
| US6927824B1 (en) * | 1999-09-16 | 2005-08-09 | Fujitsu Display Technologies Corporation | Liquid crystal display device and thin film transistor substrate |
| JP4132528B2 (ja) * | 2000-01-14 | 2008-08-13 | シャープ株式会社 | 液晶表示装置の製造方法 |
| JP2001312222A (ja) * | 2000-02-25 | 2001-11-09 | Sharp Corp | アクティブマトリクス基板およびその製造方法並びに該基板を用いた表示装置および撮像装置 |
| JP2001324725A (ja) * | 2000-05-12 | 2001-11-22 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
| JP3645184B2 (ja) * | 2000-05-31 | 2005-05-11 | シャープ株式会社 | 液晶表示装置及びその欠陥修正方法 |
| US6862052B2 (en) * | 2001-12-14 | 2005-03-01 | Samsung Electronics Co., Ltd. | Liquid crystal display, thin film transistor array panel for liquid crystal display and manufacturing method thereof |
-
2002
- 2002-05-16 US US10/147,345 patent/US6862052B2/en not_active Expired - Fee Related
- 2002-09-20 JP JP2002274691A patent/JP4343510B2/ja not_active Expired - Fee Related
-
2004
- 2004-12-09 US US11/007,917 patent/US7245332B2/en not_active Expired - Fee Related
-
2007
- 2007-06-25 US US11/767,851 patent/US7659958B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20050099377A1 (en) | 2005-05-12 |
| US7245332B2 (en) | 2007-07-17 |
| JP2003195354A (ja) | 2003-07-09 |
| US7659958B2 (en) | 2010-02-09 |
| US20070249105A1 (en) | 2007-10-25 |
| US20030112383A1 (en) | 2003-06-19 |
| US6862052B2 (en) | 2005-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4343510B2 (ja) | 液晶表示装置、液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| US7211827B2 (en) | Thin film transistor array panel and liquid crystal display including the panel | |
| US7659130B2 (en) | Thin film transistor array panel for display and manufacturing method thereof | |
| JP4241391B2 (ja) | 液晶表示装置及び薄膜トランジスタ表示板 | |
| US7538850B2 (en) | Panel for display device, manufacturing method thereof and liquid crystal display | |
| US7876412B2 (en) | Thin film transistor array panel and method for manufacturing the same | |
| JP2004241774A (ja) | 薄膜トランジスタ表示板及びその製造方法とそのためのマスク | |
| US8203674B2 (en) | Manufacturing thin film transistor array panels for flat panel displays | |
| KR101450803B1 (ko) | 어레이 기판 및 어레이 기판의 제조방법 | |
| JP2004348130A (ja) | 薄膜トランジスタ表示板及びこれを含む液晶表示装置 | |
| JP2004311931A (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| KR20050056468A (ko) | 박막 트랜지스터 표시판 | |
| US20060131582A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
| KR100973806B1 (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR100848108B1 (ko) | 액정 표시 장치, 그의 박막 트랜지스터 기판 및 그 제조방법 | |
| JPH11295760A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| US7547588B2 (en) | Thin film transistor array panel | |
| KR20020056110A (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| KR100910566B1 (ko) | 박막 트랜지스터 표시판의 제조 방법 및 이를 위한 마스크 | |
| KR100656904B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 | |
| KR20050102442A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20080077475A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20010111821A (ko) | 반도체 소자의 제조 방법 및 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090609 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090709 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 4 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |