KR20010050708A - 액정 표시 장치용 박막 트랜지스터 기판 - Google Patents
액정 표시 장치용 박막 트랜지스터 기판 Download PDFInfo
- Publication number
- KR20010050708A KR20010050708A KR1020000057036A KR20000057036A KR20010050708A KR 20010050708 A KR20010050708 A KR 20010050708A KR 1020000057036 A KR1020000057036 A KR 1020000057036A KR 20000057036 A KR20000057036 A KR 20000057036A KR 20010050708 A KR20010050708 A KR 20010050708A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- electrode
- line
- storage
- wiring
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 58
- 239000010409 thin film Substances 0.000 title claims abstract description 50
- 238000003860 storage Methods 0.000 claims abstract description 78
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 239000011159 matrix material Substances 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 131
- 239000010408 film Substances 0.000 claims description 41
- 239000004065 semiconductor Substances 0.000 claims description 41
- 239000003990 capacitor Substances 0.000 claims description 20
- 238000002161 passivation Methods 0.000 claims description 16
- 230000001681 protective effect Effects 0.000 claims description 4
- 239000004020 conductor Substances 0.000 description 34
- 238000000034 method Methods 0.000 description 25
- 238000005530 etching Methods 0.000 description 20
- 229920002120 photoresistant polymer Polymers 0.000 description 19
- 238000001312 dry etching Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000001039 wet etching Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 238000012423 maintenance Methods 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134336—Matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
가로 방향으로 다수의 게이트선이 형성되어 있고, 게이트선과 교차하여 매트릭스 형태의 화소 영역을 정의하는 데이터선이 형성되어 있다. 각각의 화소 영역에는 데이터선을 통하여 화상 신호가 전달되는 화소 전극이 형성되어 있으며, 게이트선과 데이터선이 교차하는 부분에는 게이트선에 연결되어 있는 게이트 전극, 데이터선에 연결되어 있는 소스 전극 및 접촉 구멍을 통하여 화소 전극에 연결되어 있는 드레인 전극을 포함하는 박막 트랜지스터가 형성되어 있다. 또한, 각각의 화소에는 유지 전극선 및 유지 전극선을 연결하는 유지 전극을 포함하며 화소 전극과 중첩되어 유지 용량을 형성하는 유지 배선이 형성되어 있다. 또한, 세로 방향으로는 서로 인접한 유지 유지에 양단이 중첩되어 있는 수리용 보조선과 서로 인접한 화소의 유지 배선을 연결하는 유지 배선 연결부가 형성되어 있다. 서로 인접한 화소의 유지 배선은 유지 배선 연결부를 통하여 서로 연결되어 있으므로 유지 배선에 전달되는 유지 전압의 신호 왜곡을 최소화시킬 수 있다. 따라서, 크로스 토크나 플리커 불량을 최소화할 수 있다.
Description
이 발명은 액정 표시 장치용 박막 트랜지스터 기판에 관한 것으로서, 더욱 상세하게는, 유지 용량을 형성하기 위해 별도의 독립 배선을 가지는 액정 표시 장치용 박막 트랜지스터 기판에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 화소 전극과 공통 전극이 각각 형성되어 있고 화소 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이며, 박막 트랜지스터와 화소 전극은 두 기판 중 하나에 함께 형성되는 것이 일반적이며, 박막 트랜지스터가 형성된 기판을 액정 표시 장치용 박막 트랜지스터 기판이라 한다.
이러한 액정 표시 장치용 박막 트랜지스터 기판에는 서로 교차하여 매트릭스 형태의 화소 영역을 정의하는 게이트선과 데이터선이 형성되어 있으며, 게이트선과 데이터선이 교차하는 부분에는 박막 트랜지스터가 형성되어 있으며, 각각의 화소 영역에는 박막 트랜지스터의 스위칭 동작에 따라 데이터선을 통하여 화상 신호가 전달되는 화소 전극이 형성되어 있다.
한편, 이러한 액정 표시 장치용 박막 트랜지스터 기판에는 액정 축전기의 전하 유지 능력을 보조 및 유지시켜 위해 유지 전극선이 형성되어 있으며, 이러한 유지 전극선은 화소 전극과 절연막을 매개로 중첩하여 유지 용량을 만든다. 한편, 유지 전극선에는 화소 전극과 마주하여 액정 용량을 형성하는 다른 기판에 형성되어 있는 공통 전극에 인가되는 공통 전압 또는 게이트선에 전달되는 게이트 전압이 전달된다.
하지만, 유지 전극선에 전달된 전압은 데이터선에 전달되는 화상 신호의 변화에 영향을 받아 위치에 따라 유지 전극선의 전압이 변하게 되고, 공통 전극선의 전압은 유지 용량에 따른 저항에 의한 신호 왜곡이 발생하게 되어 화소의 액정 용량을 변화시키며, 이로 인하여 화면의 떨리는 플리커(flicker) 불량 또는 크로스 토크(crosstalk) 불량 등의 문제점이 발생한다.
본 발명의 과제는 유지 전극선의 전압에 대한 왜곡을 줄임으로써 플리커 또는 크로스토크 불량을 최소화하는 것이다.
또한, 본 발명의 다른 과제는 게이트선 및 데이터선의 불량을 수리할 수 있는 배선 구조를 가지는 액정 표시 장치용 박막 트랜지스터 기판을 제공하는 것이다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터의 구조를 개략적으로 도시한 배선도이고,
도 2는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조를 구체적으로 도시한 배치도이고,
도 3은 도 2에서 Ⅲ-Ⅲ' 선을 따라 잘라 도시한 단면도이고,
도 4a 내지 도 4d는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 한 제조 방법을 그 공정 순서에 따라 도시한 단면도이고,
도 5a 내지 도 5g는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 다른 제조 방법을 그 공정 순서에 따라 도시한 단면도이고,
도 6은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조를 도시한 회로도이고,
도 7은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조를 구체적으로 도시한 배치도이고,
도 8은 도 7에서 VⅢ-VⅢ' 선을 따라 잘라 도시한 단면도이고,
도 9는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조를 도시한 회로도이다.
이와 같은 과제를 해결하기 위하여 본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판에는 적어도 서로 인접한 화소의 유지 전극선을 연결하는 보조선이 형성되어 있으며, 서로 인접한 화소의 유지 전극선과 양단이 중첩하는 수리용 보조선이 형성되어 있다.
본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판에는 게이트선을 포함하는 게이트 배선이 가로 방향으로 형성되어 있고 데이터선을 포함하는 데이터 배선이 세로 방향으로 형성되어 있다. 게이트선과 데이터선의 교차로 정의되는 화소에는 데이터선을 통하여 화상 신호를 전달받는 화소 전극이 형성되어 있으며, 화소 전극과 중첩하여 유지 용량을 형성하며 유지 전극선과 유지 전극선에 연결되어 있는 유지 전극을 포함하는 유지 배선이 형성되어 있다. 또한 서로 이웃하는 화소의 유지 배선을 전기적으로 연결하는 유지 배선 연결부가 형성되어 있다.
이때, 양단이 서로 이웃하는 화소의 유지 배선과 중첩하는 수리용 보조선을 더 포함할 수 있다.
여기서, 유지 배선 연결부는 화소 전극과 동일한 층으로 형성되고, 수리용 보조선은 데이터선과 동일한 층으로 형성되고 유지 배선은 게이트 배선과 동일한 층으로 형성되는 것이 바람직하다.
또한, 화소 전극의 가장자리는 유지 배선과 중첩하는 것이 바람직하며, 화소 전극은 다중 영역으로 액정 분자를 분할 배향하기 위해 곡선화된 모서리를 가지는 네모 모양이 다수로 연결된 형태, 또는 네모 모양, 톱니 모양 또는 십자 모양을 가질 수 있다.
더욱 상세하게 본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판에는, 행 방향으로 형성되어 있는 게이트선 및 게이트선에 연결되어 있는 게이트 전극을 포함하는 게이트 배선이 절연 기판 상부에 형성되어 있고, 행 방향으로 유지 전극선 및 유지 전극선에 연결되어 있는 유지 전극을 포함하는 유지 배선이 형성되어 있다. 또한, 기판의 상부에는 이들을 덮는 게이트 절연막이 형성되어 있으며, 게이트 절연막의 상부에는 반도체층이 형성되어 있으며, 게이트전과 교차하여 매트릭스 배열의 화소를 정의하는 데이터선, 데이터선과 연결되어 있으며 반도체층 상부까지 연장된 소스 전극 및 소스 전극과 분리되어 있으며 반도체층 상부까지 연장된 드레인 전극을 포함하는 데이터 배선이 형성되어 있다. 각각의 화소에는 드레인 전극과 전기적으로 연결되어 있으며 유지 배선과 중첩되어 유지 용량을 형성하는 화소 전극이 형성되어 있으며, 적어도 서로 이웃하는 화소의 화소 배선을 연결하는 유지 배선 연결부가 형성되어 있다.
이때, 수리용 보조선은 유지 배선 연결부는 화소 전극과 동일한 층으로 보호막 상부에 형성될 수 있으며, 데이터선과 동일한 층에는 양단이 서로 이웃하는 화소의 유지 배선과 중첩하는 수리용 보조선을 더 포함할 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조를 개략적으로 도시한 배선도이다.
도 1에서 보는 바와 같이, 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판에는 가로 방향으로 다수의 게이트선(22)이 형성되어 있고, 게이트선(22)과 교차하여 매트릭스 형태의 화소 영역을 정의하는 데이터선(62)이 형성되어 있다. 각각의 화소 영역에는 데이터선(62)을 통하여 화상 신호가 전달되는 화소 전극(82)이 형성되어 있으며, 게이트선(22)과 데이터선(62)이 교차하는 부분에는 게이트선(22)에 연결되어 있는 게이트 전극(24), 데이터선(62)에 연결되어 있는 소스 전극(65) 및 화소 전극(82)에 연결되어 있는 드레인 전극(66)을 포함하는 박막 트랜지스터가 형성되어 있다. 또한, 가로 방향으로는 서로 평행하게 이중의 유지 전극선(26, 28)이 형성되어 있으며, 서로 평행한 유지 전극선(26, 28)은 각각의 화소 영역에 세로 방향으로 형성되어 있는 유지 전극(27)을 통하여 연결되어 있다. 여기서, 유지 배선(26, 27, 28)은 화소 전극(82)과 중첩되어 유지 용량을 형성한다. 또한, 세로 방향으로는 서로 인접한 화소 행의 유지 배선(26, 27, 28)에 양단이 중첩되어 있는 수리용 보조선(68)과 적어도 서로 인접한 화소 행의 유지 배선(26, 27, 28)을 전기적으로 연결하는 유지 배선 연결부(84)가 형성되어 있다.
이러한 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에서, 서로 인접한 유지 배선(26, 27, 28)은 유지 배선 연결부(84)를 통하여 서로 연결되어 있으므로 유지 배선(26, 27, 28)을 통하여 전달되는 유지 용량용 전압의 신호 왜곡을 최소화시킬 수 있다. 따라서, 크로스 토크나 플리커 불량을 최소화할 수 있다.
또한, 본 발명의 실시예에 따른 구조에서는 게이트선(22) 또는 데이터선(62)이 단선되는 경우에 유지 배선(26, 27, 28), 수리용 보조선(68) 및 유지 배선 연결부(84)를 통하여 배선의 단선을 수리할 수 있다.
예를 들어, A(△) 부분에서 데이터선(62)이 단선되었다고 하면, C 부분에 레이저를 조사하여 데이터선(62)과 유지 전극선(26, 28)을 단락시키고, B 부분에 레이저를 조사하여 수리용 보조선(68)과 유지 전극선(26, 28)을 단락시키고, B 부분과 C 부분 사이의 양 바깥쪽 D부분의 유지 전극선(26, 28)을 단선시켜 데이터선(62)에 전달되는 화상 신호를 유지 전극선(26, 28)과 수리용 보조선(68)을 우회시키도록 한다.
예를 들어, E(△) 부분에서 게이트선(22)이 단선되었다고 하면, F 부분에 레이저를 조사하여 게이트선(22)과 유지 전극선(26, 28) 및 유지 배선 연결부(84)를 단락시키고 G 부분의 유지 전극선(26, 28) 및 유지 배선 연결부(84)를 단선시켜, 게이트 신호가 유지 전극선(26, 28) 및 수리용 보조선(68)을 통하여 우회하도록 한다. 이때, 유지 배선 연결부(84) 대신 수리용 보조선(68)만을 이용할 수도 있다.
여기서, 수리용 보조선(68)과 유지 배선 연결부(84)는 서로 동일한 층으로 화소 전극(82) 또는 데이터선(62)과 동일한 층으로 형성될 수 있으며, 서로 다른 층으로 형성될 수 있다. 본 발명의 실시예에서 유지 배선(26, 27, 28)은 게이트선(22)과 동일한 층으로 형성되어 있으며, 수리용 보조선(68)은 데이터선(62)과 동일한 층으로 형성되어 있으며, 유지 배선 연결부(84)는 화소 전극(82)과 동일한 층으로 형성되어 있다. 이에 대하여 구체적으로 도 2 및 도3을 참조하여 설명하기로 한다.
도 2는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조를 구체적으로 도시한 배치도이고, 도 3은 도 2에서 Ⅲ-Ⅲ' 선을 따라 잘라 도시한 단면도이다.
먼저, 절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 만들어진 게이트 배선 및 유지 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 주사 신호선 또는 게이트선(22) 및 게이트선(22)의 일부인 박막 트랜지스터의 게이트 전극(24)을 포함하며, 게이트 배선은 게이트선(22)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(22)으로 전달하는 게이트 패드를 더 포함할 수 있다. 유지 배선은 그리고 게이트선(22)과 평행하게 이중으로 형성되어 있으며 상판의 공통 전극에 입력되는 공통 전극 전압 따위의 전압을 외부로부터 인가 받는 유지 전극선(26, 28) 및 세로 방향으로 형성되어 이중의 유지 전극선(26, 28)을 서로 연결하는 유지 전극(27)을 포함한다. 유지 배선(26, 27, 28)은 후술할 화소 전극(82)과 중첩되어 화소의 전하 보존 능력을 향상시키기 위한 유지 용량을 형성하는 유지 축전기를 만들어 주기 위한 것이다.
여기서, 게이트 배선(22, 24) 및 유지 배선(26, 27, 28)은 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질, 특히 화소 전극으로 사용되는 ITO(indium zinc oxide)와의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다. 왜냐하면, 외부와 전기적으로 연결되는 패드부를 보강하기 위하여 패드부는 배선용 물질과 화소 전극용 물질인 ITO와 함께 형성하기 때문이다.
게이트 배선(22, 24) 및 유지 배선(26, 27, 28) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24) 및 유지 배선(26, 27, 28)을 덮고 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(40)이 형성되어 있으며, 반도체 패턴(40) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(55, 56)이 형성되어 있다.
접촉층 패턴(55, 56) 위에는 Mo 또는 MoW 합금, Cr, Al 또는 Al 합금, Ta 따위의 도전 물질로 이루어진 박막 트랜지스터의 소스 및 드레인 전극(65, 66)이 각각 형성되어 있으며, 게이트 절연막(30) 상부에는 소스 전극(65)과 연결되어 있으며, 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62)이 세로 방향으로 형성되어 있다. 데이터 배선(62, 65, 66)은 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 패드를 더 포함할 수 있다. 게이트 절연막(30) 상부에는 데이터 배선(62, 65, 66)과 동일한 층으로 양단이 서로 이웃하는 화소 행의 인접한 유지 전극선(26, 28)과 중첩하는 수리용 보조선(68)이 세로 방향으로 형성되어 있다. 앞에서 언급한 바와 같이 수리용 보조선(68)과 함께 유지 배선 연결부(84, 도 1 참조)도 데이터 배선(62, 65, 66)과 동일한 층으로 게이트 절연막(30) 상부에 형성될 수 있다.
데이터 배선(62, 65, 66) 및 수리용 보조선(68)도 게이트 배선(22, 24) 및 유지 배선(26, 27, 28)과 마찬가지로 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 물론, 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다.
데이터 배선(62, 65, 66)과 수리용 보조선(68) 및 이들에 의해 가려지지 않는 반도체 패턴(40) 위에는 보호막(72)이 형성되어 있으며, 보호막(72)은 드레인 전극(66)을 드러내는 접촉구멍(71)을 가지고 있으며, 또한 게이트 절연막(30)과 함께 유지 전극선(26, 28)을 각각 드러내는 접촉 구멍(74)을 가지고 있다. 보호막(72)은 질화 규소나 아크릴계 따위의 유기 절연 물질로 이루어질 수 있다.
보호막(72) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 공통 전극과 함께 전기장을 생성하는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 따위의 투명한 도전 물질로 만들어지며, 접촉 구멍(71)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 화상 신호를 전달받는다. 또한, 보호막(72) 상부에는 화소 전극(82)과 동일한 층으로 접촉 구멍(74)을 통하여 서로 인접하게 이웃하는 유지 배선(26, 27, 28)을 전기적 및 물리적으로 연결하는 유지 배선 연결부(84)가 형성되어 있다. 앞에서 언급한 바와 같이, 유지 배선 연결부(84)와 동일한 층으로 수리용 보조선(68)이 보호막(72) 상부에 형성될 수 있다. 한편, 보호막(72)은 게이트 패드 및 데이터 패드를 드러내는 접촉 구멍을 가질 수 있으며, 화소 전극과 동일한 층에는 접촉 구멍을 통하여 게이트 패드 및 데이터 패드를 덮는 보조 게이트 패드 및 보조 데이터 패드가 형성될 수 있다.
이때, 도 2에서 보는 바와 같이, 유지 배선(26, 27, 28)은 화소 전극(82)의 가장자리 부분에서 누설되는 빛을 차단하는 광 차단막으로 사용하기 위해, 화소 전극(82)의 가장자리 부분이 유지 배선(26, 27, 28)과 중첩되는 것이 바람직하다. 또한, 액정 표시 장치의 시야각을 개선하기 위하여 액정 분자를 분할 배향하는 것이 좋은데, 이를 위하여 화소 전극(82)은 모서리가 곡선화된 사각형이 수 개가 연결되어 있는 형태를 가질 수 있으며. 사각형 또는 톱니 모양의 다양한 형태의 개구부 패턴을 가질 수도 있다. 이렇게 하면, 프린지 필드(fringe field)를 형성하여 액정 분자를 분할 배향할 수도 있으며, 가장 좋은 시야각을 얻기 위해서는 4분할 배향된 미소 영역이 하나의 화소 영역 내에 들어 있는 것이 바람직하며, 안정된 분할 배향을 얻기 위해서는 분할된 미소 영역의 경계 이외의 곳에서 전경(disclination)이나 불규칙한 조직(texture)이 발생하지 않도록 하는 것이 바람직하며, 이웃한 미소 영역의 액정 방향자(director)가 이루는 각은 90도가 되도록 하는 것이 바람직하다. 이때, 전경이나 불규칙한 액정 분자의 배열에 의해 빛이 누설되는 경우에, 누설되는 빛을 차단하기 위해 유지 배선(26, 27, 28)의 구조를 다양하게 바꿀 수 있다. 물론, 화소 전극(82)의 모양에 따라 화소 전극(82)과 마주하는 공통 전극(도시하지 않음)에 다양한 모양의 개구부 패턴을 가질 수 있다.
본 발명의 실시예에서는 화소마다 수리용 보조선(68) 또는 유지 배선 연결부(84)가 형성되어 있지만, 다수의 화소를 단위로 형성될 수도 있다.
여기에서는 화소 전극(82)의 재료의 예로 투명한 ITO를 들었으나, 반사형 액정 표시 장치의 경우 불투명한 도전 물질을 사용하여도 무방하다.
이러한 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 방법에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.
도 4a 내지 도 4d는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 그 공정 순서에 따라 도시한 단면도이다.
우선, 도 4a에서 보는 바와 같이, 기판(10)의 상부에 저저항의 도전 물질을 적층하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 게이트 배선(22, 24)과 유지 배선(26, 27, 28, 도 2 참조)을 형성한다.
이어, 도 4b에서 보는 바와 같이, 질화 규소와 같은 절연 물질로 이루어진 게이트 절연막(30), 비정질 규소와 같은 반도체 물질로 이루어진 반도체층(40), 도핑된 비정질 규소와 같은 도전성 물질로 이루어진 저항성 접촉층(50)을 화학 기상 증착법을 이용하여 차례로 적층하고 마스크를 이용한 사진 식각 공정으로 반도체층(40)과 그 상부에 저항성 접촉층(50)을 패터닝한다.
이어, 도 4c에서 보는 바와 같이, 저저항을 가지는 도전 물질을 적층하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 데이터 배선(62, 65, 66, 도 2 참조)과 수리용 보조선(68)을 형성한다.
이어, 데이터 배선(62, 65, 66)으로 가리지 않는 중간층을 식각하여 저항성 접촉층(50)을 식각하여 저항성 접촉층을 두 부분(55, 56)으로 분리하고, 소스 및 드레인 전극(65, 66) 사이의 반도체층(40)을 드러낸다.
이어, 도 4d에서 보는 바와 같이, 질화 규소나 산화 규소 또는 유기 절연막을 적층하여 보호막(72)을 형성하고, 보호막(72)을 게이트 절연막(30)과 함께 마스크를 이용한 사진 식각 공정으로 패터닝하여 드레인 전극(66) 및 유지 배선(26, 27, 28, 도 2참조)을 드러내는 접촉 구멍(71, 74)을 형성한다.
이어, 도 2 및 3에서 보는 바와 같이, 보호막(72)의 상부에 IZO 또는 ITO와 같은 투명한 도전 물질을 적층하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 화소 전극(82)과 유지 배선 연결부(84)를 형성한다.
한편, 4매의 마스크를 이용하여 박막 트랜지스터 기판을 완성하는 제조 방법으로는 여러 가지가 있지만, 하나의 실시예를 설명하면 다음과 같다.
도 5a 내지 도 5g는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 다른 제조 방법을 그 공정 순서에 따라 도시한 단면도이다.
먼저, 도 5a에 도시한 바와 같이, 앞의 실시예와 동일하게 기판(10)의 상부에 저저항의 도전 물질을 적층하고 패터닝하여 게이트 배선(22, 24)과 유지 배선(26, 27, 28, 도 2참조)을 형성한다.
다음, 도 5b에서 보는 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 반도체층(40), 중간층(50)을 화학 기상 증착법을 이용하여 연속으로 증착하고, 이어 저저항의 도전 물질을 포함하는 도전체층(60)을 스퍼터링 등의 방법으로 증착한 다음 그 위에 감광막을 1 μm 내지 2 μm의 두께로 도포한다.
그 후, 마스크를 통하여 감광막에 빛을 조사한 후 현상하여 도 5b에 도시한 바와 같이, 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 박막 트랜지스터의 채널부(C), 즉 소스 전극(65)과 드레인 전극(66) 사이에 위치한 제1 부분(114)은 데이터 배선부 및 수리용 보조선부에 대응하는 A 부분, 즉 데이터 배선(62, 65, 66)과 수리용 보조선(68)이 형성될 부분에 위치한 제2 부분(112)보다 두께가 작게 되도록 하며, 기타 부분(B)의 감광막은 모두 제거한다. 이 때, 채널부(C)에 남아 있는 감광막(114)의 두께와 A 부분에 남아 있는 감광막(112)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제1 부분(114)의 두께를 제2 부분(112)의 두께의 1/2 이하로 하는 것이 바람직하다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, A 영역의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 사용한다.
이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.
이러한 얇은 두께의 감광막(114)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.
이어, 감광막 패턴(114) 및 그 하부의 막들, 즉 도전체층(60), 중간층(50) 및 반도체층(40)에 대한 식각을 진행한다. 이때, A 부분에는 데이터 배선과 수리용 보조선 및 그 하부의 막들이 그대로 남아 있고, 채널부(C)에는 반도체층만 남아 있어야 하며, 나머지 부분(B)에는 위의 3개 층(60, 50, 40)이 모두 제거되어 게이트 절연막(30)이 드러나야 한다.
먼저, 도 5c에 도시한 것처럼, 기타 부분(B)의 노출되어 있는 도전체층(60)을 제거하여 그 하부의 중간층(50)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 도전체층(60)은 식각되고 감광막 패턴(112, 114)은 거의 식각되지 않는 조건하에서 행하는 것이 좋다. 그러나, 건식 식각의 경우 도전체층(60)만을 식각하고 감광막 패턴(112, 114)은 식각되지 않는 조건을 찾기가 어려우므로 감광막 패턴(112, 114)도 함께 식각되는 조건하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 제1 부분(114)의 두께를 두껍게 하여 이 과정에서 제1 부분(114)이 제거되어 채널부(C)에서 도전체층(60)이 드러나는 일이 생기지 않도록 한다.
도전체층(60)이 Mo 또는 MoW 합금, Al 또는 Al 합금, Ta 중 어느 하나인 경우에는 건식 식각이나 습식 식각 중 어느 것이라도 가능하다. 그러나 Cr은 건식 식각 방법으로는 잘 제거되지 않기 때문에 도전체층(60)이 Cr이라면 습식 식각만을 이용하는 것이 좋다. 도전체층(60)이 Cr인 습식 식각의 경우에는 식각액으로 CeNHO3을 사용할 수 있고, 도전체층(60)이 Mo나 MoW인 건식 식각의 경우의 식각 기체로는 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 사용할 수 있으며 후자의 경우 감광막에 대한 식각비도 거의 비슷하다.
이렇게 하면, 도 5c에 나타낸 것처럼, 채널부(C) 및 A 부분의 도전체층, 즉 소스/드레인용 도전체 패턴(67)과 수리용 보조선용 도전체 패턴(68)만이 남고 기타 부분(B)의 도전체층(60)은 모두 제거되어 그 하부의 중간층(50)이 드러난다. 이때 남은 도전체 패턴(67, 68)은 소스 및 드레인 전극(65, 66)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(62, 65, 66) 및 수리용 보조선(68)의 형태와 동일하다. 또한 건식 식각을 사용한 경우 감광막 패턴(112, 114)도 어느 정도의 두께로 식각된다.
이어, 도 5d에 도시한 바와 같이, 기타 부분(B)의 노출된 중간층(50) 및 그 하부의 반도체층(40)을 감광막의 제1 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(112, 114)과 중간층(50) 및 반도체층(40)(반도체층과 중간층은 식각 선택성이 거의 없음)이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건하에서 행하여야 하며, 특히 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6과 HCl의 혼합 기체나, SF6과 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 동일한 경우 제1 부분(114)의 두께는 반도체층(40)과 중간층(50)의 두께를 합한 것과 같거나 그보다 작아야 한다.
이렇게 하면, 도 5d에 나타낸 바와 같이, 채널부(C)의 제1 부분(114)이 제거되어 소스/드레인용 도전체 패턴(67)이 드러나고, 기타 부분(B)의 중간층(50) 및 반도체층(40)이 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, A 부분의 제2 부분(112) 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 반도체 패턴(40)이 완성된다.
이어 애싱(ashing)을 통하여 채널부(C)의 소스/드레인용 도전체 패턴(67) 표면에 남아 있는 감광막 찌꺼기를 제거한다.
다음, 도 5e에 도시한 바와 같이 채널부(C)의 소스/드레인용 도전체 패턴(67) 및 그 하부의 소스/드레인용 중간층 패턴(50)을 식각하여 제거한다. 이 때, 식각은 소스/드레인용 도전체 패턴(67)과 중간층 패턴(50) 모두에 대하여 건식 식각만으로 진행할 수도 있으며, 소스/드레인용 도전체 패턴(67)에 대해서는 습식 식각으로, 중간층 패턴(50)에 대해서는 건식 식각으로 행할 수도 있다. 전자의 경우 소스/드레인용 도전체 패턴(67)과 중간층 패턴(50)의 식각 선택비가 큰 조건하에서 식각을 행하는 것이 바람직하며, 이는 식각 선택비가 크지 않을 경우 식각 종점을 찾기가 어려워 채널부(C)에 남는 반도체 패턴(40)의 두께를 조절하기가 쉽지 않기 때문이다. 예를 들면, SF6과 O2의 혼합 기체를 사용하여 소스/드레인용 도전체 패턴(67)을 식각하는 것을 들 수 있다. 습식 식각과 건식 식각을 번갈아 하는 후자의 경우에는 습식 식각되는 소스/드레인용 도전체 패턴(67)의 측면은 식각되지만, 건식 식각되는 중간층 패턴(50)은 거의 식각되지 않으므로 계단 모양으로 만들어진다. 중간층 패턴(50) 및 반도체 패턴(40)을 식각할 때 사용하는 식각 기체의 예로는 앞에서 언급한 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 들 수 있으며, CF4와 O2를 사용하면 균일한 두께로 반도체 패턴(40)을 남길 수 있다. 이때, 도 15b에 도시한 것처럼 반도체 패턴(40)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제2 부분(112)도 이때 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(30)이 식각되지 않는 조건으로 행하여야 하며, 제2 부분(112)이 식각되어 그 하부의 데이터 배선(62, 65, 66) 및 수리용 보조선(68)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.
이렇게 하면, 소스 전극(65)과 드레인 전극(66)이 분리되면서 데이터 배선(62, 65, 66) 및 수리용 보조선(68)과 그 하부의 접촉층 패턴(55, 56, 58)이 완성된다.
마지막으로 A 부분에 남아 있는 감광막 제2 부분(112)을 제거한다. 그러나, 제2 부분(112)의 제거는 채널부(C) 소스/드레인용 도전체 패턴(67)을 제거한 후 그 밑의 중간층 패턴(50)을 제거하기 전에 이루어질 수도 있다.
앞에서 설명한 것처럼, 습식 식각과 건식 식각을 교대로 하거나 건식 식각만을 사용할 수 있다. 후자의 경우에는 한 종류의 식각만을 사용하므로 공정이 비교적 간편하지만, 알맞은 식각 조건을 찾기가 어렵다. 반면, 전자의 경우에는 식각 조건을 찾기가 비교적 쉬우나 공정이 후자에 비하여 번거로운 점이 있다.
이와 같이 하여 데이터 배선(62, 65, 66) 및 수리용 보조선(68)을 형성한 후, 도 5f에 도시한 바와 같이 질화 규소를 CVD 방법으로 증착하여 보호막(70)을 형성한다. 이어, 게이트 절연막(30)과 함께 패터닝하여 드레인 전극(66)과 유지 배선(26, 27, 28)을 드러내는 접촉 구멍(71, 74)을 형성한다.
마지막으로, 도 5g에서 보는 바와 같이, 앞에서 설명한 바와 같이 ITO 또는 IZO를 증착하고 마스크를 사용하여 식각하여 드레인 전극(66)과 연결되는 화소 전극(82)을 형성한다. 이때, 접촉 구멍(74)을 통하여 서로 이웃하는 화소의 유지 배선을 전기적으로 연결하는 유지 배선 연결부(84)를 형성한다.
이렇게 하면 하나의 마스크를 이용한 사진 식각 공정으로 데이터 배선(62, 65, 66)과 중간층 패턴(55, 56) 및 반도체 패턴(40)을 함께 형성할 수 있어 제조 비용을 줄일 수 있다.
이러한 경우에는, 도 2 및 도 3의 구조와 다르게 반도체층(40) 및 저항성 접촉층(55, 56)은 데이터 배선(62, 65, 66)의 모양을 따라 형성된다. 이때, 데이터 배선(62, 65, 66)과 중간층 패턴(55, 56)은 동일한 패턴으로 형성되며, 소스 전극(65)과 드레인 전극(66) 사이의 채널부를 제외한 반도체 패턴(40)은 데이터 배선(62, 65, 66) 및 중간층 패턴(55, 56)과 동일한 패턴으로 형성된다. 물론 수리용 보조선(68)의 하부에도 반도체층과 중간층이 잔류하게 된다.
이러한 본 발명의 실시예에 따른 유지 배선 연결부를 가지는 액정 표시 장치용 박막 트랜지스터 기판은 비틀린 네마틱 방식(twisted nematic mode), 또는 수직 배향 방식(vertical align mode)에 사용되며, 도면을 참조하여 회로도에 대하여 설명하기로 한다.
도 6은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조를 도시한 회로도이다.
도 6에서 보는 바와 같이, 가로 방향으로 다수의 게이트선(22)이 형성되어 있고, 게이트선(22)과 교차하여 매트릭스 형태의 화소 영역을 정의하는 데이터선(62)이 형성되어 있다. 각각의 화소 영역에는 게이트선(22)에 연결되어 있는 게이트 전극(24), 데이터선(62)에 연결되어 있는 소스 전극(65) 및 화소 전극(82)에 연결되어 있는 드레인 전극(66)을 포함하는 박막 트랜지스터(TFT)가 형성되어 있다. 또한, 각각의 화소 영역에는 화소 전극(82)과 유지 전극선(26, 28)을 양단자로 하며 유지 용량을 가지는 유지 축전기(Cst) 및 화소 전극(82)과 공통 전극(도시하지 않음)을 양단자로 하며 액정 용량을 가지는 액정 축전기(CLC)가 형성되어 있다. 또한, 세로 방향으로는 서로 인접한 화소 행의 유지 배선(26, 27, 28)을 전기적으로 연결하는 유지 배선 연결부(84)가 형성되어 있다. 여기서, 유지 배선 연결부(84)는 각각의 화소에 형성되어 있다.
한편, 서로 평행하게 동일한 기판에 형성되어 거의 평행하게 형성하여 액정 분자를 구동하는 평면 구동 방식의 액정 표시 장치용 박막 트랜지스터 기판에도 적어도 서로 이웃하는 화소의 유지 축전기의 한 단자를 전기적으로 연결하는 구조를 유지 배선 연결부를 형성할 수 있으며, 도 7 및 도 8을 참조하여 구체적으로 설명하기로 한다.
도 7은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조를 도시한 배치도이고, 도 8은 도 7에서 VIII-VIII' 선을 따라 절단한 단면도이다.
도 7 및 도 8에서 보는 바와 같이, 절연 기판(10) 위에 게이트 배선 및 공통 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 주사 신호선 또는 게이트선(22), 게이트선(22)의 일부인 박막 트랜지스터의 게이트 전극(24) 및 게이트선(22)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(22)으로 전달하는 게이트 패드(25)를 포함한다. 공통 배선은 그리고 게이트선(22)과 평행하게 이중으로 형성되어 있는 공통 전극선(23, 29) 및 세로 방향으로 형성되어 공통 전극 전극선(23, 29)에 연결되어 있는 공통 전극(21)을 포함한다. 공통 전극선(23, 29)은 후술할 화소 전극선(63, 69)과 중첩되어 화소의 전하 보존 능력을 향상시키기 위한 유지 용량을 형성하는 유지 축전기를 만들어 주기 위한 것이다.
게이트 배선(22, 24, 25) 및 공통 배선(23, 21, 29) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 25) 및 유지 배선(21, 23, 29)을 덮고 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(40)이 형성되어 있으며, 반도체 패턴(40) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(55, 56)이 형성되어 있다. 여기서, 반도체층(40)은 후술할 데이터선(62)을 따라 세로 방향으로 형성되어 있으며, 데이터선(62)과 게이트선(22)이 교차하는 부분에는 다른 부분보다 넓게 형성되어 데이터선(62)의 단선을 최소화한다.
접촉층 패턴(55, 56) 위에는 박막 트랜지스터의 소스 및 드레인 전극(65, 66)이 각각 형성되어 있으며, 게이트 절연막(30) 상부에는 소스 전극(65)과 연결되어 있으며, 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62)이 세로 방향으로 형성되어 있다. 데이터 배선(62, 65, 66)은 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 패드(64)를 포함한다. 또한, 게이트 절연막(30) 상부에는 가로 방향으로 뻗어 공통 전극선(23, 29)과 중첩되어 유지 용량을 형성하는 화소 전극선(63, 69)과 화소 전극선(63, 69)과 연결되어 있으며 공통 전극(21)과 액정 분자를 구동하기 위해 기판(10)에 거의 평행한 전기장을 형성하는 화소 전극(61)을 포함하는 화소 배선이 형성되어 있으며, 화소 배선(61, 63, 69)은 드레인 전극(66)과 전기적으로 연결되어 있다. 또한, 게이트 절연막(30) 상부에는 데이터 배선(62, 64, 65, 66)과 동일한 층으로 양단이 서로 이웃하는 화소 행의 인접한 공통 전극선(23, 29)과 중첩하는 수리용 보조선(68)이 세로 방향으로 형성되어 있다. 앞에서 언급한 바와 같이 유지 배선 연결부(84, 도 1 참조)도 데이터 배선(62, 64, 65, 66)과 동일한 층으로 게이트 절연막(30) 상부에 형성될 수 있다.
데이터 배선(62, 64, 65, 66)과 수리용 보조선(68) 및 이들에 의해 가려지지 않는 반도체 패턴(40) 위에는 보호막(72)이 형성되어 있으며, 보호막(72)은 게이트 절연막(30)과 함께 공통 전극선(23, 29)을 각각 드러내는 접촉 구멍(74), 게이트 패드(25) 및 데이터 패드(64)를 드러내는 접촉 구멍(75, 78) 및 데이터선(62)을 드러내는 접촉 구멍(76)을 가지고 있다.
보호막(72) 위에는 접촉 구멍(76)을 통하여 데이터선(62)과 연결 및 중첩되어 있는 보조 데이터선(80) 및 접촉 구멍(78)을 통하여 데이터 패드(64)와 연결되어 있는 보조 데이터 패드(88)를 포함하는 보조 데이터 배선이 금속과 같은 도전 물질로 형성되어 있다. 또한, 보호막(72) 위에는 접촉 구멍(75)을 통하여 게이트 패드(25)와 연결되어 있는 보조 게이트 전극(85)이 형성되어 있으며, 접촉 구멍(74)을 통하여 서로 인접하게 이웃하는 화소의 유지 배선(21, 23, 29)을 전기적 및 물리적으로 연결하는 공통 배선 연결부(84)가 형성되어 있다. 여기서, 보조 데이터 배선(80, 88) 및 보조 게이트 패드(85)는 패드부의 신뢰성을 향상시키기 위해 ITO 또는 IZO 등과 같은 도전 물질로 형성할 수도 있다.
이러한 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법의 대부분은 제1 실시예에 따른 제조 방법과 동일하다.
하지만, 공통 배선(21, 23, 29)은 게이트 배선(22, 24, 25)과 함께 형성하며, 화소 배선(61, 63, 69)은 데이터 배선(62, 64, 65, 66)과 함께 형성하고, 보호막(72)의 상부에 보조 데이터 배선(80, 85, 88)을 형성한다.
도 9는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조를 도시한 회로도이다.
도 9에서 보는 바와 같이, 대부분의 구조는 도 6과 동일하다.
하지만, 유지 축전기(Cst) 및 액정 축전기(CLC)의 양단자가 화소 배선(63, 69)과 공통 배선(23, 29)에 연결되어 있다.
본 발명의 실시예에서와 같이, 유지 배선 연결부를 통하여 서로 이웃하는 화소의 유지 배선을 연결함으로써 유지 전압의 신호 왜곡을 최소화할 수 있어, 크로스 토크 및 플리커 불량을 최소화할 수 있다. 또한, 유지 배선 연결부 또는 수리용 보조선을 두어 게이트선 또는 데이터선의 단선 불량을 수리할 수 있다.
Claims (11)
- 행 방향으로 형성되어 있는 게이트선을 포함하는 게이트 배선,상기 게이트 배선과 절연되어 교차하며, 열 방향으로 형성되어 있는 데이터선을 포함하는 데이터 배선,상기 게이트선 및 상기 데이터선의 교차로 정의되는 행렬 형태의 화소에 형성되어 있으며, 상기 데이터선으로부터 화상 신호를 전달받는 화소 전극,상기 화소 전극과 중첩되어 유지 용량을 형성하며, 유지 전극선 및 상기 유지 전극선에 연결되어 있는 유지 전극을 포함하는 유지 배선, 그리고서로 인접한 상기 화소의 상기 유지 배선을 전기적으로 연결하는 유지 배선 연결부를 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제1항에서,양단이 서로 인접한 화소의 상기 유지 배선과 중첩되어 있는 수리용 보조선을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제2항에서,상기 유지 배선 연결부는 상기 화소 전극과 동일한 층으로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
- 제2항에서,상기 수리용 보조선은 상기 데이터 배선과 동일한 층으로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
- 제1항에서,상기 유지 배선과 상기 게이트 배선은 동일한 층으로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
- 제1항에서,상기 유지 배선은 상기 화소 전극의 가장자리 부분과 중첩되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
- 제1항에서,상기 화소 전극은 모서리가 액정 분자를 분할 배향하기 위해 곡선화된 사각형이 수 개가 연결되어 있는 형태 또는 사각형 또는 톱니 모양의 다양한 형태의 개구부 패턴을 가지는 액정 표시 장치용 박막 트랜지스터 기판.
- 기판,상기 기판 위에 형성되어 있으며, 가로 방향으로 뻗어 주사 신호를 전달되는 게이트선과 상기 게이트선에 연결되어 있는 게이트 전극을 포함하는 게이트 배선,상기 기판 위에 형성되어 있으며, 가로 방향으로 뻗어 있는 유지 전극선 및 상기 유지 전극선에 연결되어 있는 유지 전극을 포함하는 유지 배선,상기 게이트 배선 및 상기 유지 배선을 덮고 있는 게이트 절연막,상기 게이트 절연막 위에 형성되어 있으며, 반도체로 이루어진 반도체층,상기 게이트 절연막 상부에 형성되어 있으며 세로 방향으로 뻗어 상기 게이트선과 행렬 형태의 화소를 정의하는 데이터선, 상기 데이터선에 연결되어 있으며 상기 반도체층 상부에 형성되어 있는 소스 전극, 상기 소스 전극과 분리되어 상기 반도체층 위에 형성되어 있으며 상기 게이트 전극을 중심으로 상기 소스 전극과 마주하는 드레인 전극을 포함하는 데이터 배선,상기 반도체층을 덮고 있는 보호막,상기 화소에 상기 드레인 전극과 연결되어 형성되어 있으며, 상기 유지 배선과 중첩되어 유지 용량을 형성하는 화소 전극, 그리고적어도 인접한 상기 화소의 상기 유지 배선은 서로 전기적으로 연결하는 유지 배선 연결부를 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제8항에서,상기 유지 배선 연결부와 상기 화소 전극은 동일한 층에 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
- 제9항에서,상기 유지 배선 연결부와 상기 화소 전극은 상기 보호막 상부에 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
- 제8항에서,상기 데이터 배선과 동일한 층으로 형성되어 있으며, 양단이 서로 인접한 상기 화소 행의 상기 유지 배선에 중첩하는 수리용 보조선을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000338138A JP4897995B2 (ja) | 1999-11-05 | 2000-11-06 | 液晶表示装置用薄膜トランジスタ基板 |
| US09/705,928 US6403980B1 (en) | 1999-11-05 | 2000-11-06 | Thin film transistor array panel for liquid crystal display |
| CNB001370103A CN1163964C (zh) | 1999-11-05 | 2000-11-06 | 用于液晶显示器的薄膜晶体管阵列面板 |
| US10/090,143 US6573532B2 (en) | 1999-11-05 | 2002-03-05 | Thin film transistor array panel for liquid crystal display |
| US10/431,610 US6809335B2 (en) | 1999-11-05 | 2003-05-08 | Thin film transistor array panel for liquid crystal display |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR19990048842 | 1999-11-05 | ||
| KR1019990048842 | 1999-11-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010050708A true KR20010050708A (ko) | 2001-06-15 |
| KR100729783B1 KR100729783B1 (ko) | 2007-06-20 |
Family
ID=19618719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000057036A KR100729783B1 (ko) | 1999-11-05 | 2000-09-28 | 액정 표시 장치용 박막 트랜지스터 기판 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR100729783B1 (ko) |
| TW (1) | TWI229215B (ko) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100438075C (zh) * | 2002-08-01 | 2008-11-26 | 三星电子株式会社 | 薄膜晶体管阵列面板 |
| KR100951354B1 (ko) * | 2003-08-04 | 2010-04-08 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| US7700949B2 (en) | 2004-10-06 | 2010-04-20 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate, method for manufacturing the same, liquid crystal display having the substrate, and method for manufacturing the liquid crystal display |
| KR100968565B1 (ko) * | 2003-07-03 | 2010-07-08 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| KR101321218B1 (ko) * | 2010-12-22 | 2013-10-23 | 베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | Ｔｆｔ 기판 및 그 제조방법 |
| US9235090B2 (en) | 2005-12-05 | 2016-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US9761613B2 (en) | 2010-12-22 | 2017-09-12 | Beijing Boe Optoelectronics Technology Co., Ltd. | TFT array substrate and manufacturing method thereof |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3529153B2 (ja) * | 1993-03-04 | 2004-05-24 | 三星電子株式会社 | 液晶表示装置及びその製造方法 |
| JP3582193B2 (ja) * | 1995-12-08 | 2004-10-27 | カシオ計算機株式会社 | 液晶表示素子 |
| KR100209621B1 (ko) * | 1996-08-31 | 1999-07-15 | 구자홍 | 액정표시장치 및 그 제조방법 |
| KR100209623B1 (ko) * | 1996-09-13 | 1999-07-15 | 구자홍 | 액정표시장치 및 그 제조방법 |
-
2000
- 2000-09-08 TW TW089118479A patent/TWI229215B/zh not_active IP Right Cessation
- 2000-09-28 KR KR1020000057036A patent/KR100729783B1/ko active IP Right Grant
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100438075C (zh) * | 2002-08-01 | 2008-11-26 | 三星电子株式会社 | 薄膜晶体管阵列面板 |
| KR100878237B1 (ko) * | 2002-08-01 | 2009-01-13 | 삼성전자주식회사 | 박막 트랜지스터 기판 |
| US7700948B2 (en) | 2002-08-01 | 2010-04-20 | Samsung Electronics Co., Ltd. | Thin film transistor array panel with common bars of different widths |
| US7910927B2 (en) | 2002-08-01 | 2011-03-22 | Samsung Electronics Co., Ltd. | Thin film transistor array panel with common bars of different widths |
| KR100968565B1 (ko) * | 2003-07-03 | 2010-07-08 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| KR100951354B1 (ko) * | 2003-08-04 | 2010-04-08 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| US7700949B2 (en) | 2004-10-06 | 2010-04-20 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate, method for manufacturing the same, liquid crystal display having the substrate, and method for manufacturing the liquid crystal display |
| US10539847B2 (en) | 2005-12-05 | 2020-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US9235090B2 (en) | 2005-12-05 | 2016-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US9316881B2 (en) | 2005-12-05 | 2016-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US9823526B2 (en) | 2005-12-05 | 2017-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US9904127B2 (en) | 2005-12-05 | 2018-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US10054830B2 (en) | 2005-12-05 | 2018-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US10324347B1 (en) | 2005-12-05 | 2019-06-18 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US11048135B2 (en) | 2005-12-05 | 2021-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US11126053B2 (en) | 2005-12-05 | 2021-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US11592719B2 (en) | 2005-12-05 | 2023-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US11899329B2 (en) | 2005-12-05 | 2024-02-13 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US9761613B2 (en) | 2010-12-22 | 2017-09-12 | Beijing Boe Optoelectronics Technology Co., Ltd. | TFT array substrate and manufacturing method thereof |
| KR101321218B1 (ko) * | 2010-12-22 | 2013-10-23 | 베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | Ｔｆｔ 기판 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI229215B (en) | 2005-03-11 |
| KR100729783B1 (ko) | 2007-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4897995B2 (ja) | 液晶表示装置用薄膜トランジスタ基板 | |
| US6806937B2 (en) | Thin film transistor array panel | |
| KR100207136B1 (ko) | 전극기판, 그 제조방법 및 이를 사용한 표시장치 | |
| JP4796221B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| KR20040018784A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR20060135995A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20040043864A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR20090043798A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| CN100592177C (zh) | 液晶显示器及用于该液晶显示器的面板 | |
| KR20010050708A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 | |
| KR100848108B1 (ko) | 액정 표시 장치, 그의 박막 트랜지스터 기판 및 그 제조방법 | |
| JP4112672B2 (ja) | 表示装置用アレイ基板及びその製造方法 | |
| KR100626600B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| KR100303440B1 (ko) | 평면구동방식의액정표시장치 | |
| KR20000047142A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| US7006166B2 (en) | Liquid crystal display having a member for preventing electrical shorting | |
| KR101777839B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR100315922B1 (ko) | 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판 | |
| KR100656904B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 | |
| KR20010073773A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| JP3987889B2 (ja) | 電極基板および平面表示装置 | |
| KR100859523B1 (ko) | 액정 표시 장치용 박막 트랜지스터 어레이 기판 | |
| KR20010083340A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR20020072882A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR20010017527A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130531 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140530 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150601 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160530 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170601 Year of fee payment: 11 |