KR100829608B1 - 박막 제조 방법 및 이를 이용한 게이트 구조물 및커패시터의 제조 방법 - Google Patents

박막 제조 방법 및 이를 이용한 게이트 구조물 및커패시터의 제조 방법 Download PDF

Info

Publication number
KR100829608B1
KR100829608B1 KR1020060083075A KR20060083075A KR100829608B1 KR 100829608 B1 KR100829608 B1 KR 100829608B1 KR 1020060083075 A KR1020060083075 A KR 1020060083075A KR 20060083075 A KR20060083075 A KR 20060083075A KR 100829608 B1 KR100829608 B1 KR 100829608B1
Authority
KR
South Korea
Prior art keywords
substrate
precursor
organometallic precursor
oxidant
torr
Prior art date
Application number
KR1020060083075A
Other languages
English (en)
Other versions
KR20080020114A (ko
Inventor
조윤정
이정호
조준현
류승민
조규철
최정식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060083075A priority Critical patent/KR100829608B1/ko
Priority to US11/790,445 priority patent/US20080057224A1/en
Publication of KR20080020114A publication Critical patent/KR20080020114A/ko
Application granted granted Critical
Publication of KR100829608B1 publication Critical patent/KR100829608B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/80After-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C4/00Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge
    • C23C4/12Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge characterised by the method of spraying
    • C23C4/123Spraying molten metal
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/02Pretreatment of the material to be coated

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

박막 제조 방법 및 이를 이용한 게이트 구조물, 커패시터의 제조 방법이 개시되어 있다. 박막 제조 방법에 따르면, 60 내지 95℃의 온도로 가열되어 1 Torr 내지 5torr의 포화 증기압을 가지며 하기 화학식으로 표기되는 유기금속 전구체를 기판의 상부로 제공한다. 이어서, 유기금속 전구체를 산화시키기 위한 산소를 포함하는 산화제를 기판의 상부로 제공한다. 이후 상기 기판의 상부로 제공된 상기 유기금속 전구체와 상기 산화제를 화학 반응시킨다. 그 결과 금속-산화물을 포함하는 박막이 형성된다. 상기 박막은 게이트 구조물의 게이트 절연막, 커패시터의 유전막 등에 용이하게 적용될 수 있다.

Description

박막 제조 방법 및 이를 이용한 게이트 구조물 및 커패시터의 제조 방법{METHOD OF MANUFACTURING A THIN LAYER AND METHODS OF MANUFACTURING A GATE STRUCTURE AND A CAPACITOR USING THE SAME}
도 1 내지 도 5는 본 발명의 실시예 1에 따른 박막 제조 방법을 나타내는 단면도들이다.
도 6은 본 발명의 실시예 2에 따른 박막 제조 방법을 나타내는 공정 흐름도이다.
도 7 내지 도 10은 본 발명의 실시예에 따른 게이트 구조물의 제조 방법을 설명하기 위한 단면도들이다.
도 11 내지 도 14는 본 발명의 실시예에 따른 커패시터의 제조 방법을 설명하기 위한 단면도이다.
도 15는 온도변화에 따른 하프늄 전구체들의 포화 증기압 변화를 나타내는 그래프이다.
도 16은 온도변화에 따른 지르코늄 전구체의 포화 증기압 변화를 나타내는 그래프이다.
도 17은 유기금속 전구체인 (t-BuN)Hf(N(CH3)(C2H5))2, TEMAH 및 (t- BuN)Zr(N(CH3)(C2H5))2 의 열 중량 분석결과를 나타내는 그래프이다.
도 18은 본 발명의 하프늄-산화막이 유전막으로 적용된 커패시터의 누설 전류 특성을 나타내는 그래프이다.
도 19는 본 발명의 지르코늄-알루미늄-산화막을 사용하여 형성된 커패시터의 누설 전류 특성을 나타내는 그래프이다.
도 20은 본 발명에 따른 지르코늄-산화막들의 스텝커버리지를 나타내는 그래프이다.
본 발명은 박막 제조 방법 및 이를 이용한 게이트 구조물, 커패시터의 제조 방법에 관한 것으로서, 보다 상세하게는 유기금속 전구체를 이용하여 금속산화물을 포함하는 박막을 제조하는 방법 및 이를 이용한 게이트 구조물과 커패시터의 제조 방법에 관한 것이다.
최근, 모스 트랜지스터의 게이트 절연막, 커패시터의 유전막 또는 플래시 메모리 장치의 유전막 등과 같은 박막은 고유전율(high-k dielectric)을 갖는 물질을 사용하여 형성하고 있는 추세이다. 이는, 상기 고유전율을 갖는 물질로 이루어진 박막이 얇은 등가 산화막 두께(equivalent oxide thickness, EOT)를 유지함에도 불구하고 게이트 전극과 채널 사이 또는 하부전극과 상부전극 사이에서 발생하는 누 설 전류를 충분하게 줄일 수 있고, 플래시 메모리 장치의 커플링 비를 향상시킬 수 있기 때문이다.
상기 고유전율을 갖는 물질의 예로서는 Ta2O5, Y2O3, HfO2, ZrO2, Nb2O5, BaTiO3, SrTiO3 등을 들 수 있다. 상기 고유전율을 갖는 물질로 이루어진 박막 중에서 하프늄 산화막(HfO2)은 하프늄 전구체와 산화제를 이용하여 형성할 수 있다.
상기 하프늄 산화막을 형성하기 위한 하프늄 전구체(Hf-precursor)로는 TEMAH(tetrakis ethyl methyl amino hafnium, Hf[NC2H5CH3]4) 또는 HTTB(hafnium tetrakis butoxide, Hf[OC4H9]4)등을 사용할 수 있다. 그러나 상기 TEMAH를 적용하여 형성된 하프늄 산화막의 유전 특성은 양호하지만 상기 TEMAH가 케니스트 내에서 약 90℃로 가열되어 기체 상태로 형성될 경우 케니스트 내에서의 포화증기압이 단지 1torr로 낮은 값을 갖게된다. 상기 TEMAH가 낮은 포화증기압을 갖는다는 것은 상기 하프늄 산화막을 형성하기 위한 공정챔버 내로 상기 하프늄 전구체를 공급하기 위해서는 많은 시간이 소요를 초래한다. 이러한, 시간의 소요의 증가는 하프늄 산화막을 형성하기 위한 반도체 제조 공정의 스루풋의 감소시키는 문제가 있다. 또한, 상기 TEMAH의 포화 증기압을 높이기 위해 가열온도를 90℃이상의 증가시킬 경우에는 상기 TEMAH의 변질되는 문제점이 발생하기 때문에 하프늄 전구체의 포화증기압을 높이는데는 한계가 있다.
따라서, 종래와 동일한 유전특성을 가지면서 보다 빠르게 금속 산화막을 제 조하기 위해서는 90℃이하에서 1torr이상의 포화증기압을 갖고, 산화제와 반응성이 우수한 유기금속 전구체 및 이를 이용한 금속 산화막의 제조방법이 요구되고 있다.
본 발명의 일 목적은 TEMAH로 형성된 하프늄 산화막과 유사한 전기적 특성을 가지면서 반도체 제조 공정의 스루풋을 증가시킬 수 있는 금속 산화물을 포함하는 박막을 제조하기 위한 방법을 제공하는데 있다.
본 발명의 다른 목적은 상기 금속 산화물로 이루어진 게이트 절연막을 포함하는 게이트 구조물을 제조하기 위한 방법을 제공하는데 있다.
본 발명의 또 다른 목적은 상기 금속 산화물로 이루어진 유전막을 포함하는 커패시터의 제조 방법을 제공하는데 있다.
상기 일 목적을 달성하기 위한 본 발명의 바람직한 일 실시예에 따른 박막 제조 방법에 따르면, 먼저 60 내지 95℃의 온도로 가열되어 1 Torr 내지 5torr의 포화 증기압을 가지며 하기 화학식으로 표기되는 유기금속 전구체를 기판의 상부로 제공한다. 이어서, 상기 유기금속 전구체를 산화시키기 위한 산소를 포함하는 산화제를 기판의 상부로 제공한다. 이후 상기 기판의 상부로 제공된 상기 유기금속 전구체와 상기 산화제를 화학 반응시켜 상기 기판의 표면에 금속-산화물을 포함하는 박막을 형성한다.
상기 일 목적을 달성하기 위한 본 발명의 바람직한 다른 실시예에 따른 박막 제조 방법에 따르면, 제1 반응 물질로서 60 내지 95℃의 온도로 가열되어 1 Torr 내지 5torr의 포화 증기압을 가지며 하기 화학식으로 표기되는 유기 금속 전구체를 기판의 상부로 도입한다. 이어서, 상기 유기 금속 전구체를 구성하는 금속 전구체 분자의 일부를 상기 기판 상에 화학 흡착시키고, 상기 화학 흡착된 금속 전구체 분자의 나머지를 물리 흡착시킨다. 이어서, 상기 기판의 상부로 산소를 포함하는 산화제를 도입한다. 이어서, 상기 기판에 화학 흡착된 유기금속 전구체의 분자와 상기 산화제를 화학적으로 반응시켜 상기 기판 상에 금속-산화물을 함유하는 제1 고상 물질을 형성한다. 이어서, 제2 반응 물질인 유기알루미늄 전구체를 상기 제1 고상 물질의 상부로 도입한다. 이어서, 상기 유기알루미늄 전구체를 구성하는 알루미늄 전구체 분자의 일부를 상기 제1 고상 물질 상에 화학 흡착시키고, 상기 화학 흡착된 알루미늄 전구체 분자의 나머지를 물리 흡착시킨다. 이어서, 상기 제1 고상 물질의 상부로 산화제를 도입한다. 이어서, 상기 제1 고상 물질 상에 화학 흡착 알루미늄 전구체 분자와 상기 산화제를 화학적으로 반응시켜 상기 제1 고상 물질 상에 알루미늄-산화물을 함유하는 제2 고상 물질을 형성한다. 그 결과 금속-알루미늄-산화물을 함유하는 고체 박막이 형성된다.
상기 다른 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 반도체 장치의 게이트 구조물 제조 방법에 따르면 먼저 60 내지 95℃의 온도로 가열되어 1 Torr 내지 5torr의 포화 증기압을 가지며 하기 화학식으로 표기되는 기체의 유기금속 전구체와 상기 유기금속 전구체를 산화시키기 위한 산소를 포함하는 산화제를 기판의 상부로 제공한다. 상기 기판의 상부로 제공된 유기금속 전구체와 상기 산화제의 반응에 의해 기판의 표면에 금속산화물을 포함하는 박막을 형성한다. 상기 박막을 반복 형성하여 상기 기판 상에 게이트 절연막을 형성한다. 상기 게이트 절연막 상에 도전막을 형성한다. 상기 도전막과 상기 게이트 절연막을 순차적으로 패터 닝한다. 그 결과 상기 기판 상에는 상기 금속산화물로 이루어지는 게이트 절연막 패턴과 도전막 패턴으로 이루어지는 게이트 구조물이 형성된다.
상기 또 다른 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 반도체 장치의 커패시터 제조 방법에 따르면, 먼저 기판 상에 하부전극을 형성한다. 이어서, 60 내지 95℃의 온도로 가열되어 1 Torr 내지 5torr의 포화 증기압을 가지며 하기 화학식으로 표기되는 기체의 유기금속 전구체와 상기 유기금속 전구체를 산화시키기 위한 산소를 포함하는 산화제를 상기 하부전극이 형성된 기판의 상부로 제공한다. 이어서, 상기 기판의 상부로 제공된 상기 유기금속 전구체와 상기 산화제의 반응에 의해 하부 전극의 표면에 금속산화물을 형성한다. 이어서, 상기 박막을 반복 형성하여 상기 하부전극 상에 유전막을 형성한다. 이어서, 상기 유전막 상에 상부전극을 형성한다. 그 결과, 상기 기판 상에는 상기 하부전극, 상기 금속 산화물로 이루어지는 유전막 및 상부전극으로 이루어지는 커패시터가 형성된다.
[화학식]
R3-N=M(N(R1)(R2))2
상기 화학식에서 R1 내지 R3은 각각 독립적으로 수소 또는 탄소수 1 내지 5의 알킬기이고, M은 타타늄(Ti), 지르코늄(Zr) 또는 하프늄(Hf)이다.
일 실시예에 따르면, 상기 유기금속 전구체는 액상의 유기금속 전구체를 75 내지 85℃의 온도로 가열함으로서 형성되며, 케니스트 내에서 약 3Torr 내지 5torr의 포화 증기압을 갖는다. 이때, 상기 유기금속 전구체는 기체 상태이다.
상기 유기금속 전구체는 캐리어 가스와 함께 기판 상으로 공급될 수 있고, 상기 캐리어 가스의 예로서는 아르곤가스, 질소가스, 헬륨가스 등을 들 수 있다.
일 예로서, 상기 유기금속 전구체가 제공된 이후에 퍼지가스를 이용하여 상기 기판을 제1 퍼지하는 단계 및 상기 산화제가 제공된 이후에 퍼지가스를 이용하여 상기 기판을 제2 퍼지하는 단계를 더 수행하 수 있다. 상기 박막은 원자적층 방법을 수행하여 형성하며, 250 내지 400℃의 온도 및 0.5 내지 3.0torr의 압력조건에서 형성할 수 있다.
본 발명에 의하면 금속 산화물을 포함하는 박막을 형성할 경우 적용되는 상기 화학식으로 표기되는 유기금속 전구체는 종래에 사용된 금속 전구체(TEMAH, TEMAZ)보다 높은 포화 증기압을 가질 뿐만 아니라 산화제와 높은 반응성을 갖는다. 따라서, 박막 제조 공정시 공정의 스루풋(through put) 향상과 스텝커버지의 특성을 개선시킬 수 있다. 또한, 본 발명은 고유전율을 가지면서도 누설 전류가 양호한 박막을 용이하게 제조할 수 있다. 그 결과, 상기 박막을 게이트 구조물의 게이트 절연막, 커패시터의 유전막, 플래시 메모리 장치의 유전막 등에 용이하게 적용할 수 있다.
이하, 본 발명의 바람직한 실시예들을 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
박막 제조 방법 1
도 1 내지 도 5는 본 발명의 실시예 1에 따른 박막 제조 방법을 나타내는 단 면도들이다.
도 1을 참조하면, 박막을 형성하기 위한 기판(10)을 공정챔버(50) 내에 위치시킨다. 이때, 상기 공정챔버(50)의 내부 온도가 약 250℃ 미만일 경우 후속 공정에서 기체 상태의 유기금속 전구체의 반응성이 용이하지 않기 때문에 바람직하지 않다. 반면에 온도가 약 450℃를 초과할 경우 상기 기판(10) 상에 형성하는 박막의 결정화가 진행되고, 화학기상증착의 특성을 나타내기 때문에 바람직하지 않다. 따라서, 상기 공정챔버(50) 내부 온도는 약 250 내지 450℃로 설정하고, 바람직하게는 상기 공정챔버(50) 내부의 온도가 약 250 내지 400℃의 온도가 되도록 설정한다. 특히, 본 실시예에서 상기 공정챔버(50) 내부 온도는 약 300℃로 설정한다. 이는 약 300℃의 온도에서 원자층 적층의 특성이 가장 양호하게 나타나기 때문이다.
그리고, 상기 공정챔버(50) 내부의 압력이 약 0.5torr 미만일 경우 후속 공정에서 유기금속 전구체 반응성이 용이하지 않기 때문에 바람직하지 않다. 반면에 내주 압력이 약 3.0torr을 초과할 경우 금속산화물을 포함하는 박막을 형성하기 위한 공정의 제어가 용이하지 않기 때문에 바람직하지 않다. 따라서, 상기 공정챔버(50) 내부 압력은 약 0.5 내지 3.0torr로 설정하고, 바람직하게는 약 0.05 내지 2.0torr의 압력을 갖도록 설정한다. 특히, 본 실시예에서 상기 공정챔버(50) 내부의 압력은 약 1.0torr로 설정한다. 이는 약 1.0torr의 압력에서 원자층 적층의 특성이 가장 양호하게 나타나기 때문이다.
이어서, 상기 기판의 상부로 본 발명의 유기금속 전구체를 도입한다. 즉, 상기 오도 조건 및 압력 조건을 갖는 챔버(50) 내부로 하기 화학식 1로 표기되는 유 기금속 전구체를 제공한다. 상기 유기금속 전구체는 케니스트 또는 액체전달시스템(LDS : liquid delivery system)를 이용하여 상기 챔버 내부로 제공된다. 이때, 상기 유기금속 전구체는 상기 기판 상부로 약 0.5 내지 5초 동안 제공될 수 있다. 일 예로서, 상기 유기금속 전구체는 액체전달시스템(liquid delivery system)에서 100 내지 150℃의 온도에서 기화되어 상기 챔버(50) 내로 약 1초 동안 제공된다.
그 결과, 상기 유기금속 전구체의 제1 부분(12)은 상기 기판(10) 상에 화학적 흡착되고, 상기 하프늄 전구체의 제1 부분(12)을 제외한 제2 부분(14)은 상기 제1 부분(12)에 물리적 흡착되어 느슨한 결합력을 갖거나 상기 챔버(50) 내부에서 부유될 수 있다. 또한, 상기 기판 상에 화학 흡착된 하프늄 전구체의 일부는 챔버 내의 열에 의해 열 분해될 수 있다. 따라서, 상기 유기금속 전구체의 중심금속은 기판 상에 화학 흡착되고 상기 중심금속과 결합되어 있는 리간드의 일부는 상기 중심금속과 분리될 수 있다.
이하 하기 화학식으로 표기되는 유기금속 전구체를 구체적으로 설명하기로 한다.
R3-N=M(N(R1)(R2))2 ------------------------[화학식]
상기 화학식에서 R1 내지 R3은 각각 독립적으로 수소 또는 탄소수 1 내지 5의 알킬기이고, M은 타타늄(Ti), 지르코늄(Zr) 또는 하프늄(Hf)이다. 일 예로서, 상기 R1 내지 R3는 각각 독립적으로 메틸기, 에틸기, 프로필기, 터셔리 부틸기 등을 포함할 수 있다.
상기 화학식을 표기되는 유기금속 전구체는 터셔리부틸이미도 비스메틸에틸아미노하프늄((t-BuN)Hf(N(CH3)(C2H5))2) 또는 터셔리부틸이미도 비스메틸에틸아미노지르코늄((t-BuN)Zr(N(CH3)(C2H5))2)를 포함할 수 있다.
상기 유기금속 전구체는 상온에서 액체상태이고, 약 60 내지 95℃의 온도에 기화되어 기체상태를 갖는다. 상기 유기금속 전구체는 케니스트 내에서 기체상태로 기화될 경우 약 1 Torr 내지 5torr의 포화 증기압을 갖는다.
일 예로서, 상기 기체상태의 유기금속 전구체는 케니스트 내부에 액체 상태의 상기 유기금속 전구체를 수용한 후 상기 액체 상태의 유기금속 전구체를 약 60 내지 95℃ 온도로 가열하면서 불활성 가스 버블을 발생시켜 형성할 수 있다. 그 결과 상기 케니스트 내에는 기체상태의 유기금속 전구체가 생성된다. 이때, 상기 유기금속 전구체는 상기 케니스트 내에서 형성되는 기체 상태의 유기금속 전구체가 포화될 때까지 생성된다.
상기 화학식으로 표기되는 기체 상태의 유기금속 전구체가 케니스트 내에서 약 65 내지 75℃ 온도로 가열될 경우 약 1 내지 3torr의 포화증기압을 갖는다. 또한, 케니스트 내에서 약 85 내지 95℃ 온도로 가열될 경우 약 3 내지 5torr의 포화증기압을 갖는다. 즉, 상기 화학식으로 표기되는 유기금속 전구체는 종래에 사용된 하프늄 전구체(TEMAH)에 비해 높은 포화증기압(saturation vapor pressure)을 가질 뿐만 아니라 산화제와 높은 반응성을 갖는다. 상기 유기금속 전구체는 하프늄 전구체 또는 지르코늄 전구체이다.
여기서, 높은 포화증기압을 갖는 기체 상태의 유기금속 전구체를 형성할 수 있다는 것은 기체 상태의 유기금속 전구체의 형성이 용이하다는 것뿐만 아니라 상기 박막을 형성하기 위해 유기금속 전구체를 공정챔버 내로 제공할 때 공급되는 시간을 단축시킬 수 있다는 것을 의미한다. 또한, 상기 공정챔버 내로 제공되는 기체 상태의 유기금속 전구체와 함께 제공되는 캐리어 가스의 사용량이 감소됨을 의미하며, 공정챔버 내로 제공되는 유기금속 전구체의 유입량(부피)의 감소를 의미한다.
따라서, 상기 화학식으로 표기되는 유기금속 전구체를 적용하면, 종래의 박막대비 고유전율을 가지면서도 누설 전류가 양호한 박막을 용이하게 제조할 수 있을 뿐만 아니라 박막을 형성하기 위한 공정시간을 감소시킬 수 있다. 게다가 최종적으로 반도체 제조 공정의 스루풋을 증가시킬 수 있다. 이하, 상기 유기금속 전구체는 지르코늄 전구체로 설명한다.
도 2를 참조하면, 상기 공정챔버(50) 내부로 퍼지 가스인 불활성 가스를 제공한다. 상기 불활성 가스의 예로서는 아르곤 가스, 질소 가스등을 들 수 있다. 이때, 상기 퍼지 가스는 약 1 내지 30초 동안 제공한다. 본 실시예에서는 상기 퍼지 가스를 약 30초 동안 제공한다.
이와 같이, 상기 공정챔버(50) 내부로 퍼지 가스를 제공함으로서 상기 챔버(50) 내에 표류하거나 상기 제1 부분(12)에 물리 흡착된 제2 부분(14)은 제거된다. 그 결과, 상기 기판(10) 상에는 상기 화학 흡착된 제1 부분(12)으로서 지르코늄 전구체 분자들(12a)이 남는다.
다른 실시예로서, 상기 퍼지 가스의 제공 대신에 상기 공정챔버(50) 내부를 약 1 내지 30초 동안 진공 상태를 유지하여도 상기 공정챔버(50) 내에서 표류하거나 상기 제1 부분(12)에 물리 흡착된 제2 부분(14)의 제거가 가능하다. 또 다른 실시예로서, 상기 퍼지 가스의 제공과 진공 퍼지를 함께 수행하여도 상기 공정챔버(50) 내에 표류하거나 상기 제1 부분(12)에 물리 흡착된 제2 부분(14)의 제거가 가능하다.
도 3을 참조하면, 상기 챔버(50) 내부로 산소를 포함하는 산화제(16)를 제공한다. 상기 산화제(16)의 예로서는 O3, O2, H2O, 플라즈마 O2, 리모트 플라즈마 O2 등을 들 수 있다. 이들은 단독으로 사용하는 것이 바람직하고, 경우에 따라서 둘 이상을 혼합하여 사용할 수도 있다. 그리고, 상기 산화제(16)는 약 0.5 내지 5초 동안 제공한다. 본 실시예에서는 상기 산화제(16)로서 O3을 약 2초 동안 제공한다.
이와 같이, 상기 산화제(16)를 제공함으로서 상기 산화제(16)는 상기 기판(10) 상에 화학 흡착된 반응 물질의 제1 부분(12)인 지르코늄 전구체 분자들(12a)과 화학적으로 반응하여 상기 지르코늄 전구체 분자들(12a)을 산화시킨다.
도 4를 참조하면, 상기 챔버(50) 내부로 퍼지 가스를 제공한다. 상기 퍼지 가스의 종류 및 제공 시간은 도 2에서 설명한 바와 동일하다. 이와 같이, 상기 챔버(50) 내부로 퍼지 가스를 제공함으로서 화학적으로 반응하지 않은 산화제(16)가 상기 공정챔버(50)로부터 제거된다.
이에 따라, 상기 기판(10) 상에는 지르코늄 산화물을 포함하는 고체 물질(18)이 형성된다.
도 5를 참조하면, 상기 도 1 내지 도 4에서 설명한 공정들을 적어도 1회 반복하여 수행한다. 그 결과, 상기 기판(10) 상에는 고체 물질(18)들의 적층으로 이루어지는 박막(20)이 형성된다. 이때, 상기 박막(20)은 지르코늄 산화물을 포함한다. 그리고, 상기 박막(20)의 두께는 상기 공정들의 반복 회수에 따라 조절된다.
본 실시예에 의하면 상기와 같은 화학식 1을 갖고, 포화증기압이 종래의 전구체보다 높은 지르코늄 전구체 또는 하프늄 전구체를 사용하여 지르코늄 또는 하프늄 산화물을 포함하는 박막(20)을 형성한다. 따라서, 상기 박막(20)은 높은 유전율을 가지며, 양호한 누설 전류 특성을 갖는다.
상기 박막 형성의 다른 예로는 상기 지르코늄 전구체와 산화제를 별도로 제공하는 원자층 증착공정과 달리 상기 기체 상태의 지르코늄 전구체와 산화제를 공정챔버 내로 동시에 주입하여 박막을 형성하는 화학적기상증착 방법으로 형성할 수 있다.
여기서, 상기 고체물질로 이루어진 박막의 형성은 기체 상태의 상기 지르코늄 전구체와 상기 산화제를 공정챔버 내에 위치된 기판의 상부로 동시에 주입한다. 이어서, 동시에 주입된 상기 지르코늄 전구체와 산화제를 상기 기판 상부에서 화학 반응시켜 지르코늄 산화물을 형성한다. 이어서, 형성된 지르코늄 산화물을 상기 기판의 표면에 화학 흡착시켜 기판 상에 고체물질을 형성한다. 이후 상기 고체물질 상에 지르코늄 산화물이 연속적으로 소정 시간동안 화학 흡착됨으로서 박막이 형성된다. 그리고, 상기 박막의 두께는 상기 화학기상증착 시간에 따라 조절된다.
박막 제조 방법 2
도 6은 본 발명의 실시예 2에 따른 박막 형성방법을 설명하기 위한 공정 흐름도이다.
도 6을 참조하면, 챔버 내에 기판을 위치시킨다(단계 S110). 이때, 상기 챔버 내의 온도는 약 250 내지 450℃로 설정하고, 바람직하게는 약 250 내지 400℃의 온도가 되도록 설정하고, 보다 바람직하게는 약 300℃로 설정한다.
그리고, 상기 기판의 상부로 제1 반응 물질을 도입한다(단계 S120). 즉, 상기 챔버 내로 하기 화학식으로 표기되는 유기금속 전구체이다. 상기 유기금속 전구체는 하프늄 전구체와 지르코늄 전구체를 포함한다. 일 예로서, 상기 하프늄 전구체는 터셔리부틸이미도 비스메틸에틸아미노하프늄((t-BuN)Hf(N(CH3)(C2H5))2)이고, 상기 지르코늄 전구체는 터셔리부틸이미도 비스메틸에틸아미노지르코늄((t-BuN)Zr(N(CH3)(C2H5))2)이다. 상기 제1 반응 물질은 약 0.5 내지 3초 동안 상기 기판의 상부로 도입되는 것이 바람직하다. 특히, 상기 제1 반응 물질은 액체전달 시스템에 의해 약 1초 동안 상기 기판의 상부로 도입되는 것이 더욱 바람직하다. 이와 같이, 상기 제1 반응 물질로서 상기 터셔리부틸이미도 비스메틸에틸아미노지르코늄을 상기 기판의 상부로 도입시킴으로서 상기 터셔리부틸이미도 비스메틸에틸아미노지르코늄의 제1 부분은 상기 기판 상에 화학 흡착되고, 제2 부분은 물리 흡착된다.
이어서, 상기 기판의 상부로 아르곤 가스를 도입하여 기판을 제1 퍼지 한다(단계 S130). 상기 아르곤 가스는 퍼지 가스로서, 약 0.5 내지 3초 동안 상기 기판 의 상부로 도입되는 것이 바람직하다. 특히, 상기 아르곤 가스는 약 1초 동안 상기 기판의 상부로 도입되는 것이 더욱 바람직하다. 이와 같이, 상기 아르곤 가스를 상기 기판의 상부로 도입시킴으로서 상기 기판 상에 물리 흡착된 상기 터셔리부틸이미도 비스메틸에틸아미노지르코늄의 제2 부분이 제거된다. 즉, 상기 아르곤 가스에 의해 상기 터셔리부틸이미도 비스메틸에틸아미노지르코늄에 포함되어 있는 탄화수소(CH) 라디칼이 상기 기판으로부터 탈착되는 것이다. 하지만, 상기 아르곤 가스가 상기 기판의 상부로 도입되어도, 상기 터셔리부틸이미도 비스메틸에틸아미노지르코늄에 포함되어 있는 지르코늄(Zr)은 상기 기판 상에 화학 흡착된 상태를 유지한다. 또한, 상기 아르곤 가스를 도입시키는 것 이외에도 상기 챔버 내부를 약 2 내지 3초 동안 진공 상태를 유지시켜도 상기 탄화수소 라디칼이 상기 기판으로부터 탈착된다.
이어서, 상기 기판의 상부로 산소를 포함하는 산화제를 도입한다(단계 S140). 상기 산화제의 예로서는 O3, H2O, H2O2, CH3OH, C2H5OH 등을 들 수 있다. 이들은 단독으로 사용하는 것이 바람직하지만, 경우에 따라 둘 이상을 혼합하여 사용할 수도 있다. 본 실시예서는 산화제로서 O3를 사용한다. 그리고, 상기 산화제로서 O3는 약 1 내지 5초 동안 상기 기판의 상부로 도입되는 것이 바람직하다. 특히, 상기 O3는 약 3초 동안 상기 기판의 상부로 도입되는 것이 더욱 바람직하다. 이와 같이, 상기 산화제를 상기 기판의 상부로 도입시킴으로서 상기 기판 상에 화학 흡착되어 있는 지르코늄이 산화된다. 그 결과, 상기 기판 상에는 지르코늄-산화물을 함유하 는 제1 고상 물질이 형성된다.
이어서, 상기 기판을 아르곤 가스를 이용하여 제2 퍼지 한다(단계 S150). 상기 아르곤 가스는 퍼지 가스로서, 약 1 내지 5초 동안 상기 기판의 상부로 도입되는 것이 바람직하다. 특히, 상기 아르곤 가스는 약 3초 동안 상기 기판의 상부로 도입되는 것이 더욱 바람직하다. 이와 같이, 상기 아르곤 가스를 상기 기판의 상부로 도입시킴으로서 상기 챔버 내에 남아 있는 산화제가 제거된다.
이에 따라, 상기 기판 상에는 지르코늄-산화물을 함유하는 제1 고상 물질이 형성되는데, 상기 터셔리부틸이미도 비스메틸에틸아미노지르코늄의 도입, 아르곤 가스의 도입, 산화제의 도입 및 아르곤 가스의 도입을 반복하여 실시할 경우, 상기 지르코늄-산화물을 함유하는 제1 고상 물질을 원하는 두께를 갖는 지르코늄-산화물을 함유하는 고체 박막 즉, 지르코늄 산화막으로 형성할 수도 있다.
이어서, 상기 제1 고상 물질(140)의 상부로 제2 반응 물질을 도입한다(단계 S160). 상기 제2 반응 물질은 알루미늄-전구체이다. 상기 알루미늄 전구체의 예로서는 트리메틸 알루미늄(Tri Methyl Aluminium; TMA)전구체, 트리 에틸 알루미늄(Tri Ethyl Aluminium; TEA) 전구체, 트리 이소부틸 알루미늄 전구체 등을 들 수 있다. 상기 제2 반응 물질은 약 1초 동안 상기 제1 고상 물질의 상부로 도입되는 것이 더욱 바람직하다. 이와 같이, 상기 제2 반응 물질로서 TEA를 상기 제1 고상 물질의 상부로 도입시킴으로서 상기 TMA의 제1 부분은 상기 제1 고상 물질 상에 화학 흡착되고, 제2 부분은 물리 흡착된다.
이어서, 상기 기판을 아르곤 가스를 이용하여 제3 퍼지 한다(단계 S170). 상 기 아르곤 가스는 퍼지 가스로서, 약 1초 동안 상기 제1 고상 물질의 상부로 도입되는 것이 더욱 바람직하다. 이와 같이, 상기 아르곤 가스를 상기 제1 고상 물질의 상부로 도입시킴으로서 상기 제1 고상 물질 상에 물리 흡착된 상기 알루미늄 전구체인 TEA의 제2 부분이 제거된다.
이어서, 상기 제1 고상 물질의 상부로 산화제를 도입한다(단계 S180). 상기 산화제는 단계 S140에서 설명한 산화제와 동일하다. 따라서, 상기 산화제로서 O3를 선택하고, 약 3초 동안 상기 제1 고상 물질의 상부로 도입한다. 이와 같이, 상기 산화제를 상기 제1 고상 물질의 상부로 도입시킴으로서 상기 제1 고상 물질 상에 화학 흡착되어 있는 알루미늄(Al)은 산화된다. 그 결과, 상기 제1 고상 물질 상에는 알루미늄-산화물을 함유하는 제2 고상 물질이 형성된다.
이어서, 상기 기판을 아르곤 가스를 이용하여 제4 퍼지 한다(단계 S190) 상기 아르곤 가스는 퍼지 가스로서, 약 3초 동안 상기 제2 고상 물질의 상부로 도입되는 것이 더욱 바람직하다. 이와 같이, 상기 아르곤 가스를 상기 제2 고상 물질의 상부로 도입시킴으로서 상기 챔버 내에 남아 있는 산화제가 제거된다.
이에 따라, 상기 제1 고상 물질 상에는 알루미늄-산화물을 함유하는 제2 고상 물질(180)이 형성되는데, 상기 TEA의 도입, 아르곤 가스의 도입, 산화제의 도입 및 아르곤 가스의 도입을 반복하여 실시할 경우, 상기 알루미늄-산화물을 함유하는 제2 고상 물질을 원하는 두께를 갖는 알루미늄-산화물을 함유하는 고체 박막 즉, 알루미늄 산화막으로 형성할 수도 있다.
그리고, 상기 지르코늄 전구체를 사용하여 지르코늄-산화물을 함유하는 제1 고상 물질을 형성하는 횟수와 상기 알루미늄 전구체를 사용하여 알루미늄-산화물을 함유하는 제2 고상 물질을 형성하는 횟수 각각을 적절하게 조절함으로서 원하는 지르코늄과 알루미늄의 조성비를 갖는 지르코늄-알루미늄-산화물을 함유하는 복합 금속산화막을 형성한다(단계 S200).
다른 실시예로서 상기 지르코늄 전구체 대신에 하프늄 전구체를 사용하여 하프늄-산화물을 함유하는 제1 고상 물질을 형성하는 횟수와 상기 알루미늄 전구체를 사용하여 알루미늄-산화물을 함유하는 제2 고상 물질을 형성하는 횟수 각각을 적절하게 조절함으로서 원하는 하프늄과 알루미늄의 조성비를 갖는 지르코늄-알루미늄-산화물을 함유하는 고체 박막을 얻을 수 있다.
게이트 구조물의 제조방법
도 7 내지 도 10은 본 발명의 실시예에 따른 게이트 구조물의 제조 방법을 설명하기 위한 단면도들이다.
도 7을 참조하면, 일반적인 소자 분리 공정을 수행하여 기판(100)을 액티브 영역과 필드 영역(102)으로 분리한다. 여기서, 상기 기판(100)의 예로서는 실리콘 기판, 실리콘-온-인슐레이터(silicon-on-insulator : SOI) 기판 등을 들 수 있다.
이어서, 상기 기판(100) 상에 게이트 절연막(104)을 형성한다. 이때, 상기 게이트 절연막(104)은 얇은 등가 산화막 두께를 유지하면서도 게이트 전극과 채널 사이에서 발생하는 누설 전류를 충분하게 줄일 수 있어야 한다. 따라서, 본 실시예 에서는 상기 게이트 절연막(104)으로서 금속 산화물을 포함하는 박막을 형성한다.
일 예로서, 상기 박막은 하프늄-산화물 또는 지르코늄-산화물을 포함하며 상기 박막 제조 방법 1에 따른 원자층 증착법을 적용하여 형성할 수 있다. 다른 예로서, 상기 박막은 지르코늄-알루미늄 산화물을 포함하며, 상기 박막 제조 방법 2에 따른 원자층 증착 공정을 적용하여 형성할 수 있다.
상기 원자층 증착 공정에 적용되는 유기금속 전구체는 하기 화학식으로 표기된다.
R3-N=M(N(R1)(R2))2 ------------------------[화학식]
상기 화학식에서 R1 내지 R3은 각각 독립적으로 수소 또는 탄소수 1 내지 5의 알킬기이고, M은 타타늄(Ti), 지르코늄(Zr) 또는 하프늄(Hf)이다. 일 예로서, 상기 R1 내지 R3는 각각 독립적으로 메틸기, 에틸기, 프로필기, 터셔리 부틸기등을 포함할 수 있다. 상기 화학식으로 표기되는 유기금속 전구체는 터셔리부틸이미도 비스메틸에틸아미노하프늄((t-BuN)Hf(N(CH3)(C2H5))2)또는 터셔리부틸이미도 비스메틸에틸아미노지르코늄((t-BuN)Zr(N(CH3)(C2H5))2)을 포함할 수 있다. 상기 유기금속 전구체는 상온에서 액체상태이고, 약 60 내지 95℃의 온도에 기화되어 기체상태를 갖는다. 상기 유기금속 전구체는 케니스트 내에서 기체상태로 기화될 경우 약 1 Torr 내지 5torr의 포화 증기압을 갖는 것을 특징으로 한다.
상기 박막 제조 방법 1 및 2에 대한 구체적인 설명은 중복을 피하기 위해 생략한다.
본 실시예에서는 상기 하프늄 전구체 또는 지르코늄 전구체를 원자층 적층공정에 적용하여 상기 기판(100) 상에 지르코늄 산화물로 이루어진 게이트 절연막(104)을 형성하는 것이 바람직하다. 그리고, 상기 게이트 절연막(104) 상에 약 5Å의 두께를 갖는 실리콘 산화막(도시되지 않음)을 더 형성할 수도 있다. 이때, 상기 실리콘 산화막은 하프늄 산화물을 포함하는 게이트 절연막(104)을 형성한 후, 인-시튜로 수행하여 형성할 수 있다.
도 8을 참조하면, 상기 게이트 절연막(104) 상에 게이트 도전막(110)을 형성한다. 상기 게이트 도전막(110)은 주로 폴리 실리콘막(106) 및 텅스텐 실리사이드막과 같은 금속 실리사이드막(108)이 순차적으로 적층된 구조를 갖는다. 그리고, 상기 게이트 도전막(110) 상에 산화 실리콘 물질을 포함하는 캡핑 절연막(112)을 형성하기도 한다.
도 9를 참조하면, 상기 기판(100) 상에 형성한 캡핑 절연막(112), 게이트 도전막(110) 및 게이트 절연막(104)을 순차적으로 패터닝한다. 그 결과, 상기 기판(100) 상에는 게이트 절연막 패턴(104a), 게이트 도전막 패턴(110a) 및 캡핑 절연막 패턴(112a)으로 이루어지는 게이트 구조물(115)이 형성된다. 상기 게이트 구조물(115)을 형성하기 위한 패터닝은 사진 식각 공정에 의해 달성된다.
도 10을 참조하면, 상기 게이트 구조물(115)을 인접하는 기판(115)의 표면 부위에 소스/드레인 영역(120)을 형성한다. 상기 소스/드레인 영역(120)은 상기 게이트 절연막(104)을 형성하기 이전에 형성하거나 상기 게이트 구조물(115)에 스페이서(114)를 형성한 이후에 형성한다.
이와 같이, 상기 게이트 구조물에 포함되는 고-유전율을 갖는 물질인 하프늄 산화물 또는 지르코늄 산화물로 이루어지는 게이트 절연막 패턴은 얇은 등가 절연막 두께를 유지하면서 게이트 도전막 패턴과 기판 사이에서 발생하는 누설 전류를 충분하게 줄일 수 있다. 또한, 상기 화학식으로 표기되는 금속 전구체로 형성되는 게이트 절연막의 제조시간의 소요가 감소되기 때문에 게이트 구조물의 형성을 보다 빨리 형성할 수 있다.
커패시터의 제조 방법
도 11 내지 도 14는 본 발명의 실시예에 따른 커패시터의 제조 방법을 설명하기 위한 단면도이다.
도 11을 참조하면, 콘택 플러그를 노출시키는 콘택홀(126)을 포함하는 층간절연막(124)이 형성된 기판을 마련한 후 상기 콘택 플러그(122)와 전기적으로 연결되는 하부전극용 도전막(132)을 형성한다. 특히, 상기 기판(130)을 이용하여 형성하는 반도체 장치가 디램일 경우, 상기 기판(130) 상에는 스페이서(114)가 형성된 게이트 구조물(115), 비트 라인(도시되지 않음), 콘택 플러그(122) 등과 같은 반도체 구조물이 형성되어 있는 것이 바람직하다.
상기 도전막은 (132)은 상기 콘택홀(126)의 측면과 저면에 하부전극용 도전막(132)을 연속적으로 형성한다. 상기 도전막(132)은 폴리 실리콘, 질화 티타늄, 질화 탄탈륨, 질화 텅스텐, 루데늄 등과 같은 물질을 사용하여 형성할 수 있다. 상기 물질은 단독으로 사용하는 것이 바람직하지만, 경우에 따라서 둘 이상을 혼합하 여 사용할 수도 있다.
도 12를 참조하면, 상기 콘택 플러그(122)와 전기적으로 연결되는 하부전극(140)을 형성한다. 상기 하부전극(140)의 형성방법을 설명하면, 상기 도전막(132)을 갖는 결과물 상에 희생막(도시되지 않음)을 형성한 후, 상기 도전막 표면이 노출될 때까지 상기 희생막을 제거한다. 이어서, 상기 층간절연막(124)의 표면상에 형성된 도전막(132)을 제거하면, 콘택홀(126)의 측면과 저면에 존재하는 하부전극(140)이 형성된다. 이어서, 상기 콘택홀(126) 내에 잔류하는 희생막(도시되지 않음)과 층간절연막(124)을 완전히 제거함으로서 하부전극(140)을 완성한다. 특히, 상기 하부전극(140)은 입구의 폭이 저면의 폭에 비해 넓은 원기둥 모양을 갖는다.
도 13을 참조하면, 상기 하부전극(140)의 표면상에 유전막(150)을 형성한다. 여기서, 상기 유전막(150)은 얇은 등가 산화막 두께와 고유전율을 가지면서도 하부전극(140)과 상부전극 사이에서 발생하는 누설 전류를 충분하게 줄일 수 있어야 한다. 따라서, 본 실시예에서는 상기 유전막(150)으로서 금속 산화물로 이루어진 박막을 형성한다.
일 예로서, 상기 박막은 하프늄-산화물 또는 지르코늄-산화물을 포함하며 상기 박막 제조 방법 1에 따른 원자층 증착법을 적용하여 형성할 수 있다. 다른 예로서, 상기 박막은 지르코늄-알루미늄 산화물을 포함하며, 상기 박막 제조 방법 2에 따른 원자층 증착법을 적용하여 형성할 수 있다. 상기 유기금속 전구체는 터셔리부 틸이미도 비스메틸에틸아미노하프늄((t-BuN)Hf(N(CH3)(C2H5))2)또는 터셔리부틸이미도 비스메틸에틸아미노지르코늄((t-BuN)Zr(N(CH3)(C2H5))2)를 포함할 수 있다.
본 실시예에서는 상기 유기금속 전구체을 원자층 증착공정에 적용하여 상기 하부전극(140) 상에 하프늄 산화물로 이루어진 유전막(150)을 형성하는 것이 바람직하다.
도 14를 참조하면, 상기 유전막(150)을 형성한 후에 상기 유전막(150)을 열처리하여 상기 유전막(150) 상에 형성되거나 상기 유전막(150) 내에 혼합되어 있는 오염물들을 제거하고 산소 결함들을 회복한다. 상기 열처리 공정은 주로 자외선 오존(UV-O3) 처리, 플라즈마 처리 등을 수행한다.
그리고, 상기 유전막(150)의 표면 상에 상부전극(160)을 형성한다. 상기 상부전극(160)은 폴리 실리콘, 질화 티타늄, 질화 탄탈륨, 질화 텅스텐, 루데늄 등과 같은 물질을 사용하여 형성한다. 상기 물질은 단독으로 사용하는 것이 바람직하지만, 경우에 따라서 둘 이상을 혼합하여 사용할 수도 있다.
이에 따라, 상기 기판(130) 상에는 하부전극(140), 하프늄 산화물로 이루어진 유전막(150) 및 상부전극(160)으로 이루어지는 커패시터(170)가 형성된다.
이와 같이, 본 실시예에서는 고유전율을 갖는 물질인 하프늄 산화물을 포함하는 고체 박막을 유전막으로 적용한다. 따라서, 본 실시예의 유전막은 얇은 등가 유전막의 두께를 유지할 수 있다.
전구체 증기압 평가 1
하프늄 산화물로 이루어진 박막을 형성할 경우 적용되는 하프늄 전구체인 터셔리부틸이미도 비스메틸에틸아미노하프늄(A)과 테트라에틸메틸아미노하프늄(TEMAH) 포화 증기압을 각각 측정하였다. 상기 증기압의 측정은 동일한 공간(10L)을 갖는 케니스트 내에 상기 하프늄 전구체들을 수용시킨 이후 상기 하프늄 전구체들을 가열하여 기체상태로 형성할 경우 온도에 따른 포화 증기압의 변화를 각각 측정한 것이다. 즉, 20℃ 내지 90℃에 대한 케니스트 내부 압력의 변화를 측정한 것으로 그 결과가 도 15의 그래프에 도시되어 있다. 여기서, 상기 하프늄 전구체들의 포화 증기압은 케니스트 내부 압력과 동일하다. 도 15는 온도변화에 따른 하프늄 전구체들의 포화 증기압 변화를 나타내는 그래프이다.
도 15를 참조하면, 상기 그래프에서와 같이 본 발명의 하프늄 전구체인 터셔리부틸이미도 비스메틸에틸아미노하프늄(A)은 72℃로 가열될 때 약 1torr의 압력 즉, 케니스트 내부의 압력이 약 1torr의 압력을 가짐을 알 수 있다. 또한, 터셔리부틸이미도 비스메틸에틸아미노하프늄(A)은 90℃로 가열될 때 약 3torr의 압력 즉, 케니스트 내부의 압력이 약 3torr의 압력을 가짐을 알 수 있다. 반면에 기존의 하프늄전구체인 TEMAH는 72℃로 가열될 때 약 0.4torr의 압력 즉, 케니스트 내부의 압력이 약 0.4torr의 압력을 갖고, 90℃로 가열될 때 약 1torr의 압력 즉, 케니스트 내부의 압력이 약 1torr의 압력을 가짐을 알 수 있다.
그 결과 상기 하프늄 산화물로 이루어진 박막 형성에 사용되는 터셔리부틸이미도 비스메틸에틸아미노하프늄(A)은 TEMAH보다 약 2배 이상의 증기압을 갖는 특성 을 갖는다. 이 때문에 상기 터셔리부틸이미도 비스메틸에틸아미노하프늄(A)을 이용하여 박막을 형성할 경우 박막을 형성하기 위한 공정시간을 감소시킬 수 있다. 게다가 최종적으로 반도체 제조 공정의 스루풋을 증가시킬 수 있다.
전구체 증기압 평가 2
상기 전구체 증기압 평가 1과 동일한 방법으로 지르코늄 전구체인 터셔리부틸이미도 비스메틸에틸아미노지르코늄(B)의 온도에 따른 포화 증기압의 변화를 측정하였다. 그 결과가 도 16의 그래프에 도시되어 있다. 여기서, 상기 지르코늄 전구체의 포화 증기압은 케니스트 내부 압력과 동일하다. 도 16은 온도변화에 따른 지르코늄 전구체의 포화 증기압 변화를 나타내는 그래프이다.
도 16을 참조하면, 상기 그래프에서와 같이 본 발명의 지르코늄 전구체인 터셔리부틸이미도 비스메틸에틸아미노지르코늄(B)은 약 72℃로 가열될 때 약 1torr의 압력 즉, 케니스트 내부의 압력이 약 1torr의 압력을 가짐을 알 수 있다. 또한, 터셔리부틸이미도 비스메틸에틸아미노지르코늄(B)은 약 90℃로 가열될 때 약 2.7torr의 압력 즉, 케니스트 내부의 압력이 약 3torr의 압력을 가짐을 알 수 있다. 따라서, 상기 터셔리부틸이미도 비스메틸에틸아미노지르코늄(B)을 이용하여 박막을 형성할 경우 박막을 형성하기 위한 공정시간을 감소시킬 수 있다. 게다가 최종적으로 반도체 제조 공정의 스루풋을 증가시킬 수 있다.
기화도 평가
도 17은 유기금속 전구체인 (t-BuN)Hf(N(Me)(Et))2, TEMAH 및 (t-BuN)Zr(N(Me)(Et))2 의 열중량 분석(TAG, Thermo Gravimetric Analysis) 결과를 나타내는 그래프이다. 상기 열중량 분석 방법은 시료의 온도를 일정 속도로 상승 혹은 등온을 유지시키면서 시간과 온도에 따른 시료의 무게변화를 기록함으로서 열 분해, 승화 ,증발, 산화에 따른 무게의 증감을 열 분해곡선(Thermogram)을 통해 분석하는 방법이다.
도 17을 참조하면, 상기 각각의 유기금속 전구체인 (t-BuN)Hf(N(Me)(Et))2, TEMAH 및 (t-BuN)Zr(N(Me)(Et))2을 각각 상온에서 약 400℃ 까지 분당 5℃로 상승시키면서, 각각의 전구체들의 중량 손실량을 측정하였다. 그 결과 약 130 내지 220℃ 사이에서 상기 (t-BuN)Hf(N(Me)(Et))2, TEMAH 및 (t-BuN)Zr(N(Me)(Et))2 중량의 손실이 급격하게 발생됨을 알 수 있었다. 즉, 상기 (t-BuN)Hf(N(Me)(Et))2과 (t-BuN)Zr(N(Me)(Et))2 및 TEMAH는 액체 상태에서 기체 상태로 기화되는 거동을 보임을 확인할 수 있었다. 따라서, 본 평가에서는 (t-BuN)Hf(N(Me)(Et))2 (t-BuN)Zr(N(Me)(Et))2 종래의 TEMAH과 같이 원자층 증착 공정에 사용하기 적합한 금속전구체인 것을 확인 할 수 있다.
커패시터의 누설전류 평가 1
(t-BuN)Hf(N(Me)(Et))2 전구체를 이용한 원자층 적층 공정을 수행하여 셀 커패시터에 적용되는 하프늄 산화막을 형성한 후 상기 하프늄 산화막을 포함하는 셀 커패시터의 누설전류를 측정하였다. 상기 하프늄 산화막은 약 13.7Å의 두게를 갖는다.
도 18은 본 발명의 하프늄-산화막이 유전막으로 적용된 커패시터의 누설 전류 특성을 나타내는 그래프이다.
도 18을 참조하면 상기 (t-BuN)Hf(N(Me)(Et))2전구체를 이용하여 형성된 하프늄 산화막을 포함하는 셀 커패시터는 0.5V의 전압에서 약 1.00E-15A/㎠정도의 낮은 누설 전류를 나타내었다. 또한, 1.3V의 전압에서 약 1.00E-13A/㎠정도의 낮은 누설 전류를 나타내었다. 상기 하프늄-산화막을 포함하는 셀 커패시터는 누설전류(leakage current) 특성 및 유전율(cell Cap)특성도 양호함을 확인할 수 있었다. 즉, (t-BuN)Hf(N(Me)(Et))2 전구체는 반도체 제조장치에 사용 가능함을 확인하였다.
커패시터의 누설전류 평가 2
(t-BuN)Zr(N(Me)(Et))2 및 트리메틸 알루미늄(TMA) 전구체를 이용한 원자층 적층 공정을 수행하여 셀 커패시터에 적용되는 복합 금속산화막을 형성하한 후 상기 복합 금속산화막을 포함하는 셀 커패시터의 누설 전류를 측정하였다. 상기 복합 금속산화막은 제1 지르코늄산화막(ZrO2) 70Å, 알루미늄 산화막(Al2O3) 4Å 및 제2 지르코늄산화막(ZrO2) 40Å이 적층된 구조를 갖는다.
도 19는 본 발명의 지르코늄-알루미늄-산화막을 사용하여 형성된 커패시터의 누설 전류 특성을 나타내는 그래프이다.
도 19를 참조하면 상기 (t-BuN)Zr(N(Me)(Et))2전구체를 이용하여 형성된 지르코늄-알루미늄-산화막을 포함하는 셀 커패시터는 0.4V의 전압에서 약 1.00E-17A/㎠정도의 낮은 누설 전류를 나타내었다. 또한, 2.1V의 전압에서 약 1.00E-16A/㎠정도의 낮은 누설 전류를 나타내었다. 상기 지르코늄-알루미늄-산화막을 포함하는 셀 커패시터는 누설전류(leakage current) 특성 및 유전율(cell Cap)특성이 매우 양호함을 확인할 수 있었다. 즉, 상기 (t-BuN)Zr(N(Me)(Et))2 전구체는 반도체 제조장치에 사용시 우수한 특성을 가질 수 있음을 확인하였다.
금속 산화 물질막의 단차 도포성
[표 1]
공정 조건
제1 반응물 제2반응물 챔버온도 케니스트온도 케리어가스
(t-BuN)Zr(N(Me)(Et))2 O3 340℃ 80℃ 1000sccm
TEMAZ O3 320℃ 80℃ 1000sccm
약 10:1 정도의 종횡비(aspect ratio)를 갖는 실린더 구조물에 상기 표 1의 조건을 적용한 원자층 적층공정을 수행하여 지르코늄-산화막들을 형성하였다. 이후 형성된 지르코늄-산화막들의 스텝커버러지를 측정하였다. 그 결과가 도 20의 그래프에 도시되어 있다. 상기 스텝커버러지는 상기 구조물의 상부면에 증착된 지르코 늄-산화막의 두께와 상기 구조물에 포함된 홀의 저면에 증착된 지르코늄-산화막의 두께의 비율이다.
도 20은 본 발명에 따른 지르코늄-산화막들의 스텝커버리지를 나타내는 그래프이다.
도 20을 참조하면, 상기 (t-BuN)Zr(N(Me)(Et))2전구체로 형성된 지르코늄-산화막은 약 87% 정도의 높은 스텝커버러지를 갖는데 반해 상기 TEMAZ(테트라에틸메틸아미드지르코늄) 전구체로 형성된 지르코늄-산화막은 64% 정도의 낮은 스텝커버리지를 갖음을 확인할 수 있었다. 이에 따라, (t-BuN)Zr(N(Me)(Et))2전구체는 실린더형의 커패시터 유전막을 형성하는 공정에 충분히 사용 가능함을 알 수 있다.
본 발명에 따른 금속 산화물을 포함하는 박막을 형성할 경우 적용되는 상기 화학식으로 표기되는 유기금속 전구체는 종래에 사용된 금속 전구체(TEMAH, TEMAZ)보다 높은 포화 증기압을 가질 뿐만 아니라 산화제와 높은 반응성을 갖는다. 따라서, 박막 제조 공정시 공정의 스루풋(through put) 향상과 스텝커버지의 특성을 개선시킬 수 있다. 또한, 상기 금속 전구체로 형성되는 박막은 양호한 누설전류의 특성을 갖는다. 따라서, 상기 박막을 게이트 구조물의 게이트 절연막, 커패시터의 유전막등에 용이하게 적용할 수 있고, 그 결과 반도체 장치의 전기적 신뢰성을 획득할 수 있다.
상술한 바와 같이, 본 발명의 실시예를 참조하여 설명하였지만 해당 기술 분 야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (14)

  1. 케니스트 내에서 60 내지 95℃의 온도로 가열되어 1 Torr 내지 5torr의 포화 증기압을 가지며 하기 화학식으로 표기되는 유기금속 전구체를 기판 상으로 제공하는 단계;
    상기 유기금속 전구체를 산화시키기 위한 산소를 포함하는 산화제를 기판의 상부로 제공하는 단계; 및
    상기 기판의 상부로 제공된 상기 유기금속 전구체와 상기 산화제를 화학반응시켜 상기 기판의 표면에 금속-산화물을 포함하는 박막을 형성하는 단계를 포함하는 박막 제조 방법.
    [화학식]
    R3-N=M(N(R1)(R2))2
    (상기 화학식에서 R1 내지 R3은 각각 독립적으로 수소 또는 탄소수 1 내지 5의 알킬기이고, M은 지르코늄(Zr) 또는 하프늄(Hf)이다)
  2. 제1항에 있어서, 상기 유기금속 전구체는 터셔리부틸이미도 비스메틸에틸아미노하프늄(t-BuN)Hf(N(CH3)(C2H5))2 또는 터셔리부틸이미도 비스메틸에틸아미노지르코늄(t-BuN)Zr(N(CH3)(C2H5))2인 것을 특징으로 하는 박막형성방법.
  3. 제1항에 있어서, 상기 유기금속 전구체는 액상의 유기금속 전구체를 케니스트 내에서 75 내지 85℃의 온도로 가열함으로서 형성되고, 3Torr 내지 5torr의 포화 증기압을 갖는 기체 상태인 것을 특징으로 하는 박막 제조 방법.
  4. 제1항에 있어서, 상기 유기금속 전구체는 아르곤가스, 질소가스 및 헬륨가스로 이루어진 군으로부터 선택된 적어도 하나의 캐리어 가스와 함께 상기 기판 상으로 공급되는 것을 특징으로 하는 박막 제조 방법.
  5. 제1항에 있어서, 상기 유기금속 전구체가 제공된 이후에 퍼지가스를 이용하여 상기 기판을 제1 퍼지하는 단계를 더 수행하고, 상기 산화제가 제공된 이후에 상기 퍼지가스를 이용하여 상기 기판을 제2 퍼지하는 단계를 더 수행하는 것을 특징으로 하는 박막 제조 방법.
  6. 제1항에 있어서, 상기 박막은 250 내지 400℃의 온도 및 0.5 내지 3.0torr의 압력조건에서 형성하는 것을 특징으로 하는 박막 제조 방법.
  7. 제1항에 있어서, 상기 유기금속 전구체는 액체전달시스템(liquid delivery system) 방식에 의해 상기 기판 상에 제공되고, 상기 액체전달시스템에서 100 내지 150℃의 온도에서 기화되는 것을 특징으로 하는 박막 제조 방법.
  8. a) 제1 반응 물질로서 60 내지 95℃의 온도로 가열되어 1 Torr 내지 5torr의 포화 증기압을 가지며 하기 화학식으로 표기되는 유기 금속 전구체를 기판의 상부로 도입하는 단계;
    b) 상기 유기 금속 전구체를 구성하는 금속 전구체 분자의 일부를 상기 기판 상에 화학 흡착시키고, 상기 화학 흡착된 상기 유기 금속 전구체 분자의 일부를 제외한 나머지 금속 전구체 분자를 물리 흡착시키는 단계;
    c) 상기 기판의 상부로 산소를 포함하는 산화제를 도입하는 단계;
    d) 상기 기판에 화학 흡착된 유기금속 전구체의 분자와 상기 산화제를 화학적으로 반응시켜 상기 기판 상에 금속-산화물을 함유하는 제1 고상 물질을 형성하는 단계;
    e) 제2 반응 물질인 유기알루미늄 전구체를 상기 제1 고상 물질의 상부로 도입하는 단계;
    f) 상기 유기알루미늄 전구체를 구성하는 알루미늄 전구체 분자의 일부를 상기 제1 고상 물질 상에 화학 흡착시키고, 상기 화학 흡착된 상기 유기 알루미늄 전구체 분자의 일부를 제외한 나머지 알루미늄 전구체 분자를 물리 흡착시키는 단계;
    g) 상기 제1 고상 물질의 상부로 산화제를 도입하는 단계; 및
    h) 상기 제1 고상 물질 상에 화학 흡착 알루미늄 전구체 분자와 상기 산화제를 화학적으로 반응시켜 상기 제1 고상 물질 상에 알루미늄-산화물을 함유하는 제2 고상 물질을 형성하는 단계를 포함하는 금속-알루미늄-산화물을 함유하는 고체 박막을 형성하기 위한 박막 형성방법.
    [화학식]
    R3-N=M(N(R1)(R2))2
    (상기 화학식에서 R1 내지 R3은 각각 독립적으로 수소 또는 탄소수 1 내지 5의 알킬기이고, M은 지르코늄(Zr) 또는 하프늄(Hf)이다)
  9. 제8 항에 있어서, 상기 기판 상에 물리 흡착된 유기 금속 전구체 분자를 제거하는 단계;
    상기 화학 흡착된 유기 금속 전구체 분자와 반응하지 않은 산화제를 제거하는 단계;
    상기 기판 상에 물리 흡착된 알루미늄 전구체 분자를 제거하는 단계; 및
    상기 화학 흡착된 알루미늄 전구체 분자와 반응하지 않은 산화제를 제거하는 단계를 더 포함하는 것을 특징으로 하는 박막 형성방법
  10. 제8 항에 있어서, 상기 a) 내지 d)와 상기 e) 내지 h) 각각은 적어도 1회 반복하는 것을 특징으로 하는 박막 형성방법.
  11. 제8 항에 있어서, 상기 a) 내지 h)은 적어도 1회 반복하는 것을 특징으로 하는 박막 형성방법.
  12. 제8항에 있어서, 상기 유기금속 전구체는 터셔리부틸이미도 비스메틸에틸아미노하프늄(t-BuN)Hf(N(CH3)(C2H5))2 또는 터셔리부틸이미도 비스메틸에틸아미노지르코늄(t-BuN)Zr(N(CH3)(C2H5))2인 것을 특징으로 하는 박막 형성방법.
  13. 케니스트 내에서 60 내지 95℃의 온도로 가열되어 1 Torr 내지 5torr의 포화 증기압을 가지며 하기 화학식으로 표기되는 유기금속 전구체를 기판 상으로 제공하는 단계;
    상기 유기금속 전구체를 산화시키기 위한 산소를 포함하는 산화제를 기판의 상부로 제공하는 단계;
    상기 기판의 상부로 제공된 상기 유기금속 전구체와 상기 산화제를 화학반응시켜 상기 기판의 표면에 금속-산화물을 포함하는 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 도전막을 형성하는 단계; 및
    상기 도전막과 상기 게이트 절연막을 순차적으로 패터닝하여 게이트 도전막 패턴과 게이트 절연막 패턴을 포함하는 게이트 구조물을 형성하는 단계를 포함하는 반도체 장치의 게이트 구조물 제조방법.
    [화학식]
    R3-N=M(N(R1)(R2))2
    상기 화학식에서 R1 내지 R3은 각각 독립적으로 수소 또는 탄소수 1 내지 5의 알킬기이고, M은 지르코늄(Zr) 또는 하프늄(Hf)이다)
  14. 기판 상에 하부전극을 형성하는 단계;
    케니스트 내에서 60 내지 95℃의 온도로 가열되어 1 Torr 내지 5torr의 포화 증기압을 가지며 하기 화학식으로 표기되는 유기금속 전구체를 기판 상으로 제공하는 단계;
    상기 유기금속 전구체를 산화시키기 위한 산소를 포함하는 산화제를 기판의 상부로 제공하는 단계;
    상기 기판의 상부로 제공된 상기 유기금속 전구체와 상기 산화제를 화학반응시켜 상기 하부전극 상에 금속-산화물을 포함하는 유전막을 형성하는 단계; 및
    상기 유전막 상에 상부전극을 형성하는 단계를 포함하는 커패시터 제조방법.
    [화학식]
    R3-N=M(N(R1)(R2))2
    (상기 화학식에서 R1 내지 R3은 각각 독립적으로 수소 또는 탄소수 1 내지 5의 알킬기이고, M은 지르코늄(Zr) 또는 하프늄(Hf)이다)
KR1020060083075A 2006-08-30 2006-08-30 박막 제조 방법 및 이를 이용한 게이트 구조물 및커패시터의 제조 방법 KR100829608B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060083075A KR100829608B1 (ko) 2006-08-30 2006-08-30 박막 제조 방법 및 이를 이용한 게이트 구조물 및커패시터의 제조 방법
US11/790,445 US20080057224A1 (en) 2006-08-30 2007-04-25 Method of forming a thin film and methods of manufacturing a gate structure and a capacitor using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060083075A KR100829608B1 (ko) 2006-08-30 2006-08-30 박막 제조 방법 및 이를 이용한 게이트 구조물 및커패시터의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080020114A KR20080020114A (ko) 2008-03-05
KR100829608B1 true KR100829608B1 (ko) 2008-05-14

Family

ID=39151979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060083075A KR100829608B1 (ko) 2006-08-30 2006-08-30 박막 제조 방법 및 이를 이용한 게이트 구조물 및커패시터의 제조 방법

Country Status (2)

Country Link
US (1) US20080057224A1 (ko)
KR (1) KR100829608B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060072680A (ko) * 2004-12-23 2006-06-28 주식회사 하이닉스반도체 반도체 장치의 커패시터 및 그 제조방법
KR101095823B1 (ko) * 2010-01-06 2011-12-16 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR101226958B1 (ko) * 2011-01-18 2013-01-28 연세대학교 산학협력단 액상 공정 산화물 박막의 제조 방법, 이를 이용한 전자 소자 및 박막 트랜지스터
WO2012099325A2 (en) * 2011-01-18 2012-07-26 Industry-Academic Cooperation Foundation, Yonsei University Methods of forming oxide thin film and electrical devices and thin film transistors using the methods
KR20220030010A (ko) * 2020-09-02 2022-03-10 삼성전자주식회사 반도체 소자 및 이를 포함하는 반도체 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003267733A (ja) 2002-03-13 2003-09-25 Japan Carlit Co Ltd:The 金属酸化物前駆体溶液とその調整方法及び金属酸化物薄膜とその形成方法
KR20040008571A (ko) * 2002-07-18 2004-01-31 삼성전자주식회사 원자층 증착법을 이용한 물질 형성방법, 및 이를 이용한반도체 장치의 캐패시터 형성방법
KR20040016779A (ko) * 2002-08-17 2004-02-25 삼성전자주식회사 원자층 증착법을 이용한 산화막의 형성방법 및 이를이용한 반도체 장치의 캐패시터 형성방법
KR20050116928A (ko) * 2004-06-09 2005-12-14 삼성전자주식회사 원자층 증착법을 이용한 물질 형성방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6984591B1 (en) * 2000-04-20 2006-01-10 International Business Machines Corporation Precursor source mixtures
US7087482B2 (en) * 2001-01-19 2006-08-08 Samsung Electronics Co., Ltd. Method of forming material using atomic layer deposition and method of forming capacitor of semiconductor device using the same
US7049192B2 (en) * 2003-06-24 2006-05-23 Micron Technology, Inc. Lanthanide oxide / hafnium oxide dielectrics
US20050082624A1 (en) * 2003-10-20 2005-04-21 Evgeni Gousev Germanate gate dielectrics for semiconductor devices
KR100584996B1 (ko) * 2003-11-22 2006-05-29 주식회사 하이닉스반도체 산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는캐패시터 및 그 제조 방법
KR100621765B1 (ko) * 2004-01-20 2006-09-08 삼성전자주식회사 반도체 소자에서의 박막 형성방법 및 그에 따른 박막형성장치
KR20050091488A (ko) * 2004-03-12 2005-09-15 주식회사 유피케미칼 세라믹 또는 금속박막 증착용 전구체 화합물 및 그제조방법
JP4718795B2 (ja) * 2004-06-02 2011-07-06 ルネサスエレクトロニクス株式会社 気相成長装置内の処理方法
KR100647484B1 (ko) * 2004-11-23 2006-11-23 삼성전자주식회사 박막 제조 방법 및 이를 이용한 게이트 구조물,커패시터와 플래시 메모리 장치의 제조 방법
KR100578824B1 (ko) * 2005-03-11 2006-05-11 삼성전자주식회사 박막 제조 방법 및 이를 이용한 게이트 구조물, 커패시터의제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003267733A (ja) 2002-03-13 2003-09-25 Japan Carlit Co Ltd:The 金属酸化物前駆体溶液とその調整方法及び金属酸化物薄膜とその形成方法
KR20040008571A (ko) * 2002-07-18 2004-01-31 삼성전자주식회사 원자층 증착법을 이용한 물질 형성방법, 및 이를 이용한반도체 장치의 캐패시터 형성방법
KR20040016779A (ko) * 2002-08-17 2004-02-25 삼성전자주식회사 원자층 증착법을 이용한 산화막의 형성방법 및 이를이용한 반도체 장치의 캐패시터 형성방법
KR20050116928A (ko) * 2004-06-09 2005-12-14 삼성전자주식회사 원자층 증착법을 이용한 물질 형성방법

Also Published As

Publication number Publication date
KR20080020114A (ko) 2008-03-05
US20080057224A1 (en) 2008-03-06

Similar Documents

Publication Publication Date Title
US11081337B2 (en) Formulation for deposition of silicon doped hafnium oxide as ferroelectric materials
KR100589062B1 (ko) 원자층 적층 방식의 박막 형성방법 및 이를 이용한 반도체소자의 커패시터 형성방법
KR100555543B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
KR100542736B1 (ko) 원자층 증착법을 이용한 산화막의 형성방법 및 이를이용한 반도체 장치의 캐패시터 형성방법
KR100584996B1 (ko) 산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는캐패시터 및 그 제조 방법
US8846543B2 (en) Methods of atomic layer deposition of hafnium oxide / erbium oxide bi-layer as advanced gate dielectrics
KR100519800B1 (ko) 란타늄 산화막의 제조방법 및 이를 이용한 모스 전계효과트랜지스터 및 캐패시터의 제조방법
KR100716652B1 (ko) 나노컴포지트 유전막을 갖는 캐패시터 및 그의 제조 방법
US11193206B2 (en) Formulation for deposition of silicon doped hafnium oxide as ferroelectric materials
KR100829608B1 (ko) 박막 제조 방법 및 이를 이용한 게이트 구조물 및커패시터의 제조 방법
KR100829539B1 (ko) 박막 제조 방법, 이를 이용한 게이트 구조물 및 커패시터의제조 방법
KR100636023B1 (ko) 유기금속 전구체 및 이를 이용한 박막 제조방법
KR100578786B1 (ko) 원자층 적층 방식의 박막 형성방법 및 이를 이용한 반도체소자의 커패시터 형성방법
KR100578824B1 (ko) 박막 제조 방법 및 이를 이용한 게이트 구조물, 커패시터의제조 방법
KR100716642B1 (ko) 캐패시터의 유전막 및 그의 제조방법
KR100657792B1 (ko) 원자층 적층 방법과 이를 이용한 커패시터의 제조 방법 및게이트 구조물의 제조 방법
US11631580B2 (en) Formulation for deposition of silicon doped hafnium oxide as ferroelectric materials
KR101152390B1 (ko) 캐패시터의 유전막 및 그 제조 방법과 이를 이용한 반도체소자의 캐패시터 및 그 제조 방법
KR20060101965A (ko) 박막 제조 방법 및 이를 이용한 게이트 구조물, 커패시터의제조 방법
KR100490658B1 (ko) 반도체 소자의 절연박막 형성방법
KR100511914B1 (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법
US20220282367A1 (en) Formulation for deposition of silicon doped hafnium oxide
KR100656282B1 (ko) 캐패시터 제조 방법
KR100798735B1 (ko) 캐패시터 및 그 제조 방법
KR100744666B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee