KR100578786B1 - 원자층 적층 방식의 박막 형성방법 및 이를 이용한 반도체소자의 커패시터 형성방법 - Google Patents

원자층 적층 방식의 박막 형성방법 및 이를 이용한 반도체소자의 커패시터 형성방법 Download PDF

Info

Publication number
KR100578786B1
KR100578786B1 KR1020040038058A KR20040038058A KR100578786B1 KR 100578786 B1 KR100578786 B1 KR 100578786B1 KR 1020040038058 A KR1020040038058 A KR 1020040038058A KR 20040038058 A KR20040038058 A KR 20040038058A KR 100578786 B1 KR100578786 B1 KR 100578786B1
Authority
KR
South Korea
Prior art keywords
reactant
thin film
chamber
gas
substrate
Prior art date
Application number
KR1020040038058A
Other languages
English (en)
Other versions
KR20050113423A (ko
Inventor
이종철
임기빈
김성태
김영선
유차영
최한메
남갑진
이승환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040038058A priority Critical patent/KR100578786B1/ko
Priority to US11/140,552 priority patent/US20060014384A1/en
Publication of KR20050113423A publication Critical patent/KR20050113423A/ko
Application granted granted Critical
Publication of KR100578786B1 publication Critical patent/KR100578786B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4408—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber by purging residual gases from the reaction chamber or gas lines

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

원자층 증착 공정을 이용한 향상된 누설 전류 제어 특성과 우수한 절연 특성을 가지는 박막의 형성 방법 및 이를 이용한 캐패시터의 제조 방법에서, 챔버 내부에 기판을 위치시킨 후, 챔버 내부에 제1 반응물질을 도입한다. 상기 제1 반응물질의 일부를 기판 상에 화학 흡착시킨다. 챔버 내부에 제2 반응물질을 도입하여 상기 기판 상에 박막을 형성한다. 아르곤, 제논, 크립톤과 같은 불활성 가스와 산소, 질소, 아산화질소와 같은 비활성 가스를 사용하여 형성한 불순물 제거용 플라즈마를 이용하여 챔버 내에 잔류하는 반응물질과 상기 박막내의 불순물을 동시에 제거한다. 박막 내의 불순물을 효과적으로 제거할 수 있어 누설 전류를 현저히 감소시킬 수 있다.

Description

원자층 적층 방식의 박막 형성방법 및 이를 이용한 반도체 소자의 커패시터 형성방법{METHOD OF FORMING A THIN FILM USING AN ATOMIC LAYER DEPOSITION PROCESS AND METHOD OF FORMING A CAPACITOR OF A SEMICONDUCTOR DEVICE USING THE SAME}
도 1은 SiN 박막을 형성하기 위한 여러 가지 증착 방법에 따른 박막 내의 수소 함유량을 나타낸 그래프이다.
도 2는 본 발명의 일 실시예에 의한 원자층 적층을 이용한 박막 형성방법에 사용되는 박막 제조장치의 개략적인 단면도이다.
도 3a 내지 도 3d는 도 2에 도시한 박막 제조장치를 사용하여 박막을 형성하는 공정 단계들을 나타내는 단면도들이다.
도 4는 본 발명의 일 실시예에 의한 원자층 적층을 이용한 박막 형성방법에 사용되는 박막 제조장치의 개략적인 단면도이다.
도 5a 내지 도 5f는 도 4에 도시한 박막 제조장치를 사용하여 박막을 형성하는 공정 단계들을 나타내는 단면도들이다.
도 6a 내지 도 6f는 도 2에 도시한 박막 제조장치를 사용하여 박막을 형성하는 공정 단계들을 나타내는 단면도들이다.
도 7a 내지 도 7e는 본 발명의 일 실시예에 의한 반도체 장치의 커패시터를 형성하는 공정 단계들을 나타내는 단면도들이다.
도 8은 본 발명의 실시예 1에 의한 박막 형성방법을 설명하기 위한 플로우 차트이다.
도 9는 본 발명의 실시예 2에 의한 박막 형성방법을 설명하기 위한 플로우 차트이다.
도 10은 본 발명의 실시예 3에 의한 박막 형성방법을 설명하기 위한 플로우 차트이다.
도 11은 본 발명의 실시예 4에 의한 박막 형성방법을 설명하기 위한 플로우 차트이다.
도 12는 본 발명의 실시예 5에 의한 박막 형성방법을 설명하기 위한 플로우 차트이다.
도 13은 본 발명의 실시예 6에 의한 박막 형성방법을 설명하기 위한 플로우 차트이다.
도 14는 본 발명의 실시예 7에 의한 박막 형성방법을 설명하기 위한 플로우 차트이다.
도 15는 본 발명의 실시예 8에 의한 박막 형성방법을 설명하기 위한 플로우 차트이다.
도 16은 비교예 1 및 본 발명의 실험예 1 내지 실험예 4에 의해 각각 제조된 SiN 박막 내의 수소 함유량을 비교하여 나타낸 도표이다.
도 17은 비교예 2 및 본 발명의 실험예 5에 의해 각각 제조된 HfO2 박막 내의 탄소 함유량을 비교하여 나타낸 광전자 분광 그래프이다.
도 18은 비교예 2 및 본 발명의 실험예 5에 의해 각각 제조된 HfO2 박막 내의 산소 함유량을 비교하여 나타낸 광전자 분광 그래프이다.
도 19는 비교예 2 및 본 발명의 실험예 5에 의해 각각 제조된 HfO2 박막 내의 하프늄 함유량을 비교하여 나타낸 광전자 분광 그래프이다.
<도면의 주요부분에 대한 부호의 설명>
10, 64: 반응 챔버 11: 공정튜브
12, 62: 반응공간 14, 15, 58, 100:기판
16: 도입부 17:공정표면
18:웨이퍼 자동 이송장치 19: 보트
21, 63: 압력제어밸브 23, 60: 펌프
24: 리모프 플라즈마 발생부 25, 61: 배기라인
30: 단일원자층 40, 70, 90: 제1 반응물질
42, 72, 92: 제2 반응물질 44, 80, 82, 84, 94, 96, 98: 박막
50: 박막 제조 장치 51: 가스 주입구
52: 가스 주입장치 53: 전극
54: RF전원 55: 버퍼공간
56: 샤워헤드 57: 척
59: 배기구 101: 활성영역
102: 소자 분리 영역 104: 게이트 유전막
106:폴리실리콘막 108: 금속실리사이드막
110: 게이트전극 112: 캡핑절연막
114: 스페이서 116a, 116b: 소오스/드레인 영역
118: 제1 절연막 120: 콘택홀
122: 콘택플러그 123: 식각 방지막
124: 제2 절연막 126: 개구부
127: 제2 도전막 128: 하부전극
130: 유전막 132: 상부전극
본 발명은 박막 형성방법 및 이를 이용한 반도체 소자의 커패시터 형성방법에 관한 것으로, 보다 상세하게는 원자층 적층 방법(atomic layer deposition process)을 이용한 박막 형성방법 및 이를 이용한 반도체 소자의 커패시터 형성방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라, 박막 형성에 있어서 낮은 열 다발 (heat budget), 우수한 단차 도포성(step coverage), 박막 두께의 정확한 제어, 간단한 공정 변수 및 낮은 오염도 등이 엄격하게 요구되고 있다.
저압 화학기상증착(low pressure chemical vapor deposition; 이하, LPCVD라 한다.), 플라즈마-증대 화학기상증착(plasma-enhanced chemical vapor deposition; 이하, PECVD라 한다.)등과 같은 통상적인 화학기상증착(chemical vapor deposition; 이하, CVD라 한다.)방법은 현재의(state-of-the-art) 반도체 소자의 박막 형성에 적합하지 않다. 예를 들면, 전형적인 CVD 방법은 상대적으로 높은 온도에서 박막의 적층이 이루어지기 때문에, 반도체 장치에 높은 열 다발을 주게 된다. 또한, CVD 박막은 디바이스의 표면에서 두께 편차를 갖는다. 즉, 디바이스 표면 상의 조밀하게 패킹된 형상 주위에 증착되는 박막의 두께가 보다 덜 조밀하게 패킹되는 형상 주위의 박막 두께보다 얇아지게 됨으로써, 로딩 효과와 같은 문제를 발생시킨다.
LPCVD 박막은 수소와 같은 불순물의 함량이 높으며, 단차 도포성(step coverage)이 불량하다. PECVD 박막은 LPCVD 방법에 비해 상대적으로 낮은 온도에서 증착할 수 있는 반면, 단차 도포성이 저하되는 단점을 갖는다.
이에 따라, 단차 도포성이 우수하고 로딩 효과가 발생하지 않으면서 저온에서 박막을 증착할 수 있는 원자층 적층(atomic layer depostion; 이하, ALD라 한다.) 방법이 통상의 박막 형성기술을 대체할 수 있는 기술로서 제안되고 있다.
상기 원자층 적층 방법에 대한 일 예가 미합중국 특허 제6,124,158호(issued to Dautartas, et al.)에 개시되어 있다. 미합중국 특허 제6,124,158호에 의하면, 제1 반응 물질을 도입하여 처리 표면 상에 반응시켜 반응종이 결합되는 모노층을 형성한다. 그리고, 제2 반응 물질을 도입하고 이를 기판과 반응시켜 원하는 박막을 형성한다. 상기 각 단계들을 수행한 다음, 반응 챔버를 불활성 가스로 퍼지(purge)하여 처리 표면 이외에서의 반응을 저지한다.
원자층 적층 방법을 이용하여 실리콘 나이트라이드(SiN) 박막을 증착할 경우, 기존의 780℃에서 실시하는 LPCVD 공정에 비해 100℃ 이상 온도를 감소시킬 수 있으며 등각성(conformality)이 매우 우수한 박막을 얻을 수 있다. 일반적으로, Si3N4와 같은 질화막은 확산 장벽 특성이 우수하여 하지막을 보호하는 캡핑층(capping layer)으로 많이 사용될 뿐만 아니라, 산화막과의 식각 선택비가 높아 식각 종료층(etch stopping layer)으로서도 많이 사용되고 있다. 따라서, 질화막 증착시 식각율 특성이 중요한 요소가 된다.
그러나 원자층 증착 방법을 사용하여 박막을 형성하더라도, 기판 상에 형성된 박막 내의 오염으로 인한 문제는 여전히 발생한다. 즉, 박막 내에 탄소, 수소와 같은 불순물이 잔류함으로써 반도체 장치의 각종 불량을 야기한다. 게다가, 반도체 소자의 집적도가 증가함에 따라 이러한 박막의 오염에 따른 문제는 보다 심각해진다.
원자층 적층을 이용한 SiN 박막의 증착은 낮은 온도와 우수한 단차 도포성을 갖는 반면, 수소 함유량이 상대적으로 높기 때문에 고온에서 증착하는 CVD 방식들에 비해 습식 및 건식 식각 특성이 열화되는 단점이 있다. 예를 들어, 수소 함유량 이 많은 SiN 박막을 게이트 전극의 스페이서 물질로 사용할 경우, 후속 공정의 열 다발에 의해 SiN 박막 내의 수소들이 게이트 산화막으로 확산되어 불순물 트랩(trap)으로 작용하여 트랜지스터의 특성을 열화시키게 된다.
도 1은 SiN 박막을 형성하기 위한 여러 가지 증착 방법에 따른 박막 내의 수소 함유량을 FTIR-RAS(Fourier transform infrared reflection absorption spectroscopy)로 측정한 결과를 나타낸 그래프이다. 여기서, T350, T400, T450, T500, T550 및 T595는 각각, 350℃, 400℃, 450℃, 500℃, 550℃ 및 595℃에서 실시하는 원자층 적층 공정들을 나타낸다. LP680 및 LP780은 각각 680℃ 및 780℃에서 실시하는 LPCVD 공정들을 나타내고, PE-CVD는 플라즈마 증대 화학 기상 증착법을 나타낸다.
도 1에 도시한 바와 같이, 원자층 적층을 이용한 SiN 박막의 수소 함유량이 780℃의 고온에서 증착하는 LPCVD 방법에 비해 높게 나타난다. 디바이스의 디자인-룰이 작아지면서 저온 공정이 요구되기 때문에, 저온 증착이 가능한 원자층 적층 방식에 있어서 수소 함유량을 줄이는 것이 필수적이다.
미합중국 특허 제5,876,918호에는 질소 원자와 수소 원자의 결합(N-H bond)을 갖지 않는 가스, 예를 들어 N2 가스를 이용한 CVD 방식으로 질화막과 같은 절연막을 형성하는 방법이 개시되어 있다. 그러나, 이 방법은 박막의 두께 균일성 및 품질(quality)이 저하되는 단점이 있다.
이 외에도, 수소 함유량이 적은 질화막을 형성하기 위하여 질소(N2) 플라즈 마 또는 질소(N) 라디컬을 이용하는 방법들이 제안되었다. 그러나, 실리콘 기판을 직접 조사하는 플라즈마를 이용할 경우, 플라즈마에 의한 손상(damage)이 디바이스 내에 계면준위밀도(interface state density)를 증가시키고 질화막 내에 고정 전하(fixed charge)를 증가시키는 문제가 있다.
또한, 본 출원인은 박막 내에 수소 함유량을 감소시키기 위하여 질소 리모트 플라즈마로 기판을 처리하는 방법을 발명하여 이를 대한민국 특허 출원 제2002-31724호로 2002년 6월 5일자로 출원한 바 있고, 이 출원은 2003년 12월 11일자로 대한민국 특허 출원 공개 제2003-93844호로 공개되어 현재 한국 특허청에 계속중이다.
상술한 수소와 더불어, 탄소 또한 유기 전구체가 사용되는 반도체 공정에서 통상적으로 발견되는 불순물이다. 보다 구체적으로, 원자층 적층 방법을 이용하여 가스 상태의 유기 전구체를 반도체 기판 상에 증착시키는 등의 과정을 통해 박막을 형성한다. 이 경우, 완성된 박막에 유기 전구체에 포함된 탄소가 잔류하여 반도체 장치의 각종 불량을 야기하게 된다.
이와 같은 문제점을 해결하기 위하여 고온에서 박막을 열처리하는 방법이 제안되었다. 이 방법에 의하면, 유전막 등을 제작한 후에 고온 열처리를 수행하여 탄소를 일산화탄소, 혹은 이산화탄소와 같은 휘발성 화합물로 변환하여 챔버로부터 배출시킴으로서 박막내의 탄소와 같은 불순물의 함량을 감소시킨다. 그러나 이러한 방법은 저온에서 절연막을 형성하여야 하는 공정에서는 적용할 수 없는 문제점이 있다. 또한, 유기 전구체가 열분해될 정도의 고온에서는, 오히려 탄소에 의한 오염 이 더 심각해질 수도 있다.
박막 내의 탄소 오염을 줄이기 위하여, 완성된 박막에 플라즈마 처리를 하는 방법도 통상적으로 사용되고 있다. 그러나, 박막에 플라즈마 처리를 하는 과정에서 발생하는 고에너지에 의하여 박막에 손상이 발생하며, 박막의 두께 및 사이즈가 줄어드는 문제점도 있다. 또한 완성된 박막에 플라즈마 처리를 하기 위한 추가적인 공정도 요구된다.
상기 미합중국 특허 제6,124,158호(issued to Dautartas, et al.)에는 박막내의 탄소 오염을 줄이기 위하여 반응물을 도입하여 박막을 형성한 후, 퍼징단계에서 반응성이 큰 오존(O3)을 도입하여 불순물을 제거하는 방법이 개시되어 있다. 그러나 이러한 방법은 박막이 산화물질로 이루어진 경우에만 적용할 수 있다.
따라서, 본 발명의 목적은 저온에서 증착하면서 수소 함유량이 적은 박막 형성방법을 제공하는데 있다.
본 발명의 다른 목적은 원자층 적층 방법을 이용하여 막내의 오염이 최소화된 박막 형성방법을 제공하는 것이다.
본 발명의 또 다른 목적은 전기적 특성이 우수한 유전막을 갖는 반도체 소자의 커패시터 형성방법을 제공하는 것이다.
상술한 본 발명의 목적을 달성하기 위한 박막 형성 방법에 있어서, 반도체 기판에 박막을 형성한 후, 상기 박막에 질소(N2) 리모트 플라즈마 처리를 실시하여 박막 내의 수소 함유량을 감소시킨다.
본 발명의 목적을 달성하기 위한 일 실시예에 따른 박막 형성방법에 있어서, 챔버 내부에 기판을 위치시키고, 상기 챔버 내부에 반응 물질을 도입하여 상기 반응 물질의 일부를 상기 기판 상에 화학 흡착시킨다. 이후, 상기 기판을 질소(N2) 리모트 플라즈마로 처리하여 상기 기판 상에 화학 흡착된 반응 물질층 내의 수소 함유량을 감소시킨다.
본 발명의 목적을 달성하기 위한 다른 실시예에 의한 박막 형성방법에 있어서, 챔버 내부에 기판을 위치시키고, 상기 챔버 내부에 제1 반응 물질을 도입한다. 이에 따라, 상기 제1 반응 물질의 일부분이 상기 기판 상에 화학 흡착되어 상기 기판 상에 단일 원자층을 형성한다. 이후, 상기 단일 원자층을 제1 N2 리모트 플라즈마로 처리하여 상기 단일 원자층 내의 수소 함유량을 감소시킨다. 상기 챔버 내부에 제2 반응 물질을 도입함으로써 상기 단일 원자층과 상기 제2 반응 물질의 일부분을 화학적으로 반응시켜 상기 기판 상에 박막을 형성한다.
본 발명의 목적을 달성하기 위한 또 다른 실시예에 의한 박막 형성방법에 있어서, 챔버 내부에 기판을 위치시키고, 상기 챔버 내부에 제1 반응 물질을 도입한다. 이에 따라, 상기 제1 반응 물질의 일부분이 상기 기판 상에 화학 흡착되어 상기 기판 상에 단일 원자층을 형성한다. 이어서, 화학 흡착하지 않은 제1 반응 물질을 상기 챔버로부터 제거한다. 상기 챔버 내부에 제2 반응 물질을 도입하여 상기 단일 원자층과 상기 제2 반응 물질의 일부분을 화학적으로 반응시켜 상기 기판 상에 박막을 형성한다. 이이서, 상기 박막을 N2 리모트 플라즈마로 처리하여 상기 박막 내의 수소 함유량을 감소시킨다.
상술한 본 발명의 다른 목적을 달성하기 위한 박막 형성방법에 있어서, 원자층 적층 방법을 사용하여 반도체 기판 상에 박막을 형성한다. 이어서, 불순물 제거용 플라즈마를 사용하여 상기 박막 내의 불순물을 제거한다.
본 발명의 다른 목적을 달성하기 위한 바람직한 실시예에 따른 박막 형성방법에 있어서, 챔버 내부에 기판을 위치시킨다. 이어서, 상기 챔버 내부에 제1 반응 물질을 도입하여 상기 제1 반응 물질의 일부를 상기 기판 상에 화학 흡착시킨다. 이어서, 상기 챔버 내부에 제2 반응 물질을 도입하여 상기 제2 반응 물질의 일부를 상기 화학 흡착된 제1 반응 물질과 화학적으로 반응시켜 상기 기판 상에 박막을 형성한다. 이후, 불순물 제거용 플라즈마를 사용하여 상기 박막 내의 불순물을 제거한다.
이 경우, 불순물 제거용 플라즈마는, 불순물 제거용 가스를 챔버 내로 도입한 후, 챔버 내에서 플라즈마 상태로 여기시켜 사용하거나(direct plasma), 챔버 외부에서 플라즈마 상태로 여기시킨 후, 이를 다시 챔버 내부로 도입(remote plasma)하여 사용한다.
또한, 불순물 제거하는 단계에서 발생 가능한 추가적인 박막의 손상을 치유하기 위하여 챔버 내부로 제2 반응물질을 재도입하여 보다 안정적인 박막을 형성하 고, 이어서 화학 흡착되지 않은 상기 재도입된 제2 반응 물질들을 챔버로부터 제거하는 단계를 선택적으로 수행할 수도 있다.
상술한 본 발명의 또 다른 목적을 달성하기 위하여, 본 발명의 바람직한 실시예에 따른 반도체 소자의 커패시터 형성방법에 있어서, 하부 전극이 형성된 반도체 기판을 챔버 내부에 위치시킨 후, 상기 기판 상에 제1 반응물질을 도입하여 상기 하부전극을 따라 균일하게 흡착막을 형성한다. 이어서 상기 흡착막 형성에 참여하지 못하고 잔류하는 제1 반응물질들을 챔버로부터 제거한다. 상기 흡착막으로 제2 반응물질을 도입하여 상기 제1 반응물질과 상기 제2 반응물질을 화학적으로 반응시켜 유전막을 형성한다. 이후, 불순물 제거용 플라즈마를 사용하여 상기 유전막내의 불순물을 제거한다. 이어서, 상기 불순물이 제거된 유전막 상에 상부전극을 형성한다.
본 발명에 의하면, 제1 반응물질에 의해 형성된 단일 원자층 또는 상기 단일 원자층과 제2 반응물질과의 화학 반응에 의해 형성된 박막 위에 리모트 플라즈마로 활성화된 질소(N2)를 투입한다. 그러면, 상기 단일 원자층 또는 상기 박막 내의 수소 결합, 예를 들어 질소 원자와 수소 원자의 결합(N-H bond)이 제거되어 박막 내의 수소 함유량이 현저히 감소된다.
또한, 본 발명에 의하면 원자층 적층 방법을 사용하여 제조된 박막 위에 불순물 제거용 플라즈마를 적용한다. 이에 따라, 박막 내의 불순물을 효과적으로 제거할 수 있어 누설 전류를 현저히 감소시킬 수 있고, 산소 또는 질소 등의 결핍을 방지하여 우수한 절연성능을 가지는 박막을 형성할 수 있다. 또한 양질의 박막과 이를 이용한 신뢰성 높은 메모리 소자를 추가적인 공정없이 경제적으로 생산할 수 있으므로 반도체 제조 공정의 전체적인 시간과 비용을 절감할 수 있다.
이하, 첨부한 도면을 참조하여, 본 발명의 바람직한 실시예들에 따른 박막 형성방법과 이를 이용한 반도체 장치의 커패시터 형성방법을 상세히 설명한다.
도 2는 본 발명의 바람직한 실시예에 의한 원자층 적층을 이용한 박막 형성방법에 사용되는 박막 제조장치의 개략적인 단면도이다. 도 3a 내지 도 3d는 도 2에 도시한 박막 제조장치를 이용하여 박막을 형성하는 공정 단계들을 나타낸다
여기서 도시한 박막 제조장치는 대한민국 특허 출원번호 제2001-35736호(발명의 명칭: 원자층 적층을 이용한 박막 형성방법)에 개시되어 있다. 본 실시예에서는 상기 특허 출원에 도시한 박막형성장치를 사용하는 것을 설명하였으나, 상기한 구조 이외에 다른 형태의 제조장치를 이용할 수도 있다.
도 2를 참조하면, 공정 튜브(11) 내부에 단일 반응 공간(12)을 갖는 챔버(10)가 도시되어 있다. 히터와 같은 챔버(10)의 일측 부분에 설치되는 부재는 간략화를 위하여 생략된다. 바람직하게, 상기 챔버(10)는 미합중국 특허 제5,217,340 및 제5,112,641호에 개시된 통상의 LPCVD 퍼니스와 유사한 퍼니스-형태의 수직 챔버(수직한 방향)이다. 그러나, 본 발명의 관점 범위 내에서는 수평 방향과 같은 다른 형태의 챔버도 적절하게 적용할 수 있다.
본 발명에 의하면, 반응 공간(12)은 기판들(또는 웨이퍼들)(15)이 놓여지고, 원자층 적층을 위한 다양한 공정이 순차적으로 일어나는 공간을 의미할 수 있다.
상기 챔버(10)를 사용하여 박막을 형성하기 위한 공정을 수행할 경우, 한 묶음의 기판(14)들을 챔버(10)의 단일 반응 공간(12) 내부로 실질적으로 동시에 로딩시킨다. 한 묶음의 기판(14)은 한번의 원자층 적층으로 기판들(15) 상에 박막을 형성하기 위하여 챔버(10) 내부로 로딩되는 기판들의 전체 수를 의미할 수 있다. 각각의 기판들(15)은 바람직하게 그 최상부에 공정 표면을 갖는다.
본 발명의 원자층 적층 공정에 의하면, 웨이퍼 자동 이송 장치(18)를 사용하여 한 묶음(14)의 기판들(15)을 챔버(10)로 로딩시킨다. 웨이퍼 자동 이송 장치(18)는 미합중국 특허 제5,217,340호, 또는 제5,112,641호 등에 개시된 하나일 수 있다. 그러나, 다른 형태의 웨이퍼 자동 이송 장치도 본 발명의 관점 범위 내에서는 적절하게 적용할 수 있다. 한 묶음(14)의 기판들은 보트(19) 내부에 설정 상태로 정렬되고 놓여진다. 석영 또는 통상의 다른 재질로 형성되는 전형적인 보트(19)는 그 내부면에 다수개의 홈들을 갖고, 상기 홈들에 기판들(15)을 놓는다. 그리고, 한 묶음(14)의 기판들(15)을 적재한 보트(19)가 챔버(10) 내부로 로딩되기 때문에, 챔버(10)의 단일 반응 공간(12) 내부로 한 묶음(14)의 기판들(15)이 동시에 로딩된다. 여기서, 기판들(15)의 최상부 표면(공정 표면)(17) 전부는 자동 이송을 위하여 실질적으로 동일한 방향을 향한다.
기판들(15)을 챔버(10) 내에 위치시킨 후, 도 3a에 도시한 바와 같이 제1 반응물질들(40) 또는 제1 반응물질(40)을 포함하는 가스, 예컨대 디크로로실란(DCS;SiH2Cl2) 가스를 가스 공급 라인(도시하지 않음)이 연결된 도 2의 도입부(16) 를 통해 챔버(10)의 단일 반응 공간(12) 내부로 도입시킨다(도징 단계). 그런 다음, 상기 제1 반응물질들(40)의 일부분을 단일 반응 공간(12)의 내부에 있는 기판(15)의 공정 표면(17) 상에 화학 흡착시킴으로써, 상기 기판(15)의 공정 표면(17) 상에 단일 원자층(30)을 형성한다.
이어서, 도 3b에 도시한 바와 같이, 화학 흡착하지 않은 제1 반응물질들(40)을 챔버(10)로부터 제거하기 위한 제1 퍼지(purge) 단계를 진행한다. 여기서, 화학 흡착하지 않은 제1 반응 물질들(40)이란 기판 상에 물리 흡착되는 제1 반응 물질들을 포함한다. 이러한 퍼지 단계를 수행하기 위하여 본 발명의 챔버(10)는 배기 라인(25) 및 압력 제어 밸브(21)를 포함한다. 상기 배기 라인(25)은 펌프(23)와 연결되어 화학 흡착하지 않은 제1 반응물질들(40)을 챔버(10)로부터 외부로 배출시킨다. 퍼지 단계를 수행하는 동안에, 제어 밸브(21)는 실질적으로 폐쇄되고, 불활성 가스가 챔버(10) 내부로 도입부(16)를 통하여 공급된다. 그리고, 챔버(10) 내부로 제1 반응물질들(40)이 도입되는 것은 실질적으로 중단된다. 바람직하게는, 화학 흡착하지 않은 제1 반응물질들(40)의 제거는 펌프(23)를 사용한 챔버(10)의 펌핑에 의해 이루어진다.
상술한 바와 같이 화학 흡착하지 않은 제1 반응 물질들(40)을 단일 반응 공간(12)으로부터 제거한 다음, 도 3c에 도시한 바와 같이, 상기 단일 반응 공간(12)의 내부에 제2 반응물질들(42) 또는 제2 반응물질(42)을 포함하는 가스, 예컨대 NH3 가스를 도입한다(도징 단계). 그러면, 기판(10) 상에 형성되어 있는 단일 원자층 (30)과 상기 제2 반응물질들(42)이 화학적으로 반응하여 도 3d의 박막, 예컨대 Si3N4 박막(44)이 형성된다.
그런 다음, 제1 반응물질들(40)에 적용한 것과 동일한 방법을 사용하여 화학 흡착하지 않은 제2 반응물질들(42)을 반응 공간(12)으로부터 제거시키기 위한 제2 퍼지 단계를 수행한다.
이와 같이 제1 및 제2 반응물질들(40,42)의 도입과 화학 흡착하지 않은 제1 및 제2 반응물질들(40,42)을 반응 공간(12)으로부터 제거하는 상기 단계들을 반복적으로 수행함으로서 원하는 두께를 갖는 박막을 형성할 수 있다.
여기서, 본 발명의 바람직한 일 실시예에 의하면, 제1 반응물질들(40)을 화학 흡착하여 기판(15)의 공정 표면(17) 상에 단일 원자층(30)을 형성한 후, 질소(N2) 리모트 플라즈마 처리에 의해 상기 단일 원자층(30) 내의 수소 함유량을 감소시키는 단계를 수행한다. 이때, 화학 흡착하지 않은 제1 반응물질들(40)을 제거하는 제1 퍼지 단계를 별도로 진행하지 않고 상기 N2 리모트 플라즈마 처리만 실시할 수도 있고, 제1 퍼지 단계 후에 N2 리모트 플라즈마 처리 단계를 실시할 수도 있다. 즉, 통상적으로 퍼지 단계는 불활성 가스를 이용하기 때문에, 상기 제1 퍼지 단계를 N2 리모트 플라즈마에 의해 실시할 수 있다.
이와 같이 제1 반응물질(40)에 의해 기판(15) 상에 단일 원자층(30), 예컨대 실리콘층을 형성한 후 N2 리모트 플라즈마 처리를 실시하면, 활성화 N2가 기판(15) 의 표면(17)과 충돌하면서 상기 단일 원자층(30) 내의 수소 결합, 예를 들어 실리콘 원자와 수소 원자의 결합(Si-H bond)을 제거한다. 이 상태에서 제2 반응 물질들(42)을 도입하여 박막(44)을 형성하면, 박막(44) 내의 수소 함유량을 현저히 감소시킬 수 있다.
일반적으로, 실리콘 기판을 직접 조사하는 플라즈마를 이용하면, 플라즈마에 의한 손상이 디바이스 내에 계면준위밀도를 증가시키고 질화막 내에 고정 전하를 증가시키는 문제가 있다. 그러나, 본 발명의 실시예에서는 챔버 외부에 설치된 리모트 플라즈마 생성기에서 활성화된 N2 리모트 플라즈마를 이용하기 때문에, 실리콘 기판의 표면에 플라즈마로 인한 손상이 생기지 않아 상술한 문제들이 발생하지 않는다.
또한, 본 발명의 바람직한 다른 실시예에 의하면, 제2 반응물질들(42)을 화학 흡착하여 박막(44)을 형성한 후, N2 리모트 플라즈마 처리에 의해 상기 박막(44) 내의 수소 함유량을 감소시키는 단계를 수행한다. 이때, 화학 흡착하지 않은 제2 반응물질들(42)을 제거하는 제2 퍼지 단계를 별도로 진행하지 않고 상기 N2 리모트 플라즈마 처리만 실시할 수도 있고, 제2 퍼지 단계 후에 N2 리모트 플라즈마 처리 단계를 실시할 수도 있다.
이와 같이 제1 반응물질(40)에 의해 형성된 단일 원자층(30), 예컨대 실리콘층 위에 제2 반응물질(42)을 도입하여 질소(N)를 형성시킨 후 N2 리모트 플라즈마 처리를 실시하면, 수소 결합, 예를 들어 질소 원자와 수소 원자와 결합(N-H bond)이 끊어질 수 있는 확률이 증가된다. 따라서, 이러한 방식으로 형성된 박막(44) 내의 수소 함유량은 현저히 감소된다.
또한, 본 발명의 바람직한 또 다른 실시예에 의하면, 제1 반응물질들(40)의 도징 단계 후 제1 N2 리모트 플라즈마 처리를 실시하고, 제2 반응물질들(42)의 도징 단계 후 제2 N2 리모트 플라즈마 처리를 실시한다. 이때, 상기 제1 N2 리모트 플라즈마 처리에 의해 화학 흡착하지 않은 제1 반응물질들(40)을 제거하는 제1 퍼지 단계를 동시에 수행할 수도 있고, 제1 N2 리모트 플라즈마 처리 전에 상기 제1 퍼지 단계를 별도로 진행할 수도 있다. 마찬가지로, 상기 제2 N2 리모트 플라즈마 처리에 의해 화학 흡착하지 않은 제2 반응물질들(42)을 제거하는 제2 퍼지 단계를 동시에 수행할 수도 있고, 제2 N2 리모트 플라즈마 처리 전에 상기 제2 퍼지 단계를 별도로 진행할 수도 있다.
도 4는 본 발명의 일 실시예에 따른 원자층 적층을 이용한 박막 형성방법에 사용되는 박막 제조장치의 개략적인 단면도이다. 도 4를 참조하면, 개시된 장치에서는 챔버 내부에서 가스를 플라즈마 상태로 여기시키고, 이를 동일한 챔버 내에 위치한 기판에 상기 플라즈마를 바로 적용한다.
본 발명에 따르면, 상술한 도 2에 도시된 박막 제조 장치와 도 4에 도시된 박막 제조 장치를 선택적으로 사용할 수 잇다.
도 4에 도시되어 있는 바와 같이, 박막 제조 장치(50)는 반응챔버(64) 상단부의 중앙부분에 가스 주입구(51)가 설치되어 있다. 이 가스주입부(51)에는 제1 반응물, 제2 반응물, 퍼지가스등을 주입하는 가스 주입장치(52)가 접속되어 있다. 가스주입부(51)를 감싸면서 전극(53)이 형성되어 있으며, 주입가스에 고주파를 가하여 플라즈마 상태로 여기시키는 RF전원(54)이 전극(53)에 접속되어 있다. 전극(53) 아래에는 도입된 가스를 플라즈마 상태로 여기시키는 버퍼공간(55)이 구비된다. 이러한 버퍼 공간(55) 하부에는, 버퍼공간(55)에서 플라즈마 상태로 여기된 가스를 기판 상으로 균일하게 증착시키기 위한 샤워헤드(56)가 구비된다. 또한, 반응챔버(64)내에 가스 주입부(51)와 대향하도록 위치하여 반도체 기판(58)이 위치하는 척(57)이 설치되어 있다. 반응챔버(64)의 외벽에 내부가스를 배기시켜 진공상태로 만들기 위한 배기구(59) 및 펌프(60)가 설치되어 있고 상기 배기구(59) 및 펌프(60)는 배기라인(61)으로 상호 연결된다. 또한 배기구(59) 및 펌프(60)사이에는 챔버 내 압력을 조절하기 위한 압력 제어 밸브(63)가 구비된다.
도 5a 내지 도 5f는 도 4에 도시한 박막 제조장치를 이용하여 박막을 형성하는 공정 단계들을 나타낸다.
기판(58)을 챔버(64) 내에 위치시킨 후, 도 5a에 도시한 바와 같이, 제1 반응 물질(70) 또는 제1 반응물질(70)을 포함하는 가스를 가스 공급 라인(도시하지 않음)이 연결된 도 4의 가스 주입부(51)를 통해 챔버(64)내부의 반응공간(62)으로 도입시킨다.
상기 제1 반응물질(70)로 유기전구체를 사용하는 것이 바람직하다. 본 발명 에 따른 박막 형성 방법에서 사용 가능한 유기전구체의 예로서는 알콕사이드계(Alkozide type) 화합물, 아마이드계(Amide type) 화합물, 또는 싸이클로펜타디에닐계(Cyclopentadienyl type) 화합물 등을 들 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
상기 알콕사이드계 화합물의 예로서는 B[OCH3]3, B[OC2H5]3 , Al[OCH3]3, Al[OC2H5]3, Al[OC3H7]3, Ti[OCH3 ]4, Ti[OC2H5]4, Ti[OC3H7]4 , Zr[OC3H7]4, Zr[OC4H9]4, Zr[OC4H8OCH3]4, Hf[OC4H9]4, Hf[OC4H8OCH3 ]4, Hf[OSi(C2H5)3]4, Hf[OC2H 5]4, Hf[OC3H7]4, Hf[OC4H9]4, Hf[OC5H11]4, Si[OCH3 ]4, Si[OC2H5]4, Si[OC3H7]4 , Si[OC4H9]4, HSi[OCH3]3, HSi[OC2H5]3, Si[OCH3]3F, Si[OC2H5 ]3F, Si[OC3H7]3F, Si[OC4H9]3 F, Sn[OC4H9]4, Sn[OC3H7]3[C4H9], Pb[OC4H9] 4, Pb4O[OC4H9]6, Nb[OCH3]5, Nb[OC2H5]5, Nb[OC3H7]5, Nb[OC4H9]5, Ta[OCH3]5, Ta[OC2H5 ]5, Ta[OC4H9]5, Ta(OC2H5)5 , Ta(OC2H5)5[OC2H4N(CH3)2 ], P[OCH3]3, P[OC2H5]3, P[OC3H7 ]3, P[OC4H9]3, PO[OCH3]3 등을 들 수 있다. 이들은 필요에 따라서 단독 또는 혼합하여 사용할 수 있다.
상기 아마이드계 화합물의 예로서는, Ti(NC2H6)4, TiNC4H10 )4, Hf(NC2H6)4, Hf(NC2H6)4, Hf(NC3H8)4, Zr(NC2 H8)4, HSi(NC2H6)3 등을 들 수 있다. 이들은 필요에 따라서 단독 또는 혼합하여 사용할 수 있다.
상기 싸이클로펜타디에닐계 화합물의 예로서는, Ru(Cp)2 (이하, Cp는 cyclopentadienyl group을 의미한다.), Ru(CpC2H5)2, Ru(CpC3H 7)2, La(CpC3H7)3, Ru(CpC4H9)2, Y(CpC4H9)3, La(CpC4 H9)3 등을 들 수 있다. 이들은 필요에 따라서 단독 또는 혼합하여 사용할 수 있다.
상술한 바와 같이 제1 반응물질들(70)을 챔버 내부로 도입하여, 상기 제1 반응물질들(70)의 일부분을 반응 공간(62)의 내부에 있는 기판(58)의 공정 표면 상에 화학 흡착시킨다. 이에 따라, 상기 기판(58)의 공정 표면 상에 단일 원자층을 형성한다.
이어서, 도 5b에 도시한 바와 같이, 화학 흡착하지 않은 제1 반응물질들(70)을 챔버(64)로부터 제거하기 위하여 퍼지 가스를 도입한다. 여기서, 화학 흡착하지 않은 제1 반응물질들(70)이란 기판 상에 물리 흡착되는 제1 반응물질들(70)을 포함한다. 이러한 퍼지 단계를 수행하기 위하여 본 발명의 챔버(64)는 배기 라인(61) 및 압력 제어 밸브(63)를 포함한다. 상기 배기 라인(61)은 펌프(60)와 연결되어 화학 흡착하지 않은 제1 반응물질들(70)을 챔버(64)로부터 외부로 배출시킨다. 퍼지 단계를 수행하는 동안에, 제어 밸브(63)는 실질적으로 폐쇄되고, 퍼지 가스가 챔버(64) 내부로 가스주입부(51)를 통하여 공급된다. 그리고, 챔버(64) 내부로 제1 반응물질들(70)이 도입되는 것은 실질적으로 중단된다. 바람직하게는, 화학 흡착하지 않은 제1 반응물질들(70)의 제거는 펌프(60)를 사용한 챔버(64)의 펌핑에 의해 이루어진다.
본 발명의 일 실시예에 의하면, 상기 퍼지가스는 플라즈마 상태를 갖는다. 즉, 퍼지가스를 챔버(64)로 도입시 RF파워를 인가하여 챔버(64) 내에서 플라즈마 상태로 여기시켜 사용할 수 있다.
상술한 바와 같이 화학 흡착하지 않은 제1 반응 물질들(70)을 반응 공간(62)으로부터 제거한 다음, 도 5c에 도시한 바와 같이, 상기 반응 공간(62)의 내부에 제2 반응물질들(72) 또는 제2 반응물질(72)을 포함하는 가스를 도입한다. 이 경우 상기 제2 반응물질(72)로 산소 또는 질소를 포함하는 화합물을 사용하는 것이 바람직하다. 본 발명에 따른 박막 형성 방법에서 사용 가능한 제2 반응물질(72)의 예로서는 산소, 아산화질소, 질소, 암모늄 등을 들 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
상술한 바와 같이 상기 제2 반응물질(72)을 도입함에 따라, 기판(58) 상에 형성되어 있는 단일 원자층과 상기 제2 반응물질들(72)이 화학적으로 반응하여 도 5d에 도시한 바와 같이 박막(80)이 형성된다. 상기 박막은 산화물, 질화물 또는 산질화물 등을 포함한다.
본 발명의 일 실시예에 의하면, 상기 제2 반응물질(72)은 플라즈마 상태를 갖는다. 즉, 제2 반응물질(72)을 챔버(64) 내부로 도입시 RF파워를 인가하여 챔버(64) 내에서 플라즈마 상태로 여기시켜 사용할 수 있다. 본 실시예에 따르면, 기판(58) 상에 흡착되어있는 제1 반응물질(70) 및 제2 반응물질(72)의 반응이 촉진되어 보다 안정적인 박막을 형성할 수 있다.
도 5d를 참조하면, 상기 제2 반응물질과 반응하지 않으며 단일원자층에 포함된 불순물들이 막(80)내에 잔류하는 것을 확인할 수 있다.
이러한 막내의 불순물을 제거하기 위하여 불순물 제거용 가스를 가스 공급라인(도시되지 않음)과 연결된 가스 주입부(51)를 통하여 버퍼공간(55)으로 도입한다. 이와 동시에, 상기 불순물 제거용 가스를 플라즈마 상태로 여기시키기 위하여 RF 소스(54)에서 전극(53)으로 RF전력을 인가한다.
본 발명에 따른 박막 형성방법에 있어서, 불순물 제거용 가스는 불활성 가스, 기상에서 제1 및 제2 반응 물질들(70, 72)과의 반응성이 약한 가스, 또는 이들의 혼합 가스를 사용하는 것이 바람직하다. 이러한 가스들은 챔버(64) 내에 잔류하는 반응물질들과 반응하여 불필요한 화합물을 생성하지 않으면서 막내의 불순물들을 제거할 수 있기 때문이다.
사용할 수 있는 불활성 가스의 예로서는 헬륨가스(helium gas), 제논가스(xenon gas), 크립톤 가스(krypton gas) 또는 아르곤 가스(argon gas) 등을 들 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
사용할 수 있는 기상에서 제1 및 제2 반응물질들과의 반응성이 약한 가스의 예로서는 산소 가스, 수소 가스, 암모니아 가스, 일산화이질소 가스, 이산화질소 가스, 또는 수소 가스 등을 들 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
상술한 바와 같이 상기 불순물 제거용 가스에 RF파워를 인가함에 따라 버퍼공간(55)에는 불순물 제거용 플라즈마가 형성되며 이는 샤워헤드(56)를 통해 기판 상으로 균일하게 적용된다.
도 5e를 참조하면 상기 불순물 제거용 플라즈마는 막내의 불순물과 화학 반 응함에 따라 막내의 불순물을 제거한다. 이와 동시에 상기 불순물 제거용 플라즈마는 화학흡착하지 않고 챔버 내에 잔류하는 제2 반응물질(72)을 챔버로부터 제거하는 역할도 수행한다.
도 5f를 참조하면, 제1 반응 물질(70)을 도입, 화학 흡착하지 않은 제1 반응 물질(70)을 반응 공간(62)으로부터 제거, 제2 반응물질(72)의 도입하여 박막의 형성 및 불순물 제거용 플라즈마를 사용하여 상기 박막내의 불순물들을 제거하는 단계들을 반복적으로 수행함으로서 원하는 두께를 갖는 박막(84)을 형성할 수 있다.
도 6a 내지 도 6f는 본 발명의 다른 실시예에 따라 도 2에 도시한 바와 같은 박막 제조 장치를 이용하여 박막을 형성하는 공정 단계들을 나타낸다.
기판(15)을 챔버(10) 내에 위치시킨 후, 도 6a에 도시한 바와 같이, 제1 반응 물질(90) 또는 제1 반응물질(90)을 포함하는 가스를 가스 공급 라인(도시하지 않음)이 연결된 도 2의 도입부(16)를 통해 챔버(10)내부의 반응공간(12)으로 도입시킨다. 상기 제1 반응물질(90)로 유기전구체를 사용하는 것이 바람직하다. 사용 가능한 유기전구체의 예는 상술한 바와 같다.
제1 반응물질들(90)을 챔버 내부로 도입하여, 상기 제1 반응물질들(90)의 일부분을 반응 공간(12)의 내부에 있는 기판(15)의 공정 표면 상에 화학 흡착시킨다. 이에 따라, 상기 기판(15)의 공정 표면 상에 단일 원자층을 형성한다.
이어서, 도 6b에 도시한 바와 같이, 화학 흡착하지 않은 제1 반응물질들(90)을 챔버(10)로부터 제거하기 위하여 퍼지 가스를 도입한다. 여기서, 화학 흡착하지 않은 제1 반응물질들(90)이란 기판 상에 물리 흡착되는 제1 반응물질들(90)을 포함 한다. 이러한 퍼지 단계를 수행하기 위하여 본 발명의 챔버(10)는 배기 라인(25) 및 압력 제어 밸브(21)를 포함한다. 상기 배기 라인(25)은 펌프(23)와 연결되어 화학 흡착하지 않은 제1 반응물질들(90)을 챔버(10)로부터 외부로 배출시킨다. 퍼지 단계를 수행하는 동안에, 제어 밸브(21)는 실질적으로 폐쇄되고, 퍼지 가스가 챔버(10) 내부로 도입부(16)를 통하여 공급된다. 그리고, 챔버(10) 내부로 제1 반응물질들(90)이 도입되는 것은 실질적으로 중단된다. 바람직하게는, 화학 흡착하지 않은 제1 반응물질들(90)의 제거는 펌프(23)를 사용한 챔버(10)의 펌핑에 의해 이루어진다.
본 발명의 일 실시예에 의하면, 상기 퍼지가스는 플라즈마 상태를 갖는다. 즉, 상기 퍼지가스를 챔버(10) 외부의 리모트 플라즈마 발생부(24)에서 플라즈마 상태로 여기시킨 후, 챔버(10) 내부로 도입하여 사용할 수 있다.
상술한 바와 같이 화학 흡착하지 않은 제1 반응 물질들(90)을 반응 공간(12)으로부터 제거한 다음, 도 6c에 도시한 바와 같이, 상기 반응 공간(12)의 내부에 제2 반응물질들(92) 또는 제2 반응물질(92)을 포함하는 가스를 도입한다. 이 경우 상기 제2 반응물질(92)로 산소 또는 질소를 포함하는 화합물을 사용하는 것이 바람직하다. 본 발명에 따른 박막 형성 방법에서 사용 가능한 제2 반응물질(92)은 상술한 바와 같다.
상기 제2 반응물질(92)을 도입함에 따라, 기판(15) 상에 형성되어 있는 단일 원자층과 상기 제2 반응물질들(92)이 화학적으로 반응하여 도 6d에 도시한 바와 같이 박막(94)이 형성된다. 상기 박막은 산화물, 질화물 또는 산질화물 등을 포함한 다.
본 발명의 일 실시예에 의하면, 상기 제2 반응물질(92)은 플라즈마 상태를 갖는다. 즉, 상기 제2 반응물질(92)을 챔버(10) 외부의 리모트 플라즈마 발생부에서 플라즈마 상태로 여기시킨 후 챔버(64) 내부로 도입하여 사용한다. 본 실시예에 따르면, 기판(15) 상에 흡착되어있는 제1 반응물질(90) 및 제2 반응물질(92)의 반응이 촉진되어 보다 안정적인 박막을 형성할 수 있다.
도 6d를 참조하면, 상기 제2 반응물질과 반응하지 않으며 단일원자층에 포함된 불순물들이 막(94)내에 잔류하는 것을 확인할 수 있다.
이러한 막내의 불순물을 제거하기 위하여 불순물 제거용 플라즈마를 가스 공급라인(도시되지 않음)과 연결된 도입부(16)를 통하여 반응공간(12)으로 도입한다. 상기 불순물 제거용 플라즈마는 챔버(10) 외부의 리모트 플라즈마 발생부(24)에서 형성된다. 본 발명에 따른 박막 형성방법에 있어서, 사용 가능한 불순물 제거용 플라즈마는 상술한 바와 같다.
도 6e를 참조하면 상기 불순물 제거용 플라즈마는 막내의 불순물과 화학 반응함에 따라 막내의 불순물을 제거한다. 이와 동시에 상기 불순물 제거용 플라즈마는 화학흡착하지 않고 챔버 내에 잔류하는 제2 반응물질(92)을 챔버로부터 제거하는 역할도 수행한다.
도 6f를 참조하면, 제1 반응 물질(90)을 도입, 화학 흡착하지 않은 제1 반응 물질(90)을 반응 공간(12)으로부터 제거, 제2 반응물질(92)의 도입하여 박막의 형성 및 불순물 제거용 플라즈마를 사용하여 상기 박막내의 불순물들을 제거하는 단 계들을 반복적으로 수행함으로서 원하는 두께를 갖는 박막(98)을 형성할 수 있다.
도 7a 내지 도 7e는 본 발명의 바람직한 실시예에 따른 반도체 장치의 커패시터 형성방법을 설명하기 위한 단면도들이다.
도 7a를 참조하면, 소자분리 영역(102)에 의해 활성 영역(101)이 정의된 반도체 기판(100) 상에 게이트 유전막(104), 게이트 전극(110) 및 소오스/드레인 영역(116a, 116b)을 구비한 트랜지스터들을 형성한다. 1 기가비트 이상의 반도체 장치에서는 약 10Å 내외의 매우 얇은 게이트 유전막이 요구되기 때문에, 상술한 본 발명의 ALD 공정을 이용하여 게이트 유전막(104)을 형성하는 것이 바람직하다. 즉, 도 5a 내지 도 5f 또는 도 6a 내지 도 6f에 도시한 바와 같이, 제1 반응물질과 제2 반응물질을 사용하여 박막을 형성한다. 이어서, 플라즈마 상태의 불순물 제거용 가스를 사용하여 박막내의 불순물을 제거하여 본 발명에 따른 ALD 공정으로 금속 산화막으로 이루어진 게이트 유전막(104)을 형성할 수 있다.
상기 게이트 전극(110)은 불순물이 도핑된 폴리실리콘막(106)과 금속 실리사이드막(108)이 적층된 폴리사이드 구조로 형성하는 것이 바람직하다. 상기 게이트 전극(110)의 상부면 및 측면에는 각각, 실리콘 산화물이나 실리콘 질화물로 이루어진 캡핑 절연막(112) 및 측벽 스페이서(114)가 형성된다.
도 7b를 참조하면, 상기 트랜지스터들이 형성된 기판(100)의 전면에 산화물로 이루어진 제1 절연막(118)을 형성한다. 사진식각 공정으로 상기 제1 절연막(118)을 식각하여 상기 소오스 영역(116a)을 부분적으로 노출하는 콘택홀(120)을 형성한다. 이어서, 상기 콘택홀(120) 및 제1 절연막(118) 상에 제1 도전막, 예컨대 인(P)으로 도핑된 폴리실리콘막을 증착한 후, 상기 제1 절연막(118)의 표면까지 상기 제1 도전막을 에치백 또는 화학 기계적 연마(CMP) 공정으로 제거하여 상기 콘택홀(120)의 내부에 콘택 플러그(122)를 형성한다.
도 7c를 참조하면, 상기 콘택 플러그(122) 및 제1 절연막(118) 상에 식각 방지막(123)을 형성한다. 상기 식각 방지막(123)은 상기 제1 절연막(118)과의 식각 선택비가 높은 물질, 예를 들면 실리콘 질화물(SixNy)막 또는 실리콘 산질화물(SiON)을 사용하여 형성한다.
상기 식각 방지막(123) 상에 산화물로 이루어진 제2 절연막(124)을 형성한 후, 상기 제2 절연막(124)을 식각하여 상기 콘택 플러그(122)를 노출하는 개구부(126)를 형성한다. 구체적으로 상기 제2 절연막(124)을 식각 방지막(123)이 노출될 때까지 식각한 다음, 일정 시간동안 과도 식각하여 콘택 플러그(122) 및 제1 절연막(118)의 일부분을 노출하는 개구부(126)를 형성한다. 상기 개구부(126)는 입구보다 저부가 좁도록 소정의 측벽 기울기를 가지면서 형성된다. 이것은 식각 공정을 수행할 때 로딩 효과에 의해 개구부(126)의 입구에 비해 저부의 식각율(etch rate)이 감소되기 때문이다.
이어서, 상기 개구부(126)의 측면과 저면 및 상기 제2 절연막(124)의 상면에 제2 도전막(127)을 형성한다. 상기 제2 도전막(127)은 폴리실리콘 등의 반도체 물질, 루테늄(Ru), 플라티늄(Pt), 이리듐(Ir) 등의 금속 또는 TiN, TaN, WN 등의 도전성 금속 질화물로 형성할 수 있다.
도 7d를 참조하면, 상기 제2 도전막(127) 및 개구부(126) 상에 희생막(도시하지 않음)을 형성한 후, 상기 개구부(126)의 측면과 저면에만 제2 도전막(127)이 남도록 상기 희생막의 상부를 에치백한다. 그러면, 상기 제2 절연막(124)의 표면에 증착되었던 제2 도전막(127)이 제거되어 상기 개구부(126) 내부의 프로파일을 따라 증착된 제2 도전막(127)이 셀 단위로 분리된다. 그런 다음, 상기 희생막을 습식 식각 공정으로 제거하여 각각의 셀 영역에 캐패시터의 하부 전극(128)을 형성한다. 상기 하부 전극(128)은 도시된 바와 같이 입구는 넓고 저부는 좁은 실린더 형태로 형성된다.
이어서, 상기 하부 전극(128) 상에, 도 5a 내지 도 5f 또는 도 6a 내지 6f에 도시한 바와 같이, 제1 반응물질로서 알콕사이드계(Alkozide type) 화합물, 아마이드계(Amide type) 화합물, 또는 싸이클로펜타디에닐계(Cyclopentadienyl type) 화합물 등과 같은 유기전구체와 , 제2 반응물질로서 산소, 일산화이질소, 질소, 암모니아 등과 같은 산소 또는 질소를 포함하는 화합물을 사용하여 캐패시터의 유전막(130)을 형성한다.
이어서, 불순물 제거용 플라즈마를 사용하여 유전막내의 불순물을 제거한다. 상술한 바와 같은 ALD 공정을 통하여, 제1 반응물질에 포함되어 있으며 유전막내에 잔류하는 탄소등을 포함하는 리간드와 같은 불순물이 제거됨으로써 우수한 누설전류 특성을 가지는 유전막(130)을 구현할 수 있다. 상기 유전막(130)은 단일막으로 형성할 수도 있고, 두 가지 이상의 금속 산화막이 교대로 적층된 복합막으로 형성할 수도 있다. 예를 들어, ALD 공정의 금속 전구체를 바꿔가면서 Al2O3/HfO2/Al2O3/HfO2의 적층 구조로 이루어진 유전막(130)을 형성할 수 있다.
도 7e를 참조하면, 상기 유전막(130) 상에 캐패시터의 상부 전극(132)을 증착함으로써, 하부 전극(128), 유전막(130) 및 상부 전극(132)으로 구성된 캐패시터(C)를 형성한다. 상기 상부 전극(132)은 폴리실리콘 등의 반도체 물질, 루테늄(Ru), 플라티늄(Pt), 이리듐(Ir) 등의 금속 또는 TiN, TaN, WN 등의 도전성 금속 질화물로 형성한다. 바람직하게는, 상기 상부 전극(132)은 TiN과 폴리실리콘의 적층 구조로 형성한다.
실시예 1
도 8은 본 발명의 제1 실시예에 의한 박막 형성방법을 설명하기 위한 플로우 차트이다. 도 8을 참조하여 본 실시예에 따른 박막 형성 방법을 설명한다.
상술한 바와 같은 원자층 적층 공정에 의해 실리콘 기판 상에 SiN 박막을 형성한다. DCS(SiCl2H2) 가스 및 NH3 가스들을 각각 제1 및 제2 반응 물질들로 사용할 수 있다. SiN 박막의 증착 온도는 약 550℃이다. DCS 대 NH3의 유량비(flow rate)는 약 1 : 4.5이다. NH3 가스는 리모트 플라즈마 생성기에 의해 공급한다.
먼저 실리콘 기판을 챔버내에 로딩한다(단계 S10). 제1 반응물질을 도입하기 위하여 DCS 도징을 약 20초간 실시한 후(단계 S11), 챔버 내의 압력을 약 10초간 펌핑하여 챔버 내부를 진공 상태로 유지시킨다. 그런 다음, 리모트 플라즈마 생성 기에 의해 활성화된 N2를 챔버 내부로 공급하여 화학 흡착하지 않은 DCS를 챔버로부터 퍼징함과 동시에, DCS에 의해 기판 표면 위에 형성된 단일 원자층, 즉 실리콘층 내의 수소 결합을 제거한다. 상기 N2 플라즈마 처리 단계(즉, DCS 퍼징)는 약 10초 동안 수행한다 (단계 S12).
계속해서, 제2 반응물질로서 리모트 플라즈마 생성기에 의해 활성화된 NH3 가스를 약 35초 동안 도징한 후 (단계 S13), 약 10초 동안 불활성 가스, 예컨대 N2 가스를 이용하여 화학 흡착하지 않은 NH3을 챔버로부터 제거하는 퍼지 단계를 수행한다 (단계 S14). 이어서, 챔버 내의 압력을 약 10초간 펌핑하여 챔버 내부를 진공 상태로 유지하여 챔버 내의 잔류 가스들을 완전히 제거한다.
DCS의 공급 및 퍼징 그리고 NH3의 공급 및 퍼징에 대한 각 단계의 시간, 유량비 및 공정 플로우는 하기 표 1에 나타낸다.
항목 DCS 도징 진공처리 DCS 퍼징 NH3 도징 NH3 퍼징 진공처리
시간(초) 20 10 10 35 3 10
유량비(slm) 1 0 2 4.5 2 0
플라즈마 On On
실시예 2
도 9는 본 발명의 제2 실시예에 의한 박막 형성방법을 설명하기 위한 플로우 차트이다. 도 9를 참조하여 본 실시예에 따른 박막 형성 방법을 설명한다.
DCS(SiCl2H2) 가스 및 NH3 가스들을 각각 제1 및 제2 반응물질들로 사용할 수 있다.. SiN 박막의 증착 온도는 약 550℃이다. DCS 대 NH3의 유량비는 약 1 : 4.5이다. NH3 가스는 리모트 플라즈마 생성기에 의해 공급한다.
먼저 실리콘 기판을 챔버 내에 로딩한다(단계 S20). 제1 반응물질을 도입하기 위하여 DCS 도징을 약 20초간 실시한 후(단계 S21), 약 3초 동안 불활성 가스, 예컨대 N2 가스를 이용하여 화학 흡착하지 않은 DCS를 챔버로부터 제거하는 퍼지 단계를 수행한다 (단계 S22). 챔버 내부를 약 4초간 진공 처리하여 챔버 내의 잔류 가스들을 완전히 제거한다. 그런 다음, 제2 반응물질로서 리모트 플라즈마 생성기에 의해 활성화된 NH3 가스를 약 35초 동안 도징한 후(단계 S23), 챔버 내의 압력을 약 4초간 펌핑하여 챔버 내부를 진공 상태로 유지한다. 계속해서, 리모트 플라즈마 생성기에 의해 활성화된 N2를 챔버 내부로 공급하여 화학 흡착하지 않은 NH3을 챔버로부터 퍼징함과 동시에, 기판 표면 위에 형성된 SiN 박막 내의 수소 결합을 제거한다 (단계 S24). 상기 N2 리모트 플라즈마 처리(즉, NH3 퍼징)는 약 10초 동안 수행한다.
DCS의 공급 및 퍼징 그리고 NH3의 공급 및 퍼징에 대한 각 단계의 시간, 유량비 및 공정 플로우는 다음의 표 2에 나타낸다.
항목 DCS 도징 DCS 퍼징 진공처리 NH3 도징 진공처리 NH3 퍼징
시간(초) 20 3 4 35 4 10
유량비(slm) 1 2 0 4.5 0 2
플라즈마 On On
실시예 3
도 10은 본 발명의 제3 실시예에 의한 박막 형성방법을 설명하기 위한 플로우 차트이다. 도 10을 참조하여 본 실시예에 따른 박막 형성 방법을 설명한다.
DCS(SiCl2H2) 가스 및 NH3 가스들을 각각 제1 및 제2 반응물질들로 사용할 수 있다. SiN 박막의 증착 온도는 약 550℃이다. DCS 대 NH3의 유량비는 약 1 : 4.5이다. NH3 가스는 리모트 플라즈마 생성기에 의해 공급한다.
먼저 실리콘 기판을 챔버 내에 로딩한다(단계 S30). 제1 반응물질을 도입하기 위하여 DCS 도징을 약 20초간 실시한 후(단계 S31), 약 3초 동안 불활성 가스, 예컨대 N2 가스를 이용하여 화학 흡착하지 않은 DCS를 챔버로부터 제거하는 퍼지 단계를 수행한다 (단계 S32). 챔버 내의 압력을 약 4초간 펌핑하여 챔버 내부를 진공 상태로 유지하여 챔버 내의 잔류 가스들을 완전히 제거한다. 그런 다음, 리모트 플라즈마 생성기에 의해 활성화된 N2를 챔버 내부로 공급하여 DCS에 의해 기판 표면 위에 형성된 단일 원자층, 즉 실리콘층 내의 수소 결합을 제거한다. 제1 N2 플라즈마 처리 단계는 약 10초 동안 수행한다 (단계 S33).
이어서, 제2 반응 물질로서 리모트 플라즈마 생성기에 의해 활성화된 NH3 가 스를 약 35초 동안 도징한 후(단계 S34), 불활성 가스, 예컨대 N2 가스를 이용하여 화학 흡착하지 않은 NH3을 챔버로부터 제거하는 퍼지 단계를 약 3초 동안 진행한다 (단계 S35). 그런 다음, 챔버 내부를 약 4초간 진공 처리하여 챔버 내의 잔류 가스들을 완전히 제거한다. 리모트 플라즈마 생성기에 의해 활성화된 N2를 챔버 내부로 공급하여 기판 표면 위에 형성된 SiN 박막 내의 수소 결합을 제거한다 (단계 S36). 제2 N2 리모트 플라즈마 처리는 약 10초 동안 수행한다.
DCS의 공급 및 퍼징 그리고 NH3의 공급 및 퍼징에 대한 각 단계의 시간, 유량비 및 공정 플로우는 다음의 표 3에 나타낸다.
항목 DCS 도징 DCS 퍼징 진공 제1 N2플라즈마 처리 NH3 도징 NH3 퍼징 진공 제2 N2 플라즈마 처리
시간(초) 20 3 4 10 35 3 4 10
유량비(slm) 1 2 0 2 4.5 2 0 2
플라즈마 On On On
실시예 4
도 11은 본 발명의 제4 실시예에 의한 박막 형성방법을 설명하기 위한 플로우 차트이다. 도 11을 참조하여 본 실시예에 따른 박막 형성 방법을 설명한다.
DCS(SiCl2H2) 가스 및 NH3 가스들을 각각 제1 및 제2 반응 물질들로 사용할 수 있다. SiN 박막의 증착 온도는 약 550℃이다. DCS 대 NH3의 유량비는 약 1 : 4.5 이다. NH3 가스는 리모트 플라즈마 생성기에 의해 공급한다.
먼저 실리콘 기판을 챔버내에 로딩한다(단계 S40). 제1 반응물질을 도입하기 위하여 DCS 도징을 약 20초간 실시한 후(단계 S41), 리모트 플라즈마 생성기에 의해 활성화된 N2를 챔버 내부로 공급하여 화학 흡착하지 않은 DCS를 챔버로부터 퍼징함과 동시에, DCS에 의해 기판 표면 위에 형성된 단일 원자층, 즉 실리콘층 내의 수소 결합을 제거한다 (단계 S42). 제1 N2 플라즈마 처리 단계(즉, DCS 퍼징)는 약 10초 동안 수행한다. 그런 다음, 챔버 내부를 약 4초간 진공 처리하여 챔버 내의 잔류 가스들을 완전히 제거한다.
제2 반응물질로서 리모트 플라즈마 생성기에 의해 활성화된 NH3 가스를 약 35초 동안 도징한 후(단계 S43), 리모트 플라즈마 생성기에 의해 활성화된 N2를 챔버 내부로 공급하여 화학 흡착하지 않은 NH3을 챔버로부터 퍼징함과 동시에, 기판 표면 위에 형성된 SiN 박막 내의 수소 결합을 제거한다 (단계 S44). 제2 N2 리모트 플라즈마 처리(즉, NH3 퍼징)는 약 10초 동안 수행한다. 그런 다음, 챔버 내부를 약 4초간 진공 처리하여 챔버 내의 잔류 가스들을 완전히 제거한다.
DCS의 공급 및 퍼징 그리고 NH3의 공급 및 퍼징에 대한 각 단계의 시간, 유량비 및 공정 플로우는 다음의 표 4에 나타낸다.
항목 DCS 도징 DCS 퍼징 진공처리 NH3도징 NH3퍼징 진공처리
시간(초) 20 10 4 35 10 4
유량비(slm) 1 2 0 4.5 2 0
플라즈마 On On On
상술한 본 발명의 실시예들은 원자층 적층 공정을 예로 들었으나, 기존의 화학 기상 증착(CVD) 공정에도 본 발명의 N2 리모트 플라즈마 처리를 적용하여 박막 내의 수소 함유량을 감소시킬 수 있음은 명백하다.
실시예 5
도 12는 본 발명의 제5 실시예에 의한 박막 형성방법을 설명하기 위한 플로우 차트이다. 도 12를 참조하여 본 실시예에 따른 박막 형성 방법을 설명한다.
상술한 바와 같은 원자층 적층 공정에 의해 반도체 기판 상에 하프늄 산화막(HfO2)과 같은 산화막, 질화막 또는 산질화막을 형성한다. TEMAH(tetrakis(ethylmethylamino)hafnium)와 같은 유기 전구체를 제1 반응물질로, 오존(O3)과 같이 산소 또는 질소를 포함하는 산화제, 질화제를 제2 반응 물질로 사용한다. 박막의 증착 온도는 약 325℃이고, 챔버 내 압력은 약 200Pa이다. 제1 및 제2 반응물질의 유량은(flow rate)은 약 1000sccm이다.
먼저 반도체 기판을 챔버 내에 로딩한다(단계 S50). 제1 반응물질을 도입하기 위하여 유기전구체의 도징을 약 2초간 실시한다(단계 S51). 그런 다음, 퍼지 가스를 챔버 내부로 공급하여 화학 흡착하지 않은 제1 반응물질을 챔버로부터 제거한다. 상기 퍼징단계(즉, 유기전구체 퍼징)는 약 2초 동안 수행한다 (단계 S52).
계속해서, 제2 반응물질로서 산소 또는 질소를 포함하는 물질을 약 2초 동안 도징한다(단계 S53). 이에 따라 상기 기판 상에는 박막이 형성된다.
이어서, 아르곤 플라즈마와 같은 불순물 제거용 플라즈마를 약 2초 동안 도입하여, 상기 박막내의 불순물을 제거한다. 이와 동시에 화학 흡착하지 않은 제2 반응물질은 챔버로부터 제거된다(단계 S54).
제1 반응물질의 공급 및 퍼징 그리고 제2 반응물질의 공급 및 불순물 제거용 플라즈마의 공급에 대한 각 단계의 시간, 유량 및 공정 플로우는 하기 표 5에 나타낸다.
항목 제1 반응물질 도징 제1 반응물질 퍼징 제2 반응물질 도징 불순물 제거용 가스 도입
시간(초) 2 2 2 2
유량(sccm) 1000 1000 1000 1000
플라즈마 On
실시예 6
도 13은 본 발명의 제6 실시예에 의한 박막 형성방법을 설명하기 위한 플로우 차트이다. 도 13을 참조하여 본 실시예에 따른 박막 형성 방법을 설명한다.
상술한 바와 같은 원자층 적층 공정에 의해 반도체 기판 상에 하프늄 산화막(HfO2)과 같은 산화막, 질화막 또는 산질화막을 형성한다. TEMAH(tetrakis(ethylmethylamino)hafnium)와 같은 유기 전구체를 제1 반응물질로, 오존(O3)과 같이 산소 또는 질소를 포함하는 산화제, 질화제를 제2 반응 물질로 사 용한다. 박막의 증착 온도는 약 325℃이고 챔버 내 압력은 약 200Pa이다. 제1 및 제2 반응물질의 유량은(flow rate)은 약 1000sccm이다.
먼저 반도체 기판을 챔버내에 로딩한다(단계 S60). 제1 반응물질을 도입하기 위하여 유기전구체의 도징을 약 2초간 실시한다(단계 S61). 그런 다음, 퍼지 가스를 챔버 내부로 공급하여 화학 흡착하지 않은 유기전구체를 챔버로부터 제거한다. 상기 퍼징단계(즉, 유기전구체 퍼징)는 약 2초 동안 수행한다 (단계 S62).
계속해서, 플라즈마 상태의 제2 반응물질을 약 2초 동안 도징한다(단계 S63). 플라즈마 상태의 제2 반응물질은 챔버 내로 도입함과 동시에 RF파워를 인가하여 플라즈마 상태로 여기시키거나, 리모트 플라즈마 생성기에서 형성한 후 챔버 내로 도입하여 사용한다.
이어서, 불순물 제거용 플라즈마를 약 2초 동안 도입하여, 상기 박막내의 불순물을 제거한다. 이와 동시에 화학 흡착하지 않은 제2 반응물질은 챔버로부터 제거된다(단계 S64).
제1 반응 물질의 공급 및 퍼징 그리고 제2 반응물질의 공급 및 불순물 제거용 플라즈마의 공급에 대한 각 단계의 시간, 유량 및 공정 플로우는 하기 표 6에 나타낸다.
항목 제1 반응물질 도징 제1 반응물질 퍼징 제2 반응물질 도징 불순물 제거용 가스 도입
시간(초) 2 2 2 2
유량(sccm) 1000 1000 1000 1000
플라즈마 On On
실시예 7
도 14는 본 발명의 제7 실시예에 의한 박막 형성방법을 설명하기 위한 플로우 차트이다. 도 14를 참조하여 본 실시예에 따른 박막 형성 방법을 설명한다.
상술한 바와 같은 원자층 적층 공정에 의해 반도체 기판 상에 하프늄 산화막(HfO2)과 같은 산화막, 질화막 또는 산질화막을 형성한다. TEMAH(tetrakis(ethylmethylamino)hafnium)와 같은 유기 전구체를 제1 반응물질로, 오존(O3)과 같이 산소 또는 질소를 포함하는 산화제, 질화제를 제2 반응 물질로 사용한다. 박막의 증착 온도는 약 325℃이고 챔버 내 압력은 약 200Pa이다. 제1 및 제2 반응물질의 유량은(flow rate)은 약 1000sccm이다.
먼저 반도체 기판을 챔버내에 로딩한다(단계 S70). 제1 반응물질을 도입하기 위하여 유기전구체의 도징을 약 2초간 실시한다(단계 S71). 그런 다음, 플라즈마 상태의 퍼지 가스, 예컨대 아르곤 가스를 사용하여 화학 흡착하지 않은 유기전구체를 챔버로부터 제거한다. 플라즈마 상태의 퍼지 가스는 챔버 내로 도입함과 동시에 RF파워를 인가하여 플라즈마 상태로 여기시키거나, 리모트 플라즈마 생성기에서 형성한 후 챔버 내로 도입하여 사용한다. 상기 퍼징단계(즉, 유기전구체 퍼징)는 약 2초 동안 수행한다 (단계 S72).
계속해서, 제2 반응물질로서 플라즈마 상태의 제2 반응물질을 약 2초 동안 도징한다(단계 S73). 플라즈마 상태의 제2 반응물질은, 제2 반응물질을 챔버 내로 도입함과 동시에 RF파워를 인가하여 플라즈마 상태로 여기시키거나, 리모트 플라즈마 생성기에서 형성한 후 챔버내로 도입하여 사용한다.
이어서, 불순물 제거용 플라즈마를 약 2초 동안 도입하여, 상기 박막내의 불순물을 제거한다. 이와 동시에 화학 흡착하지 않은 제2 반응물질은 챔버로부터 제거된다(단계 S74).
제1 반응물질의 공급 및 퍼징 그리고 제2 반응물질의 공급 및 불순물 제거용 플라즈마의 공급에 대한 각 단계의 시간, 유량 및 공정 플로우는 하기 표 7에 나타낸다.
항목 제1 반응물질 도징 제1 반응물질 퍼징 제2 반응물질 도징 불순물 제거용 가스 도입
시간(초) 2 2 2 2
유량(sccm) 1000 1000 1000 1000
플라즈마 On On On
실시예 8
도 15는 본 발명의 제8 실시예에 의한 박막 형성방법을 설명하기 위한 플로우 차트이다. 도 15를 참조하여 본 실시예에 따른 박막 형성 방법을 설명한다.
상술한 바와 같은 원자층 적층 공정에 의해 반도체 기판 상에 하프늄 산화막(HfO2)과 같은 산화막, 질화막 또는 산질화막을 형성한다. TEMAH(tetrakis(ethylmethylamino)hafnium)와 같은 유기 전구체를 제1 반응물질로, 오존(O3)과 같이 산소 또는 질소를 포함하는 산화제, 질화제를 제2 반응 물질로 사용한다. 박막의 증착 온도는 약 325℃이고 챔버 내 압력은 약 200Pa이다. 제1 및 제2 반응물질의 유량은(flow rate)은 약 1000sccm이다.
먼저 반도체 기판을 챔버 내에 로딩한다(단계 S80). 제1 반응물질을 도입하 기 위하여 유기전구체의 도징을 약 2초간 실시한다(단계 S81). 그런 다음, 퍼지 가스를 챔버 내부로 공급하여 화학 흡착하지 않은 제1 반응물질을 챔버로부터 제거한다. 상기 퍼징단계(즉, 유기전구체 퍼징)는 약 2초 동안 수행한다 (단계 S82).
계속해서, 제2 반응물질을 약 1초 동안 도징한다(단계 S83). 이에 따라 상기 기판 상에는 박막이 형성된다.
이어서, 불순물 제거용 플라즈마를 약 1초 동안 도입하여, 상기 박막내의 불순물을 제거한다. 이와 동시에 화학 흡착하지 않은 제2 반응물질은 챔버로부터 제거된다(단계 S84).
다시, 제2 반응 물질을 약 1초 동안 추가로 도징한다(단계 S85). 이에 따라 상기 기판 상에 형성된 박막의 손상이 치유된다.
퍼지 가스를 1.5초간 도입하여 상기 기판의 박막 형성에 참여하지 못하고 챔버 내에 잔류하는 재도입된 제2 반응물질을 챔버로부터 재거한다(단계 S86 ).
제1 반응물질의 공급 및 퍼징 그리고 제2 반응물질의 공급 및 불순물 제거용 플라즈마의 공급, 제2 반응물질의 재공급 및 퍼징에 대한 각 단계의 시간, 유량 및 공정 플로우는 하기 표 8에 나타낸다.
항목 제1 반응물질 도징 제1 반응물질 퍼징 제2 반응물질도징 불순물 제거용 가스 도입 제2 반응물질 도징 제2 반응물질 퍼징
시간(초) 2 2 1 1 1 1.5
유량(sccm) 1000 1000 1000 1000 1000 1000
플라즈마 On
실험예 1 내지 실험예 4
본 발명의 실시예 1 내지 실시예 4의 방법으로 각각 SiN 박막을 제조하였다. 각 실험예에서 DCS 도징 및 NH3 도징은 각각 20초 및 35초 동안 실시하였다.
실험예 5
본 발명의 실시예 5의 방법으로 HfO2 박막을 제조하였다. 본 실험예 5에서 제1 반응물질은 TEMAH, 제2 반응물질로는 O3, 퍼지가스 및 불순물 제거용 플라즈마로 아르곤 플라즈마를 사용하였다. 이 경우 증착율은 0.7Å/cycle이었으며 박막의 두께는 40Å이었다.
비교예 1
종래방법에 의하여 SiN박막을 제조하였다. 즉, 550℃의 온도에서 원자층 적층 공정으로 SiN 박막을 형성하였다. 이 경우 DCS 도징 및 NH3 도징은 각각 20초 및 35초 동안 실시하였다.
비교예 2
불순물 제거용 플라즈마를 사용하지 않은 것을 제외하고는 실시예 5의 방법과 동일한 방법으로 HfO2박막을 제조하였다. 즉, 제 2 반응물질 도입 후 2초간 퍼지 가스로서 아르곤 플라즈마 대신 아르곤 가스를 도입하여 화학흡착하지 않은 제2 반응물질을 챔버로부터 제거하는 단계를 수행하였다. 이 경우 박막의 두께는 40Å이었다.
도 16은 비교예 1 및 본 발명의 실험예 1 내지 실험예 4에 의해 각각 제조된 SiN 박막 내의 수소 함유량을 비교하여 나타낸 도표이다.
도 16을 참조하면, 비교예 1에 의해 제조된 SiN 박막 내의 전체 수소량은 11.75 atomic%로 나타난 반면, DCS 도징 후 N2 리모트 플라즈마 처리를 실시하는 본 발명의 제1 실험예에 의해 제조된 SiN 박막 내의 전체 수소량은 6.95 atomic%로 나타났다. 또한, NH3 도징 후 N2 리모트 플라즈마 처리를 실시하는 본 발명의 제2 실험예에 의해 제조된 SiN 박막 내의 전체 수소량은 9.98 atomic%로 나타났다.
DCS 도징 후 제1 N2 리모트 플라즈마 처리를 실시하고 NH3 도징 후 제2 N2 리모트 플라즈마 처리를 실시하는 본 발명의 제3 실험예에 의하면, 전체 수소량이 8.81 atomic%인 SiN 박막을 제조할 수 있었다. 또한, 제1 N2 리모트 플라즈마 처리로 DCS 퍼징을 수행하고 제2 N2 리모트 플라즈마 처리로 NH3 퍼징을 수행하는 본 발명의 제4 실험예에 의하면, 전체 수소량이 11.02 atomic%인 SiN 박막이 얻어졌다.
이와 같이 본 발명의 상술한 네 가지 실험예들에 의해 제조된 SiN 박막들의 수소 함유량이 종래 방법에 비해 현저히 감소됨을 알 수 있다. 본 발명의 여러 가지 실험예들 중에서 DCS의 도징 후 N2 리모트 플라즈마 처리를 실시하는 제1 실험예의 경우, 가장 적은 수소 함유량을 갖는 SiN 박막을 제조할 수 있었다. 원자층 적층 공정의 기본 메카니즘에 의하면, DCS 도징에 의해 기판 표면 위에 단일 원자층, 즉 실리콘층을 형성한 후, 제2 반응 물질, 즉 NH3 가스를 도징하여 DCS와 NH3 간의 화학 반응을 통해 SiN 박막을 형성한다. 따라서, DCS에 의해 형성된 단일 원자층을 N2 리모트 플라즈마로 처리하여 상기 단일 원자층 내의 수소 결합을 제거한 상태에서 NH3 도징으로 SiN 박막을 형성하기 때문에, SiN 박막 내에서 질소 원자와 수소 원자가 결합되어질 확률이 현저하게 감소된다.
도 17은 광전자 분광학(X-ray photoemission spectroscopy)분석 방법을 사용하여 비교예 2 및 본 발명의 실험예 5에 의해 각각 제조된 HfO2 박막 내의 탄소-탄소 결합으로부터 탄소의 양을 측정한 결과를 나타내는 그래프도이다. 이 경우, 최대 피크값이 클수록 박막 내에 탄소의 함량이 높음을 의미한다.
도 17을 참조하면, 비교예 2에 의해 제조된 HfO2 박막 내의 탄소의 최대 피크 값은 약 0.145au의 값을 갖는다. 반면에, 실험예 5에 의해 제조된 HfO2 박막 내의 탄소의 최대 피크 값은 약 0.082au의 값을 갖는다.
도 17로부터, 본 발명의 실험예 5에 의해 제조된 HfO2 박막의 탄소함유량이 종래 방법에 의한 비교예 2에 비하여 현저히 감소됨을 알 수 있다. 본 발명에 있어서 탄소는 제1 반응물질로서 유기 전구체에 포함되어 있다. 이상적인 경우에, 이러한 탄소는 제2 반응물질에 의하여 제1 반응물질로부터 떨어져 나가고 이후, 퍼징단계에서 챔버로부터 제거되어야 한다. 그러나 현실적으로 탄소들은 그 일부가 박막 내에 잔류하게 되고, 본 발명은 불순물 제거용 플라즈마를 사용하여 이러한 탄소를 제거하는 것을 그 목적으로 한다. 따라서, 도 17에서 도시한 바와 같이, 본 발명에 의한 실험예 5에서 종래 방법에 의한 비교예 5보다 더 작은 최대 피크값이 측정되 었다는 것은 불순물 제거용 플라즈마를 사용한 경우 박막 내의 탄소와 같은 불순물 함량이 감소되었음을 의미한다.
도 18은 광전자 분광학(X-ray photoemission spectroscopy)분석 방법을 사용하여 비교예 2 및 본 발명의 실험예 5에 의해 각각 제조된 HfO2 박막 내의 하프늄-산소 결합으로부터 산소의 양을 측정한 결과를 나타내는 그래프도이다. 이 경우, 최대 피크값이 클수록 박막 내에 산소가 많이 존재함을 의미한다.
도 18을 참조하면, 비교예 2에 의해 제조된 HfO2 박막 내의 산소는 최대 피크 값이 약 0.39au이다. 반면에, 실험예 5에 의해 제조된 HfO2 박막 내의 산소는 최대 피크 값이 약 0.43au이다.
도 18로부터, 본 발명의 실험예 5에 의해 제조된 HfO2 박막의 산소의 함량이 종래 방법에 의한 비교예 2에 비하여 증가하였음을 알 수 있다. 본 발명에 따른 실험예 5에 있어서 목적으로 하는 박막은 HfO2박막이다. 따라서 박막 내에 불순물의 함량이 줄어들수록 상대적으로 산소의 함량이 커질 것이다. 도 18에서 도시한 바와 같이, 본 발명에 의한 실험예 5에서 종래 방법에 의한 비교예 5보다 더 큰 최대 피크값이 측정되었다는 것은 불순물 제거용 플라즈마를 사용한 경우 박막내의 불순물 함량이 감소된 박막이 형성되었음을 의미한다.
도 19은 광전자 분광학(X-ray photoemission spectroscopy)분석 방법을 사용하여 비교예 2 및 본 발명의 실험예 5에 의해 각각 제조된 HfO2 박막 내의 하프늄- 산소 결합으로부터 하프늄의 양을 측정한 결과를 나타내는 그래프도이다. 이 경우, 그래프의 반칙폭(Full Width Half Maximum)이 작을 수록 박막 내에 순수하게 산소와만 결합한 하프늄이 많이 존재함을 의미한다.
도 19을 참조하면, 비교예 2에 의해 제조된 HfO2 박막의 그래프는 실험예 5에 의해 제조된 HfO2 박막의 그래프보다 더 큰 반칙폭을 갖는다.
도 19로부터, 본 발명의 실험예 5에 의해 제조된 HfO2 박막의 하프늄 함유량이 종래 방법에 의한 비교예 2에 비하여 증가됨을 알 수 있다. 본 발명에 따른 실험예 5에 있어서 목적으로 하는 박막은 HfO2박막이다. 따라서 박막내에 불순물의 함량이 줄어들수록 상대적으로 하프늄의 함량이 커질 것이다. 따라서, 도 19에서 도시한 바와 같이, 본 발명에 의한 실험예 5의 그래프가 종래 방법에 의한 비교예 5의 그래프보다 더 작은 반칙폭을 갖는다는 것은 플라즈마 상태의 불순물 제거용 플라즈마를 사용한 경우 종래 방법에 의한 경우보다 박막내의 불순물 함량이 감소된 박막이 형성되었음을 의미한다.
상술한 바와 같이 본 발명에 의하면, 제1 반응 물질의 도징 후 또는 제2 반응 물질의 도징 후에 N2 리모트 플라즈마 처리를 실시한다. 그러면, 제1 반응 물질이 기판의 표면에 화학 흡착되어 형성된 단일 원자층 내의 수소 결합을 제거하거나, 제1 반응 물질과 제2 반응 물질 간의 화학 반응에 의해 형성된 박막 내의 수소 결합이 제거된다. 따라서, 수소 함유량이 현저히 감소된 박막을 제조할 수 있다.
또한, 본 발명에 의하면 원자층 적층 방법을 사용하여 제조된 박막 위에 불순물 제거용 플라즈마를 적용한다. 이에 따라, 박막 내의 불순물을 효과적으로 제거할 수 있어 누설 전류를 현저히 감소시킬 수 있고, 산소 또는 질소 등의 결핍을 방지하여 우수한 절연성능을 가지는 박막을 형성할 수 있다. 또한 양질의 박막과 이를 이용한 신뢰성 높은 메모리 소자를 추가적인 공정없이 경제적으로 생산할 수 있으므로 반도체 제조 공정의 전체적인 시간과 비용을 절감할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (22)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. (a) 챔버 내부에 기판을 위치시키는 단계;
    (b) 상기 챔버 내부에 제1 반응물질을 도입하는 단계;
    (c) 상기 제1 반응물질의 일부를 상기 기판 상에 화학 흡착시키는 단계;
    (d) 상기 챔버 내부에 제2반응물질을 도입하는 단계;
    (e) 상기 화학 흡착된 제1 반응물질과 상기 제2 반응물질의 일부를 화학적으로 반응시켜 상기 기판 상에 박막을 형성하는 단계; 및
    (f) 불순물 제거용 플라즈마를 사용하여 상기 박막 내의 불순물을 제거하는 단계를 포함하는 것을 특징으로 하는 박막 형성방법.
  9. 제8항에 있어서, 상기 제1 반응물질은 유기전구체인 것을 특징으로 하는 박막 형성방법.
  10. 제9항에 있어서, 상기 제1 반응물질은 알콕사이드화합물, 아마이드화합물, 싸이클로펜타디에닐화합물 또는 이들의 혼합물인 것을 특징으로 하는 박막 형성방법.
  11. 제8항에 있어서, 상기 제2 반응물질은 산소, 또는 질소를 포함하는 화합물인 것을 특징으로 하는 박막 형성방법.
  12. 제8항에 있어서, 상기 (d) 단계 전에, 상기 챔버 내부로 퍼지가스를 도입하여 상기 화학 흡착하지 않은 제1 반응물질들을 상기 챔버로부터 제거하는 단계를 더 포함하는 것을 특징으로 하는 박막 형성방법.
  13. 제12항에 있어서, 상기 퍼지가스는 플라즈마 상태를 갖는 것을 특징으로 하는 박막 형성방법.
  14. 제8항에 있어서, 상기 제2 반응물질은 플라즈마 상태를 갖는 것을 특징으로 하는 박막 형성방법.
  15. 제8항에 있어서, 상기(f)단계에서 불순물을 제거함과 동시에 상기 불순물 제거용 플라즈마를 사용하여 화학 흡착되지 않은 제 2 반응물질을 챔버로부터 제거하는 것을 특징으로 하는 박막형성방법.
  16. 제8항에 있어서, 상기 (b) 내지 (f)단계는 적어도 한번 이상 반복하는 것을 특징으로 하는 박막 형성방법.
  17. 제8항에 있어서, 상기 (f) 단계 후,
    (g) 상기 제2반응물질을 상기 챔버내로 재도입하여 보다 안정적인 박막을 형성하는 단계; 및
    (h) 화학 흡착하지 않은 상기 재도입된 제2 반응물질들을 상기 챔버로부터 제거하는 단계를 더 포함하는 것을 특징으로 하는 박막 형성방법.
  18. 제17항에 있어서, 상기 (b) 내지 (h)단계는 적어도 한번 이상 반복하는 것을 특징으로 하는 박막 형성방법.
  19. (a) 하부전극이 형성된 반도체 기판을 챔버 내부에 위치시키는 단계;
    (b) 상기 기판 상에 제1 반응물질을 도입하여 상기 하부전극을 따라 균일하게 흡착막을 형성하는 단계;
    (c) 상기 흡착막 형성에 참여하지 못하고 잔류하는 제1 반응물질을 챔버로부터 제거하는 단계;
    (d) 상기 흡착막으로 제2 반응물질을 도입하여 상기 제1 반응물질과 상기 제2 반응물질을 화학적으로 반응시켜 유전막을 형성하는 단계;
    (e) 불순물 제거용 플라즈마를 사용하여 상기 유전막내의 불순물을 제거하는 단계; 및
    (f) 상기 유전막 상에 상부전극을 형성하는 단계로 이루어지는 반도체 소자의 커패시터 형성방법.
  20. 제19항에 있어서, 하부전극 및 상부전극은 실리콘, 금속, 금속산화물, 금속질화물 또는 금속산질화물을 포함하는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
  21. 제8항에 있어서, 상기 불순물 제거용 가스는 헬륨 가스(He), 아르곤 가스(Ar), 크립톤 가스(Kr), 제논 가스(Xe) 또는 이들의 혼합 가스인 것을 특징으로 하는 박막 형성방법.
  22. 제8항에 있어서, 상기 불순물 제거용 가스는 산소 가스(O2), 수소 가스(H2), 암모니아 가스(NH3), 아산화질소 가스(NO), 이산화질소 가스(NO2) 또는 이들의 혼합 가스인 것을 특징으로 하는 박막 형성방법.
KR1020040038058A 2002-06-05 2004-05-28 원자층 적층 방식의 박막 형성방법 및 이를 이용한 반도체소자의 커패시터 형성방법 KR100578786B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040038058A KR100578786B1 (ko) 2004-05-28 2004-05-28 원자층 적층 방식의 박막 형성방법 및 이를 이용한 반도체소자의 커패시터 형성방법
US11/140,552 US20060014384A1 (en) 2002-06-05 2005-05-27 Method of forming a layer and forming a capacitor of a semiconductor device having the same layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040038058A KR100578786B1 (ko) 2004-05-28 2004-05-28 원자층 적층 방식의 박막 형성방법 및 이를 이용한 반도체소자의 커패시터 형성방법

Publications (2)

Publication Number Publication Date
KR20050113423A KR20050113423A (ko) 2005-12-02
KR100578786B1 true KR100578786B1 (ko) 2006-05-11

Family

ID=37288040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040038058A KR100578786B1 (ko) 2002-06-05 2004-05-28 원자층 적층 방식의 박막 형성방법 및 이를 이용한 반도체소자의 커패시터 형성방법

Country Status (1)

Country Link
KR (1) KR100578786B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100773755B1 (ko) * 2004-11-18 2007-11-09 주식회사 아이피에스 플라즈마 ａｌｄ 박막증착방법
KR20070094308A (ko) * 2006-03-17 2007-09-20 주식회사 아이피에스 박막 증착 방법
KR100769833B1 (ko) * 2006-08-14 2007-10-23 동부일렉트로닉스 주식회사 반도체 소자 제조 방법
US7989329B2 (en) * 2007-12-21 2011-08-02 Applied Materials, Inc. Removal of surface dopants from a substrate
WO2010095901A2 (en) 2009-02-23 2010-08-26 Synos Technology, Inc. Method for forming thin film using radicals generated by plasma
US9163310B2 (en) 2011-02-18 2015-10-20 Veeco Ald Inc. Enhanced deposition of layer on substrate using radicals
US8940646B1 (en) * 2013-07-12 2015-01-27 Lam Research Corporation Sequential precursor dosing in an ALD multi-station/batch reactor
KR20210098242A (ko) * 2020-01-31 2021-08-10 주성엔지니어링(주) 기판처리장치 및 기판처리방법
KR102563298B1 (ko) 2021-01-18 2023-08-03 주식회사 유진테크 박막의 불순물 제거방법 및 기판 처리 장치
CN116080220A (zh) * 2022-09-23 2023-05-09 华南理工大学 一种三层复合聚乙烯醇缩丁醛海绵清洁滚筒及其制备方法

Also Published As

Publication number Publication date
KR20050113423A (ko) 2005-12-02

Similar Documents

Publication Publication Date Title
KR100589062B1 (ko) 원자층 적층 방식의 박막 형성방법 및 이를 이용한 반도체소자의 커패시터 형성방법
US20060014384A1 (en) Method of forming a layer and forming a capacitor of a semiconductor device having the same layer
KR100469126B1 (ko) 수소 함유량이 적은 박막 형성방법
US9178031B2 (en) Methods of atomic-layer deposition of hafnium oxide/erbium oxide bi-layer as advanced gate dielectrics
KR100622609B1 (ko) 박막 형성 방법
KR100542736B1 (ko) 원자층 증착법을 이용한 산화막의 형성방법 및 이를이용한 반도체 장치의 캐패시터 형성방법
US7201943B2 (en) Methods of forming atomic layers of a material on a substrate by sequentially introducing precursors of the material
KR101520885B1 (ko) 성막 방법, 이를 포함하는 반도체 장치의 제조 방법, 성막 장치 및, 반도체 장치
US7102875B2 (en) Capacitor with aluminum oxide and lanthanum oxide containing dielectric structure and fabrication method thereof
KR100874399B1 (ko) 원자층 증착법을 이용한 물질 형성방법, 및 이를 이용한반도체 장치의 캐패시터 형성방법
KR100338110B1 (ko) 반도체 소자의 캐패시터 제조방법
US7279392B2 (en) Thin film structure, capacitor, and methods for forming the same
US20070098892A1 (en) Method of forming a layer and method of manufacturing a capacitor using the same
US20150140838A1 (en) Two Step Deposition of High-k Gate Dielectric Materials
US20130313657A1 (en) Methods of forming fluorinated hafnium oxide gate dielectrics by atomic layer deposition
KR100578786B1 (ko) 원자층 적층 방식의 박막 형성방법 및 이를 이용한 반도체소자의 커패시터 형성방법
US20130316546A1 (en) Methods of atomic layer deposition of hafnium oxide as gate dielectrics
KR100829608B1 (ko) 박막 제조 방법 및 이를 이용한 게이트 구조물 및커패시터의 제조 방법
KR100578824B1 (ko) 박막 제조 방법 및 이를 이용한 게이트 구조물, 커패시터의제조 방법
KR100780631B1 (ko) 티타늄산화막의 증착 방법 및 그를 이용한 캐패시터의제조 방법
KR100532960B1 (ko) 반도체소자의 캐패시터 형성방법
KR100744656B1 (ko) 캐패시터 제조 방법
KR100656282B1 (ko) 캐패시터 제조 방법
KR100469336B1 (ko) 비휘발성 메모리 소자의 제조 방법
KR101026477B1 (ko) 반도체 소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee