KR20060101965A - 박막 제조 방법 및 이를 이용한 게이트 구조물, 커패시터의제조 방법 - Google Patents

박막 제조 방법 및 이를 이용한 게이트 구조물, 커패시터의제조 방법 Download PDF

Info

Publication number
KR20060101965A
KR20060101965A KR1020050023642A KR20050023642A KR20060101965A KR 20060101965 A KR20060101965 A KR 20060101965A KR 1020050023642 A KR1020050023642 A KR 1020050023642A KR 20050023642 A KR20050023642 A KR 20050023642A KR 20060101965 A KR20060101965 A KR 20060101965A
Authority
KR
South Korea
Prior art keywords
substrate
metal precursor
oxidant
vol
ozone
Prior art date
Application number
KR1020050023642A
Other languages
English (en)
Inventor
박영근
유차영
임기빈
정은애
여재현
김영선
김성태
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050023642A priority Critical patent/KR20060101965A/ko
Publication of KR20060101965A publication Critical patent/KR20060101965A/ko

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F41—WEAPONS
    • F41B—WEAPONS FOR PROJECTING MISSILES WITHOUT USE OF EXPLOSIVE OR COMBUSTIBLE PROPELLANT CHARGE; WEAPONS NOT OTHERWISE PROVIDED FOR
    • F41B9/00—Liquid ejecting guns, e.g. water pistols, devices ejecting electrically charged liquid jets, devices ejecting liquid jets by explosive pressure
    • F41B9/0087—Liquid ejecting guns, e.g. water pistols, devices ejecting electrically charged liquid jets, devices ejecting liquid jets by explosive pressure characterised by the intended use, e.g. for self-defence, law-enforcement, industrial use, military purposes
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F41—WEAPONS
    • F41B—WEAPONS FOR PROJECTING MISSILES WITHOUT USE OF EXPLOSIVE OR COMBUSTIBLE PROPELLANT CHARGE; WEAPONS NOT OTHERWISE PROVIDED FOR
    • F41B9/00—Liquid ejecting guns, e.g. water pistols, devices ejecting electrically charged liquid jets, devices ejecting liquid jets by explosive pressure
    • F41B9/0003—Liquid ejecting guns, e.g. water pistols, devices ejecting electrically charged liquid jets, devices ejecting liquid jets by explosive pressure characterised by the pressurisation of the liquid
    • F41B9/0031—Liquid ejecting guns, e.g. water pistols, devices ejecting electrically charged liquid jets, devices ejecting liquid jets by explosive pressure characterised by the pressurisation of the liquid the liquid being pressurised at the moment of ejection

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Technology Law (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

박막 제조 방법 및 이를 이용한 게이트 구조물, 커패시터의 제조 방법에서, 금속 전구체 및 상기 금속 전구체를 산화시키기 위한 오존가스 85 내지 100 vol%를 포함하는 산화제를 상기 기판 상부로 제공한다. 이어서, 상기 기판의 상부로 제공된 금속 전구체와 상기 산화제의 반응으로 상기 기판 상에 금속 산화물로 이루어진 금속 산화막이 형성된다. 상기 금속 산화막은 게이트 구조물의 게이트 절연막, 커패시터의 유전막 등에 용이하게 적용될 수 있다.

Description

박막 제조 방법 및 이를 이용한 게이트 구조물, 커패시터의 제조 방법{METHOD OF MANUFACTURING A THIN LAYER AND METHODS OF MANUFACTURING A GATE STRUCTURE AND A CAPACITOR USING THE SAME}
도 1 내지 도 5는 본 발명의 일 실시예에 따른 금속 산화막 제조 방법을 나타내는 단면도들이다.
도 6 내지 도 9는 본 발명의 실시예에 따른 게이트 구조물의 제조 방법을 설명하기 위한 단면도들이다.
도 10 내지 도 13은 본 발명의 실시예에 따른 커패시터의 제조 방법을 설명하기 위한 단면도이다.
도 14는 산화제의 종류 및 실리콘 기판의 산화시간에 따른 실리콘 산화막의 두께변화를 나타내는 그래프이다.
도 15는 산화제의 종류 및 산화온도에 따른 실리콘 산화막의 두께변화를 나타내는 그래프이다.
도 16은 산화제에 포함된 오존의 함량변화에 따라 형성된 유전막의 커패시터 누설 전류 특성을 나타내는 그래프이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 공정챔버 10 : 반도체 기판
102 : 터널 유전막 104 : 제1도전막
106 : 질화막 110 : 제1유전막
120 : 제2유전막 130 : 복합 유전막
140 : 제2도전막 150 : 컨트롤 게이트 전극
152 : 복합 유전막 패턴 154 : 질화막 패턴
156 : 플로팅 게이트 전극 158 : 터널 유전막 패턴
160 : 게이트 구조물
본 발명은 박막 제조 방법 및 이를 이용한 게이트 구조물, 커패시터의 제조 방법에 관한 것으로서, 보다 상세하게는 금속 산화물을 포함하는 박막을 제조하는 방법 및 이를 이용한 게이트 구조물과 커패시터의 제조 방법에 관한 것이다.
최근, 모스 트랜지스터의 게이트 절연막, 커패시터의 유전막 또는 플래시 메모리 장치의 유전막 등과 같은 금속 산화막은 고유전율(high-k dielectric)을 갖는 물질을 사용하여 형성하고 있는 추세이다. 이는, 상기 고유전율을 갖는 물질로 이루어진 금속 산화막이 얇은 등가 산화막 두께(equivalent oxide thickness, EOT)를 유지함에도 불구하고 게이트 전극과 채널 사이 또는 하부 전극과 상부 전극 사이에서 발생하는 누설 전류를 충분하게 줄일 수 있을 뿐만아니라 플래시 메모리 장치의 커플링 비를 향상시킬 수 있기 때문이다. 상기 고유전율을 갖는 물질의 예로서는 Ta2O5, Y2O3, HfO2, ZrO2, Nb2O5, BaTiO3, SrTiO3 등과 같은 금속산화물을 들 수 있다.
상기 금속산화물을 포함하는 금속 산화막들은 화학기상증착(CVD), 저압화학기상증착(LPCVD), 플라즈마-강화 화학기상증착(PECVD) 및 스퍼터링 등의 증착 방법들을 사용하여 형성될 수 있다. 이 중 원자층 증착법(ALD)은 통상의 CVD 방법보다 낮은 온도에서 수행할 수 있고, 우수한 단차 도포성을 나타내기 때문에, CVD 방법과 함께 통상의 금속 산화막 형성 기술로 가장 널리 사용되고 있다.
상기 금속산화물로 이루어진 금속 산화막은 금속 전구체와 산화제를 이용하여 형성할 수 있다. 상기 고유전율을 갖는 금속 산화막을 형성하기 위한 공정 사용되는 산화제는 다음과 같은 여러 조건들을 충족하는 것으로 선택되어야 한다.
첫째, 금속과 결합하고 있는 리간드들을 신속하고 깨끗하게 분리시켜 상기 금속을 산화시켜야 한다. 둘째, 최종적으로 형성되는 금속 산화막을 형성할 때 유기물(탄소)이 잔존하지 않도록 하는 특성을 갖아야한다. 셋째, 상대적으로 낮은 온도에 산화력이 우수해야 한다. 다섯째, 금속 산화막 형성시 금속산화물이 높은 증착속도로 증착되도록 해야 한다.
그러나, 현재까지 일반적으로 널리 사용되고 있는 산화제인 O3, H2O, H2O2, CH3OH, C2H5OH 등은 상기 제시한 산화제의 특성을 완전히 만족시키지는 못한다. 특히 상기 오존(O3) 가스는 금속 산화물을 형성하기 위한 산화제로 널리 사용되고 있다. 상기 오존 가스를 산화제로 사용하여 고유전율을 갖는 금속 산화막을 형성하는 방법이 한국공개특허공보 제2002-0061985호 및 일본공개특허 평16-047660에 개시되 어 있다. 상기 금속 산화물을 형성하기 위해 산화제로 사용되는 오존(O3) 가스는 일반적으로 20 내지 30%의 오존과 여분의 산소로 이루어져 있다.
즉, 상기 산화제로 사용되는 오존가스는 순도가 낮은 오존 가스이다. 상기 순도가 낮은 오존가스 즉, 산소의 함량이 순수 오존(O3)보다 상대적으로 많은 산화제는 순수 오존에 비해 상대적으로 낮은 산화력을 가질 뿐만 아니라, 산화 공정시 순수 오존 보다 높은 온도가 요구된다.
따라서, 산화제로 사용되는 오존가스에 포함되는 산소의 함량이 증가될수록 금속 전구체의 리간드를 치환력 및 산화력이 상대적을 낮아지는 문제점이 발생된다. 또한, 산화제에 포함되는 산소는 상기 금속 전구체로 부터 유기물을 완전히 치환하여 제거할 수 없기 때문에 산소에 의해 산화되어 형성된 금속 산화막은 열화된 전기적 특성을 갖는다.
따라서, 저온에서 산화력이 우수하고, 산화 반응의 속도가 빠르면, 금속이온에 결합된 리간드를 완전히 제거할 수 있는 특성을 갖는 산화제를 이용한 금속 산화막의 형성 방법이 요구되고 있는 실정이다.
본 발명의 일 목적은 고 순도의 오존가스로 이루어진 산화제를 사용하여 우수한 전기적 특성을 가지면서 반도체 제조 공정의 스루풋을 증가시킬 수 있는 박막의 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은 상기 고 순도의 오존가스로 이루어진 산화제를 사용 하여 형성된 게이트 절연막을 포함하는 게이트 구조물을 제조하기 위한 방법을 제공하는데 있다.
본 발명의 또 다른 목적은 고 순도의 오존가스로 이루어진 산화제를 사용하여 형성된 유전막을 포함하는 커패시터의 제조 방법을 제공하는데 있다.
상기 일 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 박막의 제조 방법은 금속 전구체 및 상기 금속 전구체를 산화시키기 위한 오존가스 85 내지 100 vol%를 포함하는 산화제를 상기 기판 상부로 제공한다. 이어서, 상기 기판의 상부로 제공된 금속 전구체와 상기 산화제를 이용하여 상기 기판 상에 금속 산화물을 포함하는 고체물질을 형성한다. 그 결과, 상기 기판 상에는 금속 산화물을 포함하는 금속 산화막이 형성된다.
상기 다른 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 반도체 장치의 게이트 구조물 제조 방법은 금속 전구체 및 상기 금속 전구체를 산화시키기 위한 오존가스 85 내지 100 vol%를 포함하는 산화제를 상기 기판 상부로 제공한다. 이어서, 기판의 상부로 제공된 금속 전구체와 상기 산화제의 반응에 의해 상기 기판 상에 금속 산화물을 포함하는 게이트 절연막을 형성한다. 이어서, 상기 게이트 절연막 상에 게이트 도전막을 형성한다. 이어서, 상기 게이트 도전막과 상기 게이트 절연막을 순차적으로 패터닝한다. 그 결과, 상기 기판 상에는 상기 금속 산화물로 이루어지는 게이트 도전막 패턴과 게이트 절연막 패턴으로 이루어지는 게이트 패턴이 형성된다.
상기 또 다른 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 반도체 장치의 커패시터 제조 방법은 기판 상에 하부전극을 형성한다. 이어서, 상기 기판의 하부전극의 상으로 금속 전구체 및 상기 금속 전구체를 산화시키기 위한 오존가스 85 내지 100 vol%를 포함하는 산화제를 제공한다. 이어서, 상기 하부전극의 상부로 제공된 금속 전구체와 상기 산화제의 반응에 의해 상기 하부전극 상에 금속 산화물을 포함하는 유전막을 형성한다. 이어서, 상기 유전막 상에 상부 전극을 형성한다. 그 결과, 상기 기판 상에는 상기 하부 전극, 상기 금속 산화물로 이루어지는 유전막 및 상부 전극으로 이루어지는 커패시터가 형성된다.
본 발명에 의하면 금속 산화막을 형성할 경우 적용되는 산화제는 금속 전구체를 산화시키기 위한 오존가스를 85 내지 100 vol%를 포함하고 있다. 이 때문에 상기 고 순도의 오존가스로 이루어진 산화제는 기존의 산소 함량이 높은 산화제 보다 높은 산화력을 갖는다. 또한, 낮은 온도에서 금속 전구체와 높은 반응성을 갖기 때문에 금속 산화막을 보다 빠르게 형성할 수 있다. 따라서, 금속 산화막 제조 공정시 공정의 스루풋(through put) 향상과 스텝커버지의 특성을 개선시킬 수 있다.
또한, 본 발명은 산화제를 사용하면 고유전율을 가지면서도 누설 전류가 양호한 금속 산화막을 용이하게 제조할 수 있다. 그 결과, 상기 금속 산화막은 게이트 구조물의 게이트 절연막, 커패시터의 유전막, 플래시 메모리 장치의 유전막 등에 용이하게 적용될 수 있다.
이하, 본 발명의 바람직한 실시예들을 첨부된 도면을 참조하여 상세하게 설 명하면 다음과 같다.
박막 제조 방법
도 1 내지 도 5는 본 발명의 실시예에 따른 금속 산화막 제조 방법을 나타내는 단면도들이다.
도 1을 참조하면, 금속 전구체와 고순도의 오존가스(오존가스 85 내지 100 vol%)로 이루어진 산화제를 이용하여 금속 산화막을 형성하기 위한 기판(10)을 공정챔버(50) 내에 위치시킨다. 이때, 상기 공정챔버(50)의 내부 온도가 약 200℃ 미만일 경우 후속 공정에서 기체 상태의 금속 전구체와 기판과의 반응성이 용이하지 않기 때문에 바람직하지 않다. 반면에 온도가 약 500℃를 초과할 경우 상기 기판(10) 상에 형성하는 금속 산화막의 결정화가 진행되기 때문에 바람직하지 않다.
따라서, 상기 공정챔버(50) 내부가 약 200 내지 500℃의 온도가 되도록 조정하는 것이 바람직하다. 특히, 상기 공정챔버(50) 내부의 온도가 약 200 내지 400℃의 온도가 되도록 조정하는 것이 바람직하고, 약 250 내지 350℃의 온도가 되도록 조정하는 것이 보다 바람직하다. 본 실시예에서는 상기 공정챔버(50) 내부가 약 250℃의 온도가 되도록 조정한다.
그리고, 상기 공정챔버(50) 내부의 압력이 약 0.01torr 미만일 경우 후속 공정에서 금속 전구체의 반응성이 용이하지 않기 때문에 바람직하지 않다. 반면에 압력이 약 10.0torr을 초과하면 공정 제어가 용이하지 않기 때문에 바람직하지 않다. 따라서, 상기 공정챔버(50) 내부가 약 0.01 내지 10.0torr의 압력을 갖도록 조정하는 것이 바람직하다. 특히, 상기 공정챔버(50) 내부가 약 0.05 내지 5.0torr의 압 력을 갖도록 조정하는 것이 바람직하고, 약 0.1 내지 3.0torr의 압력이 되도록 조정하는 것이 보다 바람직하다. 본 실시예에서는 상기 공정챔버(50) 내부가 약 1.0torr의 압력이 되도록 조정한다.
이와 같이, 상기 온도 조건 및 압력 조건을 갖는 공정챔버(50) 내에 상기 기판(10)을 위치시킨 후, 상기 공정챔버(50)로 기체 상태를 갖는 금속 전구체를 제공한다. 상기 금속 전구체의 제공은 케니스터 또는 엘디에스(LDS : liquid delivery system)를 사용한다. 그리고, 상기 금속 전구체는 상기 기판 상부로 약 0.5 내지 5초 동안 제공한다. 특히, 본 실시예에서는 상기 금속 전구체를 공정챔버 내의 기판 상으로 약 1초 동안 제공한다.
그 결과, 상기 금속 전구체의 제1 부분(12)은 상기 기판(10) 상에 화학 흡착되고, 상기 금속 전구체의 제1 부분(12)을 제외한 제2 부분(14)은 상기 제1 부분(12)에 물리 흡착되어 느슨한 결합력을 갖거나 상기 공정챔버(50) 내부에서 부유된다.
또한, 상기 기판 상에 화학 흡착된 금속 전구체의 일부는 챔버 내의 열에 의해 열 분해될 수 있다. 따라서, 상기 금속 전구체의 금속 이온은 기판 상에 화학 흡착되고 상기 금속이온과 결합되어 있는 리간드의 일부는 상기 금속이온과 분리될 수 있다.
여기서, 사용되는 금속 전구체는 상온에서 액체상태이고, 60℃ 이상의 온도에서 기화되어 기체상태를 갖는다. 본 발명에 적용되는 금속 전구체로는 특히 금속 전구체, 알루미늄 전구체, 티타늄 전구체, 지르코늄 전구체 및 실리콘 전구체 등을 사용할 수 있다. 상기 기체상태의 금속 전구체는 일 예로 케니스터 내부에 액체 상태의 금속 전구체를 수용한 후 상기 액체 상태의 금속 전구체를 60 내지 95℃ 온도로 가열하면서 불활성 가스 버블을 발생시켜 형성할 수 있다. 그 결과 상기 케니스터 내에는 기체상태의 금속 전구체가 생성된다. 이때, 상기 금속 전구체는 상기 케니스터 내에서 형성되는 기체 상태의 금속 전구체가 포화될 때까지 생성된다.
도 2를 참조하면, 상기 공정챔버(50) 내부로 불활성 가스인 퍼지 가스를 제공한다. 상기 퍼지 가스는 예컨대 아르곤 가스, 질소 가스등을 들 수 있다. 이때, 상기 퍼지 가스는 약 1 내지 30초 동안 제공한다. 본 실시예에서는 상기 퍼지 가스를 약 30초 동안 제공한다.
이와 같이, 상기 공정챔버(50) 내부로 퍼지 가스를 제공함으로서 상기 금속전구체들은 상기 공정챔버(50) 내에 표류하거나 상기 제1 부분(12)에 물리 흡착된 제2 부분(14)은 제거된다. 그 결과, 상기 기판(10) 상에는 상기 화학 흡착된 제1 부분(12)으로서 금속 전구체 분자들(12a)이 남는다.
다른 실시예로서, 상기 퍼지 가스의 제공 대신에 상기 공정챔버(50) 내부를 약 1 내지 30초 동안 진공 상태를 유지하여도 상기 공정챔버(50) 내에서 표류하거나 상기 제1 부분(12)에 물리 흡착된 제2 부분(14)의 제거가 가능하다. 또 다른 실시예로서, 상기 퍼지 가스의 제공과 진공 퍼지를 함께 수행하여도 상기 공정챔버(50) 내에 표류하거나 상기 제1 부분(12)에 물리 흡착된 제2 부분(14)의 제거가 가능하다.
도 3을 참조하면, 공정챔버(50) 내부로 고 순도의 오존가스로 이루어진 산화 제(16)를 챔버 내부로 제공한다. 산화제는 약 0.5 내지 5초 동안 공정챔버 내부의 기판 상으로 제공한다.
상기 금속 전구체를 산화시키기 위해 적용되는 산화제는 가스상태로 제공되며, 전체부피에 대하여 오존가스(O3 ;16) 85 내지 100 vol%를 포함한다. 특히 산화제는 오존가스 89 내지 99 vol%를 포함하고, 바람직하게는 오존가스 90 내지 97 vol%를 포함한다.
즉, 상기 산화제는 오존가스 85 내지 100 vol% 및 산소가스 0 내지 15 vol%를 포함하는 조성을 갖는다. 특히, 오존가스 89 내지 99 vol%의 및 산소가스 1 내지 11 vol%를 포함하는 조성을 갖는다. 일 예로, 상기 고 순도를 갖는 오존가스로 이루어진 산화제의 조성은 동일한 압력 및 온도에서 오존가스와 산소가스의 부피비 또는 몰비로 표기될 수 있다.
상기 산화제에 포함되는 오존가스의 함량이 85 vol% 미만일 경우 오존 가스보다 산화력이 상대적으로 작은 산소가스의 함량이 증가하기 때문에 상기 산화제는 금속산화물에 대한 산화력이 감소된다.
상기 산화제의 산화력 감소될 경우 상기 금속 전구체와 산화제가 반응하여 형성되는 금속산화물에는 탄소가 포함될 수 있다. 상기 금속산화물에 탄소가 포함될 경우 금속산화물로 이루어진 금속 산화막은 유전율 등의 전기적 특성이 저하된다. 여기서, 탄소는 상기 금속 전구체에 포함된 금속원자와 산소가스가 반응할 경우 상기 산소가스가 리간드를 상기 금속원자로부터 완전히 제거하지 못함으로 인해 상기 금속산화물에 잔류된다.
또한, 산화제의 산화력이 감소될 경우 상기 금속 전구체와 산화제의 산화반응의 감소되어 목표두께를 갖는 금속 산화막을 형성하기 위해 보다 많은 시간이 소요된다. 이로 인해 산화력의 감소는 반도체 제조 공정의 스루풋 감소를 초래한다.
따라서, 상기 오존 가스로만 이루어진 산화제를 사용하여 금속 산화막을 형성할 경우 보다 낮은 온도에서 우수한 전기적인 특성을 갖는 금속 산화막을 보다 빨리 형성할 수 있다. 그리고, 상기 오존가스로만 이루어진 산화제를 사용하여 금속 산화막을 형성할 경우 오존가스보다 산소가스의 함량이 높은 산화제를 사용하여 금속 산화막을 형성할 때보다 약 50℃ 낮은 온도에서 형성할 수 있는 공정 상의 이점을 가지고 있다.
상기 오존가스를 포함하는 산화제를 생성하는 방법에 있어서 먼저 오존과 산소를 포함하는 혼합 산화가스를 준비한다. 상기 혼합산화가스는 산소의 함량이 오존의 함량보다 5배 이상 높다. 상기 혼합 산화가스 오존액화 장치에 도입시켜 상기 혼합가스에 포함되어 있는 오존만을 액화시킨다. 이어서, 상기 오존액화 장치에서 기체 상태로 잔류하는 산소를 액화 장치의 외부로 배출시킨다. 이어서, 상기 액화된 오존을 기체 상태로 기화시켜 오존가스 85 내지 100vol%를 포함하는 산화제를 형성한다. 이렇게 형성된 산화제는 상기 기판의 상부로 제공된다.
상기 오존가스 85 내지 100 vol%를 포함하는 산화제를 본 실시예에서는 상기한 조성을 갖는 산화제를 약 1초 동안 제공한다. 상기 오존가스(16) 85 내지 100 vol%를 포함 산화제가 기판상으로 제공됨으로 인해 상기 산화제(16)는 상기 기판 (10) 상에 화학 흡착된 반응 물질의 제1 부분(12)인 금속 전구체 분자들(12a)과 화학적으로 반응하여 상기 금속 전구체 분자들(12a)을 산화시킨다.
도 4를 참조하면, 상기 공정챔버(50) 내부로 퍼지 가스를 제공한다. 상기 퍼지 가스의 종류 및 제공 시간은 도 2에서 설명한 바와 동일하다. 이와 같이, 상기 공정챔버(50) 내부로 퍼지 가스를 제공함으로서 화학적으로 반응하지 않은 산화제(16)가 상기 공정챔버(50)로부터 제거된다.
이에 따라, 상기 기판(10) 상에는 금속 산화물을 포함하는 금속 산화막(18)이 형성된다. 상기 금속산화제는 적용되는 금속 전구체의 종류에 따라 달라진다. 상기 금속산화물은 특히 HfO2, ZrO2, Ta2O5, Y2O3, Nb2O5, Al2O3, TiO2, CeO2, In2O3, B2O3, SiO2, GeO2, SnO2, PbO, PbO2, Pb3O4, La2O3, As2O5, As2O3, Pr2O3, Sb2O3, Sb2O5, P2O5 등의 물질로 이루어진다.
도 5를 참조하면, 상기 도 1 내지 도 4에서 설명한 공정들을 적어도 1회 반복하여 수행한다. 그 결과, 상기 기판(10) 상에는 목표 두께를 갖는 금속 산화막(20)이 형성된다. 이때, 상기 금속 산화막(20)의 두께는 상기 공정들의 반복 회수에 따라 조절된다.
상기 금속 산화막 형성의 다른 예로는 상기 금속 전구체와 오존가스 85 내지 100vol%를 포함하는 산화제를 별도로 제공하는 원자층 증착공정과 달리 상기 기체 상태의 금속 전구체와 오존가스 85 내지 100vol%를 포함하는 산화제를 공정챔버 내로 동시에 주입하여 금속 산화막을 형성하는 화학적기상증착 방법으로 형성할 수 있다.
여기서, 상기 금속 산화막의 형성은 기체 상태의 상기 금속 전구체와 상기 오존으로 이루어진 산화제를 공정챔버 내에 위치된 기판의 상부로 동시에 주입한다. 이어서, 동시에 주입된 상기 금속 전구체와 오존으로 이루어진 산화제를 상기 기판 상부에서 화학 반응시켜 금속 산화물을 형성한다. 이어서, 형성된 금속 산화물을 상기 기판의 표면에 화학 증착된다. 이후 상기 금속 산화물이 연속적으로 소정 시간동안 화학 증착시킴으로서 원하는 두께를 갖는 금속 산화막이 형성된다. 상기 금속 산화막의 두께는 상기 금속 산화물의 화학 증착 시간에 따라 조절된다.
본 실시예에 의하면 상기와 같이 오존가스 85 내지 100vol%를 포함하는 산화제와 금속 전구체를 사용하면 고유전율을 가지면서도 누설 전류가 양호한 금속 산화막을 보다 빠르게 제조할 수 있다. 그 결과, 상기 금속 산화막은 게이트 구조물의 게이트 절연막, 커패시터의 유전막 등을 포함하는 반도체 소자의 제조공정의 스루풋을 증가시킬 수 있다.
게이트 구조물의 제조방법
도 6 내지 도 9는 본 발명의 실시예에 따른 게이트 구조물의 제조 방법을 설명하기 위한 단면도들이다.
도 6을 참조하면, 일반적인 소자 분리 공정을 수행하여 기판(100)을 액티브 영역과 필드 영역(102)으로 분리한다. 여기서, 상기 기판(100)의 예로서는 실리콘 기판, 실리콘-온-인슐레이터(silicon-on-insulator : SOI) 기판 등을 들 수 있다.
이어서, 상기 기판(100) 상에 게이트 절연막(104)을 형성한다. 이때, 상기 게이트 절연막(104)은 얇은 등가 산화막 두께를 유지하면서도 게이트 전극과 채널 사이에서 발생하는 누설 전류를 충분하게 줄일 수 있어야 한다. 따라서, 본 실시예에서는 상기 게이트 절연막(104)으로서 오존가스 85 내지 100vol%를 포함하는 산화제와 금속 전구체를 이용되어 형성된 금속 산화막인 것이 바람직하다.
상기 금속 산화막은 30 내지 100Å의 두께를 갖도록 형성하는 것을 제외하고 상기 원자층 증착법을 적용하여 형성할 수 있다. 또한, 상기 금속 산화막은 상기 금속 전구체와 오존가스 85 내지 100vol%를 포함하는 산화제를 동시에 주입하여 화학반응된 반응물을 증착함으로서 형성할 수 있다.
상기 원자층증착법 또는 화학적기상증착법에서 적용되는 산화제는 오존가스 85 내지 100vol%를 포함한다. 즉, 상기 산화제는 오존가스 85 내지 100 vol% 및 산소가스 0 내지 15 vol%를 포함하는 조성을 갖는다. 특히, 오존가스 89 내지 99 vol% 및 산소가스 1 내지 11 vol%를 포함하는 조성을 갖는다.
상기 오존가스를 포함하는 산화제를 생성하는 방법에 있어서 먼저 오존과 산소를 포함하는 혼합 산화가스를 준비한다. 이어서, 상기 혼합 산화가스 오존액화 장치에 도입시켜 상기 혼합가스에 포함되어 있는 오존만을 액화시킨다. 이어서, 상기 오존액화 장치에서 기체 상태로 잔류하는 산소를 액화 장치의 외부로 배출시킨다. 이어서, 상기 액화된 오존을 기체 상태로 기화시켜 오존가스 85 내지 100vol%를 포함하는 산화제를 형성한다. 이렇게 형성된 산화제는 상기 기판의 상부로 제공된다.
본 실시예에서는 오존가스 93vol%와 산소가스 7vol%로 이루어진 산화제 및 금속 전구체인 TEMAH(tetrakis ethyl methyl amino hafnium, Hf[NC2H5CH3]4)을 적용하여 상기 기판(100) 상에 금속 산화물로 이루어진 게이트 절연막(104)을 형성하는 것이 바람직하다.
도 7을 참조하면, 상기 게이트 절연막(104) 상에 게이트 도전막(110)을 형성한다. 상기 게이트 도전막(110)은 폴리 실리콘막(106)과 텅스텐 실리사이드막과 같은 금속 실리사이드막(108)을 순차적으로 적층하여 형성된다. 그리고, 상기 게이트 도전막(110) 상에 산화 실리콘 물질을 포함하는 캡핑 절연막(112)을 형성하기도 한다.
도 8을 참조하면, 상기 기판(100) 상에 형성한 캡핑 절연막(112), 게이트 도전막(110) 및 게이트 절연막(104)을 순차적으로 패터닝한다. 그 결과, 상기 기판(100) 상에는 게이트 절연막 패턴(104a), 게이트 도전막 패턴(110a) 및 캡핑 절연막 패턴(112a)으로 이루어지는 게이트 구조물(115)이 형성된다. 상기 게이트 구조물(115)을 형성하기 위한 패터닝은 사진 식각 공정에 의해 달성된다.
도 9를 참조하면, 상기 게이트 구조물(115)을 인접하는 기판(115)의 표면 부위에 소스/드레인 영역(120)을 형성한다. 상기 소스/드레인 영역(120)은 상기 게이트 절연막(104)을 형성하기 이전에 형성하거나 상기 게이트 구조물(115)에 스페이서(114)를 형성한 이후에 형성한다.
이와 같이, 금속 전구체와 오존가스 85 내지 100 vol%를 포함하는 산화제를 이용하여 형성된 게이트 절연막 패턴은 얇은 등가 절연막 두께를 유지하면서 게이트 도전막 패턴과 기판 사이에서 발생하는 누설 전류를 충분하게 줄일 수 있다. 또한, 오존가스 85 내지 100vol%를 포함하는 산화제를 적용하여 형성되는 게이트 절연막은 그 제조시간의 감소되기 때문에 게이트 구조물의 형성을 보다 빨리 형성할 수 있다.
커패시터의 제조 방법
도 10 내지 도 13은 본 발명의 실시예에 따른 커패시터의 제조 방법을 설명하기 위한 단면도이다.
도 10을 참조하면, 콘택 플러그를 노출시키는 콘택홀(126)을 포함하는 층간절연막(124)이 형성된 기판을 마련한 후 상기 콘택 플러그(122)와 전기적으로 연결되는 하부전극용 도전막(132)을 형성한다. 특히, 상기 기판(130)을 이용하여 형성하는 반도체 장치가 디램일 경우, 상기 기판(130) 상에는 스페이서(114)가 형성된 게이트 구조물(115), 비트 라인(도시되지 않음), 콘택 플러그(122) 등과 같은 반도체 구조물이 형성되어 있는 것이 바람직하다.
상기 도전막은 (132)은 상기 콘택홀(126)의 측면과 저면에 하부전극용 도전막(132)을 연속적으로 형성한다. 상기 도전막(132)은 폴리 실리콘, 질화 티타늄, 질화 탄탈륨, 질화 텅스텐, 루데늄 등과 같은 물질을 사용하여 형성할 수 있다. 상기 물질은 단독으로 사용하는 것이 바람직하지만, 경우에 따라서 둘 이상을 혼합하여 사용할 수도 있다.
도 11을 참조하면, 상기 콘택 플러그(122)와 전기적으로 연결되는 하부전극(140)을 형성한다. 상기 하부전극(140)의 형성방법을 설명하면, 상기 도전막(132)을 갖는 결과물 상에 희생막(도시되지 않음)을 형성한 후, 상기 도전막 표면이 노출될 때까지 상기 희생막을 제거한다. 이어서, 상기 층간절연막(124)의 표면상에 형성된 도전막(132)을 제거하면, 콘택홀(126)의 측면과 저면에 존재하는 하부전극(140)이 형성된다. 이어서, 상기 콘택홀(126) 내에 잔류하는 희생막(도시되지 않음)과 층간절연막(124)을 완전히 제거함으로서 하부전극(140)을 완성한다. 특히, 상기 하부 전극(140)은 입구의 폭이 저면의 폭에 비해 넓은 원기둥 모양을 갖는다.
도 12를 참조하면, 상기 하부 전극(140)의 표면상에 오존가스 85 내지 100 vol%를 포함하는 산화제와 금속 전구체를 적용하여 유전막(150)을 형성한다. 상기 유전막은 탄소와 같은 불순물의 함량이 매우 작은 금속산화물로 이루어진 금속 산화막이다. 따라서, 상기 유전막(150)은 얇은 등가 산화막 두께와 고유전율을 가지면서도 하부 전극(140)과 상부 전극 사이에서 발생하는 누설 전류를 충분하게 줄일 수 있는 특성을 갖는다.
상기 금속 산화물로 이루어진 유전막(150)은 30 내지 100Å의 두께를 갖도록 형성하는 것을 제외하고 상기 원자층 증착법을 적용하여 형성할 수 있다. 또한, 상기 금속 전구체와 오존가스 85 내지 100 vol%를 포함하는 산화제를 동시에 주입하여 화학반응된 반응물을 증착함으로서 형성할 수 있다.
상기 오존가스를 포함하는 산화제를 생성하기 위해서는 먼저 오존과 산소를 포함하는 혼합 산화가스를 준비한다. 이어서, 상기 혼합 산화가스 오존액화 장치에 도입시켜 상기 혼합가스에 포함되어 있는 오존만을 액화시킨다. 이어서, 상기 오존액화 장치에서 기체 상태로 잔류하는 산소를 액화 장치의 외부로 배출시킨다. 이어서, 상기 액화된 오존을 기체 상태로 기화시켜 오존가스 85 내지 100vol%를 포함하는 산화제를 형성한다. 이렇게 형성된 산화되는 상기 기판의 상부로 제공된다.
또한, 상기 원자층증착법 또는 화학적기상증착법에서 적용되는 산화제는 오존가스 85 내지 100 vol% 및 산소가스 0 내지 15 vol%를 포함하는 조성을 갖는다. 특히, 오존가스 89 내지 99 vol% 및 산소가스 1 내지 11 vol%를 포함하는 조성을 갖는다.
본 실시예에서는 상기 금속 전구체(NOH-31)을 원자층 증착공정에 적용하여 상기 하부전극(140) 상에 금속 산화물로 이루어진 유전막(150)을 형성하는 것이 바람직하다.
도 13을 참조하면, 상기 유전막(150)을 형성한 후에 상기 유전막(150)을 열처리하여 상기 유전막(150) 상에 형성되거나 상기 유전막(150) 내에 포함되어 있는 오염물들을 제거하고 산화 결함들을 회복한다. 상기 열처리 공정은 주로 자외선 오존(UV-O3) 처리, 플라즈마 처리 등을 수행한다.
그리고, 상기 유전막(150)의 표면상에 상부 전극(160)을 형성한다. 상기 상부 전극(160)은 폴리 실리콘, 질화 티타늄, 질화 탄탈륨, 질화 텅스텐, 루데늄 등과 같은 물질을 사용하여 형성한다. 상기 물질은 단독으로 사용하는 것이 바람직하지만, 경우에 따라서 둘 이상을 혼합하여 사용할 수도 있다. 이에 따라, 상기 기판 (130) 상에는 하부 전극(140), 금속 산화물로 이루어진 유전막(150) 및 상부 전극(160)으로 이루어지는 커패시터(170)가 형성된다.
이와 같이, 본 실시예에서는 오존가스 85 내지 100 vol%를 포함하는 사용하기 때문에 고 유전율을 갖는 금속산화막인 유전막을 형성할 수 있다. 따라서, 본 실시예의 유전막은 얇은 등가 유전막의 두께를 유지할 수 있다.
산화능력 평가 1
실리콘 기판표면에 실리콘 산화막을 형성할 경우 적용되는 산화제의 종류 및 산화시간 변화에 따라 형성되는 산화막의 두께를 측정하였다. 상기 산화제로 오존가스 85 내지 100%vol%를 포함하는 제1 산화제 및 오존가스 10 내지 20%를 포함하는 제2 산화제를 사용하였다. 이때, 상기 기판에 실리콘 산화막을 형성하기 위한 산화 공정조건은 830℃이다. 즉, 상기 실리콘 산화막은 약 830℃의 열이 제공되는 공정챔버 내에 위치한 실리콘 기판들의 상부로 제1 및 제2 산화제를 각각 제공함으로서 실리콘 기판의 표면에 형성된다. 이렇게 형성된 실리콘 산화막의 두께를 산화시간에 따라 측정하였다. 그 결과가 도 14의 그래프에 도시되어 있다. 도 14는 산화제의 종류 및 실리콘 기판의 산화시간에 따른 실리콘 산화막의 두께변화를 나타내는 그래프이다.
도 14를 참조하면, 상기 그래프에서와 같이 상기 830℃ 온도에서 오존가스 85 내지 100vol%를 포함하는 제1 산화제를 사용하여 1분 동안 실리콘 기판의 표면을 산화시킨 결과 약 6nm의 두께를 갖는 실리콘 산화막이 형성되었고, 3분 동안 실 리콘 기판의 표면을 산화시킨 결과 약 11nm의 두께를 갖는 실리콘 산화막이 형성되었다.(실선 그래프)
반면에 830℃ 온도에서 오존가스 10 내지 20vol%를 포함하는 제2 산화제를 사용하여 1분 동안 실리콘 기판의 표면을 산화시킨 결과 약 0.4nm의 두께를 갖는 실리콘 산화막이 형성되었고, 3분 동안 실리콘 기판의 표면을 산화시킨 결과 약 0.6nm의 두께를 갖는 실리콘 산화막이 형성되었다.(점선 그래프)
따라서, 본 발명의 산화제는 도 14에 도시된 바와 같이 동일한 온도하에서 종래의 산화제 보다 약10배 이상의 두께를 갖는 실시콘 산화막을 형성함을 알 수 있다. 이 때문에 상기 본 발명의 산화제를 적용하여 산화막을 형성할 경우 산화막을 형성하기 위한 공정시간을 감소시킬 수 있다.
산화능력 평가 2
실리콘 기판표면에 실리콘 산화막을 형성할 경우 적용되는 산화제의 종류 및 산화온도의 변화에 따라 형성되는 산화막의 두께를 측정하였다. 상기 산화제로 오존가스 93vol% 및 산소가스 7vol%를 포함하는 제1 산화제와 오존가스 15% 및 산소가스 85vol%를 포함하는 제2 산화제를 사용하였다. 이때, 상기 실리콘 산화막은 260℃, 330℃, 410℃, 500℃, 600℃, 710℃ 및 830℃의 각각의 열이 제공되는 공정챔버 내에 위치한 실리콘 기판들의 상부로 각각의 산화제를 제공함으로서 실리콘 기판의 표면에 형성된다. 상기 실리콘 기판의 표면에 형성되는 실리콘 산화막의 두께 변화가 도 15의 그래프에 도시되어 있다. 도 15는 산화제의 종류 및 산화온도에 따른 실리콘 산화막의 두께변화를 나타내는 그래프이다.
도 15를 참조하면, 상기 오존가스 93vol% 및 산소가스 7vol%를 포함하는 산화제를 사용하여 실리콘 기판의 표면을 산화시킨 결과 260℃에서 실리콘 산화막이 형성되고, 830℃에서는 4분 내에 약 11nm 이상의 두께를 갖는 실리콘 산화막이 형성되었다. 반면에 오존가스 15vol% 및 산소가스 85vol%를 포함하는 제2 산화제를 사용하여 실리콘 기판의 표면을 산화시킨 결과 830℃에서 실리콘 산화막이 형성되는 속도가 상기 본 발명의 제1 산화제를 사용하여 실리콘 산화막을 형성하는 속도보다 현저히 낮음을 알 수 있다(점선 그래프). 즉, 상기 오존가스 93vol% 및 산소가스 7vol%를 포함하는 산화제는 동일한 온도 조건에서 종래의 산화제보다 산화능력이 약 20배 이상 우수한 특성을 갖는다.(실선 그래프) 이러한, 특성은 형성하고자하는 실리콘 산화막의 두께를 향상시킬 수 있기 때문에 산화막이 적용되는 반도체 소자의 공정시간을 단축시킬 수 있다.
누설전류 특성
도 16은 산화제에 포함된 오존의 함량변화에 따라 형성된 유전막의 커패시터 누설 전류 특성을 나타내는 그래프이다.
산화제에 포함된 오존가스 함량을 변화시키면서 원자층 증착 공정을 수행하여 약 20Å의 두께를 갖는 하프늄 산화막을 형성하였다. 이때, 원자층 증착 공정시 저용 상기 하프늄 산화막은 90nm급 셀 커패시터의 유전막에 적용되었다. 도 16을 참조하면, 오존가스의 함량이 15%(250g/㎤)인 산화제를 적용하여 형성된 유전막은 (B) 오존의 함량이 10%(180g/㎤)인 산화제를 적용하여 형성된 유전막(A) 보다 양호한 누설 전류의 특성을 갖는다. 따라서, 상기 산화제에 포함된 오존가스의 함량이 증가할수록 형성되는 유전막은 반도체 소자의 전기적 특성을 보다 향상시킬 수 있음을 알 수 있다.
본 발명의 오존을 포함하는 산화제를 적용하여 금속 산화막을 형성할 경우 본 발명에 적용되는 오존가스로 이루어진 산화제 종래에 산화제보다 높은 산화성을 가질 뿐만 아니라 낮은 온도에서 금속과 높은 반응성을 갖는다. 이러한 높은 산화성 및 반응성을 갖는 본 발며의 산화제를 사용하면, 금속 산화막을 보다 낮은 온도에 빠른 속도로 형성할 수 있다. 이로 인해 반도체 제조 공정의 스루풋을 상승시킬 수 있다. 또한, 금속 산화막은 불순물을 포함하고 있지 않아 양호한 누설전류의 특성을 갖는다.
따라서, 상기 금속 산화막을 게이트 구조물의 게이트 절연막, 커패시터의 유전막등에 용이하게 적용할 수 있고, 그 결과 반도체 장치의 전기적 신뢰성을 획득할 수 있다.
상술한 바와 같이, 본 발명의 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (19)

  1. 금속 전구체 및 상기 금속 전구체를 산화시키기 위한 오존가스 85 내지 100 vol%를 포함하는 산화제를 상기 기판 상부로 제공하는 단계; 및
    상기 기판의 상부로 제공된 금속 전구체와 상기 산화제의 반응으로 상기 기판 상에 금속 산화막을 형성하는 단계를 포함하는 박막 제조 방법.
  2. 제1항에 있어서, 상기 산화제는 상기 오존가스 89 내지 99 vol% 및 산소가스 1 내지 11 vol%를 포함하는 것을 특징으로 하는 박막 제조 방법.
  3. 제1항에 있어서, 상기 오존가스 85 내지 100 vol%를 포함하는 산화제는
    기체 상태의 오존과 기체 상태의 산소를 포함하는 혼합가스로부터 상기 기체 상태의 오존을 액화시키는 단계;
    상기 기체 상태의 산소를 제거하는 단계; 및
    상기 액화된 오존을 기화시키는 단계를 수행하여 제조되는 것을 특징으로 하는 박막 제조 방법.
  4. 제1항에 있어서, 상기 금속 전구체는 하프늄 전구체, 알루미늄 전구체, 티타늄 전구체, 지르코늄 전구체로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것을 특징을 하는 박막 제조 방법.
  5. 제1항에 있어서, 상기 금속 산화물은 HfO2, ZrO2, Ta2O5, Y2O3, Nb2O5, Al2O3, TiO2, CeO2, In2O3, B2O3, SiO2, GeO2, SnO2, PbO, PbO2, Pb3O4, La2O3, As2O5, As2O3, Pr2O3, Sb2O3, Sb2O5, P2O5로 이루어진 군으로부터 선택된 어느 하나인 것을 특징으로 하는 박막 제조 방법.
  6. 제1항에 있어서, 상기 금속 산화막을 형성하는 단계는,
    상기 기판 상부로 상기 금속 전구체를 도입하는 단계;
    상기 금속 전구체의 제1 부분은 상기 기판 상에 화학 흡착시키고, 상기 금속 전구체의 제2 부분은 물리 흡착시키는 단계;
    상기 기판과 물리적 흡착된 상기 금속 전구체의 제2 부분을 퍼지가스를 이용하여 제거하는 단계;
    상기 기판 상부로 상기 오존가스 85 내지 100vol%를 포함하는 산화제를 도입하는 단계; 및
    상기 금속 전구체의 제1 부분과 상기 산화제를 반응시키는 단계를 포함하는 것을 특징으로 하는 박막 제조 방법.
  7. 제6항에 있어서, 상기 금속 산화막을 형성하는 단계를 적어도 1회 반복하는 것을 특징으로 하는 박막 제조 방법.
  8. 제6항에 있어서, 상기 금속 전구체를 제공하는 단계는
    액체 상태의 금속 전구체를 준비하는 단계;
    상기 액체 상태의 금속 전구체를 60 내지 95℃의 온도로 가열하여 기체 상태의 금속 전구체로 형성하는 단계를 수행함으로서 제조되는 것을 ; 및
    상기 기체 상태의 금속 전구체를 상기 기판의 상부로 제공하는 단계를 포함하는 것을 특징으로 하는 박막 제조 방법.
  9. 제1항에 있어서, 상기 금속 산화막을 형성하는 단계는,
    상기 금속 전구체와 상기 오존가스 85 내지 100 vol%를 포함하는 산화제를 상기 기판의 상부로 동시에 주입하여 상기 기판 상에서 상기 금속 전구체와 상기 산화제를 화학 반응시켜 금속 산화물을 형성하는 단계; 및
    상기 금속 산화물이 상기 기판의 표면에 화학 흡착하는 단계를 포함하는 것을 특징으로 하는 박막 제조 방법.
  10. 제1항에 있어서, 상기 금속 산화물을 포함하는 금속 산화막은 게이트 산화막인 것을 특징으로 하는 박막 제조 방법.
  11. 제1항에 있어서, 상기 금속 산화물을 포함하는 금속 산화막은 유전막인 것을 특징으로 하는 박막 제조 방법.
  12. 금속 전구체 및 상기 금속 전구체를 산화시키기 위한 오존가스 85 내지 100 vol%를 포함하는 산화제를 상기 기판의 상부로 제공하는 단계;
    상기 기판의 상부로 제공된 금속 전구체와 상기 산화제의 반응에 의해 상기 기판 상에 금속 산화물을 포함하는 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 게이트 도전막을 형성하는 단계; 및
    상기 게이트 도전막과 상기 게이트 절연막을 순차적으로 패터닝하여 게이트 도전막 패턴과 게이트 절연막 패턴으로 이루어진 게이트 패턴을 형성하는 단계를 포함하는 게이트 구조물 제조 방법.
  13. 제12항에 있어서, 상기 산화제는 상기 오존가스 89 내지 99 vol% 및 산소가스 1 내지 11 vol%를 포함하는 것을 특징으로 하는 게이트 구조물 제조 방법.
  14. 제12항에 있어서, 상기 오존가스 85 내지 100 vol%를 포함하는 산화제는,
    기체 상태의 오존과 기체 상태의 산소를 포함하는 혼합가스로부터 상기 기체 상태의 오존을 액화시키는 단계;
    상기 기체 상태의 산소를 제거하는 단계; 및
    상기 액화된 오존을 기화시키는 단계를 수행하여 제조되는 것을 특징으로 하는 게이트 구조물 제조 방법.
  15. 제12항에 있어서, 상기 게이트 산화막을 형성하는 단계는,
    상기 기판 상부로 상기 금속 전구체를 도입하는 단계;
    상기 금속 전구체의 제1 부분은 상기 기판 상에 화학 흡착시키고, 상기 금속 전구체의 제2 부분은 물리 흡착시키는 단계;
    상기 기판과 물리적 흡착된 상기 금속 전구체의 제2 부분을 퍼지가스를 이용하여 제거하는 단계;
    상기 기판 상부로 오존가스 85 내지 100 vol%를 포함하는 산화제를 도입하는 단계;
    상기 금속 전구체의 제1 부분과 상기 산화제를 산화 반응시키는 단계; 및
    상기 금속 전구체를 도입하는 단계 내지 상기 산화 반응시키는 단계를 적어도 1회 반복 수행하는 단계를 포함하는 것을 특징으로 하는 게이트 구조물 제조 방법.
  16. 제12항에 있어서, 상기 게이트 산화막을 형성하는 단계는,
    상기 금속 전구체와 상기 오존가스를 85 내지 100 vol% 포함하는 산화제를 상기 기판의 상부로 동시에 주입하여 상기 기판 상에서 상기 금속 전구체와 상기 산화제를 화학 반응시켜 금속 산화물을 형성하는 단계; 및
    상기 금속 산화물이 상기 기판의 표면에 화학 흡착하는 단계를 포함하는 것을 특징으로 하는 게이트 구조물 제조 방법.
  17. 기판 상에 하부전극을 형성하는 단계;
    상기 기판의 하부전극의 상으로 금속 전구체 및 상기 금속 전구체를 산화시키기 위한 오존가스 85 내지 100 vol%포함하는 산화제를 제공하는 단계;
    상기 하부전극 상부로 제공된 금속 전구체와 상기 산화제의 반응에 의해 상기 기판 상에 금속 산화물을 포함하는 유전막을 형성하는 단계; 및
    상기 유전막 상에 상부 전극을 형성하는 단계를 포함하는 커패시터 제조 방법.
  18. 제17항에 있어서, 상기 산화제는 상기 오존가스 89 내지 99 vol% 및 산소가스 1 내지 11 vol%를 포함하는 것을 특징으로 하는 커패시터 제조 방법.
  19. 제17항에 있어서, 상기 오존가스 85 내지 100 vol%를 포함하는 산화제는
    기체 상태의 오존과 기체 상태의 산소를 포함하는 혼합가스로부터 상기 기체 상태의 오존을 액화시키는 단계;
    상기 기체 상태의 산소를 제거하는 단계; 및
    상기 액화된 오존을 기화시키는 단계를 수행하여 제조되는 것을 특징으로 하는 커패시터 제조 방법.
KR1020050023642A 2005-03-22 2005-03-22 박막 제조 방법 및 이를 이용한 게이트 구조물, 커패시터의제조 방법 KR20060101965A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050023642A KR20060101965A (ko) 2005-03-22 2005-03-22 박막 제조 방법 및 이를 이용한 게이트 구조물, 커패시터의제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050023642A KR20060101965A (ko) 2005-03-22 2005-03-22 박막 제조 방법 및 이를 이용한 게이트 구조물, 커패시터의제조 방법

Publications (1)

Publication Number Publication Date
KR20060101965A true KR20060101965A (ko) 2006-09-27

Family

ID=37632907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050023642A KR20060101965A (ko) 2005-03-22 2005-03-22 박막 제조 방법 및 이를 이용한 게이트 구조물, 커패시터의제조 방법

Country Status (1)

Country Link
KR (1) KR20060101965A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101411549B1 (ko) * 2007-11-13 2014-06-25 삼성전자주식회사 반도체 소자의 제조 방법
US10978552B2 (en) 2018-05-18 2021-04-13 Samsung Electronics Co., Ltd. Semiconductor devices and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101411549B1 (ko) * 2007-11-13 2014-06-25 삼성전자주식회사 반도체 소자의 제조 방법
US10978552B2 (en) 2018-05-18 2021-04-13 Samsung Electronics Co., Ltd. Semiconductor devices and method of manufacturing the same
US11588012B2 (en) 2018-05-18 2023-02-21 Samsung Electronics Co., Ltd. Semiconductor devices and method of manufacturing the same

Similar Documents

Publication Publication Date Title
KR100589062B1 (ko) 원자층 적층 방식의 박막 형성방법 및 이를 이용한 반도체소자의 커패시터 형성방법
US9178031B2 (en) Methods of atomic-layer deposition of hafnium oxide/erbium oxide bi-layer as advanced gate dielectrics
KR100584996B1 (ko) 산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는캐패시터 및 그 제조 방법
KR100555543B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
US6863725B2 (en) Method of forming a Ta2O5 comprising layer
KR100622609B1 (ko) 박막 형성 방법
JP3602072B2 (ja) ヘキサクロロジシランおよびアンモニアを用いた原子層蒸着によるシリコン含有固体薄膜の製造方法
KR100640654B1 (ko) ＺｒＯ2 박막 형성 방법 및 이를 포함하는 반도체 메모리소자의 커패시터 제조 방법
US20040033698A1 (en) Method of forming oxide layer using atomic layer deposition method and method of forming capacitor of semiconductor device using the same
KR20050049700A (ko) 산화하프늄과 산화알루미늄이 혼합된 유전막 및 그 제조방법
US8735305B2 (en) Methods of forming fluorinated hafnium oxide gate dielectrics by atomic layer deposition
KR100693890B1 (ko) 반응 장벽막을 갖는 반도체 장치의 제조 방법
KR100611072B1 (ko) 원자층 적층 방법과 이를 이용한 게이트 구조물의 제조방법 및 커패시터의 제조 방법
US20060019501A1 (en) Methods of forming a thin layer including hafnium silicon oxide using atomic layer deposition and methods of forming a gate structure and a capacitor including the same
KR100829608B1 (ko) 박막 제조 방법 및 이를 이용한 게이트 구조물 및커패시터의 제조 방법
US20070032013A1 (en) Methods of forming a metal oxide layer including zirconium oxide and methods of forming a capacitor for semiconductor devices including the same
KR100829539B1 (ko) 박막 제조 방법, 이를 이용한 게이트 구조물 및 커패시터의제조 방법
KR100636023B1 (ko) 유기금속 전구체 및 이를 이용한 박막 제조방법
KR100578786B1 (ko) 원자층 적층 방식의 박막 형성방법 및 이를 이용한 반도체소자의 커패시터 형성방법
KR20060101965A (ko) 박막 제조 방법 및 이를 이용한 게이트 구조물, 커패시터의제조 방법
KR100578824B1 (ko) 박막 제조 방법 및 이를 이용한 게이트 구조물, 커패시터의제조 방법
US20060189055A1 (en) Method of forming a composite layer, method of manufacturing a gate structure by using the method of forming the composite layer and method of manufacturing a capacitor by using the method of forming the composite layer
KR100706803B1 (ko) 반도체 소자 및 그의 형성 방법
KR100511914B1 (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법
KR100490658B1 (ko) 반도체 소자의 절연박막 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination