KR100827442B1 - 공정 관리 방법 및 공정 관리 시스템 - Google Patents

공정 관리 방법 및 공정 관리 시스템 Download PDF

Info

Publication number
KR100827442B1
KR100827442B1 KR1020060092399A KR20060092399A KR100827442B1 KR 100827442 B1 KR100827442 B1 KR 100827442B1 KR 1020060092399 A KR1020060092399 A KR 1020060092399A KR 20060092399 A KR20060092399 A KR 20060092399A KR 100827442 B1 KR100827442 B1 KR 100827442B1
Authority
KR
South Korea
Prior art keywords
relations
nth
parameter value
wafers
pattern
Prior art date
Application number
KR1020060092399A
Other languages
English (en)
Other versions
KR20080027415A (ko
Inventor
이남영
방필웅
박영렬
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060092399A priority Critical patent/KR100827442B1/ko
Priority to US11/851,008 priority patent/US7801636B2/en
Priority to TW96134693A priority patent/TWI471752B/zh
Priority to JP2007245091A priority patent/JP5207695B2/ja
Publication of KR20080027415A publication Critical patent/KR20080027415A/ko
Application granted granted Critical
Publication of KR100827442B1 publication Critical patent/KR100827442B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/4184—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by fault tolerance, reliability of production system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32225—Randomize workpiece treatment order within lot to improve lot-to-lot comparisons
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/34—Director, elements to supervisory
    • G05B2219/34048—Fourier transformation, analysis, fft
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • General Factory Administration (AREA)

Abstract

신속하게 불량 공정 스텝을 찾아낼 수 있는 공정 관리 방법 및 공정 관리 시스템이 제공된다. 공정 관리 방법은 다수의 웨이퍼에 대하여 제1 내지 제n(단, n은 자연수) 공정 스텝을 순차적으로 진행하되, 제1 내지 제n 공정 스텝 내에서 다수의 웨이퍼의 공정 순서는 각각 서로 다른 제1 내지 제n 공정 순서가 되도록 진행하고, 다수의 웨이퍼 각각에 대한 특성 파라미터 값(charateristic parameter value)을 산출하고, 제1 내지 제n 공정 순서 각각과 특성 파라미터 값 사이의 관계를 나타내는 제1 내지 제n 관계식을 산출하고, 제1 내지 제n 관계식 각각을 퓨리에 변환(Fourier transform)하여 제1 내지 제n 변환 관계식을 산출하고, 제1 내지 제n 변환 관계식 각각을 이용하여 제1 내지 제n 관계식의 패턴성을 판단하는 것을 포함한다.
Figure R1020060092399
공정 관리, 퓨리에 변환, 패턴성, 주파수

Description

공정 관리 방법 및 공정 관리 시스템{Managing method of processing and managing system of processing}
도 1 및 도 2는 본 발명의 실시예들에 따른 공정 관리 방법을 설명하기 위한 순서도 및 개념도이다.
도 3은 도 1의 S10 단계를 설명하기 위한 개념도이다.
도 4a 및 도 4b는 도 1의 S10 단계를 수행하기 위한 구체적인 방법을 설명하기 위한 개념도이다.
도 5a 내지 도 5c는 도 1의 S30 단계에서의 관계식에 의한 그래프와 S40 단계에서의 변환 관계식에 의한 그래프를 동시에 도시한 도면이다.
도 6은 패턴 파라미터 값, 특히, SNR(Signal to Noise Ratio) 값의 정의를 설명하기 위한 도면이다.
도 7은 다수의 공정 스텝에 대해서, 다수의 변환 관계식 각각으로부터 산출된 다수의 패턴 파라미터 값(예를 들어, SNR)을 도시한 도면이다.
도 8은 본 발명의 실시예들에 따른 공정 관리 시스템을 설명하기 위한 블록도이다.
(도면의 주요부분에 대한 부호의 설명)
210_1~210_n : 공정 설비
220 : 분석기 230 : 제어기
본 발명은 공정 관리 방법 및 공정 관리 시스템에 관한 것이다.
반도체 공정과 같이 한 제품이 다수의 공정 스텝(예를 들어, 약 100개의 공정 스텝)을 거쳐서 제조되는 경우, 제품의 불량이 발생되었을 때 어느 공정 스텝에서 불량이 발생하는지를 규명하기가 어렵다. 이를 얼마나 빨리 발견하고 공정에 피드백(feedback)을 줄 수 있는지에 대한 능력이 제조 공정의 경쟁력을 대변한다.
종래에 불량 공정 스텝을 규명하는 방법으로는 공통성 분석(commonality analysis) 방법과, 물리적 불량 분석(physical failure analysis) 방법이 있다.
공통성 분석 방법은 다수의 불량 로트(lot)에 대해 공통으로 진행된 공정 설비를 찾고, 공통으로 진행된 공정 설비의 불량 여부를 검토하게 된다. 그런데, 공통성 분석 방법에서 통계적 유의성을 얻기 위해서는 최소 3개의 불량 로트가 발생해야 하며, 다수의 불량 로트는 통상적으로 불량 공정 스텝 외에도 많은 공정 스텝이 공통된다. 따라서, 많은 공정 스텝을 검사해야 하므로 시간 및 비용이 많이 요구된다.
물리적 불량 분석 방법은 불량 칩(chip)의 불량 포인트(point)를 찾아 딜레이어링(delayering)하면서 불량을 직접적으로 찾는 방법이다. 그런데, 물리적 불량 분석 방법은 불량 칩의 불량 포인트를 정확하게 찾아가기 어렵고 시간 및 비용이 많이 요구된다.
본 발명이 이루고자 하는 기술적 과제는, 신속하게 불량 공정 스텝을 찾아낼 수 있는 공정 관리 방법을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 신속하게 불량 공정 스텝을 찾아낼 수 있는 공정 관리 시스템을 제공하는 데 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 태양에 따른 공정 관리 방법은 다수의 웨이퍼에 대하여 제1 내지 제n(단, n은 자연수) 공정 스텝을 순차적으로 진행하되, 제1 내지 제n 공정 스텝 내에서 다수의 웨이퍼의 공정 순서는 각각 서로 다른 제1 내지 제n 공정 순서가 되도록 진행하고, 다수의 웨이퍼 각각에 대한 특성 파라미터 값(characteristic parameter value)을 산출하고, 제1 내지 제n 공정 순서 각각과 특성 파라미터 값 사이의 관계를 나타내는 제1 내지 제n 관계식을 산출하고, 제1 내지 제n 관계식 각각을 퓨리에 변환(Fourier transform)하여 제1 내지 제n 변환 관계식을 산출하고, 제1 내지 제n 변환 관계식 각각을 이용하여 제1 내지 제n 관계식의 패턴성을 판단하는 것을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 태양에 따른 공정 관리 방법은 특정 공정 순서로 공정이 진행된 다수의 웨이퍼 각각에 대한 특성 파라미터 값(characteristic parameter value)을 산출하고, 특정 공정 순서와 특성 파라미터 값 사이의 관계를 나타내는 관계식을 산출하고, 관계식을 퓨리에 변환(Fourier transform)하여 변환 관계식을 산출하고, 변환 관계식을 이용하여 관계식의 패턴성을 판단한다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 태양에 따른 공정 관리 시스템은 다수의 웨이퍼에 대하여 제1 내지 제n(단, n은 자연수) 공정 스텝을 순차적으로 진행하는 다수의 공정 설비로, 제1 내지 제n 공정 스텝 내에서 다수의 웨이퍼의 공정 순서는 각각 서로 다른 제1 내지 제n 공정 순서가 되도록 진행하는 다수의 공정 설비, 제1 내지 제n 공정 순서 각각과, 다수의 웨이퍼 각각에서 산출된 특성 파라미터 값(characteristic parameter value) 사이의 제1 내지 제n 관계식을 산출하고, 제1 내지 제n 관계식 각각을 퓨리에 변환(Fourier transform)하여 제1 내지 제n 변환 관계식을 산출하고, 제1 내지 제n 변환 관계식 각각을 이용하여 제1 내지 제n 관계식의 패턴성을 판단하는 분석기, 및 다수의 공정 설비 및 분석기를 제어하는 제어기를 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참고하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발 명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참고 부호는 동일 구성 요소를 지칭한다.
도 1 및 도 2는 본 발명의 실시예들에 따른 공정 관리 방법을 설명하기 위한 순서도 및 개념도이다. 도 3 내지 도 7은 도 1의 각 단계를 구체적으로 설명하기 위한 도면들이다.
도 1 및 도 2를 참조하면, 우선 다수의 웨이퍼에 대하여 제1 내지 제n(단, n은 자연수) 공정 스텝을 순차적으로 진행한다(S10). 여기서, 제1 내지 제n 공정 스텝 내에서 다수의 웨이퍼의 공정 순서는 각각 서로 다른 제1 내지 제n 공정 순서가 되도록 한다.
구체적으로, 다수의 웨이퍼는 통상적으로 로트(lot) 단위(예를 들어, 25개의 웨이퍼)로 풉(foup)에 보관, 이동된다. 또한, 공정 스텝이 진행되는 공정 설비는 적어도 하나의(통상적으로 1개 내지 4개) 로트 단위로 공정을 진행시키는 배치(batch) 설비와, 풉에서부터 각각의 웨이퍼를 꺼내어 순차적으로 공정을 진행시키는 싱글(single) 설비가 있다. 본 발명에서 각 공정 스텝에서의 웨이퍼의 공정 순서가 다르다는 의미는, 배치 설비를 이용할 경우에는 배치 설비 내에 들어가는 다수의 웨이퍼의 배치(arrangement) 순서가 다른 것을 의미하고, 싱글 설비를 이용할 경우에는 다수의 웨이퍼가 풉에서 꺼내어져서 공정이 진행되는 순서가 다른 것을 의미한다.
도 3에서와 같이 제1 내지 제n 공정 순서는 도 3에서와 같이 정해질 수 있 다. 제1 공정 스텝에서의 제1 공정 순서는 웨이퍼 ID(identification) NXXXX.01 → NXXXX.02 → NXXXX.03 → NXXXX.04 → NXXXX.05 → … NXXXX.24 → NXXXX.25 순으로 진행되고, 제2 공정 스텝에서의 제2 공정 순서는 웨이퍼 ID NXXXX.01 → NXXXX.03 → NXXXX.05 → NXXXX.07 → NXXXX.09 → … NXXXX.22 → NXXXX.24 순으로 진행될 수 있다. 제n-1 공정 스텝에서의 제n-1 공정 순서는 웨이퍼 ID(identification) NXXXX.24 → NXXXX.22 → NXXXX.20 → NXXXX.18 → NXXXX.16 → … NXXXX.03 → NXXXX.01 순으로 진행되고, 제n 공정 스텝에서의 제n 공정 순서는 웨이퍼 ID NXXXX.25 → NXXXX.24 → NXXXX.23 → NXXXX.22 → NXXXX.21 → … NXXXX.02 → NXXXX.01 순으로 진행될 수 있다.
도 4a에서와 같이, 공정 스텝에서 사용되는 공정 설비가 배치 설비(120)인 경우에는 분류기(sorter)(110)를 이용하여 공정 스텝에서의 웨이퍼의 공정 순서를 결정할 수 있다. 예를 들어, 풉(foup)(100)의 슬롯에 다수의 웨이퍼가 정렬되어 있는데, 분류기(110)은 순서 코드(order code)를 받아서, 순서 코드에 맞추어 풉(100) 내의 다수의 웨이퍼를 셔플링(shuffling)하여 풉(100)의 슬롯에 다시 집어 넣는다. 이와 같은 풉(100)은 배치 설비(120)에 전달되어 공정이 진행된다. 배치 설비(120)의 경우에는 공정 설비 내에 웨이퍼의 공정 순서를 바꿀 수 있는 기능이 없는 경우가 많기 때문에, 공정 순서를 바꾸는 데 별도의 분류기(110)를 이용한다.
도 4b에서와 같이, 공정 스텝에서 사용되는 공정 설비가 싱글 설비(122)인 경우에는 분류기(110)를 사용하지 않고, 싱글 설비(122) 자체의 기능을 이용하여 공정 스텝에서의 공정 순서를 결정할 수 있다. 예를 들어, 싱글 설비(122)는 순서 코드를 받아서, 순서 코드에 맞추어 풉(100)의 슬롯에서 웨이퍼를 꺼내어 공정을 진행하고 원래의 슬롯에 웨이퍼를 다시 집어 넣는다.
도 4a 및 도 4b에서, 배치 설비(120)는 분류기(110)를 이용하고, 싱글 설비(122)는 자체 기능을 이용하는 것으로 기술하였으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 싱글 설비(122)가 분류기(110)를 이용하여도 무방하다.
또한, 본 발명의 일 실시예에서는 제1 내지 제n 공정 순서가 모두 서로 다른 것만을 예로 들었으나, 본 발명이 이에 한정되는 것은 아니다. 즉, 일부 공정 스텝의 공정 순서는 동일할 수 있다. 예를 들어, 제1 및 제2 공정 스텝은 공정 순서가 동일하고, 제n-1 및 제n 공정 스텝은 공정 순서가 동일할 수 있다.
다시 도 1 및 도 2를 참조하면, 다수의 웨이퍼 각각에 대한 특성 파라미터 값(characteristic parameter value)을 산출한다(S20).
구체적으로, 특성 파라미터 값은 예를 들어, 수율, 전류값, 전압값과 같은 DC 파라미터, 두 라인간의 간격, 라인 또는 비아의 최소 인클로저, 게이트 산화막의 두께, 결함(defect)의 개수 등일 수 있다. 또한, 특성 파라미터 값은 모든 공정 스텝이 종료된 후 측정될 수도 있고, 공정 스텝의 진행 중에 측정될 수도 있다. 도 2는 제1 내지 제n 공정 스텝이 종료된 후에 수율을 측정하는 것을 예로 들었고, 본 발명이 이에 한정되는 것은 아니다.
이어서, 제1 내지 제n 공정 순서 각각과 상기 특성 파라미터 값 사이의 관계를 나타내는 제1 내지 제n 관계식을 산출한다(S30).
즉, 제1 공정 순서와 특성 파라미터 값 사이의 제1 관계식, 제2 공정 순서와 특성 파라미터 값 사이의 제2 관계식, 제n-1 공정 순서와 특성 파라미터 값 사이의 제n-1 관계식, 제n 공정 순서와 특성 파라미터 값 사이의 제n 관계식을 산출한다. 제1 내지 제n 관계식을 그래프로 도시하면 도 2에서 도시된 바와 같다.
이어서, 제1 내지 제n 관계식 각각을 퓨리에 변환(Fourier transform)하여 제1 내지 제n 변환 관계식을 산출한다(S40).
구체적으로, 퓨리에 변환은 파동(음파 또는 전파 등)을 시간 도메인(domain)에서 주파수 도메인으로 변환하는 방법이다. 즉, 퓨리에 변환을 통해서 파동을 특정 주파수를 갖는 정현파들의 합으로 표현할 수 있기 때문에, 퓨리에 변환을 이용하면 파동이 특정 주파수 성분을 얼마나 많이 갖고 있는지를 찾아낼 수 있다.
퓨리에 변환(특히, DFT(Discrete Fourier Transform))은 수학식 1로 표시될 수 있다. ωp는 주파수를 나타내고, tk는 웨이퍼 ID를 나타낸다. F(ωp)는 퓨리에 변환된 함수(즉, 변환 관계식)를 의미하고, f(tk)는 퓨리에 변환되기 전의 함수(즉, 관계식)를 의미한다.
Figure 112006068810351-pat00001
이어서, 제1 내지 제n 변환 관계식 각각을 이용하여 제1 내지 제n 관계식의 패턴성을 판단한다(S50).
즉, 제1 내지 제n 변환 관계식이 특정한 형태의 패턴을 갖는가, 예를 들어, 특정 주기를 갖는가, 지속적으로 상승하는가, 지속적으로 감소하는가 등을 판단하게 된다.
퓨리에 변환을 통해서 변환 관계식을 산출하였을 때 주파수(ωp)의 의미를 예를 들어 설명하면 다음과 같다. 도 5a 내지 도 5c는 S30 단계에서 산출한 관계식에 의한 그래프를 좌측에 도시하고, S40 단계에서 산출한 변환 관계식에 의한 그래프를 우측에 도시한 도면들이다. 좌측에 도시된 관계식 그래프의 x축은 wafer ID이고, y축은 특성 파라미터 값이고, 우측에 도시된 변환 관계식 그래프의 x축은 주파수(ωp)이고, y축은 진폭이다. 하나의 로트가 25개의 웨이퍼인 경우, 도 5a에서와 같이, 관계식이 2주기이면 변환 관계식의 최대값에 대응하는 주파수는 약 12(∵ωp=25/2)가 되고, 도 5b에서와 같이 3주기이면 주파수는 약 8(∵ωp=25/3)가 된다. 4주기이면 주파수는 약 6(∵ωp=25/4)이 된다. 또한, 어느 하나의 관계식이 지속적으로 상승하는 진행성을 갖는 경우에는, 변환 관계식의 최대값에 대응하는 주파수 ωp는 1이 된다. 도 5c에서와 같이 특정한 패턴성이 없는 경우에는 변환 관계식에서 두드러지는 최대값이 존재하지 않는다.
본 발명의 일 실시예에서, 패턴성은 오퍼레이터(operator)에 의해 매뉴얼(manual)하게 판단될 수도 있고, 일정한 기준에 의해 자동적으로 판단될 수도 있다.
매뉴얼하게 판단하는 방법은, 오퍼레이터가 제1 내지 제n 변환 관계식의 그 래프를 살펴보고, 각 그래프에서 나타나는 최대 피크(maximum peak)를 분석하는 것이다. 즉, 오퍼레이터는 최대 피크에 대응하는 주파수로부터 제1 내지 제n 변환 관계식 각각의 패턴의 종류(2주기, 3주기, 지속성 등)를 결정하고, 최대 피크의 높이로부터 제1 내지 제n 변환 관계식 각각의 패턴성의 정도를 결정한다. 최대 피크의 높이가 높으면 높을수록 패턴성의 정도는 높다고 할 수 있다. 그런데, 이와 같이 매뉴얼하게 판단하는 것은 정확한 기준이 없기 때문에 오퍼레이터의 성향에 따라서 패턴성의 유무가 결정될 수 있다. 또한, 변환 관계식의 그래프는 수백 내지 수천장이 될 수 있으므로, 오퍼레이터가 이를 하나하나 보고 판단하는 것은 어려울 수 있다.
일정한 기준에 의해 자동적으로 판단하는 방법은, 제1 내지 제n 변환 관계식 각각으로부터 패턴 파라미터 값을 산출하고, 패턴 파라미터 값 각각을 기준값과 비교하여 패턴성이 있는지 여부를 판단하는 것이다.
패턴 파라미터 값은 관계식이 어떤 패턴성을 갖고 있는지를 판단하기 위해 변환 관계식으로부터 산출해 내는 파라미터 값으로, 예를 들어, 변환 관계식에서의 최대값과 평균값의 비율일 수 있다. 여기서, 평균값은 패턴 파라미터 값의 효율을 높일 수 있도록 최대값을 뺀 나머지들의 평균값을 사용할 수 있다. 도 6은 이러한 패턴 파라미터 값을 설명하기 위한 도면이다. 도 6에서 설명되고 있는 최대값(MAX)과 평균값(AVG)의 비율을 SNR(Signal to Noise Ratio)로 부르기로 한다. 도 6에서 SNR=B/A이 되고, A는 변환 관계식에서의 평균값(AVG)을 의미하고, B는 변환 관계식에서의 최대값(MAX)을 의미한다. 이와 같이 SNR은 공정 설비 내에서 공통적으로 존 재하는 평균적 성분을 고려한 것이기 때문에, 패턴성 판단에 정확성을 높일 수 있다.
기준값은 오퍼레이터의 경험적 판단에서 나오는 값일 수 있다.
패턴 파라미터 값과 기준값을 비교하여 패턴 파라미터 값이 기준값 이상이 되면, 이러한 패턴 파라미터가 나온 관계식은 패턴성이 있다고 판단할 수 있고, 그 관계식에 대응되는 공정 스텝을 불량 공정 스텝으로 정의할 수 있다. 도 6에 도시된 패턴 파라미터 값은 약 5.6(∵SNR=B/A=45/8) 정도가 되고, 기준값이 약 4라고 한다면, 패턴 파라미터 값이 기준값보다 크므로 패턴성이 있다고 판단할 수 있다. 특히, 도 6은 약 ωp=12에서 최대 피크가 나왔으므로 관계식은 2주기를 갖는다고 평가할 수 있다. 따라서, 이러한 관계식에 대응되는 공정 스텝은 2주기성 불량을 갖는 공정 스텝으로 정의할 수 있다.
2주기성 불량은 다음과 같은 경우에 나타날 수 있다. 예를 들어, 동일한 공정 스텝을 진행하는 2개의 공정 챔버가 존재하고, 다수의 웨이퍼들은 상기 2개의 공정 챔버를 통해서 공정 스텝이 진행된다. 여기서, 2개의 공정 챔버 중 하나에서 문제가 발생하였을 경우, 문제가 발생한 공정 챔버를 거친 웨이퍼들은 수율이 떨어지게 되므로, 이 경우 2주기성 불량이 나타난다. 따라서, 특정 공정 스텝이 2주기성 불량을 갖는 것으로 정의되면, 상기 특정 스텝에 사용되는 공정 설비의 2개의 공정 챔버를 조사해 보면 된다.
또한, 패턴 파라미터 값은 SNR 값 외에 다른 값을 사용해도 무방하다. 예를 들어, 2주기성, 3주기성, 4주기성, 진행성 등의 전형적인 패턴성을 나타내는 다수의 레퍼런스 관계식을 구하고, 이를 퓨리에 변환하여 다수의 레퍼런스 변환 관계식을 산출한다. 제1 내지 제n 변환 관계식 각각과, 다수의 레퍼런스 변환 관계식 사이의 상관 계수(예를 들어, 피어슨(Pearson) 상관 계수)를 구하고, 이러한 상관 계수를 패턴 파라미터 값으로 정의할 수도 있다.
패턴 파라미터 값을 상관 계수로 할 경우에, 기준값은 1이 되고, 상관 계수가 1에 가까울수록 패턴성이 있다고 판단할 수 있다.
한편, 도 7에서와 같이, 제1 내지 제n 공정 스텝에 대해서, 제1 내지 제n 변환 관계식 각각으로부터 산출된 패턴 파라미터 값을 나타내는 그래프를 도시할 수도 있다. x축은 공정 스텝이 되고, y축은 패턴 파라미터 값, 예를 들어, SNR일 수 있다. 이와 같이 하면, 제1 내지 제n 공정 스텝에 대한 패턴 파라미터 값의 변화를 한눈에 알아볼 수 있어 편리하다. 기준값보다 더 큰 패턴 파라미터 값(도시된 점원 참조)을 갖는 변환 관계식에 대응되는 공정 스텝을 쉽게 알아볼 수 있다.
이와 같이 일정한 기준에 의해 자동적으로 판단하는 것은 오퍼레이터의 성향과 무관하게 패턴성의 유무가 정확하게 판단될 수 있다. 또한, 신속하게 불량 공정 스텝을 찾아낼 수 있으므로 공정 관리 효율이 높아진다.
도 8은 본 발명의 실시예들에 따른 공정 관리 시스템을 설명하기 위한 블록도이다. 도 8은 도 1 내지 도 7을 통해서 설명한 본 발명의 실시예들에 따른 공정 관리 방법을 구현하기 위한 시스템을 예시적으로 도시한 것이다.
도 8을 참조하면, 본 발명의 실시예들에 따른 공정 관리 시스템은 다수의 공 정 설비(210_1~210_n), 분석기(220), 제어기(230)를 포함한다.
다수의 공정 설비(210_1~210_n)는 다수의 웨이퍼에 대하여 제1 내지 제n(단, n은 자연수) 공정 스텝을 순차적으로 진행한다. 특히, 제1 내지 제n 공정 스텝 내에서 다수의 웨이퍼의 공정 순서는 각각 서로 다른 제1 내지 제n 공정 순서가 되도록 진행할 수 있으나, 이에 한정되는 것은 아니다.
분석기(220)는 제1 내지 제n 공정 순서 각각과, 다수의 웨이퍼 각각에서 산출된 특성 파라미터 값(characteristic parameter value) 사이의 제1 내지 제n 관계식을 산출하고, 제1 내지 제n 관계식 각각을 퓨리에 변환(Fourier transform)하여 제1 내지 제n 변환 관계식을 산출하고, 제1 내지 제n 변환 관계식 각각을 이용하여 제1 내지 제n 관계식의 패턴성을 판단한다. 여기서, 제1 내지 제n 관계식의 패턴성을 판단하는 것은, 제1 내지 제n 변환 관계식 각각으로부터 패턴 파라미터 값을 산출하고, 다수의 패턴 파라미터 값 각각을 기준값과 비교하는 것일 수 있다. 각 패턴 파라미터 값은, 제1 내지 제n 변환 관계식 각각에서 산출된 최대값과 평균값의 비율(즉, SNR)일 수 있다. 또는, 제1 내지 제n 변환 관계식 각각과, 전형적인 패턴성을 나타내는 다수의 레퍼런스 관계식을 퓨리에 변환하여 산출한 다수의 레퍼런스 변환 관계식 사이의 상관 계수(예를 들어, 피어슨 상관 계수)일 수 있다. 또한, 분석기(220)는 패턴성 판단 결과, 제1 내지 제n 관계식 중에 패턴성이 있다고 판단되는 관계식에 대응되는 공정 스텝을 불량 공정 스텝으로 정의한다.
제어기(230)는 다수의 공정 설비(210_1~210_n) 및 분석기(220)의 동작을 제어한다. 특히, 공정 스텝에서 사용되는 공정 설비(210_1~210_n)가 배치(batch) 설 비인 경우, 제어기(230)는 분류기(sorter)에 순서 코드를 제공하고, 분류기는 풉(foup) 내에서의 웨이퍼의 배열 순서를 상기 순서 코드에 맞추어 바꾸게 된다. 또한, 공정 스텝에서 사용되는 공정 설비(210_1~210_n)가 싱글(single) 설비인 경우, 제어기(230)는 공정 설비(210_1~210_n) 자체에 순서 코드를 제공하고, 공정 설비(210_1~210_n)는 웨이퍼의 공정 순서를 상기 순서 코드에 맞추어 진행하게 된다.
이상 첨부된 도면을 참고하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상기한 바와 같은 공정 관리 방법 및 공정 관리 시스템에 따르면, 신속하게 불량 공정 스텝을 찾아낼 수 있으므로 공정 관리 효율이 높아진다.

Claims (24)

  1. 다수의 웨이퍼에 대하여 제1 내지 제n(단, n은 자연수) 공정 스텝을 순차적으로 진행하되, 상기 제1 내지 제n 공정 스텝 내에서 상기 다수의 웨이퍼의 공정 순서는 각각 서로 다른 제1 내지 제n 공정 순서가 되도록 진행하고,
    상기 다수의 웨이퍼 각각에 대한 특성 파라미터 값(characteristic parameter value)을 산출하고,
    상기 제1 내지 제n 공정 순서 각각과 상기 특성 파라미터 값 사이의 관계를 나타내는 제1 내지 제n 관계식을 산출하고,
    상기 제1 내지 제n 관계식 각각을 퓨리에 변환(Fourier transform)하여 제1 내지 제n 변환 관계식을 산출하고,
    상기 제1 내지 제n 변환 관계식 각각을 이용하여, 상기 제1 내지 제n 관계식 각각의 패턴성을 판단하는 것을 포함하는 공정 관리 방법.
  2. 제1 항에 있어서,
    상기 제1 내지 제n 관계식의 패턴성을 판단하는 것은, 상기 제1 내지 제n 변환 관계식 각각으로부터 패턴 파라미터 값을 산출하고, 상기 다수의 패턴 파라미터 값 각각을 기준값과 비교하는 것을 포함하는 공정 관리 방법.
  3. 제2 항에 있어서,
    상기 각 패턴 파라미터 값은, 상기 제1 내지 제n 변환 관계식 각각에서 산출된 최대값과 평균값의 비율인 공정 관리 방법.
  4. 제2 항에 있어서,
    상기 각 패턴 파라미터 값은, 상기 제1 내지 제n 변환 관계식 각각과, 전형적인 패턴성을 나타내는 다수의 레퍼런스 관계식을 퓨리에 변환하여 산출한 다수의 레퍼런스 변환 관계식 사이의 상관 계수인 공정 관리 방법.
  5. 제2 항에 있어서,
    상기 제1 내지 제n 공정 스텝에 대해서, 상기 제1 내지 제n 변환 관계식 각각으로부터 산출된 상기 패턴 파라미터 값을 나타내는 그래프를 도시하는 것을 더 포함하는 공정 관리 방법.
  6. 제1 항에 있어서,
    상기 제1 내지 제n 관계식의 패턴성을 판단하는 것은, 상기 제1 내지 제n 변환 관계식의 그래프를 각각 도시하고, 상기 각 그래프에서 나타나는 최대 피크(maximum peak)를 분석하는 것을 포함하는 공정 관리 방법.
  7. 제6 항에 있어서,
    상기 최대 피크를 분석하는 것은, 상기 각 그래프 상에서 최대 피크가 나타 나는 위치로부터 상기 제1 내지 제n 관계식 각각의 패턴의 종류를 결정하고, 상기 최대 피크의 높이로부터 상기 제1 내지 제n 관계식 각각의 패턴성의 정도를 결정하는 공정 관리 방법.
  8. 제1 항에 있어서,
    상기 제1 내지 제n 관계식 중에 패턴성이 있다고 판단되는 관계식에 대응되는 공정 스텝을 불량 공정 스텝으로 정의하는 것을 더 포함하는 공정 관리 방법.
  9. 제1 항에 있어서,
    상기 제1 내지 제n 관계식의 그래프를 각각 도시하는 것과, 상기 제1 내지 제n 변환 관계식의 그래프를 각각 도시하는 것을 더 포함하는 공정 관리 방법.
  10. 제1 항에 있어서,
    상기 공정 스텝에서 사용되는 공정 설비가 배치(batch) 설비인 경우 분류기(sorter)를 이용하여 상기 공정 스텝에서의 상기 웨이퍼의 공정 순서를 결정하는 공정 관리 방법.
  11. 제1 항에 있어서,
    상기 공정 스텝에서 사용되는 공정 설비가 싱글(single) 설비인 경우, 상기 공정 설비 자체의 기능을 이용하여 상기 공정 스텝에서의 상기 웨이퍼의 공정 순서 를 결정하는 공정 관리 방법.
  12. 특정 공정 순서로 공정이 진행된 다수의 웨이퍼 각각에 대한 특성 파라미터 값을 산출하고,
    상기 특정 공정 순서와 상기 특성 파라미터 값 사이의 관계를 나타내는 관계식을 산출하고,
    상기 관계식을 퓨리에 변환하여 변환 관계식을 산출하고,
    상기 변환 관계식을 이용하여 상기 관계식의 패턴성을 판단하는 것을 포함하는 공정 관리 방법.
  13. 제12 항에 있어서,
    상기 관계식의 패턴성을 판단하는 것은, 상기 변환 관계식 각각으로부터 패턴 파라미터 값을 산출하고, 상기 패턴 파라미터 값을 기준값과 비교하는 것을 포함하는 공정 관리 방법.
  14. 제13 항에 있어서,
    상기 패턴 파라미터 값은, 상기 변환 관계식에서 산출된 최대값과 평균값의 비율인 공정 관리 방법.
  15. 제13 항에 있어서,
    상기 패턴 파라미터 값은, 상기 변환 관계식과, 전형적인 패턴성을 나타내는 다수의 레퍼런스 관계식을 퓨리에 변환하여 산출한 다수의 레퍼런스 변환 관계식 사이의 상관 계수인 공정 관리 방법.
  16. 제12 항에 있어서,
    상기 관계식의 패턴성을 판단하는 것은, 상기 변환 관계식의 그래프를 도시하고, 상기 그래프에서 나타나는 최대 피크(maximum peak)를 분석하는 것을 포함하는 공정 관리 방법.
  17. 제16 항에 있어서,
    상기 최대 피크를 분석하는 것은, 상기 그래프 상에서 최대 피크가 나타나는 위치로부터 상기 관계식의 패턴의 종류를 결정하고, 상기 최대 피크의 높이로부터 상기 관계식의 패턴성의 정도를 결정하는 공정 관리 방법.
  18. 다수의 웨이퍼에 대하여 제1 내지 제n(단, n은 자연수) 공정 스텝을 순차적으로 진행하는 다수의 공정 설비로, 상기 제1 내지 제n 공정 스텝 내에서 상기 다수의 웨이퍼의 공정 순서는 각각 서로 다른 제1 내지 제n 공정 순서가 되도록 진행하는 다수의 공정 설비;
    상기 제1 내지 제n 공정 순서 각각과, 상기 다수의 웨이퍼 각각에서 산출된 특성 파라미터 값 사이의 제1 내지 제n 관계식을 산출하고, 상기 제1 내지 제n 관계식 각각을 퓨리에 변환하여 제1 내지 제n 변환 관계식을 산출하고, 상기 제1 내지 제n 변환 관계식 각각을 이용하여 상기 제1 내지 제n 관계식 각각의 패턴성을 판단하는 분석기; 및
    상기 다수의 공정 설비 및 분석기를 제어하는 제어기를 포함하는 공정 관리 시스템.
  19. 제18 항에 있어서,
    상기 제1 내지 제n 관계식의 패턴성을 판단하는 것은, 상기 제1 내지 제n 변환 관계식 각각으로부터 패턴 파라미터 값을 산출하고, 상기 다수의 패턴 파라미터 값 각각을 기준값과 비교하는 것을 포함하는 공정 관리 시스템.
  20. 제19 항에 있어서,
    상기 각 패턴 파라미터 값은, 상기 제1 내지 제n 변환 관계식 각각에서 산출된 최대값과 평균값의 비율인 공정 관리 시스템.
  21. 제19 항에 있어서,
    상기 각 패턴 파라미터 값은, 상기 제1 내지 제n 변환 관계식 각각과, 전형적인 패턴성을 나타내는 다수의 레퍼런스 관계식을 퓨리에 변환하여 산출한 다수의 레퍼런스 변환 관계식 사이의 상관 계수인 공정 관리 시스템.
  22. 제18 항에 있어서,
    상기 분석기는 상기 제1 내지 제n 관계식 중에 패턴성이 있다고 판단되는 관계식에 대응되는 공정 스텝을 불량 공정 스텝으로 정의하는 공정 관리 시스템.
  23. 제18 항에 있어서,
    상기 공정 스텝에서 사용되는 공정 설비가 배치(batch) 설비인 경우, 상기 제어기는 분류기(sorter)에 순서 코드를 제공하고, 상기 분류기는 풉(foup) 내에서의 웨이퍼의 배열 순서를 상기 순서 코드에 맞추어 바꾸는 공정 관리 시스템.
  24. 제18 항에 있어서,
    상기 공정 스텝에서 사용되는 공정 설비가 싱글(single) 설비인 경우, 상기 제어기는 상기 공정 설비 자체에 순서 코드를 제공하고, 상기 공정 설비는 웨이퍼의 공정 순서를 상기 순서 코드에 맞추어 진행하는 공정 관리 시스템.
KR1020060092399A 2006-09-22 2006-09-22 공정 관리 방법 및 공정 관리 시스템 KR100827442B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060092399A KR100827442B1 (ko) 2006-09-22 2006-09-22 공정 관리 방법 및 공정 관리 시스템
US11/851,008 US7801636B2 (en) 2006-09-22 2007-09-06 Method and system for managing wafer processing
TW96134693A TWI471752B (zh) 2006-09-22 2007-09-17 管理晶圓製程的方法及其系統
JP2007245091A JP5207695B2 (ja) 2006-09-22 2007-09-21 工程管理方法およびその方法を利用したシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060092399A KR100827442B1 (ko) 2006-09-22 2006-09-22 공정 관리 방법 및 공정 관리 시스템

Publications (2)

Publication Number Publication Date
KR20080027415A KR20080027415A (ko) 2008-03-27
KR100827442B1 true KR100827442B1 (ko) 2008-05-06

Family

ID=39226093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060092399A KR100827442B1 (ko) 2006-09-22 2006-09-22 공정 관리 방법 및 공정 관리 시스템

Country Status (4)

Country Link
US (1) US7801636B2 (ko)
JP (1) JP5207695B2 (ko)
KR (1) KR100827442B1 (ko)
TW (1) TWI471752B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5296025B2 (ja) 2010-08-27 2013-09-25 株式会社東芝 半導体装置の製造方法及び製造装置
JP7426552B2 (ja) * 2018-12-19 2024-02-02 パナソニックＩｐマネジメント株式会社 生産計画作成方法および生産計画作成装置ならびに生産方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11344799A (ja) * 1998-06-02 1999-12-14 Hitachi Ltd 半導体装置の製造方法およびハーフトーンマスク
KR20020015288A (ko) * 2000-08-21 2002-02-27 니시무로 타이죠 반도체 장치의 제조에 있어서 불량 클러스터링의검색방법, 불량 클러스터링의 검색장치, 및 그 방법을컴퓨터에 의해 실행하기 위한 프로그램
KR20030089971A (ko) * 2002-05-20 2003-11-28 주식회사 하이닉스반도체 반도체 노광장비의 유효광원 형상 추출방법
KR20040076568A (ko) * 2003-02-25 2004-09-01 가부시끼가이샤 르네사스 테크놀로지 시뮬레이션 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3699776B2 (ja) * 1996-04-02 2005-09-28 株式会社日立製作所 電子部品の製造方法
US6085732A (en) * 1999-01-25 2000-07-11 Cummins Engine Co Inc EGR fault diagnostic system
US6477685B1 (en) * 1999-09-22 2002-11-05 Texas Instruments Incorporated Method and apparatus for yield and failure analysis in the manufacturing of semiconductors
JP2002124445A (ja) 2000-10-13 2002-04-26 Hitachi Ltd 半導体デバイスの製造方法
TW463282B (en) * 2000-11-03 2001-11-11 Promos Technologies Inc Integrated circuit defect inspection using Fourier transform spatial filtering technique
US6684125B2 (en) 2000-12-31 2004-01-27 Texas Instruments Incorporated In-situ randomization and recording of wafer processing order at process tools
KR100823244B1 (ko) 2001-07-21 2008-04-21 삼성전자주식회사 텔레비전에서의 저장 매체를 이용한 방송신호 검색 장치및 방법
US6947804B1 (en) 2003-01-10 2005-09-20 Advanced Micro Devices, Inc. Method for detecting sequential processing effects using on-tool randomization
KR100583531B1 (ko) 2003-10-22 2006-05-26 동부일렉트로닉스 주식회사 오류 공정 추적 시스템 및 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11344799A (ja) * 1998-06-02 1999-12-14 Hitachi Ltd 半導体装置の製造方法およびハーフトーンマスク
KR20020015288A (ko) * 2000-08-21 2002-02-27 니시무로 타이죠 반도체 장치의 제조에 있어서 불량 클러스터링의검색방법, 불량 클러스터링의 검색장치, 및 그 방법을컴퓨터에 의해 실행하기 위한 프로그램
KR20030089971A (ko) * 2002-05-20 2003-11-28 주식회사 하이닉스반도체 반도체 노광장비의 유효광원 형상 추출방법
KR20040076568A (ko) * 2003-02-25 2004-09-01 가부시끼가이샤 르네사스 테크놀로지 시뮬레이션 장치

Also Published As

Publication number Publication date
KR20080027415A (ko) 2008-03-27
TWI471752B (zh) 2015-02-01
JP5207695B2 (ja) 2013-06-12
US20080077269A1 (en) 2008-03-27
TW200816020A (en) 2008-04-01
JP2008077665A (ja) 2008-04-03
US7801636B2 (en) 2010-09-21

Similar Documents

Publication Publication Date Title
US10627788B2 (en) Retrieval apparatus and retrieval method for semiconductor device processing
KR101741271B1 (ko) 최적 종말점 알고리즘 구성 방법
TWI549007B (zh) 製程參數的搜尋與分析方法及其電腦程式產品
US11189470B2 (en) Search device, search method and plasma processing apparatus
US6507800B1 (en) Method for testing semiconductor wafers
US9037280B2 (en) Computer-implemented methods for performing one or more defect-related functions
JP2009010405A (ja) 局所的外れ値の検出のための方法および装置
JP6893549B2 (ja) 高次元変数選択モデルを使用した重要なパラメータの決定システム
JP2010232680A (ja) データ分析用の装置および方法
CN112083705A (zh) 异常检测***、异常检测装置和异常检测方法
WO2021241242A1 (ja) 半導体装置製造システムおよび半導体装置製造方法
JP5443365B2 (ja) レシピを微調整するためのモデルを作成するための方法及び配置構造
CN113094893A (zh) 晶圆品质虚拟测量方法、装置、计算机设备和存储介质
TW201937625A (zh) 使用電子顯微法之半導體度量衡及缺陷分類
KR100827442B1 (ko) 공정 관리 방법 및 공정 관리 시스템
TWI428581B (zh) 辨識光譜的方法
US20230081224A1 (en) Method and system for evaluating test data, wafer test system, and storage medium
Garling et al. Enhancing the analysis of variance (ANOVA) technique with graphical analysis and its application to wafer processing equipment
KR101529827B1 (ko) 플라즈마 식각 공정의 식각 종료점 검출 방법
JPH11219991A (ja) 走査電子顕微鏡システムおよび集積回路の製造方法
JP2020025116A (ja) 探索装置および探索方法
KR100446926B1 (ko) 반도체제조장치의 감시 및 제어방법과 그 실시장치
CN114417737B (zh) 用于晶圆刻蚀工艺的异常检测方法和装置
US20050114058A1 (en) Method for analyzing inspected data, apparatus and its program
KR20030003921A (ko) 반도체 설비에서 공정 진행 표준 시간 산출 방법 및 이를수행하기 위한 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
LAPS Lapse due to unpaid annual fee