TWI471752B - 管理晶圓製程的方法及其系統 - Google Patents

管理晶圓製程的方法及其系統 Download PDF

Info

Publication number
TWI471752B
TWI471752B TW96134693A TW96134693A TWI471752B TW I471752 B TWI471752 B TW I471752B TW 96134693 A TW96134693 A TW 96134693A TW 96134693 A TW96134693 A TW 96134693A TW I471752 B TWI471752 B TW I471752B
Authority
TW
Taiwan
Prior art keywords
nth
pattern
processing
relationships
wafers
Prior art date
Application number
TW96134693A
Other languages
English (en)
Other versions
TW200816020A (en
Inventor
Nam-Young Lee
Pil-Woong Bang
Yeong-Lyeol Park
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200816020A publication Critical patent/TW200816020A/zh
Application granted granted Critical
Publication of TWI471752B publication Critical patent/TWI471752B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/4184—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by fault tolerance, reliability of production system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32225—Randomize workpiece treatment order within lot to improve lot-to-lot comparisons
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/34—Director, elements to supervisory
    • G05B2219/34048—Fourier transformation, analysis, fft
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • General Factory Administration (AREA)

Description

管理晶圓製程的方法及其系統
本發明是關於管理半導體晶圍處理(semiconductor wafer processing)的方法以及製程管理系統(process managing system)。
半導體晶圓處理包括經由許多用以執行各種製程之半導體處理工具的一系列複雜的典型次序性步驟。所述製程包括(但決不限於)光阻沉積(photoresist deposition)、曝光(exposure)以及顯影(development)；蝕刻(etching)；導電層及介電層(dielectric layer)之沉積；以及平坦化(planarization)。通常，在每一層的電路設計建立前，單一晶圖可進行多次相同操作。常常需要在某些製程步驟之前清洗晶圓。
在半導體製造製程(semiconductor fabricating process)中，製造一產品須經由多個製程步驟(例如，大約一百個製程步驟)，因此，若產品中發生缺陷(defect)，則難以弄清是哪個製程步驟(process step)造成了失效。此外，製造製程的成本競爭力取決於可偵測失效的迅速及準確程度以及可修正失效之發生的原因。
偵測已發生失效之製程步驟(亦即，故障相關)的習知方法為通用性分析方法(commonality analysis method)以及物理失效分析方法(physical failure analysis method)。
根據通用性分析方法，識別執行為多個失效批所共有之製程的製程設備，且從而確定經識別之製程設備已造成失效。然而，為了在習知的通用性分析方法中獲得對統計有意義的資料集，需要產生至少三個失效批(failure lot)，且多個失效批通常不僅為失效製程步驟所共有而且為多個其他製程步驟所共有。因此，需要檢查製程步驟之數目，其增加了時間以及成本。
在物理失效分析方法中，搜尋失效晶片之失效(故障)點，且藉由延遲至失效(故障)晶片之失效點(failure point)而直接搜尋失效。然而，在物理失效分析方法中，難以準確地找出故障晶片之失效點，且需要大量時間以及高成本。
根據本發明之第一態樣，提供一種管理製程的方法，所述方法包括：對於多個(P個)晶圓依序執行第一至第n(n為自然數)製程步驟，晶圓次序(多個晶圓的製程次序)在所述第一至第n製程步驟中彼此不同；計算多個各別晶圓的特徵參數值；計算第一至第n關係，所述第一至第n關係表示第一至第n製程次序(process order)與特徵參數值(characteristic parameter value)之間的相互關係；對第一至第n關係執行傅立葉變換(Fourier transform)以便計算第一至第n轉換關係；以及使用第一至第n轉換關係來確定第一至第n關係當中的任意圖案。
根據本發明之第二態樣，提供一種管理製程的方法，所述方法包括：計算多個(P個)晶圓之特徵參數值，以特定製程次序對所述多個晶圓執行製程；計算關係，所述關係表示特定製程次序與特徵參數值之間的相互關係；對所述關係執行傅立葉變換以便計算轉換關係；以及使用所述轉換關係來確定所述關係當中的任何圖案。
根據本發明之第三態樣，提供一種製程管理系統，所述製程管理系統包括：多個製程設備(process equipment)，所述多個製程設備對於多個(P個)晶圓依序執行第一至第n(n為自然數)製程步驟，所述多個晶圓之製程次序在第一至第n製程步驟中彼此不同；分析器(analyzer)，所述分析器計算第一至第n關係，所述第一至第n關係分別表示第一至第n製程次序與自多個晶圓計算出的特徵參數值之間的相互關係，所述分析器對第一至第n關係執行傅立葉變換以便計算第一至第n轉換關係，且所述分析器使用第一至第n轉換關係來確定第一至第n關係當中的任意圖案；以及控制器(controller)，所述控制器控制所述多個製程設備以及所述分析器。
圖1及圖2分別為說明根據本發明之實施例之管理製程的方法的流程圖及概念圖。圖3至圖7為具體說明圖1之方法之各別步驟的圖。
參看圖1及圖2，對多個(W個)(W為自然數)晶圓依序執行多個(第一至第n)(n為自然數)製程步驟(步驟S10)。製程次序(處理多個(W個)晶圓的次序)在第一至第n製程步驟中彼此不同。
通常，將多個(W個)晶圓儲存於晶圓輸送容器(wafer transfer container)中，例如，將會以批為單位(例如，包括25個晶圓，亦即，W＝25)移動FOUP(前開式晶圓盒(front opening unified pod))。另外，在執行處理步驟的製程設備當中，存在以至少一個整批單位(通常，一至四個批單位)執行製程的分批設備(batch equipment)，以及自晶圓輸送容器(晶匣)中依序取出所述晶圓中之每一者且對每一晶圓執行製程的單一設備。在本發明之較佳實施例中，晶圓之製程次序在各別製程步驟中不同意謂著：在使用分批設備之狀況下，分批設備中的多個(W個)晶圓之排列次序彼此不同，且在使用單一設備之狀況下，自晶圓輸送容器中取出而將進入製程的多個(W個)晶圓之製程次序彼此不同。
如圖3中所展示，確定第一至第n製程之執行次序。第一製程步驟中的第一執行次序可基於晶圓的(原始)次序，例如，如晶圓ID(識別，晶圓編號)所表示的NXXXX.01→NXXXX.02→NXXXX.03→NXXXX.04→NXXXX.05→…→NXXXX.24→NXXXX.25。第二製程步驟中的第二製程次序可基於晶圓ID(識別)之次序NXXXX.01→NXXXX.03→NXXXX.05→NXXXX.07→NXXXX.09→…→NXXXX.22→NXXXX.24。另外，第(n－1)製程步驟中的第(n－1)製程次序可基於晶圓ID(識別)之次序NXXXX.24→NXXXX.22→NXXXX.20→NXXXX.18→NXXXX.16→…→NXXXX.03→NXXXX.01。最後，第n製程步驟中的第n製程次序可基於晶圓ID(識別)之反向次序NXXXX.25→NXXXX.24→NXXXX.23→NXXXX.22→NXXXX.21→…→NXXXX.02→NXXXX.01。
如圖4A中所展示，當製程步驟中所使用的製程設備為分批設備120時，可藉由使用排序器(sorter)110確定在製程步驟中的晶圓之製程次序。舉例而言，多個(W個)晶圓排列於晶圓輸送容器(晶匣)100之插槽中時，排序器110接收命令碼(order code)，且根據命令碼混洗在晶圓輸送容器100之插槽中的多個晶圓，並將多個晶圓再次***晶圓輸送容器100之插槽中。將晶圓輸送容器100傳輸至分批設備120且執行各種製程。在分批設備120之狀況下，因為用於改變在製程設備中之晶圓之製程次序的功能通常不存在，所以在改變製程次序中使用單獨的排序器110。
如圖4B中所展示，當製程步驟中所使用的製程設備為單一設備122時，可藉由使用單一設備122本身之晶圓處理功能來確定製程步驟中的製程次序，而不使用排序器110。單一設備122較佳具有晶圓加載功能，此晶圓加載功能是由具有抓放(pick and place)能力(亦即，在任何時間隨機存取晶匣中之任何晶圓，而不是僅依序存取晶圓)之工具執行的。舉例而言，在多個(W個)晶圓是排列於晶圓輸送容器100的W個插槽中時，單一設備122接收命令碼，根據命令碼自晶圓輸送容器100之插槽中選擇並且取出多個晶圓中之一者(例如，一個接一個)以便執行製程，且將多個晶圓中之每一者再次重新***晶圓輸送容器100之原始插槽中。
在圖4A及圖4B中，分批設備120使用排序器110，且單一設備122使用其所具有的抓放能力選擇功能。然而，本發明不限於此。舉例而言，單一設備122可使用排序器110。
另外，根據本發明之較佳實施例，第一至第n製程步驟之第一至第n製程次序彼此不同，但本發明不限於此。因此，一部分製程步驟的製程次序可為相同的。舉例而言，第一製程步驟之製程次序可與第二製程步驟之製程次序相同，且第(n－1)製程步驟之製程次序可與第n製程步驟之製程次序相同。
再次參看圖1及圖2，計算多個各別晶圓之特徵參數值(步驟S20)。
具體言之，特徵參數值之實例可包括(例如)DC參數(諸如，良率、電流值，以及電壓值)、兩條線之間的間隔、線或通道之最小包覆、閘極氧化物層之厚度、缺陷之數目，及其類似物。另外，可在完成所有製程步驟之後量測特徵參數值，或可在製程步驟尚未完成之情形中量測特徵參數值。圖2展示在完成第一至第n製程步驟之後量測良率的實例。然而，本發明不限於此。
接著，計算第一至第n關係，所述第一至第n關係指的是第一至第n製程次序與特徵參數值之間的相互關係(步驟S30)。
因此，計算出第一製程次序與特徵參數值之間的第一關係、第二製程次序與特徵參數值之間的第二關係、第(n－1)製程次序與特徵參數值之間的第(n－1)關係，以及第n製程次序與特徵參數值之間的第n關係。藉由圖2之曲線圖展示第一至第n關係。
接著，對第一至第n關係執行傅立葉變換以便計算第一至第n轉換關係(步驟S40)。
具體言之，傅立葉變換為將信號(正弦波，例如，聲波或電波)自時域轉換至頻域之方法。因此，藉由傅立葉變換，可藉由具有特定頻率之正弦波之總和來表示信號。因此，若使用傅立葉變換，則可計算信號之特定頻率分量(frequency component)。
可藉由以下等式1表示傅立葉變換(詳言之，DFT(離散傅立葉變換))。在等式1中，ωp 表示頻率，且tk 表示晶圓ID。F(ωp )表示經傅立葉變換之函數轉換關係，且f(tk )表示在經受傅立葉變換之前的函數(關係)。
藉由使用第一至第n轉換關係來確定第一至第n關係之圖案(步驟S50)。
因此，確定第一至第n轉換關係是否具有特定圖案(例如，具有特定週期)，或第一至第n轉換關係之值是連續增加還是連續減小。
當經由傅立葉變換來計算轉換關係時，(例如)頻率ωp 之意義如下。
圖5A至圖5C為說明步驟S30中計算出之關係的曲線圖(展示於每一圖之左側)，以及說明步驟S40中計算出之轉換關係的曲線圖(展示於每一圖之右側)。在說明步驟S30中計算出之關係的每一曲線圖(展示於每一圖之左側)中，x軸表示晶圓ID，且y軸表示特徵參數值。在說明步驟S40中計算出之轉換關係的每一曲線圖(展示於每一圖之右側)中，x軸表示頻率ωp ，且y軸表示振幅(amplitude)。當使用25個晶圓之批單位(W＝25)時，如圖5A中所展示，若關係具有兩個週期，則對應於轉換關係之最大值之頻率大約為12(∵ωp＝25/2)。且如圖5B中所展示，若關係具有三個週期，則對應於轉換關係之最大值之頻率大約為8(∵ωp ＝25/3)。若關係具有四個週期，則頻率大約為6(∵ωp ＝25/4)。另外，若一關係具有連續性，其中關係之值連續增加，則對應於轉換關係之最大值之頻率ωp 變為1。如圖5C中所展示，當不存在特定圖案時，轉換關係中不存在明顯的最大值。
根據本發明之實施例，可由操作者手動確定圖案，或可基於預定參考而自動確定圖案。
在手動確定圖案之模式中，操作者檢視第一至第n轉換關係中之每一者的曲線圖，且偵測每一曲線圖中所展示之最大值。因此，操作者根據對應於最大值之頻率而確定第一至第n轉換關係中之每一者的圖案之類型(兩個週期、三個週期、連續性，及其類似物)，且根據最大值之高度而確定第一至第n轉換關係中之每一者的圖案度(pattern degree)。當最大值之高度大時，圖案度大。然而，在手動確定圖案之模式中，因為絕對參考不存在，所以可根據每一操作者之判斷而確定圖案是否存在。另外，可於幾百張紙至幾千張紙中展示轉換關係之曲線圖。因此，操作者在徹底搜尋曲線圖之後可能難以確定圖案是否存在。
在基於預定參考而自動確定圖案之模式中，自第一至第n轉換關係中之每一者計算圖案參數值，將每一圖案參數值與參考值相比較，且確定圖案是否存在。
圖案參數值為自轉換關係計算出的參數值，其用以確定關係具有哪種類型的圖案。舉例而言，圖案參數值可為轉換關係中之最大值與平均值之間的比率。在此狀況下，平均值為最大值以外的數的平均值，因此可改良圖案參數值之效率。
圖6為說明圖案參數值之圖。最大值MAX與平均值AVG之間的比率稱作SNR(信號雜訊比)。因此在圖6中，滿足SNR＝B/A的狀況下，A表示轉換關係中之平均值AVG，而B表示轉換關係中之最大值MAX。因而，因為SNR為已考慮到通常存在於製程設備中之平均分量的值，所以可能客觀地並且更準確地確定圖案是否存在。
參考值可為藉由操作者所進行的實驗確定而獲得的值。
由於將圖案參數值與參考值比較，因此當圖案參數值大於參考值時，可客觀地確定關係(自其獲得圖案參數)具有圖案，且可將對應於關係之製程步驟定義為失效製程步驟。舉例而言，當假定圖6中所展示之圖案參數值大約為5.6(∵SNR＝B/A＝45/8)且參考值大約為4時，因為圖案參數值大於參考值，所以可確定圖案存在。詳言之，參看圖6，因為在大約ωp ＝12時獲得最大值，所以可判定關係具有兩個週期。因此，可將對應於此關係之製程步驟定義為具有兩個週期失效之製程步驟。
在以下狀況下可能會發生兩個週期失效。舉例而言，有兩個製程腔室(process chamber)在執行相同製程步驟，且經由兩個製程腔室執行多個晶圓的製程步驟。在此狀況下，當兩個製程腔室中的一者中發生失效時，因為經過發生了失效之製程腔室之晶圓中的良率劣化，所以發生兩個週期失效。因此，當某一個製程步驟被定義為具有兩個週期失效之製程步驟時，在這個步驟中所使用到的兩個製程腔室都需要調查。
另外，關於圖案參數值，不僅可使用SNR而且可使用其他值。舉例而言，計算用來表示典型圖案(諸如，兩個週期、三個週期、四個週期、連續性，及其類似物)之多個參考關係，對多個參考關係執行傅立葉變換，且計算多個參考轉換關係。計算第一至第n轉換關係與多個參考轉換關係之間的相關係數(correlation coefficient)(例如，Pearson相關係數)，且可將相關係數定義為圖案參數值。Pearson相關係數(Pearson乘積動差(product－moment)相關係數)量測X變數與Y變數之間的線性關係之強度以及方向。Pearson乘積動差相關係數是藉由將兩個變數的協方差(covariance)除以兩個變數之標準差(standard deviation)之乘積而獲得。
當使用相關係數作為圖案參數值時，參考值變成1。當相關係數大致為1時，可確定有圖案存在。
圖7為展示自第一至第n製程步驟之第一至第n轉換關係計算出的圖案參數值的曲線圖。在此曲線圖中，x軸表示製程步驟，而y軸表示圖案參數值(例如，SNR)。以此方式，可由曲線圖中簡單的看出關於第一至第n製程步驟之圖案參數值的變化。另外，可容易地辨識對應於具有大於參考值之圖案參數值(見虛線圓)之轉換關係的製程步驟。
因此，在基於預定參考而自動確定圖案之模式中，將能準確地確定圖案是否存在，而與人類操作者之傾向無關。另外，因為可迅速偵測失效製程步驟，所以可改良製程管理效率。
圖8為說明根據本發明之實施例之製程管理系統的方塊圖。圖8為根據前述實施例(圖1至圖7)所描述的管理製程的方法而舉出的製程管理系統的實施例。
參看圖8，根據本發明之實施例之製程管理系統包括多個製程設備210_1至210_n、分析器220，以及控制器230。
多個製程設備210_1至210_n對於多個(W個)晶圓依序執行第一至第n(n為自然數)製程步驟。詳言之，在第一至第n製程步驟中，多個晶圓之製程次序可對應於彼此不同的第一至第n製程次序，但本發明不限於此。
分析器220分別量測多個晶圓之特徵參數值且計算第一至第n製程次序與特徵參數值之間的第一至第n關係，且對各別的第一至第n關係執行傅立葉變換以便計算第一至第n轉換關係，並基於第一至第n轉換關係而確定圖案是否存在於第一至第n關係中。在分析器220確定圖案是否存在於第一至第n關係時，分析器220自各別的第一至第n轉換關係計算出圖案參數值，且將多個圖案參數值中之每一者與參考值相比較。圖案參數值中之每一者可為自第一至第n轉換關係中之每一者計算出的最大值與平均值之間的比率(例如，SNR)。另外，圖案參數值可為第一至第n轉換關係與藉由對展示典型圖案之多個參考關係執行傅立葉變換而計算出的多個參考轉換關係之間的相關係數(例如，Pearson相關係數)。另外，由於分析器220用來確定圖案，因此，根據確定圖案的存在，分析器220將由對應於第一至第n關係當中之關係的製程步驟識別為失效製程步驟。
控制器230控制多個製程設備210_1至210_n之操作以及分析器220之操作。詳言之，當製程步驟中所使用的製程設備210_1至210_n中之每一者為分批設備時，控制器230將提供命令碼給排序器，且排序器根據命令碼而改變多個(W個)晶圓在晶圓輸送容器(晶匣)中之排列次序。另外，當製程步驟中所使用的製程設備210_1至210_n中之每一者為單一設備時，控制器230將提供命令碼給製程設備210_1至210_n，且製程設備210_1至210_n根據命令碼而執行晶圓之製程次序。
雖然已參看隨圖結合本發明之例示性實施例而描述本發明，但對於熟習此項技術者而言將顯而易見：可在不脫離本發明之範疇及精神的情況下對本發明作出各種修改及改變。因此，應瞭解，上述實施例在所有態樣中不是限制性的而是說明性的。
根據所述根據本發明之實施例之管理製程的方法以及製程管理系統，可迅速偵測失效製程步驟，其改良了製程管理效率。在以下申請專利範圍中，n以及P為自然數。
100．．．晶圓輸送容器(晶匣)
110．．．排序器
120．．．分批設備
122．．．單一設備
210_1．．．製程設備
210_2．．．製程設備
210_n－1．．．製程設備
210_n．．．製程設備
220．．．分析器
230．．．控制器
AVG．．．平均值
MAX．．．最大值
S10~S50．．．步驟
在下文中，將參看展示本發明之較佳實施例的附圖更全面地描述本發明。藉由參看附圖詳細描述本發明之較佳實施例，使本發明之上述以及其他特徵對於熟習此項技術者將變得更顯而易見，在附圖中，相同參考數字是指相同元件，且：圖1為說明根據本發明之實施例之管理製程的方法的流程圖。
圖2為說明圖1之方法的概念圖。
圖3為說明圖1之方法之步驟S10的概念圖。
圖4A及圖4B為說明執行圖1之方法之步驟S10的特定方法的概念圖。
圖5A至圖5C為說明圖1之步驟S30中之關係以及步驟S40中之轉換關係之實例的曲線圖。
圖6為說明圖案參數值(詳言之，SNR(信號雜訊比))之定義的曲線圖。
圖7為說明自關於多個製程步驟之多個轉換關係計算出的多個圖案參數值(例如，SNR)的曲線圖。
圖8為說明根據本發明之實施例之製程管理系統的方塊圖。

Claims (26)

  1. 一種處理多個(W個)半導體晶圓之方法，所述方法包括：對多個(W個)晶圓依序執行n個(第一至第n)製程步驟，其中處理所述W個晶圓的次序在所述n個製程步驟之至少P者中的每一者中不同，其中n、P以及W為實數，且P等於或小於n；決定所述W個晶圓中之每一個的第一特徵參數值；建立所述n個(第一至第n)製程步驟中之每一者的第一資料組，所述第一資料組使所述W個晶圓的所述第一特徵參數值與對應於各製程步驟的所述晶圓製程次序有關係；對所述n(第一至第n)個第一資料組中之對應一者執行傅立葉變換以計算所述n個(第一至第n)製程步驟中之每一者的轉換關係；以及使用所述第一至第n轉換關係中之每一者而確定所述第一至第n關係的圖案，以偵測所述n(第一至第n)個第一資料組中之至少一者中的圖案。
  2. 如申請專利範圍第1項所述之處理多個(W個)半導體晶圓之方法，其中建立各所述第一資料組包括儲存所述n個(第一至第n)晶圓製程次序中之對應一者；其中建立各第一資料組使所述W個晶圓的所述第一特徵參數值作為對應於所述製程步驟的所述晶圓製程次序的函數； 其中偵測所述n(第一至第n)個第一資料組中之每一者中的圖案包括：自所述n個(第一至第n)轉換關係中之所述對應一者計算一圖案參數值；以及將對應於所述n(第一至第n)個第一資料組中之每一者的所述圖案參數與參考者相比較。
  3. 如申請專利範圍第2項所述之處理多個(W個)半導體晶圓之方法，其中對應於所述n(第一至第n)個第一資料組中之每一者的所述圖案參數為所述第一至第n轉換關係中之每一者的最大值與平均值之間的比率。
  4. 如申請專利範圍第2項所述之處理多個(W個)半導體晶圓之方法，其中所述各別圖案參數中之每一者為表示所述n個(第一至第n)轉換關係中之所述對應者與多個參考轉換關係之間的皮爾森(Pearson)相關係數，所述多個參考轉換關係是對表示典型圖案的多個參考關係中之每一者執行傅立葉變換而計算出的。
  5. 如申請專利範圍第2項所述之處理多個(W個)半導體晶圓之方法，更包括：產生曲線圖，所述曲線圖表示由所述第一至第n轉換關係所計算出的所述圖案參數值與所述第一至第n製程步驟的關係。
  6. 如申請專利範圍第1項所述之處理多個(W個)半導體晶圓之方法，其中所述的偵測所述n個(第一至第n)第一資料組中的所述圖案包括： 檢查所述第一至第n轉換關係之各別曲線圖，以及分析所述各別曲線圖中所展示的任何最大值。
  7. 如申請專利範圍第6項所述之處理多個(W個)半導體晶圓之方法，其中分析所述最大值包括：自所述各別曲線圖上的所述最大值之位置確定所述第一至第n第一資料組之圖案的類型，以及自所述最大值之高度確定所述第一至第n第一資料組的圖案度。
  8. 如申請專利範圍第1項所述之處理多個(W個)半導體晶圓之方法，更包括：若所述製程步驟對應於存在圖案的所述第一資料組，將一製程步驟定義為失效製程步驟。
  9. 如申請專利範圍第1項所述之處理多個(W個)半導體晶圓之方法，更包括：檢查所述第一至第n第一資料組之各別曲線圖；以及檢查所述第一至第n轉換關係之各別曲線圖。
  10. 如申請專利範圍第1項所述之處理多個(W個)半導體晶圓之方法，其中若第j製程步驟中所使用的製程設備為分批設備，所述第j製程步驟中的所述晶圓的所述晶圓製程次序為所述分批設備中的所述W個晶圓的排列次序，其中j為自然數且1≦j≦n。
  11. 如申請專利範圍第1項所述之處理多個(W個)半導體晶圓之方法，其中若所述製程步驟中的第k製程步驟中所使用的製程設備為單晶圓製程設備，且使用所述單晶圓製程設備之晶圓處理功能來確定所述第k製程步驟中的 所述晶圓製程次序，其中k為自然數且1≦k≦n，決定所述W個晶圓中之每一者的第一特徵參數值；建立所述n個(第一至第n)製程步驟中之每一者的第一資料組，所述第一資料組使所述W個晶圓的所述第一特徵參數值與對應於各製程步驟的所述晶圓製程次序有關係。
  12. 如申請專利範圍第1項所述之處理多個(W個)半導體晶圓之方法，其中各處理步驟中的晶圓處理次序在所述n個製程步驟中之所有n個製程步驟中不同。
  13. 一種管理多個(W個)半導體晶圓之處理的方法，所述方法包括：決定已執行n個(第一至第n)製程步驟的所述多個(W個)晶圓中的每一者的第一特徵參數值，其中所述W個晶圓已藉由所述n個製程步驟中的至少三者具有不同晶圓製程次序的方式處理；計算關係，所述關係表示出建立所述n個(第一至第n)製程步驟中之每一者的第一資料組與其晶圓製程次序之間的關係，其中所述第一資料組與所述特徵參數值有關係；對所述n個(第一至第n)第一資料組中之每一者執行傅立葉變換以計算n個轉換關係；以及使用所述轉換關係而確定各第一資料組中的任何圖案。
  14. 如申請專利範圍第13項所述之管理多個(W個)半導體晶圓之處理的方法，其中所述的偵測各第一資料組 中的任何圖案包括：自各第一資料組的所述對應轉換關係計算出圖案參數；以及將所述圖案參數值中之每一者與參考值相比較。
  15. 如申請專利範圍第14項所述之管理多個(W個)半導體晶圓之處理的方法，其中對應於各製程步驟的所述圖案參數值為其轉換關係與多個參考轉換關係之間的皮爾森相關係數，所述多個參考轉換關係是對表示典型圖案的多個參考關係中之每一者執行傅立葉變換而計算出的。
  16. 如申請專利範圍第13項所述之管理多個(W個)半導體晶圓之處理的方法，其中所述的偵測各第一資料組中的任何圖案包括：檢查所述轉換關係之曲線圖，以及分析藉由所述曲線圖展示的任何最大值。
  17. 如申請專利範圍第16項所述之管理多個(W個)半導體晶圓之處理的方法，其中，所述的分析所述最大值包括自所述曲線圖上的所述最大值之位置確定所述關係之圖案的類型，以及自所述最大值之高度確定所述關係的圖案度。
  18. 一種管理多個(P個)半導體晶圓之方法，所述方法包括：計算出在製程中以特定製成次序處理的所述多個(P個)晶圓的特徵參數值；計算關係，所述關係表示出所述特定製程次序與所述 特徵參數值之間的相互關係；對所述關係執行傅立葉變換以便計算轉換關係；使用所述轉換關係而確定所述關係當中的任何圖案；其中所述的確定所述關係當中的所述圖案包括：分別自所述轉換關係計算出圖案參數值；以及將所述圖案參數值中之每一者與參考值相比較，其中所述圖案參數值中之每一者為自所述轉換關係中之每一者計算出的最大值與平均值之間的比率。
  19. 一種製程管理系統，包括：多個製程設備，所述多個製程設備經組態以對於多個(W個)晶圓依序執行n個(第一至第n)製程步驟，其中處理所述W個晶圓的次序在所述n個製程步驟之至少兩者中的每一者中不同；分析器，所述分析器經組態以偵測所述多個(W個)晶圓的第一特徵參數，以及建立n個(第一至第n)製程步驟中的每一者的第一資料組，所述第一資料組使所述W個晶圓的所述第一特徵參數值與對應於各製程步驟的所述晶圓製程次序有關係，且對所述n個第一資料組中之每一者執行傅立葉變換以計算n個轉換關係，且使用所述n個轉換關係偵測所述n個第一資料組的任何圖案；以及控制器，所述控制器經組態以控制所述多個製程設備以及所述分析器。
  20. 如申請專利範圍第19項所述之製程管理系統，其中所述的偵測圖案包括： 自所述n個轉換關係中之每一者計算圖案參數；以及將所述圖案參數中之每一者與參考者相比較。
  21. 如申請專利範圍第20項所述之製程管理系統，其中各圖案參數為自所述對應轉換關係計算出的最大值與平均值之間的比率。
  22. 如申請專利範圍第20項所述之製程管理系統，其中所述各別圖案參數值為所述對應轉換關係與多個參考轉換關係之間的皮爾森相關係數，所述多個參考轉換關係是對表示典型圖案的多個參考關係中之每一者執行傅立葉變換而計算出的。
  23. 如申請專利範圍第19項所述之製程管理系統，其中若第i製程步驟對應於在所述第一至第n關係當中存在有圖案的第一資料組，所述分析器將所述第i製程步驟定義為失效製程步驟，其中i為自然數且1≦i≦n。
  24. 如申請專利範圍第19項所述之製程管理系統，其中，若所述n個製程步驟當中的第j製程步驟所使用的製程設備為分批設備時，所述W個晶圓在分批設備中之排列次序是根據所述控制器所提供的命令碼，其中j為自然數且1≦j≦n。
  25. 如申請專利範圍第19項所述之製程管理系統，其中，當所述n個製程步驟當中的第k製程步驟中所使用的製程設備為單一設備時，所述控制器將命令碼提供給所述製程設備，且所述製程設備根據所述命令碼而以晶圓製程次序依序處理所述W個晶圓，其中k為自然數且1≦k≦n。
  26. 如申請專利範圍第19項所述之製程管理系統，其中所述晶圓製程次序在所述n個製程步驟中之所有n個製程步驟中不同。
TW96134693A 2006-09-22 2007-09-17 管理晶圓製程的方法及其系統 TWI471752B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060092399A KR100827442B1 (ko) 2006-09-22 2006-09-22 공정 관리 방법 및 공정 관리 시스템

Publications (2)

Publication Number Publication Date
TW200816020A TW200816020A (en) 2008-04-01
TWI471752B true TWI471752B (zh) 2015-02-01

Family

ID=39226093

Family Applications (1)

Application Number Title Priority Date Filing Date
TW96134693A TWI471752B (zh) 2006-09-22 2007-09-17 管理晶圓製程的方法及其系統

Country Status (4)

Country Link
US (1) US7801636B2 (zh)
JP (1) JP5207695B2 (zh)
KR (1) KR100827442B1 (zh)
TW (1) TWI471752B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5296025B2 (ja) * 2010-08-27 2013-09-25 株式会社東芝 半導体装置の製造方法及び製造装置
JP7426552B2 (ja) * 2018-12-19 2024-02-02 パナソニックＩｐマネジメント株式会社 生産計画作成方法および生産計画作成装置ならびに生産方法
CN114916237A (zh) * 2020-12-03 2022-08-16 京东方科技集团股份有限公司 用于缺陷分析的计算机实现的方法、评估缺陷出现的可能性的计算机实现的方法、用于缺陷分析的设备、计算机程序产品和智能缺陷分析***

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW463282B (en) * 2000-11-03 2001-11-11 Promos Technologies Inc Integrated circuit defect inspection using Fourier transform spatial filtering technique
US6477685B1 (en) * 1999-09-22 2002-11-05 Texas Instruments Incorporated Method and apparatus for yield and failure analysis in the manufacturing of semiconductors
US20050097481A1 (en) * 2000-08-21 2005-05-05 Kabushiki Kaisha Toshiba Method, apparatus, and computer program of searching for clustering faults in semiconductor device manufacturing
US6947804B1 (en) * 2003-01-10 2005-09-20 Advanced Micro Devices, Inc. Method for detecting sequential processing effects using on-tool randomization

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3699776B2 (ja) * 1996-04-02 2005-09-28 株式会社日立製作所 電子部品の製造方法
JPH11344799A (ja) * 1998-06-02 1999-12-14 Hitachi Ltd 半導体装置の製造方法およびハーフトーンマスク
US6085732A (en) * 1999-01-25 2000-07-11 Cummins Engine Co Inc EGR fault diagnostic system
JP2002124445A (ja) 2000-10-13 2002-04-26 Hitachi Ltd 半導体デバイスの製造方法
US6684125B2 (en) * 2000-12-31 2004-01-27 Texas Instruments Incorporated In-situ randomization and recording of wafer processing order at process tools
KR100823244B1 (ko) 2001-07-21 2008-04-21 삼성전자주식회사 텔레비전에서의 저장 매체를 이용한 방송신호 검색 장치및 방법
KR100866702B1 (ko) * 2002-05-20 2008-11-03 주식회사 하이닉스반도체 반도체 노광장비의 유효광원 형상 추출방법
JP4266668B2 (ja) * 2003-02-25 2009-05-20 株式会社ルネサステクノロジ シミュレーション装置
KR100583531B1 (ko) 2003-10-22 2006-05-26 동부일렉트로닉스 주식회사 오류 공정 추적 시스템 및 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6477685B1 (en) * 1999-09-22 2002-11-05 Texas Instruments Incorporated Method and apparatus for yield and failure analysis in the manufacturing of semiconductors
US20050097481A1 (en) * 2000-08-21 2005-05-05 Kabushiki Kaisha Toshiba Method, apparatus, and computer program of searching for clustering faults in semiconductor device manufacturing
TW463282B (en) * 2000-11-03 2001-11-11 Promos Technologies Inc Integrated circuit defect inspection using Fourier transform spatial filtering technique
US6947804B1 (en) * 2003-01-10 2005-09-20 Advanced Micro Devices, Inc. Method for detecting sequential processing effects using on-tool randomization

Also Published As

Publication number Publication date
TW200816020A (en) 2008-04-01
US20080077269A1 (en) 2008-03-27
JP5207695B2 (ja) 2013-06-12
KR100827442B1 (ko) 2008-05-06
KR20080027415A (ko) 2008-03-27
US7801636B2 (en) 2010-09-21
JP2008077665A (ja) 2008-04-03

Similar Documents

Publication Publication Date Title
US7167811B2 (en) Methods and apparatus for data analysis
US6792373B2 (en) Methods and apparatus for semiconductor testing
KR100858861B1 (ko) 데이터 분석 방법 및 장치
JP4728968B2 (ja) データ解析の方法および装置
EP1254401B1 (en) Wafer manufacturing control
WO2007064933A1 (en) Method and apparatus for classifying manufacturing outputs
US7212950B2 (en) Methods and apparatus for equipment matching and characterization
TWI471752B (zh) 管理晶圓製程的方法及其系統
CN113994453A (zh) 半导体装置制造***以及半导体装置制造方法
US7991497B2 (en) Method and system for defect detection in manufacturing integrated circuits
US6754593B1 (en) Method and apparatus for measuring defects
JP2004355330A (ja) 診断装置及び診断方法
JP2010272797A (ja) 検査結果解析方法および検査結果解析装置、異常設備検出方法および異常設備検出装置、上記検査結果解析方法または異常設備検出方法をコンピュータに実行させるためのプログラム、並びに上記プログラムを記録したコンピュータ読み取り可能な記録媒体
US7277824B1 (en) Method and apparatus for classifying faults based on wafer state data and sensor tool trace data
KR100446926B1 (ko) 반도체제조장치의 감시 및 제어방법과 그 실시장치
US20050114058A1 (en) Method for analyzing inspected data, apparatus and its program
US7849366B1 (en) Method and apparatus for predicting yield parameters based on fault classification
IE83492B1 (en) Fault classification in a plasma process chamber

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees