JP2002124445A - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法

Info

Publication number
JP2002124445A
JP2002124445A JP2000318235A JP2000318235A JP2002124445A JP 2002124445 A JP2002124445 A JP 2002124445A JP 2000318235 A JP2000318235 A JP 2000318235A JP 2000318235 A JP2000318235 A JP 2000318235A JP 2002124445 A JP2002124445 A JP 2002124445A
Authority
JP
Japan
Prior art keywords
wafer
batch
identification information
lot
measurement result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000318235A
Other languages
English (en)
Inventor
Koichi Nakura
康一 那倉
Naokatsu Suwauchi
尚克 諏訪内
Shuji Kikuchi
修司 菊地
Hisafumi Iwata
尚史 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000318235A priority Critical patent/JP2002124445A/ja
Publication of JP2002124445A publication Critical patent/JP2002124445A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】本発明の目的は、全く新規な解析データのサン
プリング手法を確立し、これによって製造歩留まりを向
上させることにある。 【解決手段】本発明は、上記目的を達成するために、ウ
エハをウエハ単位もしくはバッチ単位で処理する処理工
程と、該処理されたウエハに形成された素子の特性を測
定する素子特性測定工程と、ウエハに形成されたチップ
の電気的特性から歩留まりを算出する歩留算出工程と、
該素子特性と該歩留まりとの相関を算出する相関算出工
程とを有し、該算出された相関に基づいて該ウエハ処理
工程を管理する半導体デバイスの製造方法であって、該
素子特性測定工程で測定された測定結果に、ウェハ内の
測定された位置を示す識別情報と測定されたウエハが挿
入されたロット内の位置に関する識別情報とそのロット
が挿入されたバッチの識別情報とそのウエハもしくはロ
ットのバッチ内の位置に関する識別情報とを付加し、該
識別情報を用いて測定結果をサンプリングし、該サンプ
リングされた測定結果に基づいて素子特性と歩留まりと
の相関を算出させるものである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体製品の前工
程製造ラインにおける歩留まり向上技術に関する。
【0002】
【従来の技術】近年、半導体の製品寿命は短命化が進
み、製品価格も急激に下落する傾向が強まっている。こ
のため半導体メーカーでは製品価格が高値の期間内に早
期に歩留りを向上し、量産初期から一定の生産量を確保
することが収益改善の最重要課題である。このように歩
留りの垂直立上げが収益に直結する傾向が強まってお
り、従来以上に不良解析TATの短縮が求められてい
る。
【0003】高速化、低消費電力化等の厳しい要求仕様
を背景にLSIには複雑な構造と製造プロセスを必要と
するトランジスタが使用されており、量産時のプロセス
変動によってトランジスタの動作速度等の素子特性にば
らつきが生じ易い。LSIの歩留り向上のためには、素
子特性に起因した特性不良の解析手法を開発する必要が
ある。
【0004】LSIの電気的な素子特性の測定は、ウェ
ハ検査と呼ばれる検査工程で行われる。ウェハ検査では
ウェハテスタと呼ばれる専用の測定器を用いて、半導体
製品を構成するトランジスタのオン電圧、オン電流等の
基本的な特性(素子特性)を検査する。ウェハテスタで
測定される特性モニタ用の素子はTEGと呼ばれ、通常
製品チップ間のスクライブと呼ばれる領域に配置され
る。
【0005】図1にLSIの断面図の例を、図2に一般
的なウェハ検査工程で測定される素子特性の概要を示
す。図1、図2中の項目(1)はMOSトランジスタの
特性に対応している。例えば同図に示すように、ゲート
電極にオン電圧を印加した場合にソース・ドレイン間に
流れるオン電流を、ウェハ検査で測定している。オン電
圧、オン電流はMOSトランジスタの最も基本的な特性
を表す項目であり、トランジスタの設計時に決定され
る。また項目(2)はワード線と配線層、拡散層と配線
層、配線層と配線層間を接続するスルーホールを、項目
(3)は酸化膜等の様々なレイヤー層の出来具合を検査
する項目である。すなわちウェハ検査において、スルー
ホールの抵抗や膜の抵抗(シート抵抗)といった受動素
子の特性を測定する。ウェハ検査工程ではウェハ上1ヶ
所以上のTEGを使用して、これらの数十から数百項目
に及ぶ素子特性を測定している。
【0006】半導体製品の基本的な素子特性をウェハ単
位で検査するウェハ検査工程に対し、プローブ検査工程
では論理的な動作や動作周波数、消費電力等に関して、
製品ウェハ上の全チップについて良否判定を行う。プロ
ーブ検査の結果得られるウェハ上の全チップ数に占める
良品チップ率はプローブ歩留り(以下ウェハ歩留り、ま
たは歩留り)と呼ばれ、不良解析を行う上で最も基本的
な指標として使用される。
【0007】このような歩留りとウェハ検査結果の相関
解析による素子特性に起因した不良の解析手法が、IE
EE Int. Work. on Statistica
lMetrology、1997年、56から61ペー
ジ「A SYSTEMATIC APPROACH TO
IDENTIFY CRITICAL YIELDSEN
SITIVE PARAMETRIC PARAMETE
RS」に記載されている。
【0008】
【発明が解決しようとする課題】しかしながら、従来技
術に於いては、例えば1箇所以上の素子特性の測定値の
平均値をウェハ歩留りとの相関解析に使用しており、測
定位置間の素子特性のばらつきが平均化され、特性不良
要因として抽出できない場合があった。
【0009】本発明の目的は、全く新規な解析データの
サンプリング手法を確立し、これによって製造歩留まり
を向上させることにある。特に、抽出した特性不良要因
について、該特性のばらつき原因を絞り込む手法を確立
し、これによって製造歩留まりを向上させる。
【0010】
【課題を解決するための手段】本発明は、上記目的を達
成するために、特許請求の範囲の通りに構成したもので
ある。
【0011】例えば、半導体製品の特性のバッチ間、バ
ッチ内、ロット内、ウェハ内の各ばらつき成分に対応し
た層別変数を付加した解析データを作成することで、層
別変数を基準にして解析対象データをサンプリングして
歩留りに影響を与える素子特性を明確にし、その素子特
性に関して早期に対策することで歩留まりを向上させる
ものである。
【0012】また、例えば、半導体製品の特性のバッチ
間、バッチ内、ロット内、ウェハ内の各ばらつき成分に
対応した層別変数を基準にして半導体製品の特性のバッ
チ間、バッチ内、ロット内の各ばらつき成分に対応した
特性の変化軸、すなわちバッチ番号、棚番、ウェハ番号
に沿って、ウェハ上の各領域における特性の測定値をプ
ロットすることによって、特性のばらつき原因工程を絞
込み、実験や解析に要する工数を低減するものである。
【0013】
【発明の実施の形態】LSIの特性不良解析を例にと
り、特性不良要因の抽出と原因プロセスの絞り込みを行
うための具体的な方法について説明する。
【0014】図3(1)に特性のばらつきがどのような
原因で生じるかを示す。同図(1)に示すように、特性
のばらつきはプロセスの処理形態に応じてバッチ間、バ
ッチ内、ロット内、ウェハ内の4種類のばらつき成分か
ら構成される。以下に各ばらつき成分について説明す
る。
【0015】(1)バッチ間ばらつき 複数のロット(1ロットは複数枚のウェハから構成され
る)を一括処理する形態のプロセス(バッチプロセス)
で発生する。例えば図1(1)に示したゲート酸化膜を
形成するバッチ熱処理工程において生じる。これは、着
工順序に応じてプロセス条件が変化することで生ずる。
【0016】(2)バッチ内ばらつき 同じくバッチプロセスで発生する。例えば、熱履歴の差
や処理対象ロットの炉体内位置の違いによって生ずる。
【0017】(3)ロット内ばらつき おもに1ウェハ単位で処理する形態のプロセス(枚葉プ
ロセス)で発生する。例えば図1(1)に示したゲート
を形成するためのゲートエッチング工程において生じ
る。これも、着工順序に応じてプロセス条件が変化する
ことで生ずる。
【0018】(4)ウェハ内ばらつき バッチプロセス、枚葉プロセス双方の影響によって発生
する。これは、製造装置の状態に起因しており、ウエハ
内を均一に処理できないことで生ずる。
【0019】従って、いずれかのばらつき成分が欠けた
サンプルデータを使用してウェハ歩留りとウェハ検査結
果の相関解析を行う場合、例えば、図3(1)に示した
ウェハ内のばらつき成分がサンプルデータに含まれない
場合、ウェハ内ばらつき起因で特性不良が起こっている
ようなケースでは特性不良要因を抽出することができな
い。あるいは任意工程におけるロットの払い出し日時、
例えばある期間内にプローブ検査を実施したロットをサ
ンプリングした場合、たまたま解析対象ロットがいずれ
も異なるバッチに属し、かつ同じ炉体内位置で処理され
ていた場合には、図3(1)に示したバッチ内のばらつ
き成分がサンプルデータに含まれない。このためバッチ
内ばらつき起因で特性不良が起こっているケースでは、
特性不良要因を抽出することができない。
【0020】このように解析対象データのサンプリング
のしかたによっては、特性不良要因が抽出できない可能
性がある。従って特性不良の抽出にあたっては、これら
全てのばらつき成分を含むように解析対象データをサン
プリングする必要がある。もしくは、ばらつき要因を意
識したサンプリングをする必要がある。こうしてサンプ
リングした解析データを対象に、例えば歩留りとウェハ
検査結果の相関解析を行うことによって、特性不良要因
を抽出する可能性を高めることができる。
【0021】図3(2)、(3)に、本発明による特性
不良要因抽出に適したデータサンプリングを可能とする
ための解析データの生成方法と解析データの形式を示
す。
【0022】まず、図3(2)に、ウェハ内の特性ばら
つき成分に対応した、ウェハ歩留りに変わる新たな指標
の生成方法を示す。まずウェハ上の領域を、TEG測定
位置を含むような複数の領域に仮想的に分割する。この
分割した領域を、以下イントラウェハと呼称する。各イ
ントラウェハには、ウェハ上のどの領域に対応するもの
かが分かるような識別タグを付加する。例えば図3
(2)に示したように、ウェハ上の各領域にUL、U
R、C、LL、LR等のタグ(以下領域識別タグと呼
称)を対応づける。次に各イントラウェハ毎の歩留りを
計算する。すなわち各イントラウェハに含まれるチップ
数に対するイントラウェハ内の良品チップ数の割合を計
算する。以下このイントラウェハの歩留りをイントラウ
ェハ歩留りと呼称する。
【0023】次にこれらのイントラウェハ歩留りと領域
識別タグを、図3(3)に示したように1レコード1イ
ントラウェハの形式に整形する。図3(3)中の「位置
情報」、「イントラウェハ歩留り」、「ウェハ検査結
果」の各カラムには、それぞれ領域識別タグ、イントラ
ウェハ歩留り、対応するイントラウェハ内のTEGの測
定結果を記述する。
【0024】次にロット内の特性ばらつき成分に対応し
た情報としては、枚葉プロセスにおけるウェハの処理順
序を表す番号(以下ウェハ番号と呼称)を使用する。図
3(3)中の「ウェハ番号」カラムには、ウェハ番号を
記述する。
【0025】次にバッチ内の特性ばらつき成分に対応し
た情報としては、バッチ熱処理工程における棚番を使用
する。棚番とは熱処理装置の炉体内の位置を表すタグ情
報であり、棚番を参照することによって各ロットが炉体
内のどの位置にセットされたかが分かる。図3(3)中
の「棚番」カラムには、棚番を記述する。
【0026】次にバッチ間の特性ばらつき成分に対応し
た情報としては、同一バッチを構成したロットに同一の
タグ情報を割り当てるものとする。このときバッチの処
理順序を表す番号(以下バッチ番号と呼称)をタグ情報
として使用する。図3(3)中の「バッチ番号」カラム
には、このバッチ番号を記述する。ここで複数のバッチ
熱処理装置を使用している場合には、どの装置で処理さ
れたものかを表すタグ情報を新たな層別変数として付加
してもよいが、本実施例中では説明簡単化のため、バッ
チ熱処理装置は1台のみ使用しているものとする。
【0027】本実施例では、図3(1)に示した各特性
のばらつき成分に対応して、新たに「バッチ番号」、
「棚番」、「ウェハ番号」、「位置情報」、「イントラ
ウェハ歩留り」を層別変数として導入した。層別変数と
は各種の統計処理を行う場合に、解析対象とするデータ
のサンプリングの基準として使用する変数である。なお
本実施例ではバッチ番号、棚番、ウェハ番号、位置情報
を使用するが、これらの変数が表す内容と等価な情報を
表すものであればどのような変数を使用しても良い。例
えば棚番の代りにバッチ熱処理装置への挿入順序、ウェ
ハ番号の代りにウェハカセット内の格納位置を表すカセ
ット位置情報を使用しても良い。またイントラウェハ歩
留りの代りに、イントラウェハ内における特定の不良の
発生率等を用いても良い。
【0028】そして、特性不良要因の抽出にあたって
は、図3(3)の解析データを使用し、これらの層別変
数を参照することによって、図3(1)に示した全ての
ばらつき成分を含むように解析対象データをサンプリン
グすることが可能である。例えば層別変数「バッチ番
号」を参照して、連続したバッチ番号、例えばバッチ番
号1、2、3をもつレコードをサンプリングすることに
よって、全てのばらつき成分を含むようなデータサンプ
リングが可能である。該レコードを対象に「イントラウ
ェハ歩留り」と「ウェハ検査結果」の相関解析を行うこ
とによって、ロットの払い出し日時やランダムサンプリ
ングによって解析データのサンプリングを行う場合と比
較して、特性不良要因を抽出できる可能性が増大する。
【0029】図4(1)に層別変数「バッチ番号」を参
照して、全ばらつき成分を含むようにサンプリングした
データを使用して「イントラウェハ歩留り」と「ウェハ
検査結果」の相関解析を行った例を示す。この例では拡
散層抵抗とイントラウェハ歩留りに関連があり、拡散層
抵抗が25Ω以下になるとイントラウェハ歩留りが低い
ものが発生する現象を確認することができ、拡散層抵抗
を特性不良要因として抽出することができる。この例で
用いた半導体では、拡散層抵抗のばらつきはおもにウェ
ハ内のばらつきによるものであることがわかっている。
この解析の対象としたものと同じロットを対象として、
従来のウェハ歩留りとTEG測定結果の平均値を使用し
て相関解析を行った例を、図4(2)に示す。従来の解
析方法では、拡散層抵抗の測定値としてウェハ上の複数
の測定個所の平均値を使用するためウェハ内のばらつき
情報が除かれてしまい、同図に示すように拡散層抵抗と
イントラウェハ歩留りの関連を捉えることができず、拡
散層抵抗を特性不良要因として抽出することができな
い。
【0030】次に図3(3)に示した解析データを使用
した、特性不良要因の抽出装置の例について説明する。
【0031】図5に装置の構成例を示す。本装置は中央
処理装置501、キーボード502やマウス503等の
入力装置、ディスプレイ504やプリンタ等の出力装
置、ハードディスクやデータベース等の記憶装置505
によって構成される。本装置の中央処理装置501に
は、特性不良要因抽出処理プログラム508が格納され
る。本装置はウェハテスタ506やプローブテスタ50
7から、ネットワーク509、あるいはフロッピー(登
録商標)ディスク、MOといった記録媒体510を介し
て、ウェハ歩留り、イントラウェハ歩留りやウェハ検査
結果を入手し記憶装置505に記憶する。
【0032】図6にウェハテスタ506から送られてく
るウェハ検査結果のデータ例を、図7にプローブテスタ
507からから送られてくるプローブ検査結果のデータ
例を、図8にバッチ処理装置や枚葉処理装置、あるいは
ファクトリーオートメーションシステム等の他のシステ
ムから送られてくるバッチ編成情報、棚番情報のデータ
例を示す。
【0033】本実施例中では、図6のウェハ検査結果デ
ータは、ロット番号601、ウェハ番号602、TEG
の測定位置を表す位置情報603、ウェハ検査工程で検
査する素子特性の測定結果604を1レコードに記述し
た形式とする。また図7のプローブ検査結果データは、
ロット番号701、ウェハ番号702、位置情報70
3、イントラウェハ歩留り704を1レコードに記述し
た形式とする。また図8のバッチ編成情報、棚番情報の
データは、バッチ番号801、棚番802、ロット番号
803を1レコードに記述した形式とする。これらのデ
ータ形式は他の等価なフォーマットであっても良い。図
6、図7に示した検査データや図8に示したバッチ編成
情報、棚番情報は、適宜ネットワークやフロッピーディ
スク、MOといった記録媒体を介して、図5中の記憶装
置505に記憶される。
【0034】本装置は起動されると、まず記憶装置50
5に記憶された検査データやバッチ編成、棚番情報を整
形処理して、図3(3)に示した解析データを作成す
る。本装置が使用する解析データは、バッチ番号、棚
番、ロット番号、ウェハ番号、位置情報、イントラウェ
ハ歩留り、ウェハ検査結果を1レコードに記述した形式
とする。データ形式は他の等価なフォーマットであって
も良い。図3(3)に示した解析データを作成後、本装
置は図9に示したサンプリング指示画面をディスプレイ
504上に表示し、ユーザからの入力の待機状態に入
る。
【0035】ユーザは図9に示したサンプリング指示画
面から、解析を行うデータをサンプリングする条件を入
力する。図9に示した例では、バッチ番号1から5のバ
ッチを構成するロットの中から、バッチ熱処理工程にお
いて炉体の棚番1から3にセットされたロットを選択
し、さらにウェハ上の左上(UL)と中央部(C)の領
域に対応したイントラウェハを解析対象データとしてサ
ンプリングするよう指示している。この例ではサンプリ
ング条件の指示は範囲指定としたが、対象バッチや棚
番、ロット番号、ウェハ番号、領域を個別に列挙する形
式であっても良い。以上のサンプリング条件を入力後、
ユーザはOKボタンを押下し、解析処理の開始を本装置
に指示する。この場合、入力した条件を満足する全ての
解析データが抽出される。
【0036】本装置はユーザからの解析処理開始の指示
を受け、図3(3)に示した解析データから、ユーザが
図9のサンプリング指示画面で入力したサンプリング条
件に合致するレコードを選び出し、該レコードを対象に
イントラウェハ歩留りとウェハ検査結果の散布図の作成
処理を行い、あるいはイントラウェハ歩留りとウェハ検
査結果の間の関係の強さを表す統計的な指標、例えば相
関係数の計算処理を行い、処理結果をディスプレイ50
4上に表示して処理を終了する。
【0037】このように、特性不良要因抽出装置によ
り、例えば図9のサンプリング指示画面で、層別変数の
バッチの入力画面で2つ以上のバッチ番号を指定するこ
とによって、図3(1)に示したバッチ間、バッチ内、
ロット内、ウェハ内の全ての特性ばらつき成分を含むよ
うに解析対象データを意図的にサンプリングすることが
でき、ランダムに、あるいはその他の方法で解析対象デ
ータをサンプリングした場合と比較して、特性不良要因
を抽出する可能性を高めることができる。正確には、バ
ッチ番号は限定し、限定した解析対象において残りの全
ての特性ばらつき成分を含んだ解析データをサンプリン
グすることができる。
【0038】従って、本実施例の別の効果として、図3
(1)に示したバッチ間、バッチ内、ロット内、ウェハ
内の特性ばらつき成分から、特定のばらつき成分が解析
に与える影響を取り除くことができ、解析精度を向上さ
せることも可能である。例えば図9のサンプリング指示
画面で、層別変数のバッチの入力画面で1つ以上のバッ
チ番号を指定した後、層別変数の領域の入力画面で特定
の領域、例えばウェハ中央部のみを指定することによっ
て、図3(1)に示した4種類のばらつき成分のうち、
ウェハ内ばらつきの影響を取り除くことができる。
【0039】以上のように、ばらつき要因と考えられる
項目を検査データに付加して管理しておけば、バッチ
間、バッチ内、ロット内、ウェハ内の特性ばらつき成分
を含むようにサンプリングすることが可能となり、いま
まで顕在化しなかった不良要因を特定することができ
る。さらにサンプリング対象を指定することができるの
で、特定のばらつき成分を除いた解析データをもサンプ
リングすることができ、これによっても、いままで顕在
化しなかった不良要因を特定することができる。ばらつ
き要因を意識して、これらのばらつき成分のうちの少な
くとも1つでも含むようにサンプリングするだけでも効
果はある。実施例にも記載したが、バッチの識別情報を
参酌させて、残りの全ての解析データをサンプリングす
ることが最も効果的である。
【0040】次に、不良要因として抽出した特性につい
て、その特性測定値のばらつき原因を絞り込む方法につ
いて説明する。
【0041】図3(1)に示したように、特性のばらつ
きはバッチ間、バッチ内、ロット内、ウェハ内の4種類
のばらつき成分から構成される。このうちバッチ間、バ
ッチ内、ロット内のばらつきは、それぞれ特性がバッチ
の着工順序、ロットのバッチ内位置、ウェハの着工順序
に従って変化することによって生じる。従って各ばらつ
き成分に対応した特性の変化軸、すなわちバッチ番号、
棚番、ウェハ番号に沿って、ウェハ上の各領域における
特性の測定値をプロットすることによって、特性のばら
つきを可視化することができる。
【0042】図10に特性のばらつきを可視化した例を
示す。
【0043】この例ではバッチ番号、棚番、特性測定値
をそれぞれX軸,Y軸,Z軸とする空間座標を設定して
いるが、特性の変化軸、すなわちバッチ番号、棚番(バ
ッチ内のロットの位置)、ウェハ番号に沿って特性の変
化の様子を可視化できればどのような表現形態であって
もよい。なお本例では、ウェハ番号は棚番と同じ軸上に
設定している。同図は、この座標軸上に、ウェハ上の領
域A,B,Cの各領域について、特性の測定値をプロッ
トして得られた特性の変化曲面をプロットしたものであ
る。この図を参照することによって、ユーザは直感的に
特性のばらつきがバッチ間、バッチ内、ロット内、ウェ
ハ内のどのばらつき成分によるものかを把握することが
でき、ばらつきを制御するヒントを得ることができる。
例えば同図に示した例では、(1)に示したバッチ間ば
らつき、(3)に示したロット内ばらつきはいずれも小
さく、特性ばらつきにあまり影響していない。しかしウ
ェハ上の領域A,B,C間で変化曲面が完全に分離して
おり、特性のばらつきがおもにウェハ内のばらつきによ
るものであり、また(2)に示したバッチ内ばらつき
も、特性のばらつきに影響している。以上の結果から、
特性のばらつきがバッチ内とウェハ内のばらつき起因で
あると推測できる。ここで図3(1)に示した対応表か
ら、バッチ内ばらつきはバッチ熱処理工程における熱履
歴差起因、ウェハ内ばらつきは枚葉処理工程におけるウ
ェハ面内の不均一性起因と推測され、特性ばらつきの原
因工程を絞り込むことができる。このようにデータ解析
によって原因工程をあらかじめ絞り込んでおくことによ
って、特性ばらつき原因の究明実験に要するコストや解
析工数を低減することができる。
【0044】次に図10に示したように、バッチ間、バ
ッチ内、ロット内の各ばらつき成分に対応した特性の変
化軸、すなわちバッチ番号、棚番、ウェハ番号に沿って
ウェハ上の各領域における特性の変化を可視化すること
によって、特性不良原因の絞り込みを行う装置の例につ
いて説明する。装置の構成は、図5に示したものと同じ
である。また図5に示した装置が起動され、図3(3)
に示した解析データを作成するまでの処理も、前述同様
に行う。
【0045】本装置は解析データを作成後、図9に示し
たサンプリング指示画面をディスプレイ504上に表示
し、ユーザからの入力の待機状態に入る。ユーザは図9
に示したサンプリング指示画面から、解析を行うバッチ
(1バッチ以上)を指定する。解析対象バッチを入力
後、ユーザはOKボタンを押下し、解析処理の開始を本
装置に指示する。
【0046】本装置はユーザからの解析処理開始の指示
を受け、図3(3)に示した解析データから、ユーザが
図9のサンプリング指示画面で指示したバッチ番号に合
致するレコードを選び出し、該レコードを元に特性の変
化軸、すなわちバッチ番号、棚番、ウェハ番号に沿っ
て、ウェハ上の各領域における特性の測定値をプロット
したグラフを作成する処理を行い、処理結果をディスプ
レイ504上に表示して処理を終了する。
【0047】このように、特性不良原因絞り込み装置に
より、図10に示したように特性のばらつきをバッチ
間、バッチ内、ロット内、ウェハ内の各ばらつき成分に
分類して可視化することによって、何も手がかりが無い
場合と比較して、特性ばらつきの原因工程を絞り込むこ
とができ、特性ばらつき原因の究明実験に要するコスト
や解析工数を低減することができる。
【0048】また、図9において1つのバッチだけを特
定すれば、図10において3次元成分の1つであったバ
ッチ番号の軸がなくなり、これによって特定のばらつき
成分(ロット内ばらつき、バッチ内ばらつき、ウエハ内
ばらつき)だけを顕在化させて解析時間を短縮すること
ができる。例えば、図10に示す3次元グラフを表示さ
せた後に、バッチ番号を特定させて2次元グラフに切り
替えることで、より効率よく解析をすることが可能とな
る。これは棚番の特定による特性測定値とバッチ番号と
の2次元グラフでも同様である。
【0049】また、これらの測定結果は測定領域ごとに
分離して表示させている。これは、ウエハ面内の不均一
性の原因が製造装置にあることが経験的に知られてお
り、装置の稼動時間や稼動状況と関係付けてモニターす
ることで、効果的にばらつき原因を顕在化させようとす
るものである。
【0050】
【発明の効果】本発明によれば、全く新規な解析データ
のサンプリング手法と特性のばらつき原因絞り込み手法
が確立され、これによって製造歩留まりを向上させるこ
とができる。
【図面の簡単な説明】
【図1】LSIの一例を示す断面図。
【図2】検査項目の一例を示す図。
【図3】半導体製品の特性ばらつきに基づく解析データ
のフォーマットの一例を示す図。
【図4】特性不良要因を抽出したの一例を示す図。
【図5】特性不良要因抽出装置の一例を示す構成図。
【図6】ウェハ検査結果を表形式に整理したデータフォ
ーマットの一例を示す図。
【図7】プローブ検査結果を表形式に整理したデータフ
ォーマットの一例を示す図。
【図8】バッチ番号および棚番を表形式に整理したデー
タフォーマットの一例を示す図。
【図9】入力画面の一例を示す図。
【図10】特性のばらつきをバッチ間、バッチ内、ロッ
ト内、ウェハ内の各ばらつき成分に分類して可視化した
例を示す図。
【符号の説明】
501…中央処理装置、502…キーボード、503…
マウス、504…ディスプレイ、505…記憶装置、5
06…ウェハテスタ、507…プローブテスタ、508
…特性不良要因抽出処理プログラム、509…ネットワ
ーク、510…記録媒体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 菊地 修司 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 岩田 尚史 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】ウエハをウエハ単位もしくはバッチ単位で
    処理する処理工程と、該処理されたウエハに形成された
    素子の特性を測定する素子特性測定工程と、ウエハに形
    成されたチップの電気的特性から歩留まりを算出する歩
    留算出工程と、該素子特性と該歩留まりとの相関を算出
    する相関算出工程とを有し、該算出された相関に基づい
    て該ウエハ処理工程を管理する半導体デバイスの製造方
    法であって、 該素子特性測定工程で測定された測定結果に、ウェハ内
    の測定された位置を示す識別情報と測定されたウエハが
    挿入されたロット内の位置に関する識別情報とそのロッ
    トが挿入されたバッチの識別情報とそのウエハもしくは
    ロットのバッチ内の位置に関する識別情報とを付加し、 該識別情報を用いて測定結果をサンプリングし、 該サンプリングされた測定結果に基づいて素子特性と歩
    留まりとの相関を算出させることを特徴とする電子デバ
    イスの製造方法。
  2. 【請求項2】前記位置情報がウエハを分割した複数の領
    域に対応し、前記歩留まりをそれぞれの分割した領域毎
    に算出することを特徴とする請求項1記載の電子デバイ
    スの製造方法。
  3. 【請求項3】ウエハをウエハ単位もしくはバッチ単位で
    処理する処理工程と、該処理されたウエハに形成された
    素子の特性を測定する素子特性測定工程と、ウエハに形
    成されたチップの電気的特性から歩留まりを算出する歩
    留算出工程と、該素子特性と該歩留まりとの相関を算出
    する相関算出工程とを有し、該算出された相関に基づい
    て該ウエハ処理工程を管理する半導体デバイスの製造方
    法であって、 該素子特性測定工程で測定された測定結果に、測定され
    たウエハが挿入されたロット内の位置に関する識別情報
    もしくはそのロットが挿入されたバッチの識別情報もし
    くはそのウエハもしくはロットのバッチ内の位置に関す
    る識別情報の内の少なくとも1つの識別情報を付加し、 該識別情報を用いて測定結果をサンプリングし、 該サンプリングされた測定結果に基づいて素子特性と歩
    留まりとの相関を算出させることを特徴とする電子デバ
    イスの製造方法。
  4. 【請求項4】ウエハをウエハ単位もしくはバッチ単位で
    処理する処理工程と、該処理されたウエハに形成された
    素子の特性を測定する素子特性測定工程と、ウエハに形
    成されたチップの電気的特性から歩留まりを算出する歩
    留算出工程と、該素子特性と該歩留まりとの相関を算出
    する相関算出工程とを有し、該算出された相関に基づい
    て該ウエハ処理工程を管理する半導体デバイスの製造方
    法であって、 該素子特性測定工程で測定された測定結果に測定された
    ウエハのあったバッチの識別情報を付加し、指定された
    バッチの識別情報に基づいて該当する測定結果を抽出
    し、該抽出された測定結果に基づいて素子特性と歩留ま
    りとの相関を算出させることを特徴とする電子デバイス
    の製造方法。
  5. 【請求項5】前記測定結果にウエハもしくはそのウエハ
    が挿入されたロットのバッチ内の位置に関する識別情報
    をさらに付加し、指定されたバッチの識別情報と位置に
    関する識別情報とに基づいて該当する測定結果を抽出
    し、該抽出された測定結果に基づいて素子特性と歩留ま
    りとの相関を算出させることを特徴とする請求項4記載
    の電子デバイスの製造方法。
  6. 【請求項6】前記測定結果にウエハ内の測定された位置
    を示す識別情報とウエハもしくはそのウエハが挿入され
    たロットのバッチ内の位置に関する識別情報とをさらに
    付加し、指定されたバッチの識別情報とウエハ内の測定
    された位置を示す識別情報とバッチ内の位置に関する識
    別情報とに基づいて該当する測定結果を抽出し、該抽出
    された測定結果に基づいて素子特性と歩留まりとの相関
    を算出させることを特徴とする請求項4記載の電子デバ
    イスの製造方法。
  7. 【請求項7】ウエハを処理する処理工程と、該処理され
    たウエハに形成された素子の特性を測定する素子特性測
    定工程とを有し、該測定結果に基づいて該ウエハ処理工
    程を管理する半導体デバイスの製造方法であって、該測
    定結果に測定したウエハ内の位置情報を付加し、該測定
    結果を該位置情報を用いて測定位置毎に区別してグラフ
    表示するとともに該測定結果をウエハを処理した順序に
    従ってグラフ表示することを特徴とする電子デバイスの
    製造方法。
  8. 【請求項8】バッチ単位で処理した前記ウエハの測定結
    果に処理したバッチの識別情報を付加し、そのバッチの
    識別情報を用いて処理したバッチ順に前記測定結果をグ
    ラフ表示することを特徴とする請求項7記載の電子デバ
    イスの製造方法。
  9. 【請求項9】前記測定結果にバッチ内のロットの識別情
    報を付加し、前記バッチ順にグラフ表示した測定結果に
    おいて前記バッチ内をロット順にグラフ表示することを
    特徴とする請求項8記載の電子デバイスの製造方法。
  10. 【請求項10】前記測定結果にロット内のウエハの識別
    情報を付加し、前記ロット順にグラフ表示した測定結果
    において前記ロット内をウエハ順にグラフ表示すること
    を特徴とする請求項9記載の電子デバイスの製造方法。
  11. 【請求項11】バッチ単位で処理した前記ウエハの測定
    結果に処理したバッチの識別情報とバッチ内にあるロッ
    トの識別情報を付加し、そのバッチの識別情報とロット
    の識別情報を用いて前記測定結果をバッチ内にあるロッ
    ト順にグラフ表示することを特徴とする請求項7記載の
    電子デバイスの製造方法。
  12. 【請求項12】前記測定結果にロット内のウエハの識別
    情報を付加し、前記ロット順にグラフ表示した測定結果
    において前記ロット内をウエハ順にグラフ表示すること
    を特徴とする請求項11記載の電子デバイスの製造方
    法。
  13. 【請求項13】ウエハをバッチ単位もしくはロット単位
    で処理する処理工程と、該処理されたウエハに形成され
    た素子の特性を測定する素子特性測定工程とを有し、該
    測定結果に基づいて該ウエハ処理工程を管理する半導体
    デバイスの製造方法であって、該測定結果に処理したバ
    ッチの識別情報とバッチ内にあるロットの識別情報を付
    加し、そのバッチの識別情報とロットの識別情報を用い
    て前記測定結果を任意のバッチ内にあるロット順にグラ
    フ表示することを特徴とする電子デバイスの製造方法。
  14. 【請求項14】前記測定結果にロット内のウエハの識別
    情報を付加し、前記ロット順にグラフ表示した測定結果
    において前記ロット内をウエハ順にグラフ表示すること
    を特徴とする請求項13記載の電子デバイスの製造方
    法。
JP2000318235A 2000-10-13 2000-10-13 半導体デバイスの製造方法 Pending JP2002124445A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000318235A JP2002124445A (ja) 2000-10-13 2000-10-13 半導体デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000318235A JP2002124445A (ja) 2000-10-13 2000-10-13 半導体デバイスの製造方法

Publications (1)

Publication Number Publication Date
JP2002124445A true JP2002124445A (ja) 2002-04-26

Family

ID=18796889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000318235A Pending JP2002124445A (ja) 2000-10-13 2000-10-13 半導体デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP2002124445A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006515114A (ja) * 2003-04-03 2006-05-18 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 状態推定結果に基づきサンプリングレートを調整する方法
WO2010073487A1 (ja) * 2008-12-22 2010-07-01 株式会社ニコン 保持部材管理装置、半導体製造装置、保持部材管理方法、及び、半導体装置の製造方法
US7801636B2 (en) 2006-09-22 2010-09-21 Samsung Electronics Co., Ltd. Method and system for managing wafer processing

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006515114A (ja) * 2003-04-03 2006-05-18 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 状態推定結果に基づきサンプリングレートを調整する方法
JP4745668B2 (ja) * 2003-04-03 2011-08-10 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 状態推定結果に基づきサンプリングレートを調整する方法
US7801636B2 (en) 2006-09-22 2010-09-21 Samsung Electronics Co., Ltd. Method and system for managing wafer processing
WO2010073487A1 (ja) * 2008-12-22 2010-07-01 株式会社ニコン 保持部材管理装置、半導体製造装置、保持部材管理方法、及び、半導体装置の製造方法
JP5459224B2 (ja) * 2008-12-22 2014-04-02 株式会社ニコン ウエハ処理方法およびウエハ処理装置

Similar Documents

Publication Publication Date Title
CN100424599C (zh) 质量管理***、质量管理方法及批次单位的晶片处理方法
JP2003100825A (ja) 半導体装置の製造方法並びに欠陥検査データ処理方法及びその装置
JP4357134B2 (ja) 検査システムと検査装置と半導体デバイスの製造方法及び検査プログラム
JPH11260879A (ja) 半導体チップの相関解析方法及び装置、半導体チップ歩留まり調整方法並びに記憶媒体
JPH09180976A (ja) 不良分析のフィードバックによる半導体製造工程の制御方法
KR101496553B1 (ko) 이상 툴 및 스테이지 진단을 위한 2d/3d 분석
TWI525657B (zh) Electronic components manufacturing support systems, manufacturing support methods and manufacturing support programs
JP4568786B2 (ja) 要因分析装置および要因分析方法
US7272460B2 (en) Method for designing a manufacturing process, method for providing manufacturing process design and technology computer-aided design system
JP5008525B2 (ja) 不良要因抽出装置および工程安定化支援システム
JP2006245485A (ja) 欠陥レビューシステム、欠陥レビュー方法、及び電子装置の製造方法
US20110264252A1 (en) Combinatorial processing management system
US7982155B2 (en) System of testing semiconductor devices, a method for testing semiconductor devices, and a method for manufacturing semiconductor devices
JP2002124445A (ja) 半導体デバイスの製造方法
KR20090095694A (ko) 반도체 제조설비의 관리시스템에 적용되는 통계적 공정관리방법
JP3750220B2 (ja) 半導体装置の製造方法
US20040088068A1 (en) Method and apparatus for providing first-principles feed-forward manufacturing control
US20130030760A1 (en) Architecture for analysis and prediction of integrated tool-related and material-related data and methods therefor
US20020055802A1 (en) System and method for controlling semiconductor device manufacturing flow
JP4538205B2 (ja) 検査データの解析プログラム、検査データ解析装置
JP2010224988A (ja) 品質管理システム、品質管理方法、品質管理プログラム、および製品の製造方法
JP2001155979A (ja) 製造情報管理システム
JP4051332B2 (ja) 検査データ解析システム
US7634127B1 (en) Efficient storage of fail data to aid in fault isolation
JP2002368056A (ja) 歩留まり条件の提供方法、製造条件の決定方法、半導体装置の製造方法、および記録媒体