KR100583531B1 - 오류 공정 추적 시스템 및 방법 - Google Patents

오류 공정 추적 시스템 및 방법 Download PDF

Info

Publication number
KR100583531B1
KR100583531B1 KR1020030073874A KR20030073874A KR100583531B1 KR 100583531 B1 KR100583531 B1 KR 100583531B1 KR 1020030073874 A KR1020030073874 A KR 1020030073874A KR 20030073874 A KR20030073874 A KR 20030073874A KR 100583531 B1 KR100583531 B1 KR 100583531B1
Authority
KR
South Korea
Prior art keywords
wafer
unit
information
wafers
unit process
Prior art date
Application number
KR1020030073874A
Other languages
English (en)
Other versions
KR20050038509A (ko
Inventor
강정호
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020030073874A priority Critical patent/KR100583531B1/ko
Publication of KR20050038509A publication Critical patent/KR20050038509A/ko
Application granted granted Critical
Publication of KR100583531B1 publication Critical patent/KR100583531B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 제반 반도체 단위 제조 공정이 완료된 로트 단위의 웨이퍼들의 수율이 일정한 경향을 갖는 경우 오류가 발생된 반도체 단위 공정을 추적할 수 있는 오류 공정 추적 시스템 및 그를 이용한 방법에 관한 것으로서,
본 발명에 따른 오류 공정 추적 방법은 웨이퍼 상에 일련번호에 상응하는 웨이퍼 인식키를 구비시키는 단계;와, 인식 장치를 이용하여 로트 단위의 웨이퍼들을 대상으로 상기 웨이퍼 인식키를 인식하는 단계;와, 상기 로트 단위의 웨이퍼들을 특정의 순서로 배열하여 카세트의 슬롯 내에 장착하는 단계;와, 상기 카세트에 장착되어 있는 로트 단위의 웨이퍼들에 대하여 반도체 단위 공정을 진행하는 단계;와, 상기 단위 공정이 완료된 웨이퍼들에 대하여 단위공정 검사장비를 이용하여 웨이퍼별로 단위공정 결과정보를 도출하는 단계;와, 제반 반도체 단위 공정이 모두 완료되면 상기 로트 단위의 웨이퍼들을 대상으로 소정의 결함 분석 장치를 이용한 결함 분석 과정을 실시하여 각 웨이퍼의 수율을 산출하는 단계;와, 상기 각각의 단위 공정마다 도출된 복수의 단위공정 결과정보와 상기 수율 정보를 매칭하여 상기 수율 정보와 일치되는 단위공정 결과정보를 찾는 단계를 포함하여 이루어지는 것을 특징으로 한다.
수율, 웨이퍼, 로트, 결함

Description

오류 공정 추적 시스템 및 방법{System and method for tracking the unit process occurred the error in fabricating process of semiconductor}
도 1은 본 발명에 따른 오류 공정 추적 방법을 구현하기 위한 시스템의 블록 구성도.
도 2는 본 발명에 따른 오류 공정 추적 방법을 설명하기 위한 순서도.
도 3a 및 3b는 종래 기술에 있어서 산출된 로트 단위의 웨이퍼들의 수율 경향을 나타낸 수치 및 그래프.
도 4는 본 발명에 따른 단위공정 결과정보와 수율 정보를 매칭시키는 작업을 설명하기 위한 참고도.
도 5a 및 5b는 본 발명의 실시예에 따른 로트 단위의 웨이퍼들의 수율 정보를 나타낸 수치 및 그래프.
도 6a∼6c 내지 도 8a∼8c는 본 발명에 따른 각 단위공정의 단위공정 결과정보를 나타낸 수치 및 그래프.
<도면의 주요 부분에 대한 설명>
101 : 제어 수단 102 : 웨이퍼 인식키 스캔 모듈
103 : 웨이퍼 소팅 모듈 104 : 매칭 모듈
105 : 소팅 로봇 106 : 단위공정 검사장비
107 : 결함분석장치 110 : DB 블록
111 : 웨이퍼 인식키 정보 DB 112 : 웨이퍼 소팅 정보 DB
113 : 단위공정 결과정보 DB 114 : 수율 정보 DB
본 발명은 오류 공정 추적 시스템 및 그를 이용한 방법에 관한 것으로서, 보다 상세하게는 제반 반도체 단위 제조 공정이 완료된 로트 단위의 웨이퍼들의 수율이 일정한 경향을 갖는 경우 오류가 발생된 반도체 단위 공정을 추적할 수 있는 오류 공정 추적 시스템 및 그를 이용한 방법에 관한 것이다.
반도체 기술이 고도화됨에 따라 소자 설계 기술 및 단위 공정 기술의 개발에 더불어 공정 관리의 중요성이 대두되고 있다. 특히, 반도체 생산의 수율을 향상시키기 위해서는 공정 기술의 혁신을 통한 불량의 최소화 작업이 필수불가결의 요소가 된다. 이에 따라, 최적화된 공정 기술의 개발 및 생산 공정 중에 웨이퍼 상에 산재하여 발생되는 다양한 결함들을 검출하고, 이를 분석하여 제조장비의 최적 공정 설정을 위한 자료로서 사용하는 일련의 결함 분석 과정이 진행된다.
종래의 결함 분석 과정을 살펴보면 다음과 같다.
반도체 제조 공정이 완료되면 소정의 검사 장비를 이용하여 웨이퍼 단위로 웨이퍼 전면에 대하여 결함 존재 유무 및 발생된 결함에 대한 분류 등의 웨이퍼 단위의 결함 분석 과정을 거치게 되는데, 구체적으로 웨이퍼의 표면을 스캐닝하여 웨이퍼의 인식 코드 등의 기본 정보를 확인한 다음, 결함이 발생된 다이의 좌표와 결함의 크기 등을 검출하고 이러한 결함 결과 정보를 근거로 결함 밀도 및 양품률(good chip rate) 등을 산출한다.
반도체 소자는 웨이퍼를 대상으로 수많은 단위 공정을 적용시켜 제조되는데, 반도체 소자 제조 공정이 진행되는 대상인 웨이퍼는 통상적으로 로트(lot) 단위로 웨이퍼 카세트에 보관, 이동된다. 또한, 반도체 소자 제조 공정은 상기 로트 단위로 공정이 진행되는 경우 및 상기 웨이퍼 카세트로부터 각각의 웨이퍼를 추출하여 공정을 진행하는 경우가 있다. 전자의 경우는 20∼25매로 구성되는 1개의 로트를 대상으로 반도체 소자의 단위 공정을 수행하는 것이며, 후자의 경우는 각각의 웨이퍼를 대상으로 반도체 소자의 단위 공정을 수행하는 것이다.
한편, 상기와 같은 반도체 제조 공정이 완료되면 전술한 바와 같이 결함 분석 과정을 거치게 되고, 결함 분석 과정을 통해 각 웨이퍼의 수율을 산출하게 된다. 이 때, 로트 단위의 웨이퍼들을 대상으로 수율을 산출할 수 있게 되는데 1개의 로트 내의 웨이퍼들의 수율이 규칙적인 경향을 보이는 경우가 있다. 예를 들어, 24개의 웨이퍼로 구성되는 로트에서 일정 번호 간격으로 웨이퍼의 수율이 높아지고 낮아지는 경우가 발생할 수 있다(도 3a 및 3b 참조). 여기서, 상기 번호는 웨이퍼가 장착되는 카세트의 슬롯 번호이다. 이와 같이, 웨이퍼의 수율이 일정 번호 간격으로 규칙적인 변동을 보이는 것은 특정의 반도체 단위 공정에서 오류가 발생됨을 의미한다.
그러나, 통상의 반도체 단위 공정을 진행함에 있어서, 로트 단위의 웨이퍼들은 매번 같은 순서로 해당 단위 공정을 적용받는다. 즉, 1개의 로트가 24장의 웨이퍼로 구성되어 있다면 1번 웨이퍼에서 24번 웨이퍼의 순서로 모든 단위 공정이 진행된다.
이에 따라, 로트 단위의 웨이퍼들의 수율이 일정한 경향을 갖는다 하더라도 모든 단위 공정에서 웨이퍼들의 공정 진행 순서가 동일하기 때문에 어느 단위 공정에서 오류가 발생되었는지를 알기가 어렵다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 제반 반도체 단위 제조 공정이 완료된 로트 단위의 웨이퍼들의 수율이 일정한 경향을 갖는 경우 오류가 발생된 반도체 단위 공정을 추적할 수 있는 오류 공정 추적 방법 및 그를 이용한 방법을 제공하는데 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 오류 공정 추적 방법은 웨이퍼 상에 일련번호에 상응하는 웨이퍼 인식키를 구비시키는 단계;와, 인식 장치를 이용하여 로트 단위의 웨이퍼들을 대상으로 상기 웨이퍼 인식키를 인식하는 단계;와, 상기 로트 단위의 웨이퍼들을 특정의 순서로 배열하여 카세트의 슬롯 내에 장착하는 단계;와, 상기 카세트에 장착되어 있는 로트 단위의 웨이퍼들에 대하여 반도체 단위 공정을 진행하는 단계;와, 상기 단위 공정이 완료된 웨이퍼들에 대하여 단위공정 검사장비를 이용하여 웨이퍼별로 단위공정 결과정보를 도출하는 단계;와, 제반 반도체 단위 공정이 모두 완료되면 상기 로트 단위의 웨이퍼들을 대상으로 소정의 결함 분석 장치를 이용한 결함 분석 과정을 실시하여 각 웨이퍼의 수율을 산출하는 단계;와, 상기 각각의 단위 공정마다 도출된 복수의 단위공정 결과정보와 상기 수율 정보를 매칭하여 상기 수율 정보와 일치되는 단위공정 결과정보를 찾는 단계를 포함하여 이루어지는 것을 특징으로 한다.
바람직하게는, 상기 웨이퍼 상에 웨이퍼 인식키를 구비시키는 단계는, 웨이퍼 상의 소정 부위에 점자 형식의 숫자를 음각 또는 양각의 형태로 형성할 수 있다.
바람직하게는, 상기 단위공정 결과정보를 도출한 단계 이후에, 후속의 반도체 단위 공정이 진행되어야 하는 경우, 상기 로트 단위의 웨이퍼들을 특정의 순서로 배열하여 카세트의 슬롯 내에 장착한 다음, 해당 단위 공정을 진행하고 해당 단위 공정에 대한 단위공정 결과정보를 도출하는 과정을 반복하여 실시할 수 있다.
본 발명에 따른 오류 공정 추적 시스템은 웨이퍼 인식키 정보, 웨이퍼 소팅 정보, 단위공정 결과정보 및 수율 정보를 저장하는 DB 블록;과, 상기 DB 블록과 소정의 통신 관계를 형성하며 해당 정보를 상기 DB 블록의 필요 영역에 선택적으로 저장 및 갱신하고 상기 DB 블록의 정보를 바탕으로 일련의 오류 공정 추적 과정을 진행하는 제어 수단;과, 상기 제어 수단의 제어 하에 웨이퍼 상에 구비되어 있는 일련번호에 상응하는 웨이퍼 인식키를 인식하는 웨이퍼 인식키 스캔 모듈;과, 상기 웨이퍼 인식키 스캔 모듈로부터 습득된 웨이퍼 인식키 정보를 바탕으로 카세트의 슬롯에 장착되는 복수개의 웨이퍼를 특정의 순서로 장착되도록 정렬 오더를 생성하는 웨이퍼 소팅 모듈;과, 복수의 반도체 단위 공정의 완료 후 복수의 단위공정 검사장비로부터 입력되는 복수의 단위공정 결과정보와, 제반 반도체 단위 공정의 완료 후 소정의 결함분석장치를 통하여 입력되는 웨이퍼의 수율 정보를 비교하여 상기 수율 정보와 특정의 단위공정 결과정보가 일치하는지 여부를 판단하는 매칭 모듈을 포함하여 이루어지는 것을 특징으로 한다.
바람직하게는, 상기 DB 블록은, 상기 웨이퍼 인식키 스캔 모듈을 통해 상기 웨이퍼 상에 구비되어 있는 웨이퍼 인식키를 인식한 정보를 로트 단위로 저장하는 웨이퍼 인식키 정보 DB와, 상기 웨이퍼 소팅 모듈을 통해 상기 웨이퍼 인식키 정보를 바탕으로 로트 단위의 웨이퍼들에 대해 특정의 순서로 배열한 복수개의 정렬 오더를 저장하는 웨이퍼 소팅 정보 DB와, 상기 로트 단위의 웨이퍼들을 대상으로 수행된 복수의 반도체 단위 공정에 대하여 웨이퍼별 단위공정 결과정보를 저장하는 단위공정 결과정보 DB와, 상기 제반 반도체 단위 공정의 완료 후 소정의 결함분석장치를 통하여 입력되는 웨이퍼별 수율 정보를 저장하는 수율 정보 DB로 구성될 수 있다.
바람직하게는, 상기 제어 수단은, 소정의 인터페이스 모듈을 매개로, 단위공정 완료 후 해당 웨이퍼에 대하여 공정 진행 결과를 검사하는 단위공정 검사장비 와, 제반 반도체 단위 공정의 완료 후 웨이퍼를 대상으로 결함 분석 과정을 실시하는 결함 분석 장치와, 상기 웨이퍼 소팅 모듈에 의해 생성된 정렬 오더를 바탕으로 웨이퍼를 카세트의 슬롯에 장착하는 웨이퍼 소팅 로봇과 통신관계를 맺을 수 있다.
본 발명의 특징에 따르면, 웨이퍼 상에 로트 단위 내에서의 일련번호인 웨이퍼 인식키를 구비시키고 반도체 단위 공정 수행시 각 단위 공정 진행 때마다 카세트 슬롯 내에 장착되는 상기 로트 단위의 웨이퍼들의 순서를 다르게 함으로써 반도체 제조 공정이 완료된 후 습득되는 웨이퍼의 수율 정보와 각 단위공정 완료 후 수행되는 검사 결과인 단위공정 결과정보를 매칭함으로써 로트 단위의 웨이퍼들의 수율 경향과 유사한 경향을 갖는 특정 단위공정에서의 단위공정 결과정보를 찾아 오류가 발생된 특정의 단위공정을 추적할 수 있게 된다.
이하, 도면을 참조하여 본 발명에 따른 오류 공정 추적 시스템 및 그를 이용한 방법을 상세히 설명하기로 한다. 도 1은 본 발명에 따른 오류 공정 추적 방법을 구현하기 위한 시스템의 블록 구성도이고, 도 2는 본 발명에 따른 오류 공정 추적 방법을 설명하기 위한 순서도이다.
한편, 본 발명의 실시예를 기술하기에 앞서 본 발명의 실시예에 적용되는 웨이퍼에 대해서 먼저 설명하기로 한다. 본 발명에 사용되는 웨이퍼에는 웨이퍼 인식키가 구비되어 있다. 상기 웨이퍼 인식키는 로트 즉, 카세트의 슬롯에 장착되는 웨이퍼들에 대한 일련번호를 의미하는 것으로서, 예를 들어 카세트 내에 24장의 웨이퍼가 장착된다면 1∼24번까지의 번호가 각각의 웨이퍼 상에 매겨져 있는 것이다. 웨이퍼 상에 웨이퍼 인식키를 구비시키는 방법은 일 예로 점자 형식의 숫자 배열 방법을 사용할 수 있다. 도 4에 도시한 바와 같이 웨이퍼 상의 소정 부위에 십(10) 단위의 점자와 일(1) 단위의 점자를 배열함으로써 24개의 웨이퍼를 구별할 수 있다. 이 때, 각 숫자간의 구별을 위해 하나의 숫자를 4개의 단위 영역으로 나누고 1개 또는 2개의 단위 영역을 음각 또는 양각하는 방법을 택할 수 있다.
본 발명은 상기와 같이 웨이퍼 상에 웨이퍼 인식키가 구비된 것을 전제로 하여 구현된다.
먼저, 본 발명에 따른 오류 추적 방법을 구현하기 위한 시스템을 설명하면 도 1에 도시한 바와 같이 크게 제어 수단(101), 웨이퍼 인식키 스캔 모듈(102), 웨이퍼 소팅 모듈(103), 매칭 모듈(104) 및 DB 블록(110)의 조합으로 이루어진다. 이에 부가하여, 로트 내의 웨이퍼를 무작위로 슬롯을 꽂아주는 역할을 하는 소팅 로봇(105), 반도체 단위 공정이 완료되면 각 단위 공정마다 공정 진행 결과를 체크하는 단위공정 검사장비(106) 및 제반 반도체 단위 공정이 완료된 웨이퍼 및 칩을 대상으로 결함 검사 및 수율을 산출하는 결함 분석 장치(107)(Tester)가 더 구비된다.
상기 웨이퍼 소팅 로봇(105), 단위공정 검사장비(106) 및 결함 분석 장치(107)는 인터페이스 모듈을 매개로 상기 제어 수단(101)과 소정의 통신 관계를 맺고 있으며 이와 같은 시스템은 RS232C와 같은 통상적인 근거리 통신망으로 구축 가능하다.
상기 DB 블록(110)은 본 발명의 오류 공정 추적 과정을 실시하기 위한 제반 정보를 저장하는데, 세부적으로 웨이퍼 인식키 DB(111), 웨이퍼 소팅 정보 DB(112), 단위공정 결과정보 DB(113) 및 수율 정보 DB(114)로 구성된다.
상기 웨이퍼 인식키 DB(111)는 상기 웨이퍼 인식키 스캔 모듈(102)이 상기 웨이퍼 상에 구비되어 있는 웨이퍼 인식키를 인식한 정보를 저장하는 DB로서, 이 때 저장되는 웨이퍼 인식키 정보는 로트 단위로 저장된다. 상기 웨이퍼 소팅 정보 DB(112)는 로트 단위 내에 포함되는 웨이퍼들 예를 들어, 24장의 웨이퍼가 카세트 슬롯에 장착될 때 각 슬롯에 장착되는 웨이퍼들의 순서 정보를 저장하는 DB이다. 이 때, 반도체 제조 공정은 수많은 단위 공정들로 이루어지기 때문에 각각의 단위 공정에 적용되는 웨이퍼들의 순서는 서로 다르다. 따라서, 상기 웨이퍼 소팅 정보 DB(112)에는 복수개의 소팅 정보를 저장한다.
상기 단위공정 결과정보 DB(113)는 특정의 반도체 단위 제조 공정이 완료되면 해당 웨이퍼들을 대상으로 칩 단위로 결함의 존재 유무, 결함의 크기 등의 정보가 소정의 단위공정 검사장비(106)에 의해 추출되는데 이 때 추출되는 각 웨이퍼의 칩 단위 공정 결과 정보를 저장하는 DB이다. 상기 웨이퍼 소팅 정보 DB(112)와 마찬가지로 상기 단위공정 결과정보 DB(113) 역시 반도체 제조 공정을 구성하는 수많은 단위 공정별로 해당 결과 정보를 저장한다. 상기 수율 정보 DB(114)는 제반 반도체 제조 공정이 완료된 웨이퍼 등을 대상으로 소정의 결함 분석 장치(107)를 통하여 수행된 결함 분석 과정을 통해 얻어진 각 웨이퍼별 수율 정보를 저장하는 DB이다.
한편, 전술한 바와 같이 상기 제어 수단(101)과 연동되어 상기 DB 블록(110) 에 저장되는 제반 정보들을 처리하는 모듈들 즉, 웨이퍼 인식키 스캔 모듈(102), 웨이퍼 소팅 모듈(103), 매칭 모듈(104)이 구비되는데 이에 대하여 보다 상세히 설명하면 다음과 같다.
상기 웨이퍼 인식키 스캔 모듈(102)은 상기 웨이퍼 상에 구비되어 있는 웨이퍼 인식키를 인식하는 모듈로서, 웨이퍼 상에 일 실시예로 점자 형식으로 음각 또는 양각되어 있는 십(10)단위 및 일(10)단위의 웨이퍼 인식키를 레이저 스캔 장치 등을 이용하여 인식하는 역할을 수행한다.
상기 웨이퍼 소팅 모듈(103)은 로트 단위의 웨이퍼들이 임의의 순서를 갖도록 정렬 오더(order) 즉, 소팅 정보를 생성하는 모듈로서, 상기 웨이퍼 소팅 모듈(103)로부터 생성된 소팅 정보는 상기 DB 블록(110)의 소팅 정보 DB(112)에 선택적으로 저장된다. 이 때, 상기 정렬 오더 즉, 소팅 정보는 각 단위공정마다 다르게 생성된다. 이는 각 단위공정마다 적용되는 소팅 정보를 차별화하여 후속의 매칭 단계에서 수율 경향과 각 단위 공정의 결과정보의 경향이 다름을 파악하기 위함이다.
상기 매칭 모듈(104)은 상기 DB 블록(110)의 단위공정 결과정보 DB(113)에 저장되어 있는 복수의 단위공정 결과정보와 상기 수율 정보 DB(114)에 저장되어 있는 수율 정보를 매칭하여 로트 단위의 웨이퍼들의 수율 경향과 유사한지 여부를 판단하여 어느 단위 공정에서 오류가 발생되어 있는지를 파악하는 역할을 한다.
한편, 상기 제어 수단(101)은 상기 전술한 제반 모듈 및 DB 블록(110)을 제어함은 물론 상기 제반 모듈과 DB 블록(110)을 매개하여 웨이퍼 인식키 정보, 웨이 퍼 소팅 정보, 단위공정 결과정보 및 수율 정보 등이 상기 DB 블록(110)의 필요 영역에 선택적으로 저장되도록 하거나 해당 정보의 갱신이 원활히 이루어지도록 하는 역할을 수행한다. 또한, 상기 제어 수단(101)은 인터페이스 모듈을 통하여 상기 웨이퍼 소팅 로봇(105), 단위공정 검사장비(106), 결함 분석 장치(107)와 연결된다.
이와 같은 구성을 갖는 시스템의 동작 즉, 본 발명의 오류 공정 추적 방법을 설명하면 다음과 같다.
먼저, 도 2에 도시한 바와 같이 웨이퍼 인식키 정보를 습득한다. 상기 웨이퍼 인식키를 습득하기 위해서는 전술한 바와 같이, 로트 단위의 웨이퍼들 예를 들어, 24장의 웨이퍼 상에 소정의 일련 번호가 점자 형식 등으로 구비되어야 한다(S201, S202). 상기 웨이퍼 상에 웨이퍼 인식키가 구비된 상태에서 상기 웨이퍼 인식키 스캔 모듈(102)은 레이저 스캔 장치 또는 광센서 등을 이용하여 상기 웨이퍼 인식키를 인식하여 해당 정보를 상기 제어 수단(101)으로 전달하고 상기 제어 수단(101)은 해당 정보를 상기 DB 블록(110)의 필요 영역 즉, 웨이퍼 인식키 정보 DB(111)에 저장한다.
로트 단위의 웨이퍼들에 대한 웨이퍼 인식키 정보가 습득된 상태에서, 상기 로트 단위의 웨이퍼들이 단위 공정이 진행되기 전 카세트의 각 슬롯에 장착되는 위치를 정해주는 정렬 오더 즉, 소팅 정보를 생성하는 단계를 진행한다. 구체적으로, 상기 웨이퍼 소팅 모듈(103)은 로트 단위의 웨이퍼들에 대한 상기 웨이퍼 인식키 정보를 바탕으로, 각 단위공정마다 카세트 슬롯에 장착되는 웨이퍼들의 순서를 다르게 적용한다. 즉, 각 단위공정에 상응하는 특정의 정렬 오더가 존재하는 것이다.
이와 같은 상태에서, 상기 제어 수단(101)의 제어 하에 상기 소팅 정보가 인터페이서 모듈을 매개로 상기 소팅 로봇(105)에 전달된다. 상기 소팅 로봇(105)은 상기 소팅 정보 즉, 특정의 정렬 오더에 따라 로트 단위의 웨이퍼들을 카세트의 각 슬롯에 장착한다(S203).
특정의 정렬 오더에 따라 카세트의 각 슬롯에 웨이퍼들이 장착된 상태에서 슬롯의 순서대로 언로딩(loading)되어 웨이퍼에 대한 단위 공정이 진행된다(S204). 공정이 완료된 웨이퍼는 원래의 슬롯 위치로 언로딩(unloading)된다. 이와 같이 해당 단위 공정이 완료되면 해당 단위 공정이 제대로 수행되었는지 여부를 판단하기 위해 단위공정 검사장비(106)를 이용하여 상기 카세트에 장착되어 있는 로트 단위의 모든 웨이퍼를 대상으로 공정 결과를 검사하여 단위공정 결과정보를 도출한다(S205). 여기서, 특정 웨이퍼에 대한 상기 단위공정 결과정보는 칩 단위로 단위 공정이 제대로 수행되었는지를 파악할 수 있는 정보에 상응한다. 예를 들면, 웨이퍼 전면에 2000Å 정도의 절연막을 적층하는 단위 공정을 수행한다고 할 때, 단위공정 완료 후 단위공정 검사장비(106)는 웨이퍼 전면에 적층되어 있는 절연막이 균일하게 2000Å가 적층되었는지 파악하며, 이 때 상기 2000Å의 기준에 부합하지 않는 특정의 영역을 칩 단위로 인식할 수 있다. 따라서, 해당 웨이퍼의 어느 정도 즉, 몇 개의 칩이 상기 공정 기준에 부합되지 않는가의 정보가 상기 단위공정 검사장비(106)에 의해 도출되는 것이다. 이와 같이 단위공정 결과정보가 도출되면 해당 정보는 상기 제어 수단(101)의 제어 하에 상기 DB 블록(110)의 단위공정 결과정보 DB(113)에 선택적으로 저장된다.
이와 같이 특정의 단위 공정이 완료되고 해당 단위공정 결과정보가 도출된 상태에서, 상기 웨이퍼 소팅 모듈(103)은 새로운 정렬 오더 즉, 소팅 정보를 생성한다. 생성된 소팅 정보에 따라 상기 웨이퍼 소팅 로봇(105)은 로트 단위의 웨이퍼들을 카세트 내의 해당 슬롯에 웨이퍼들을 장착한다. 이 상태에서, 또 다른 반도체 단위 공정이 진행된다. 또한, 반도체 단위 공정이 완료되면 전술한 단위공정 검사장비(106)를 이용하여 해당 단위 공정의 단위공정 결과정보를 도출한다. 도출된 단위공정 결과정보는 상기 DB 블록(110)의 단위공정 결과정보 DB(113)에 저장된다.
상술한 바를 살펴보면, 웨이퍼 소팅 정보의 생성에서부터 단위공정 결과정보를 생성하는 과정이 반복됨을 알 수 있다. 다시 말해서, 제반 반도체 단위 공정이 완료될 때(S206)까지 상기와 같은 웨이퍼 소팅 정보의 생성, 소팅 정보에 근거한 카세트 슬롯으로의 웨이퍼 장착, 단위 공정의 진행, 단위공정 결과정보 도출에 이르는 일련의 과정이 반복된다.
이와 같은 반복 과정을 통해, 상기 DB 블록(110)에는 단위 공정 수행에 따른 모든 정보가 저장된다. 세부적으로, 웨이퍼 소팅 정보 DB(112)에는 각 단위 공정 수행시 카세트 슬롯에 장착되는 웨이퍼의 정렬 오더 즉, 소팅 정보가 단위 공정의 수만큼 저장되어 있을 것이고, 상기 단위공정 결과정보 DB(113)에는 단위공정의 수만큼의 단위공정 결과정보가 저장되어 있을 것이다.
제반 반도체 단위 제조 공정이 완료된 상태에서, 소정의 결함 분석 장치(107)(Tester)를 이용하여 웨이퍼 단위로 웨이퍼 전면에 대하여 결함 존재 유무 및 발생된 결함에 대한 분류 등의 웨이퍼 단위의 결함 분석 과정을 실시한다. 상기와 같은 결함 정보 등을 바탕으로 결함 분석 과정의 최종적인 결과로 해당 웨이퍼의 수율이 도출된다. 상기 도출된 수율 정보는 상기 결함 분석 장치(107)로부터 인터페이스 모듈을 매개로 상기 제어 수단(101)의 제어 하에 상기 DB 블록(110)의 수율 정보 DB(114)에 선택적으로 저장된다. 이와 같은 방법으로 로트 단위의 모든 웨이퍼들에 대하여 수율 정보를 습득할 수 있게 된다(S207).
상기의 제반 과정을 통해 로트 단위로 수행되는 특정 수의 웨이퍼들에 대한 각 단위공정별 단위공정 결과정보와 수율 정보가 얻어지면, 본 발명의 오류 공정 추적 방법의 핵심적인 단계인 매칭 단계를 진행한다(S208).
상기 매칭 단계의 두가지 인자(factor)는 단위공정 결과정보와 수율정보이다.
도면을 참조하여 설명하면, A, B, C의 3개의 단위공정으로 구성되는 반도체 제조 공정이 모두 완료되면 로트 단위의 웨이퍼들을 대상으로 하는 결함분석과정이 진행된다. 상기 결함분석과정을 통해 얻어지는 수율 정보는 도 5a 및 5b에 도시된 바와 같다. 본 발명의 로트 단위의 웨이퍼들은 카세트의 슬롯 번호와 일치되지 않는 일련번호 체계를 갖고 있기 때문에 특정 웨이퍼의 수율 정보를 정확히 알 수 있다. 즉, 도 5a에 도시한 바와 같이 특정의 일련번호 체계(LM No., Laser Marking No.)로 로트 단위의 각 웨이퍼들에 대하여 수율 정보를 알 수 있게 된다. 도 5a의 데이터의 수율 경향을 알기 위해 나타낸 것이 도 5b의 그래프이다.
한편, <도 6a∼6c> 내지 <도 8a∼8c>는 상기 A, B, C의 단위 공정에 대한 단위공정 결과정보를 나타내고 있다. 도 6a, 도 7a 및 도8a에 도시된 각각의 단위공정 결과정보는 카세트의 슬롯 번호(Slot No.), 본 발명의 일련번호 체계(LM No.) 및 단위공정 결과정보를 나타내고 있다. 즉, 본 발명의 일련번호 체계를 갖는 로트 단위의 웨이퍼들이 본 발명의 소팅 정보 즉, 특정의 정렬 오더에 의해 상기 순차적인 번호 체계를 갖는 카세트의 슬롯 번호에 장착되어 단위공정이 진행되고 그 단위공정 결과정보가 도출되는 것이다. 도 6b, 도 7b 및 도 8b는 상기 각각의 단위공정 결과정보를 카세트의 슬롯 번호 체계에 의해 나타낸 그래프이다. 이와 같이 슬롯 번호 대비 단위공정 결과정보의 그래프를 살펴보면 도 5b에 도시한 수율 정보의 그래프와 전혀 일치하지 않는 경향을 보임을 알 수 있다. 반면, 도 6c, 도 7c 및 도 8c에 도시한 그래프는 본 발명의 일련번호 체계(LM No.)에 따른 각각의 단위공정 결과정보를 나타낸 그래프로서, 도 8c의 그래프의 경우 도 5b의 수율 정보 그래프와 경향이 유사함을 알 수 있다. 이와 같은 과정을 통해 단위공정 결과정보와 수율 정보를 매칭시킴으로써 상기 수율 정보와 경향이 유사한 특정의 단위공정 결과정보를 추적할 수 있게 된다.
본 발명의 기술적 사상을 다시 정리하면, 종래의 경우 A, B, C 3개의 단위공정을 진행할 때 카세트 슬롯에 장착되는 웨이퍼의 순서를 모두 동일하게 적용하였기 때문에 10개의 단위공정 결과정보 역시 동일한 결과를 나타내어 수율 정보의 연관성을 찾기에 어려움이 있는 반면, 본 발명에서는 각각의 단위공정마다 카세트 슬롯에 장착되는 웨이퍼의 순서를 다르게 함으로써 수율 정보에서 얻어지는 로트 단위의 웨이퍼들의 수율 경향과 유사한 특정의 단위 공정을 추적할 수 있게 되는 것이다.
본 발명에 따른 오류 공정 추적 시스템 및 방법은 다음과 같은 효과가 있다.
웨이퍼 상에 로트 단위 내에서의 일련번호인 웨이퍼 인식키를 구비시키고 반도체 단위 공정 수행시 각 단위 공정 진행 때마다 카세트 슬롯 내에 장착되는 상기 로트 단위의 웨이퍼들의 순서를 다르게 함으로써 반도체 제조 공정이 완료된 후 습득되는 웨이퍼의 수율 정보와 각 단위공정 완료 후 수행되는 검사 결과인 단위공정 결과정보를 매칭함으로써 로트 단위의 웨이퍼들의 수율 경향과 유사한 경향을 갖는 특정 단위공정에서의 단위공정 결과정보를 찾아 오류가 발생된 특정의 단위공정을 추적할 수 있게 된다.

Claims (6)

  1. 웨이퍼 상에 일련번호에 상응하는 웨이퍼 인식키를 구비시키는 단계;
    인식 장치를 이용하여 로트 단위의 웨이퍼들을 대상으로 상기 웨이퍼 인식키를 인식하는 단계;
    상기 로트 단위의 웨이퍼들을 각각의 단위공정마다 특정의 순서로 배열하여 카세트의 슬롯 내에 장착하는 단계;
    상기 카세트에 장착되어 있는 로트 단위의 웨이퍼들에 대하여 반도체 단위 공정을 진행하는 단계;
    상기 단위 공정이 완료된 웨이퍼들에 대하여 단위공정 검사장비를 이용하여 웨이퍼별로 단위공정 결과정보를 도출하는 단계;
    제반 반도체 단위 공정이 모두 완료되면 상기 로트 단위의 웨이퍼들을 대상으로 소정의 결함 분석 장치를 이용한 결함 분석 과정을 실시하여 각 웨이퍼의 수율을 산출하는 단계;
    상기 각각의 단위 공정마다 도출된 복수의 단위공정 결과정보와 상기 수율 정보를 매칭하여 상기 수율 정보와 일치되는 단위공정 결과정보를 찾는 단계를 포함하여 이루어지는 것을 특징으로 하는 오류 공정 추적 방법.
  2. 제 1 항에 있어서, 상기 웨이퍼 상에 웨이퍼 인식키를 구비시키는 단계는,
    웨이퍼 상의 소정 부위에 점자 형식의 숫자를 음각 또는 양각의 형태로 형성하는 것을 특징으로 하는 오류 공정 추적 방법.
  3. 제 1 항에 있어서, 상기 단위공정 결과정보를 도출한 단계 이후에,
    후속의 반도체 단위 공정이 진행되어야 하는 경우, 상기 로트 단위의 웨이퍼들을 특정의 순서로 배열하여 카세트의 슬롯 내에 장착한 다음, 해당 단위 공정을 진행하고 해당 단위 공정에 대한 단위공정 결과정보를 도출하는 과정을 반복하여 실시하는 것을 특징으로 하는 오류 공정 추적 방법.
  4. 웨이퍼 인식키 정보, 웨이퍼 소팅 정보, 단위공정 결과정보 및 수율 정보를 저장하는 DB 블록;
    상기 DB 블록과 소정의 통신 관계를 형성하며 해당 정보를 상기 DB 블록의 필요 영역에 선택적으로 저장 및 갱신하고 상기 DB 블록의 정보를 바탕으로 일련의 오류 공정 추적 과정을 진행하는 제어 수단;
    상기 제어 수단의 제어 하에 웨이퍼 상에 구비되어 있는 일련번호에 상응하는 웨이퍼 인식키를 인식하는 웨이퍼 인식키 스캔 모듈;
    상기 웨이퍼 인식키 스캔 모듈로부터 습득된 웨이퍼 인식키 정보를 바탕으로 카세트의 슬롯에 장착되는 복수개의 웨이퍼를 각각의 단위공정마다 특정의 순서로 장착되도록 정렬 오더를 생성하는 웨이퍼 소팅 모듈;
    복수의 반도체 단위 공정의 완료 후 복수의 단위공정 검사장비로부터 입력되는 복수의 단위공정 결과정보와, 제반 반도체 단위 공정의 완료 후 소정의 결함분석장치를 통하여 입력되는 웨이퍼의 수율 정보를 비교하여 상기 수율 정보와 특정의 단위공정 결과정보가 일치하는지 여부를 판단하는 매칭 모듈을 포함하여 이루어지는 것을 특징으로 하는 오류 공정 추적 시스템.
  5. 제 4 항에 있어서, 상기 DB 블록은,
    상기 웨이퍼 인식키 스캔 모듈을 통해 상기 웨이퍼 상에 구비되어 있는 웨이퍼 인식키를 인식한 정보를 로트 단위로 저장하는 웨이퍼 인식키 정보 DB와,
    상기 웨이퍼 소팅 모듈을 통해 상기 웨이퍼 인식키 정보를 바탕으로 로트 단위의 웨이퍼들에 대해 특정의 순서로 배열한 복수개의 정렬 오더를 저장하는 웨이퍼 소팅 정보 DB와,
    상기 로트 단위의 웨이퍼들을 대상으로 수행된 복수의 반도체 단위 공정에 대하여 웨이퍼별 단위공정 결과정보를 저장하는 단위공정 결과정보 DB와,
    상기 제반 반도체 단위 공정의 완료 후 소정의 결함분석장치를 통하여 입력되는 웨이퍼별 수율 정보를 저장하는 수율 정보 DB로 구성되는 것을 특징으로 하는 오류 공정 추적 시스템.
  6. 제 4 항에 있어서, 상기 제어 수단은,
    소정의 인터페이스 모듈을 매개로, 단위공정 완료 후 해당 웨이퍼에 대하여 공정 진행 결과를 검사하는 단위공정 검사장비와, 제반 반도체 단위 공정의 완료 후 웨이퍼를 대상으로 결함 분석 과정을 실시하는 결함 분석 장치와, 상기 웨이퍼 소팅 모듈에 의해 생성된 정렬 오더를 바탕으로 웨이퍼를 카세트의 슬롯에 장착하는 웨이퍼 소팅 로봇과 통신관계를 맺는 것을 특징으로 하는 오류 공정 추적 시스템.
KR1020030073874A 2003-10-22 2003-10-22 오류 공정 추적 시스템 및 방법 KR100583531B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030073874A KR100583531B1 (ko) 2003-10-22 2003-10-22 오류 공정 추적 시스템 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030073874A KR100583531B1 (ko) 2003-10-22 2003-10-22 오류 공정 추적 시스템 및 방법

Publications (2)

Publication Number Publication Date
KR20050038509A KR20050038509A (ko) 2005-04-27
KR100583531B1 true KR100583531B1 (ko) 2006-05-26

Family

ID=37240940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030073874A KR100583531B1 (ko) 2003-10-22 2003-10-22 오류 공정 추적 시스템 및 방법

Country Status (1)

Country Link
KR (1) KR100583531B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7801636B2 (en) 2006-09-22 2010-09-21 Samsung Electronics Co., Ltd. Method and system for managing wafer processing

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100887011B1 (ko) * 2007-06-25 2009-03-04 주식회사 동부하이텍 반도체 제조 공정에서의 수율 분석 시스템 및 방법
US9385018B2 (en) * 2013-01-07 2016-07-05 Samsung Austin Semiconductor, L.P. Semiconductor manufacturing equipment with trace elements for improved defect tracing and methods of manufacture

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7801636B2 (en) 2006-09-22 2010-09-21 Samsung Electronics Co., Ltd. Method and system for managing wafer processing

Also Published As

Publication number Publication date
KR20050038509A (ko) 2005-04-27

Similar Documents

Publication Publication Date Title
KR101331249B1 (ko) 제조 데이터 인덱싱을 위한 방법 및 장치
JP6884855B2 (ja) パターニングプロセスに対する補正を決定する方法、デバイス製造方法、リソグラフィ装置のための制御システム、及び、リソグラフィ装置
US9934565B2 (en) Systems and methods for automatically verifying correct die removal from film frames
CN108376655B (zh) 一种晶圆制造过程中检测缺陷的定位和跟踪方法
US8081814B2 (en) Linear pattern detection method and apparatus
CN108231623A (zh) 半导体元件的制造过程中进行自动缺陷筛选的***
CN106407490A (zh) 在芯片设计布局中发现未知问题图案的***与方法
JP2002071575A (ja) 欠陥検査解析方法および欠陥検査解析システム
KR19990027324A (ko) 웨이퍼 인식 시스템을 구비하는 멀티 챔버 시스템과 이를 이용한 웨이퍼 가공방법
CN115032523A (zh) 芯片自动测试方法、***、计算机设备和存储介质
KR100583531B1 (ko) 오류 공정 추적 시스템 및 방법
US20080085588A1 (en) Method of arranging dies in a wafer for easy inkless partial wafer process
KR20120045774A (ko) 웨이퍼 검사 방법
KR100574648B1 (ko) 결함 유형 분류 방법 및 시스템
KR100583529B1 (ko) 반도체 기판의 결함 관리 및 수율 산출 시스템 및 그 방법
US6590408B1 (en) Microelectronic fabrication electrical test apparatus and method providing enhanced electrical test accuracy
US6944573B2 (en) Method and apparatus for the analysis of scratches on semiconductor wafers
JP5061719B2 (ja) 基板検査装置及び方法
US7137085B1 (en) Wafer level global bitmap characterization in integrated circuit technology development
CN111511113A (zh) 电路板加工***、装置及方法
JPH04279041A (ja) パターン欠陥検出方法
US6810334B2 (en) Method for inspecting wafer defects of a semiconductor device
US20230152341A1 (en) System for automating processing of sample for analysis and method of processing sample using the same
US20050080572A1 (en) Method of defect control
US7263451B1 (en) Method and apparatus for correlating semiconductor process data with known prior process data

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090515

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee