KR100815953B1 - 오프 그리드 방지를 위한 opc 처리방법 - Google Patents

오프 그리드 방지를 위한 opc 처리방법 Download PDF

Info

Publication number
KR100815953B1
KR100815953B1 KR1020060080095A KR20060080095A KR100815953B1 KR 100815953 B1 KR100815953 B1 KR 100815953B1 KR 1020060080095 A KR1020060080095 A KR 1020060080095A KR 20060080095 A KR20060080095 A KR 20060080095A KR 100815953 B1 KR100815953 B1 KR 100815953B1
Authority
KR
South Korea
Prior art keywords
pattern
gds
coordinate values
grid
opc
Prior art date
Application number
KR1020060080095A
Other languages
English (en)
Other versions
KR20080018039A (ko
Inventor
강재현
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060080095A priority Critical patent/KR100815953B1/ko
Priority to US11/841,063 priority patent/US7673280B2/en
Publication of KR20080018039A publication Critical patent/KR20080018039A/ko
Application granted granted Critical
Publication of KR100815953B1 publication Critical patent/KR100815953B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 GDS(Graphic Design System)를 구성하는 각 조각 패턴의 좌표값을 검출하여 저장하는 단계; 상기 좌표값을 기초로 하여 상기 좌표값에서 최외각의 좌표값으로 이루어진 패턴으로 머징(merge)하는 단계; 상기 머징된 GDS 패턴을 축소(shrink)하여 원하는 배율의 GDS 패턴으로 형성하는 단계; 및 상기 원하는 배율의 GDS 패턴에 대해 OPC 처리를 수행하는 단계를 포함하는 오프 그리드 방지를 위한 OPC 처리방법에 관한 것이다.
OPC, GDS(Graphic Design System), 머징(merge)

Description

오프 그리드 방지를 위한 OPC 처리방법{OPC Processing Method for Preventing Off Grid}
도 1a는 종래에 발생하는 오프 그리드를 설명하기 위한 그래프.
도 1b는 종래에 마스크 패턴을 제작하는 방법을 설명하기 위한 예시도.
도 1c는 종래에 그리드 오프에 따라 제작된 마스크 패턴을 도시한 예시도.
도 2는 본 발명에 따른 OPC 처리방법을 설명하기 위한 순서도.
도 3a는 본 발명의 일실시예에 따라 OPC 처리방법으로 처리된 마스크 패턴을 도시한 예시도.
도 3b는 본 발명의 일실시예에 따라 제작된 마스크 패턴을 도시한 예시도.
<도면의 주요부분에 대한 부호의 설명>
1,2,4,5,6: 패턴 조각 3: 마스크 패턴
30: GDS 패턴
본 발명은 오프 그리드 방지를 위한 OPC 처리방법에 관한 것으로, 특히 축소 패턴을 형성하기 위한 마스크를 제작할 때 발생하는 오프 그리드를 방지할 수 있는 OPC 처리방법에 관한 것이다.
근래 반도체 소자의 고집적화로 인하여 소자의 크기가 줄어들고 소자의 배치 밀도가 증가함에 따라 그에 대응하는 마스크 패턴의 임계치수가 광학 노광 장비의 분해능 한계에 접근하게 된다.
이러한 포토리소그라피 공정의 난점을 극복하기 위해서 광근접성보정(Optical Proximity Correction : 이하 'OPC'라고 함)이라는 방법을 사용한다. OPC의 기본적인 구현예는 설계상의 모든 패턴을 나타내는 테스트 패턴으로 테스트용의 마스크 패턴을 제작하고, 이 마스크 패턴을 이용하여 반도체 기판상에 패턴을 전사하고 식각을 수행하여 테스트용의 반도체 패턴을 기판상에 제작하는 것이다.
디자인 룰이 작아짐에 따라 OPC 방법은 점점 유용하게 되고 있으나, OPC의 한계로 인해 브리지 이슈(Bridge issue), 핀치 이슈(Pinching issue) 등이 발생하여 임계치수 저하(critical yield drop) 등의 문제점을 발생시킨다. 특히, 0.16㎛급 반도체 디자인 룰에서 마스크 패턴을 새로 그리는 것이 아니라, 0.18㎛급 반도체 디자인의 마스크 패턴을 축소(shrink)하여 준비되는 경우에는 오프 그리드(off grid) 문제를 피할 수가 없다.
이러한 오프 그리드 현상은 모델 기초의 OPC 경우 및 룰 기초의(Rule based) OPC 경우 등의 모든 경우에 좋지 않은 영향을 주게 되어, 예컨대 도 1a에 도시된 바와 같이 4nm의 빔 스팟 크기로 190nm의 라인 CD를 기준으로 마스크를 설계하는 경우, 피치(pitch)가 390nm에서는 15nm의 오프 그리드가 발생하며 450 ~ 515nm의 피치에서만 오프 그리드가 발생하지 않는다는 것을 알 수 있다.
따라서, 종래에는 도 1b에 도시된 바와 같이 초기의 GDS(Graphic Design System)를 조각조각 나누어 구비하는데, 이는 하나의 마스크 패턴, 예를 들어 3으로 표시된 마스크 패턴을 제작하기 위해 다수의 패턴 조각(1,2,4,5,6)으로 나누어 겹쳐서 마스크 패턴(3)을 그리기 위한 것이다.
이때, 이런 조각(1,2,4,5,6)은 각각 다른 크기를 가지기 때문에 축소(Shrink)를 하게 되면 최소 데이타 베이스 단위인 1nm의 그리드를 맞추지 못하여, 예를 들어, 105nm의 CD 패턴을 90% 축소하면 94.5nm가 되는데 이는 DB 단위 이하를 설계해야 하기 때문에 그리지 못하고 95nm 혹은 94nm가 되는 것이다. 따라서, 도 1c에 도시된 바와 같이 A' 부분과 B' 부분에서 그리드 오프가 발생하여 원하지 않는 마스크 패턴이 형성되게 된다.
본 발명은 전술한 종래 기술에서의 문제점을 해결하기 위한 것으로서, 축소된 마스크 패턴을 제작할 때 OPC 실행과 Mask 제작에서 발생할 수 있는 오프 그리드 문제를 해결하기 위한 OPC 처리방법을 제공하는 데 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은 GDS(Graphic Design System)를 구성하는 각 조각 패턴의 좌표값을 검출하여 저장하는 단계; 상기 좌표값을 기초로 하여 상기 좌표값에서 최외각의 좌표값으로 이루어진 패턴으로 머징(merge)하는 단계; 상기 머징된 GDS 패턴을 축소(shrink)하여 원하는 배율의 GDS 패턴으로 형성하는 단계; 및 상기 원하는 배율의 GDS 패턴에 대해 OPC 처리를 수행하는 단계를 포 함하는 오프 그리드 방지를 위한 OPC 처리방법에 관한 것이다.
본 발명의 상기 각 조각 패턴의 좌표값을 검출하여 저장하는 단계에서 상기 각 조각 패턴은 사각형의 패턴형태이고, 상기 각 조각 패턴의 좌표값은 상기 사각형의 조각 패턴의 각 모서리 좌표값인 것을 특징으로 한다.
본 발명에서 상기 머징하는 단계는 상기 최외각의 좌표값을 서로 연결하여 하나의 테두리선으로 이루어진 하나의 패턴으로 형성하는 것을 특징으로 하고, 상기 원하는 배율의 GDS 패턴으로 형성하는 단계는 상기 머징된 GDS 패턴들 중 어느 하나의 GDS 패턴의 일측점을 기준으로 상기 머징된 GDS 패턴들을 축소하는 것을 특징으로 하며, 상기 OPC 처리된 GDS 패턴에 관한 정보를 마스크 패턴 제작장비로 전달하여 소정의 마스크 패턴을 형성하는 단계를 더 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다.
본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
도 2는 본 발명에 따른 OPC 처리방법을 설명하기 위한 순서도로서, 먼저 최소 조그(minimum jog) 영역과 오토 캐드 작업으로 인해 발생한 GDS 조각중 오프 그리드가 발생할 수 있는 GDS 패턴을 구성하는 각 조각의 좌표값을 검출하여 데이터 베이스 자료로 저장한다(S201).
구체적으로, 도 1b에 도시된 GDS 패턴(3)을 구성하는 각 조각(4,5,6)의 좌표값, 예를 들어 각 조각(4,5,6)의 모서리 좌표값 등을 검출하여 메모리 장치(도시하 지 않음)에 데이터 베이스 자료로 저장한다.
이어서, 검출된 각 조각의 좌표값을 기초로 하여 최 외각의 좌표값으로 이루어진 하나의 패턴으로 머징(merge)한다(S202). 즉, 머징이란 도 1b에 도시된 GDS 패턴(3)을 구성하는 각 조각(4,5,6)의 좌표값에서 최 외각의 좌표값을 검출하고, 검출된 최 외각의 좌표값에 대해 하나의 테두리 선으로 연결함으로써 도 3a에 도시된 바와 같이 하나의 패턴(30)으로 이루는 과정이다. 따라서, 도 1b에서처럼 내부에 GDS 조각이 보였던 GDS 패턴과는 달리, 도 3a에 도시된 바와 같이 본 발명에 따라 구현된 GDS 패턴(30)은 하나의 깨끗한 GDS 패턴으로 나타나는 것을 알 수 있다.
이와 같이 하나의 패턴으로 머징된 GDS 패턴(30)을 축소(shrink)하여 원하는 배율의 패턴으로 형성한다(S203).
예를 들어, 0.18㎛급 반도체 디자인의 마스크 패턴을 축소하여 0.16㎛급 반도체 디자인 룰에 따른 마스크 패턴을 형성하는 경우, 도 3a에 도시된 바와 같이 GDS 패턴 영역의 일측점(C)을 중심으로 머징된 GDS 패턴(30)에 대해 89%로 축소하여 0.16㎛급 반도체 디자인 룰에 따른 GDS 패턴으로 형성할 수 있게 된다.
이렇게 축소하여 형성된 GDS 패턴에 대해 일반적인 OPC 처리를 수행한다(S204). 이렇게 GDS 패턴을 명확하게 구현한 후, 마스크 제작을 위한 빔 스팟 크기 및 라인 CD 등의 스텝(step) 크기에 따라 OPC를 적용하여, 도 3b에 도시된 바와 같이 OPC 처리된 GDS 패턴을 구현할 수 있고 마스크를 제작할 때에 발생할 수 있는 오프 그리드를 방지할 수 있다.
OPC 처리된 GDS 패턴에 관한 정보를 다시 데이터 베이스로 검출하여 소정의 마스크 패턴 제작장비로 전달하여 신뢰도가 향상된 마스크 패턴을 제작하게 된다(S205).
따라서, 본 발명에 따라 머징된 GDS 패턴의 데이터 베이스를 축소함으로써 OPC 에러의 발생을 방지하여, 종래에 마스크 패턴을 제작하는 과정에 발생하는 오프 그리드 현상도 방지할 수 있으므로, 마스크 패턴의 CD를 더욱 정밀하게 구현할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 전술한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다.
또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시가 가능함을 이해할 수 있을 것이다.
상기한 바와 같이 본 발명은 OPC 에러의 발생을 방지하여, 종래에 마스크 패턴을 제작하는 과정에 발생하는 오프 그리드 현상도 방지할 수 있으므로, 마스크 패턴의 CD를 더욱 정밀하게 구현할 수 있다.

Claims (5)

  1. GDS(Graphic Design System)조각 중 오프 그리드가 발생할 수 있는 GDS 패턴을 구성하는 각 조각의 모서리 좌표값을 검출하여 저장하는 단계;
    상기 좌표값을 기초로 하여 상기 좌표값에서 최외각의 좌표값으로 이루어진 하나의 패턴으로 머징(merge)하는 단계;
    상기 머징된 GDS 패턴을 축소(shrink)하여 원하는 배율의 GDS 패턴으로 형성하는 단계; 및
    상기 원하는 배율의 GDS 패턴에 대해 OPC 처리를 수행하는 단계를 포함하는 오프 그리드 방지를 위한 OPC 처리방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 머징하는 단계는
    상기 최외각의 좌표값을 서로 연결하여 하나의 테두리선으로 이루어진 하나 의 패턴으로 형성하는 것을 특징으로 하는 오프 그리드 방지를 위한 OPC 처리방법.
  4. 제 1 항에 있어서,
    상기 원하는 배율의 GDS 패턴으로 형성하는 단계는
    상기 머징된 GDS 패턴들 중 어느 하나의 GDS 패턴의 일측점을 기준으로 상기 머징된 GDS 패턴들을 축소하는 것을 특징으로 하는 오프 그리드 방지를 위한 OPC 처리방법.
  5. 삭제
KR1020060080095A 2006-08-23 2006-08-23 오프 그리드 방지를 위한 opc 처리방법 KR100815953B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060080095A KR100815953B1 (ko) 2006-08-23 2006-08-23 오프 그리드 방지를 위한 opc 처리방법
US11/841,063 US7673280B2 (en) 2006-08-23 2007-08-20 Optical proximity correction (OPC) processing method for preventing the occurrence of off-grid

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060080095A KR100815953B1 (ko) 2006-08-23 2006-08-23 오프 그리드 방지를 위한 opc 처리방법

Publications (2)

Publication Number Publication Date
KR20080018039A KR20080018039A (ko) 2008-02-27
KR100815953B1 true KR100815953B1 (ko) 2008-03-21

Family

ID=39198097

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060080095A KR100815953B1 (ko) 2006-08-23 2006-08-23 오프 그리드 방지를 위한 opc 처리방법

Country Status (2)

Country Link
US (1) US7673280B2 (ko)
KR (1) KR100815953B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103034644B (zh) * 2011-09-30 2015-08-05 中芯国际集成电路制造(上海)有限公司 Gds文件的扩展方法
US9996658B2 (en) 2016-05-13 2018-06-12 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device
CN114371596A (zh) * 2022-03-22 2022-04-19 合肥晶合集成电路股份有限公司 掩模版及其修正方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003043666A (ja) 2001-08-03 2003-02-13 Matsushita Electric Ind Co Ltd 回路設計パターンの評価方法
KR20050069505A (ko) * 2003-12-31 2005-07-05 동부아남반도체 주식회사 마스크 제조 방법
KR20050069630A (ko) * 2003-12-31 2005-07-05 동부아남반도체 주식회사 반도체 제조용 포토마스크
KR20050070846A (ko) * 2003-12-31 2005-07-07 동부아남반도체 주식회사 반도체 소자의 마스크 패턴 형성방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936868A (en) * 1997-03-06 1999-08-10 Harris Corporation Method for converting an integrated circuit design for an upgraded process
JP4076644B2 (ja) * 1997-12-05 2008-04-16 株式会社ルネサステクノロジ パターン歪検出装置及び検出方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003043666A (ja) 2001-08-03 2003-02-13 Matsushita Electric Ind Co Ltd 回路設計パターンの評価方法
KR20050069505A (ko) * 2003-12-31 2005-07-05 동부아남반도체 주식회사 마스크 제조 방법
KR20050069630A (ko) * 2003-12-31 2005-07-05 동부아남반도체 주식회사 반도체 제조용 포토마스크
KR20050070846A (ko) * 2003-12-31 2005-07-07 동부아남반도체 주식회사 반도체 소자의 마스크 패턴 형성방법

Also Published As

Publication number Publication date
KR20080018039A (ko) 2008-02-27
US7673280B2 (en) 2010-03-02
US20080052661A1 (en) 2008-02-28

Similar Documents

Publication Publication Date Title
JP3934719B2 (ja) 光近接効果補正方法
US20050144583A1 (en) Method and data-processing system for rule-based optical proximity correction with simulataneous scatter bar insertion
JP4064617B2 (ja) マスクパターン補正方法、マスクパターン補正装置、マスクパターン補正プログラムを格納した記録媒体、及び半導体装置の製造方法
JP4510118B2 (ja) 光近接効果補正方法と装置、光近接効果検証方法と装置、露光用マスクの製造方法、更に光近接効果補正プログラムと光近接効果検証プログラム
JP5529391B2 (ja) ハーフトーン型位相シフトマスク、そのハーフトーン型位相シフトマスクを有する半導体装置の製造装置、およびそのハーフトーン型位相シフトマスクを用いた半導体装置の製造方法
US7562334B2 (en) Method for manufacturing a photomask
US6536015B2 (en) Apparatus and method of correcting layout pattern data, method of manufacturing semiconductor devices and recording medium
US8809072B2 (en) Sub-resolution assist feature arranging method and computer program product and manufacturing method of semiconductor device
JP4852083B2 (ja) パタンデータの作成方法およびパタンデータ作成プログラム
US7818709B2 (en) Circuit-pattern-data correction method and semiconductor-device manufacturing method
JP4229829B2 (ja) ホールパターン設計方法、およびフォトマスク
KR100815953B1 (ko) 오프 그리드 방지를 위한 opc 처리방법
JP5082902B2 (ja) フォトマスクの製造方法、フォトマスク製造装置及びフォトマスク
JP2002023345A (ja) プレートパターン形成方法及びその検査方法
CN100592494C (zh) 修正接触孔金属覆盖层布图设计的方法
US20090233187A1 (en) Designing method of photo-mask and method of manufacturing semiconductor device using the photo-mask
JP2008020734A (ja) 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法
JP3470369B2 (ja) 半導体装置の回路パターン設計方法及び直接描画装置
JP4529398B2 (ja) ダミーパターン情報生成装置、パターン情報生成装置、マスク作成方法、ダミーパターン情報生成方法、プログラム及び上記プログラムを記録したコンピュータ読み取り可能な記録媒体
JP4181205B2 (ja) 光近接効果補正方法
KR100972910B1 (ko) 노광마스크 및 이를 이용한 반도체소자 형성방법
JP4074329B2 (ja) 光近接効果補正方法
JP2008153306A (ja) 半導体集積回路、ならびにその設計方法および設計プログラム
CN116579287A (zh) 一种改善通孔层工艺窗口的双重版图拆分方法
CN113093470A (zh) 基于平面型全耗尽绝缘体上硅器件的图形解析能力的提升方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20110221

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee