JP2003043666A - 回路設計パターンの評価方法 - Google Patents
回路設計パターンの評価方法Info
- Publication number
- JP2003043666A JP2003043666A JP2001235808A JP2001235808A JP2003043666A JP 2003043666 A JP2003043666 A JP 2003043666A JP 2001235808 A JP2001235808 A JP 2001235808A JP 2001235808 A JP2001235808 A JP 2001235808A JP 2003043666 A JP2003043666 A JP 2003043666A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- connection hole
- wiring
- transfer pattern
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
る回路設計パターンの評価において、LSIに対して所
望の微細化を図りながら近接効果補正を確実且つ簡単に
行なえるようにする。 【解決手段】 配線設計パターン11A、及び配線設計
パターン11Aと重なる接続孔設計パターン12Aのそ
れぞれと対応する各転写パターンの形状、つまり配線図
形11D及び接続孔図形12Dを予測した後、配線図形
11Dと接続孔図形12Dとが重なる部分の面積SDを
算出し、その後、面積SDに基づき転写パターン同士の
位置関係を評価する。
Description
複数の設計パターンを有する回路設計パターンの評価方
法、特に、近接効果補正を確実に行なえるようにするた
めの回路設計パターンの評価方法に関する。
置(以下、LSIと称する)の寸法の微細化に伴って、
LSI製造工程の1つであるリソグラフィ工程において
は、光近接効果の影響により、レチクル上にマスクパタ
ーンとして設けられる設計パターンの寸法(つまり設計
寸法)と、該設計パターンがレジスト等の被露光材料上
に転写されてなる転写パターンの寸法(つまり加工寸
法)との間の誤差が無視できなくなってきている。それ
に対して、設計寸法と加工寸法との間の誤差を低減する
ために、マスクパターンに微小な変形を加える技術であ
る近接効果補正(Optical Proximity Correction:OP
C)が用いられる。
等の加工プロセスは、配線、ゲート又は接続孔等のパタ
ーンレーヤ毎に加工条件が異なる。このため、OPCに
おいてはパターンレーヤ毎に前述の誤差に関するデータ
を取得して、マスクパターンに加える変形つまりOPC
仕様を設定する。また、このOPC仕様が適切に設定さ
れているかどうかを検証するために、最近はリソグラフ
ィ形状シミュレーションを用いた回路設計パターンの評
価が行なわれている。
ターンの評価方法の各工程を示す図でる。
ーン101を作成すると共に設計パターン101に検出
ポイントX1を設定する。
ーン101と対応するマスクパターン102を作成する
と共にマスクパターン102に対してOPCを行なう。
条件を設定してリソグラフィ形状シミュレーションを行
ない、それによって、図7(c)に示すように、設計パ
ターン101と対応する転写パターンのシミュレーショ
ン像103を作成する。その後、シミュレーション像1
03と、設計パターン101の検出ポイントX1との間
の距離L1を求めた後、距離L1が大きくてLSIに不
具合が生じるようであれば、マスクパターン102のO
PC仕様を見直して、距離L1がより小さくなるOPC
仕様、つまり完成度がより高いOPC仕様を作成する。
設計パターンの評価方法においては、設計パターンと比
較しての転写パターンの線端後退量を検出するためのポ
イントを検出ポイントX1として設定した場合を示して
いるが、線端後退量以外にも線幅等の様々な項目に対し
て検出ポイントを設定できる。また、転写パターンのシ
ミュレーション像を作成するためのリソグラフィ形状シ
ミュレーションにおいては、リソグラフィ工程における
露光量又はフォーカスの変動を考慮してシミュレーショ
ンを行なうことができ、さらに、最近では現像特性又は
ドライエッチングの影響等も考慮してシミュレーション
を行なうことができるようになってきている。
て、接続孔と配線との位置関係が重要になってきてお
り、これらが互いに適切な位置に形成されない場合に
は、回路の短絡又は断線等の不具合が生じて大きな問題
となる。ところが、従来の回路設計パターンの評価方法
のように各パターンレーヤ毎に独立してOPC仕様の作
成及び検証を行なっていると、例えば接続孔と配線とが
互いに適切な位置に形成されているかどうかが分からな
い。
ターンの評価方法を用いて、配線上に配置された接続孔
を有する回路の設計パターンに対してOPC及びリソグ
ラフィ形状シミュレーションを行なっている様子を示し
ている。
計パターン111Aを作成すると共に、配線設計パター
ン111Aと重なるように接続孔の設計パターン112
Aを作成する。
パターン111A及び接続孔設計パターン112Aのそ
れぞれと対応する配線マスクパターン111B及び接続
孔マスクパターン112Bを作成すると共に、配線マス
クパターン111B及び接続孔マスクパターン112B
に対して配線作成プロセス及び接続孔作成プロセスの各
々を考慮してOPCを行なう。
接続孔マスクパターン112Bが設けられたフォトマス
クを用いてウェハ上にパターン転写を行なった場合、配
線作成プロセス及び接続孔作成プロセスの各々において
最適なプロセス条件が実現されていれば、例えば図8
(c)に示すように、配線の転写パターン111Cの上
に接続孔の転写パターン112Cが良好に形成される。
孔作成プロセスの各々において露光量変動等が生じ、そ
れによって配線転写パターンの線端が配線設計パターン
と比べて後退したり又は接続孔転写パターンの寸法が接
続孔設計パターンと比べて小さくなったりした場合、例
えば図8(d)に示すように、配線転写パターン111
Dと接続孔転写パターン112Dとが重なる部分の面積
(以下、重なり面積と称することもある)が不十分にな
り、その結果、接続孔に形成されるプラグの抵抗が上昇
して回路に不具合が生じる場合がある。
ンレーヤとの間でアライメントずれが生じた場合、つま
り、配線パターンレーヤ及び接続孔パターンレーヤの相
対的な形成位置がずれた場合、例えば図8(e)に示す
配線転写パターン111E及び接続孔転写パターン11
2Eのように、又は図8(f)に示す配線転写パターン
111F及び接続孔転写パターン112Fのように、各
転写パターンの重なり面積が一層小さくなり、極端な場
合には各転写パターンの重なりが無くなって回路が切断
されてしまう可能性も生じる。
めには、互いに重なり合う転写パターン同士の位置関係
と、アライメントずれを含むプロセスばらつきとを考慮
に入れながらOPC仕様の作成及び検証を行なうことが
望ましい。
計パターンの評価方法、つまり、設計パターンと、該設
計パターンと対応する転写パターン(シミュレーション
像)との間のずれ(図7(c)に示す距離L1)を検出
する方法は、互いに重なり合う転写パターン同士の位置
関係を検出するための検出ポイントを適切に設定するこ
とが難しく、また、該検出ポイントの数も膨大になるの
で、実際のLSI開発に適用することは困難である。以
下、図9(a)〜(d)を参照しながら具体的に説明す
る。
パターン121Aの上に接続孔設計パターン122Aが
配置されてなる回路設計パターンにおいて、配線設計パ
ターン121Aの線端に検出ポイントX2が設定されて
いるとする。この場合、各設計パターンと対応する転写
パターン同士の位置関係を考慮に入れてOPC仕様の作
成及び検証を行なうためには、配線設計パターン121
Aと対応する転写パターンのシミュレーション像121
Bと検出ポイントX2との間の距離L2a、及び接続孔
設計パターン122Aと対応する転写パターンのシミュ
レーション像122Bと検出ポイントX2との間の距離
L2bのそれぞれを測定して、距離L2aと距離L2b
との差に基づいて転写パターン同士の位置関係を評価す
る必要がある。
に、検出ポイントX2つまり配線設計パターン121A
の線端に対して垂直な方向における各転写パターンのず
れは、配線設計パターン121Aと対応する転写パター
ンのシミュレーション像121Cと検出ポイントX2と
の間の距離L3a、及び接続孔設計パターン122Aと
対応する転写パターンのシミュレーション像122Cと
検出ポイントX2との間の距離L3bのそれぞれを測定
することによって検出することができる。それに対し
て、検出ポイントX2によって、配線設計パターン12
1Aの線端に対して平行な方向における各転写パターン
のずれを検出することはできない。すなわち、配線設計
パターン121Aの線端に対して平行な方向における各
転写パターンのずれを検出するためには、例えば図9
(c)に示すように、回路設計パターンにおいて別の検
出ポイントX3を設定しておく必要がある。この場合、
配線設計パターン121Aと対応する転写パターンのシ
ミュレーション像121Dと検出ポイントX3との間の
距離L4a、及び接続孔設計パターン122Aと対応す
る転写パターンのシミュレーション像122Dと検出ポ
イントX3との間の距離L4bのそれぞれを測定して、
距離L4aと距離L4bとの差に基づき、配線設計パタ
ーン121Aの線端に対して平行な方向における各転写
パターンのずれを検出することができる。
図9(d)に示すように、配線設計パターン121Aと
対応する転写パターン121E、又は接続孔設計パター
ン122Aと対応する転写パターン122Eが例えば配
線設計パターン121Aの線端に対して斜め方向にずれ
ることもあり、この場合、どの方向に沿って各転写パタ
ーンのずれを読むのが適切であるかを考慮して、検出ポ
イントを設定しなければならない。このように、互いに
重なり合う転写パターン同士の位置関係は2次元的に変
化するため、1次元的な距離(ずれ)の検出だけで該位
置関係を把握しようとすると、検出ポイントの設定対象
となる項目を適切に設定することが難しく、また、該項
目の数も膨大になる。その結果、互いに重なり合う転写
パターン同士の位置関係を検出するために要する計算時
間が増大すると共に人間が判断しなければならない項目
数も増大する。すなわち、従来の回路設計パターンの評
価方法は実用的ではない。
複数の設計パターンを有する回路設計パターンの評価に
おいて、LSIに対して所望の微細化を図りながら近接
効果補正を確実且つ簡単に行なえるようにすることを目
的とする。
めに、本発明に係る第1の回路設計パターンの評価方法
は、第1の設計パターンと、第1の設計パターンと少な
くとも一部分が重なる第2の設計パターンとを有する回
路設計パターンの評価方法を前提とし、第1の設計パタ
ーン及び第2の設計パターンのそれぞれがリソグラフィ
技術によって転写されてなる第1の転写パターン及び第
2の転写パターンのそれぞれの形状を予測する工程と、
第1の転写パターンの形状と第2の転写パターンの形状
とが重なる部分の面積を算出する工程と、面積に基づ
き、第1の転写パターンと第2の転写パターンとの位置
関係を評価する工程とを備えている。
と、第1の設計パターン、及び第1の設計パターンと重
なる第2の設計パターンのそれぞれと対応する第1の転
写パターン及び第2の転写パターンのそれぞれの形状を
予測した後、各転写パターン形状が重なる部分の面積を
算出して該面積に基づき転写パターン同士の位置関係を
評価する。このため、従来のように設計パターンとそれ
に対応する転写パターンとの間の1次元的なずれを検出
して転写パターン同士の位置関係を評価する場合と比べ
て、検出ポイント等の設定項目数が格段に低減するの
で、転写パターン同士の位置関係を評価するために要す
る計算時間が短くなると共に人間が判断しなければなら
ない項目数も減少する。従って、互いに重なり合う複数
の設計パターンを有する回路設計パターンの評価におい
て、LSIに対して所望の微細化を図りながら近接効果
補正を確実且つ簡単に行なうことができる。また、実用
上問題となる位置関係にある転写パターンのみを抽出で
きると共に該位置関係の人間による評価も極めて容易に
行なえるので、設計パターン又はOPC仕様の不具合を
効率よく検出することができる。
て、第1の転写パターン及び第2の転写パターンのそれ
ぞれの形状を予測する工程は、第1の転写パターン又は
第2の転写パターンを形成するときのプロセス条件の変
動を考慮して行なわれることが好ましい。
の設計パターンを有する回路設計パターンの評価におい
て、プロセスマージンを十分に確保しながら近接効果補
正を行なうことができる。
第1の転写パターンを形成するための露光におけるフォ
ーカス若しくは露光量の変動、又は第2の転写パターン
を形成するための露光におけるフォーカス若しくは露光
量の変動であってもよい。
て、位置関係を評価する工程は、面積と所定値とを比較
して、その比較結果に基づき位置関係を評価する工程を
含むことが好ましい。
置関係の評価を簡単に行なうことができる。
ターン又は第2の転写パターンを形成するときのプロセ
ス条件の変動を考慮して決定されることが好ましい。
の設計パターンを有する回路設計パターンの評価におい
て、プロセスマージンを十分に確保しながら近接効果補
正を行なうことができる。
価方法は、配線の設計パターンと、配線の設計パターン
と重なる接続孔の設計パターンとを有する回路設計パタ
ーンの評価方法を前提とし、配線の設計パターン及び接
続孔の設計パターンのそれぞれがリソグラフィ技術によ
って転写されてなる配線の転写パターン及び接続孔の転
写パターンのそれぞれの形状を予測する工程と、接続孔
の転写パターンの形状を等方的に拡大する工程と、配線
の転写パターンの形状と、接続孔の転写パターンの形状
が拡大された形状とが重なる部分の面積を算出する工程
と、該面積に基づき、配線の転写パターンと接続孔の転
写パターンとの位置関係を評価する工程とを備えてい
る。
と、配線設計パターン、及び配線設計パターンと重なる
接続孔設計パターンのそれぞれと対応する配線転写パタ
ーン及び接続孔転写パターンのそれぞれの形状を予測し
た後、接続孔転写パターン形状を等方的に拡大する。そ
の後、配線転写パターン形状と、接続孔転写パターン形
状の拡大形状とが重なる部分の面積を算出して該面積に
基づき転写パターン同士の位置関係を評価する。このた
め、従来のように設計パターンとそれに対応する転写パ
ターンとの間の1次元的なずれを検出して転写パターン
同士の位置関係を評価する場合と比べて、検出ポイント
等の設定項目数が格段に低減するので、転写パターン同
士の位置関係を評価するために要する計算時間が短くな
ると共に人間が判断しなければならない項目数も減少す
る。従って、互いに重なり合う配線設計パターン及び接
続孔設計パターンを有する回路設計パターンの評価にお
いて、LSIに対して所望の微細化を図りながら近接効
果補正を確実且つ簡単に行なうことができる。また、実
用上問題となる位置関係にある転写パターンのみを抽出
できると共に該位置関係の人間による評価も極めて容易
に行なえるので、設計パターン又はOPC仕様の不具合
を効率よく検出することができる。
によると、接続孔転写パターン形状の拡大形状は、配線
転写パターンを基準として接続孔転写パターンにアライ
メントずれが生じた場合における接続孔転写パターンが
形成される可能性のある領域を示している。従って、配
線転写パターン形状と、接続孔転写パターン形状の拡大
形状とが重なる部分の面積の大小は、アライメントずれ
が生じた場合に配線と接続孔に形成されるプラグとの間
で導通が取れる確率の高低を表すことになる。このた
め、該面積に基づき配線転写パターンと接続孔転写パタ
ーンとの位置関係を評価することにより、アライメント
ずれを考慮した該位置関係の評価を高精度且つ短時間で
行なえるので、アライメントマージンを十分に確保しな
がら近接効果補正を効率的に行なうことができる。
て、接続孔の転写パターンの形状を等方的に拡大する工
程は、接続孔の転写パターンの形状を、配線の転写パタ
ーンと接続孔の転写パターンとの間のアライメントマー
ジン以下の範囲で拡大する工程を含むことが好ましい。
慮した、配線転写パターンと接続孔転写パターンとの位
置関係の評価をより一層効率的に行なうことができる。
価方法は、配線の設計パターンと、配線の設計パターン
と重なる接続孔の設計パターンとを有する回路設計パタ
ーンの評価方法を前提とし、配線の設計パターン及び接
続孔の設計パターンのそれぞれがリソグラフィ技術によ
って転写されてなる配線の転写パターン及び接続孔の転
写パターンのそれぞれの形状を予測する工程と、配線の
転写パターンと接続孔の転写パターンとの間のアライメ
ントマージン、及び、配線と接続孔との接触面積におけ
る接続孔に形成されるプラグが電気特性的に断線しない
ために必要な最小値に基づいて、接続孔の転写パターン
の形状を等方的に拡大する工程と、接続孔の転写パター
ンの形状が拡大された形状が、配線の転写パターンの形
状と重ならない領域を有するかどうかによって、配線の
転写パターンと接続孔の転写パターンとの位置関係を評
価する工程とを備えている。
と、配線設計パターン、及び配線設計パターンと重なる
接続孔設計パターンのそれぞれと対応する配線転写パタ
ーン及び接続孔転写パターンのそれぞれの形状を予測し
た後、接続孔転写パターン形状を等方的に拡大する。そ
の後、接続孔転写パターン形状の拡大形状が、配線転写
パターン形状と重ならない領域を有するかどうかによっ
て、転写パターン同士の位置関係を評価する。このた
め、従来のように設計パターンとそれに対応する転写パ
ターンとの間の1次元的なずれを検出して転写パターン
同士の位置関係を評価する場合と比べて、検出ポイント
等の設定項目数が格段に低減するので、転写パターン同
士の位置関係を評価するために要する計算時間が短くな
ると共に人間が判断しなければならない項目数も減少す
る。従って、互いに重なり合う配線設計パターン及び接
続孔設計パターンを有する回路設計パターンの評価にお
いて、LSIに対して所望の微細化を図りながら近接効
果補正を確実且つ簡単に行なうことができる。また、実
用上問題となる位置関係にある転写パターンのみを抽出
できると共に該位置関係の人間による評価も極めて容易
に行なえるので、設計パターン又はOPC仕様の不具合
を効率よく検出することができる。
によると、配線転写パターンと接続孔転写パターンとの
間のアライメントマージン、及び、配線と接続孔との接
触面積における接続孔に形成されるプラグが電気特性的
に断線しないために必要な最小値に基づいて、接続孔転
写パターン形状を等方的に拡大する。このため、接続孔
転写パターン形状を、その拡大形状における配線転写パ
ターン形状と重ならない領域の有無が回路に不具合が生
じるかどうかの判断基準となるように拡大することがで
きる。このため、転写パターン同士の形状(一方が転写
パターン形状の拡大形状であってもよい)が重なる部分
の面積を計算することなく、接続孔転写パターン形状の
拡大形状が配線転写パターン形状と重ならない領域を有
するかどうかのみによって、転写パターン同士の位置関
係を評価できる。従って、本発明に係る第1又は第2の
回路設計パターンの評価方法と比べて、回路設計パター
ンの評価に要する時間を大幅に短縮できる。
の第1の実施形態に係る回路設計パターンの評価方法に
ついて、配線上に配置された接続孔を有する回路の設計
パターンを例として、図面を参照しながら説明する。
る回路設計パターンの評価方法の各工程を示している。
計パターン11Aを作成すると共に、配線設計パターン
11Aと重なるように接続孔の設計パターン12Aを作
成する。
パターン11A及び接続孔設計パターン12Aのそれぞ
れと対応する配線マスクパターン11B及び接続孔マス
クパターン12Bを作成すると共に、配線マスクパター
ン11B及び接続孔マスクパターン12Bに対してOP
Cを行なう。すなわち、配線マスクパターン11B及び
接続孔マスクパターン12Bは、それぞれと対応するO
PC仕様に基づいて変形されている。
孔マスクパターン12Bに対して露光条件を設定してリ
ソグラフィ形状シミュレーションを行ない、それによっ
て、図1(c)に示すように、配線設計パターン11A
と対応する転写パターンのシミュレーション像11C、
及び接続孔設計パターン12Aと対応する転写パターン
のシミュレーション像12Cを作成する。尚、リソグラ
フィ形状シミュレーションにおいては、配線作成プロセ
ス及び接続孔作成プロセスのそれぞれのプロセス条件を
用いている。
及び12Cは、転写パターンのアウトラインのみを示す
シミュレーションデータであるので、シミュレーション
像11C及び12Cを、図1(d)に示すように、コン
ピュータ上で図形演算可能な配線図形11D及び接続孔
図形12Dに変換する。そして、配線図形11Dと接続
孔図形12Dとが重なる部分を抽出して、該部分の面積
SDを算出する。
接続孔作成プロセスの各々において最適なプロセス条件
が実現されており、又は、配線マスクパターン11B及
び接続孔マスクパターン12Bに対してOPCが適切に
行なわれており、その結果、配線転写パターンの上に接
続孔転写パターンが良好に形成されている場合を示して
いる。それに対して、配線マスクパターン11B及び接
続孔マスクパターン12Bに対してOPCが適切に行な
われていない場合等には、例えば図1(e)に示す配線
図形(つまり配線転写パターン形状)11E及び接続孔
図形(つまり接続孔転写パターン形状)12Eのよう
に、又は図1(f)に示す配線図形(つまり配線転写パ
ターン形状)11F及び接続孔図形(つまり接続孔転写
パターン形状)12Fのように、各転写パターンの重な
り面積(図1(e)の面積SE又は図1(f)の面積S
F)が小さくなってしまう可能性がある。
パターンとが重なる部分は、実際の回路において電気が
通る導通部分となるので、回路の性能に直接影響する部
分である。また、通常、接続孔の設計面積(断面積)は
回路内で一定に設定されるので、接続孔と配線との接触
面積における回路動作に不具合を与えない最小値は全て
の接続孔について一定である。従って、該最小値を、配
線転写パターンと接続孔転写パターンとの重なり面積に
対する規格として設定して、算出された重なり面積が該
規格を下回る場合があるかどうかを検出することによっ
て、回路設計パターンが不良であるかどうかを検証でき
る。これにより、マスクパターンに施されるOPC仕
様、又はOPC処理アルゴリズム等が適切であるかどう
かを評価でき、例えばOPC仕様が不適切である場合に
はOPC仕様の見直しを行なう。
よると、配線設計パターン11A、及び配線設計パター
ン11Aと重なる接続孔設計パターン12Aのそれぞれ
と対応する各転写パターンの形状(つまり配線図形11
D及び接続孔図形12D)を予測した後、配線図形11
Dと接続孔図形12Dとが重なる部分の面積SDを算出
して該面積SDに基づき転写パターン同士の位置関係を
評価する。このため、従来のように設計パターンとそれ
に対応する転写パターンとの間の1次元的なずれを検出
して転写パターン同士の位置関係を評価する場合と比べ
て、検出ポイント等の設定項目数が格段に低減するの
で、転写パターン同士の位置関係を評価するために要す
る計算時間が短くなると共に人間が判断しなければなら
ない項目数も減少する。従って、互いに重なり合う複数
の設計パターンを有する回路設計パターンの評価におい
て、LSIに対して所望の微細化を図りながら近接効果
補正を確実且つ簡単に行なうことができる。また、実用
上問題となる位置関係にある転写パターンのみを抽出で
きると共に該位置関係の人間による評価も極めて容易に
行なえるので、設計パターン又はOPC仕様等の不具合
を効率よく検出することができる。
ターン11Aと対応する転写パターンのシミュレーショ
ン像11C、又は接続孔設計パターン12Aと対応する
転写パターンのシミュレーション像12Cを作成するた
めのリソグラフィ形状シミュレーションは、配線又は接
続孔を形成するための露光におけるデフォーカス又は露
光量変動等を考慮して行なわれることが好ましい。この
ようにすると、プロセス条件が変動した場合について、
転写パターン同士の位置関係を評価できるので、プロセ
スマージンを十分に確保しながら近接効果補正を行なう
ことができ、それによって、プロセス条件の変動による
影響を受けにくいOPC仕様を作成できる。
D、つまり配線転写パターンと接続孔転写パターンとの
重なり面積に対する規格として設定される所定値(具体
的には、接続孔と配線との接触面積における回路動作に
不具合を与えない最小値)は、配線又は接続孔を形成す
るための露光におけるデフォーカス又は露光量変動等を
考慮して決定されることが好ましい。このようにする
と、プロセス条件が変動した場合について、転写パター
ン同士の位置関係を評価できるので、プロセスマージン
を十分に確保しながら近接効果補正を行なうことがで
き、それによって、プロセス条件の変動による影響を受
けにくいOPC仕様を作成できる。
配置された接続孔を有する回路の設計パターンを対象と
したが、これに代えて、接続孔上に配置された配線を有
する回路の設計パターンを対象としても同様の効果が得
られる。
パターン11Aと、配線設計パターン11Aと重なる接
続孔設計パターン11Bとを有する回路設計パターンを
対象としたが、これに限られず、一の設計パターンと、
一の設計パターンと少なくとも一部分が重なる他の設計
パターンとを有する回路設計パターンを対象としても同
様の効果が得られる。
層上に設けられたゲート電極及び基板接続孔と、ゲート
電極上に設けられたゲート接続孔とを有する回路の設計
パターンに対して、本実施形態と同様の回路設計パター
ンの評価方法を適用した様子を示している。図2に示す
ように、活性層設計パターン15Aと対応する転写パタ
ーンのシミュレーション像から得られた活性層図形15
Bと、ゲート電極設計パターン(図示省略)と対応する
転写パターンのシミュレーション像から得られたゲート
電極図形16とが重なっている。また、基板接続孔設計
パターン(図示省略)と対応する転写パターンのシミュ
レーション像から得られた基板接続孔図形17と、活性
層図形15Bとは、重なり面積SGで重なっている。さ
らに、ゲート接続孔設計パターン(図示省略)と対応す
る転写パターンのシミュレーション像から得られたゲー
ト接続孔図形18と、ゲート電極図形16とは、重なり
面積SHで重なっている。従って、重なり面積SGに基
づき基板接続孔転写パターンと活性層転写パターンとの
位置関係を評価することにより、又は、重なり面積SH
に基づきゲート接続孔転写パターンとゲート電極転写パ
ターンとの位置関係を評価することにより、本実施形態
と同等の効果が得られる。
実施形態に係る回路設計パターンの評価方法について、
配線上に配置された接続孔を有する回路の設計パターン
を例として、図面を参照しながら説明する。
る回路設計パターンの評価方法の各工程を示している。
計パターン21Aを作成すると共に、配線設計パターン
21Aと重なるように接続孔の設計パターン22Aを作
成する。
パターン21A及び接続孔設計パターン22Aのそれぞ
れと対応する配線マスクパターン21B及び接続孔マス
クパターン22Bを作成すると共に、配線マスクパター
ン21B及び接続孔マスクパターン22Bに対してOP
Cを行なう。すなわち、配線マスクパターン21B及び
接続孔マスクパターン22Bは、それぞれと対応するO
PC仕様に基づいて変形されている。
孔マスクパターン22Bに対して露光条件を設定してリ
ソグラフィ形状シミュレーションを行ない、それによっ
て、図3(c)に示すように、配線設計パターン21A
と対応する転写パターンのシミュレーション像21C、
及び接続孔設計パターン22Aと対応する転写パターン
のシミュレーション像22Cを作成する。尚、リソグラ
フィ形状シミュレーションにおいては、配線作成プロセ
ス及び接続孔作成プロセスのそれぞれのプロセス条件を
用いている。
及び22Cは、転写パターンのアウトラインのみを示す
シミュレーションデータであるので、シミュレーション
像21C及び22Cを、図3(d)に示すように、コン
ピュータ上で図形演算可能な配線図形21D及び接続孔
図形22Dに変換する。また、接続孔図形22D、つま
り接続孔転写パターン形状を表すデータについて、該形
状が等方的に拡大された形状を表すデータ、つまり接続
孔拡大図形23Dを作成する。このとき、後述する理由
により、接続孔図形22D(接続孔転写パターン形状)
を、配線転写パターンと接続孔転写パターンとの間のア
ライメントマージンQだけ拡大して接続孔拡大図形23
D(接続孔転写パターン形状の拡大形状)を作成する。
そして、配線図形21Dと接続孔拡大図形23Dとが重
なる部分を抽出して、該部分の面積TDを算出する。
接続孔作成プロセスの各々において最適なプロセス条件
が実現されており、又は、配線マスクパターン21B及
び接続孔マスクパターン22Bに対してOPCが適切に
行なわれており、その結果、配線転写パターンの上に接
続孔転写パターンが良好に形成されている場合を示して
いる。それに対して、配線マスクパターン21B及び接
続孔マスクパターン22Bに対してOPCが適切に行な
われていない場合等には、例えば図3(e)に示す配線
図形21E及び接続孔拡大図形23E(接続孔図形22
Eを等方的にアライメントマージンQだけ拡大した図
形)のように、重なり面積TEが小さくなってしまう可
能性がある。
転写パターンを基準として接続孔転写パターンにアライ
メントずれが生じた場合における接続孔転写パターンが
形成される可能性のある領域を示している。従って、重
なり面積TD(配線転写パターン形状と、接続孔転写パ
ターン形状の拡大形状とが重なる部分の面積)の大小
は、アライメントずれが生じた場合に配線と接続孔に形
成されるプラグとの間で導通が取れる確率の高低を表す
ことになる。言い換えると、重なり面積TDが小さいほ
どアライメントずれに対する余裕度がないことになる。
従って、重なり面積TDに対して規格を設定して、算出
された重なり面積TDが該規格を下回る場合があるかど
うかを検出することによって、回路設計パターンにアラ
イメントずれに対する余裕度があるかどうかを検証でき
る。これにより、マスクパターンに施されるOPC仕
様、又はOPC処理アルゴリズム等が適切であるかどう
かを評価でき、例えばOPC仕様が不適切である場合、
OPC仕様の見直しを行なう。
よると、配線設計パターン21A、及び配線設計パター
ン21Aと重なる接続孔設計パターン22Aのそれぞれ
と対応する配線転写パターン及び接続孔転写パターンの
それぞれの形状(配線図形21D及び接続孔図形22
D)を予測した後、接続孔図形22Dを等方的に拡大す
る。その後、配線図形21Dと、接続孔図形22Dの拡
大図形(接続孔拡大図形23D)とが重なる部分の面積
TDを算出して該面積TDに基づき転写パターン同士の
位置関係を評価する。このため、従来のように設計パタ
ーンとそれに対応する転写パターンとの間の1次元的な
ずれを検出して転写パターン同士の位置関係を評価する
場合と比べて、検出ポイント等の設定項目数が格段に低
減するので、転写パターン同士の位置関係を評価するた
めに要する計算時間が短くなると共に人間が判断しなけ
ればならない項目数も減少する。従って、互いに重なり
合う配線設計パターン21A及び接続孔設計パターン2
2Aを有する回路設計パターンの評価において、LSI
に対して所望の微細化を図りながら近接効果補正を確実
且つ簡単に行なうことができる。また、実用上問題とな
る位置関係にある転写パターンのみを抽出できると共に
該位置関係の人間による評価も極めて容易に行なえるの
で、設計パターン又はOPC仕様の不具合を効率よく検
出することができる。
ントずれが生じた場合に配線と接続孔に形成されるプラ
グとの間で導通が取れる確率の高低を表す重なり面積T
D(配線転写パターン形状と、接続孔転写パターン形状
の拡大形状とが重なる部分の面積)に基づき、配線転写
パターンと接続孔転写パターンとの位置関係を評価す
る。このため、アライメントずれを考慮した該位置関係
の評価を高精度且つ短時間で行なえるので、アライメン
トマージンを十分に確保しながら近接効果補正を効率的
に行なうことができる。すなわち、接続孔転写パターン
形状の拡大形状を作成するだけで、アライメントずれの
影響を考慮した回路設計パターンの検証を高精度且つ短
時間で行なうことができる。それに対して、接続孔転写
パターン形状の拡大形状を用いずに、アライメントずれ
を考慮しつつ配線転写パターンと接続孔転写パターンと
の位置関係を評価しようとする場合、例えば次のような
方法を用いることができる。すなわち、配線転写パター
ンに対して接続孔転写パターンを色々な方向にずらしな
がら重ね、その後、第1の実施形態と同様に、各転写パ
ターンの形状が重なる部分の面積を算出して該面積に基
づき転写パターン同士の位置関係を評価する方法であ
る。しかしながら、この方法によると、配線転写パター
ンに対する接続孔転写パターンの位置を厳密には360
度全ての方向についてずらす必要があると共に、配線転
写パターンと接続孔転写パターンとの全ての位置関係に
対して各転写パターンの形状が重なる部分の面積を算出
する必要があるので、膨大な演算時間を要することにな
る。
パターン形状の拡大量(以下、接続孔拡大量と称する)
は大きいほど良いというわけではない。以下、その理由
について図面を参照しながら説明する。
るアライメントずれが起こる頻度を表すグラフである。
図4に示すように該頻度は正規分布となる。ここで、実
際に製品を製造するためのパターン形成において、アラ
イメントマージンQ以上のアライメントずれが起きた場
合には、パターン形成をやり直すため、実際上、アライ
メントマージンQ以上のアライメントずれが起きる可能
性は無い。また、図4に示すように、アライメントずれ
量の小さいアライメントずれほど起こる確率は高くな
る。
実施形態におけるアライメントずれの影響を考慮した回
路設計パターン検証の確実性をプロットした結果を示し
ている。図5に示すように、本実施形態においては、接
続孔拡大量を0としても良いが(この場合、第1の実施
形態と同様になる)、回路設計パターンをより確実に検
証したい場合には接続孔拡大量を大きくする方が望まし
い。但し、接続孔拡大量は、最大でもアライメントマー
ジンQで十分である。
配置された接続孔を有する回路の設計パターンを対象と
したが、これに代えて、接続孔上に配置された配線を有
する回路の設計パターンを対象としても同様の効果が得
られる。
実施形態に係る回路設計パターンの評価方法について、
配線上に配置された接続孔を有する回路の設計パターン
を例として、図面を参照しながら説明する。
ている点は次の通りである。すなわち、第2の実施形態
においては、接続孔転写パターン形状の拡大形状を作成
することによって、アライメントずれを考慮した回路設
計パターンの検証を、配線転写パターン形状と、接続孔
転写パターン形状の拡大形状とが重なる部分の面積、つ
まり、アライメントずれが生じた場合に配線と接続孔に
形成されるプラグとの間で導通が取れる確率の高低を表
す重なり面積に基づいて行なった。それに対して、第3
の実施形態においては、対象となる回路の開発が進み該
回路の特性がある程度分かっている場合を前提として、
前述の重なり面積を用いることなく、アライメントずれ
を考慮した回路設計パターンの検証をさらに確実に行な
おうとするものである。
る回路設計パターンの評価方法の各工程を示している。
以下、接続孔と配線との接触面積における良好な回路動
作を保証するのに必要な最小値が、例えば接続孔の面積
(断面積)の半分であることが予め分かっている場合を
例として説明を行なう。
Dを直径とする第1の円31と、最小配線幅Wを直径と
する第2の円32とを描くと共に、第1の円31と第2
の円32とを重ね合わせたときに第1の円31と第2の
円32とが重なる部分の面積が第1の円31の面積の半
分となるような距離Pを求める。ここで、接続孔におけ
る配線と必ず接触すべき点を点Yと定義すると、第1の
円31の円周から点Yまでの距離の最小値はP’=D−
Pとなる。
(b)に示すように、配線設計パターン(図示省略)と
対応する転写パターンのシミュレーション像から配線図
形33を作成すると共に、接続孔設計パターン(図示省
略)と対応する転写パターンのシミュレーション像から
接続孔図形34を作成する。尚、第3の実施形態におい
ては、図6(b)に示すように、配線図形33つまり配
線転写パターンの端部が最小配線幅Wを直径とする半円
形であると共に、接続孔図形34つまり接続孔転写パタ
ーンが接続孔径Dを直径とする円形であると仮定してい
るが、配線転写パターンの端部及び接続孔転写パターン
の形状は特に限定されるものではない。
孔図形34(接続孔転写パターン形状)を、配線転写パ
ターンと接続孔転写パターンとの間のアライメントマー
ジンQだけ拡大して接続孔拡大図形35(接続孔転写パ
ターン形状の拡大形状)を作成した。それに対して、第
3の実施形態においては、図6(c)に示すように、前
述のP’を用いて、接続孔図形34を、(Q−P’)だ
け拡大して接続孔拡大図形36を作成する。このとき、
接続孔拡大図形36は、アライメントが最大量(つまり
アライメントマージンQ)ずれた場合における点Yが存
在しうる領域となる。また、点Yは、接続孔における配
線と必ず接触すべき点と定義されているので、接続孔拡
大図形36の全体が配線図形33の内側にあれば回路は
不具合無く動作する。言い換えると、接続孔拡大図形3
6が、配線図形33の外側に存在する領域を有している
と回路に不具合が生じる。従って、接続孔拡大図形36
が配線図形33と重ならない領域を有するかどうかを検
出することによって、回路設計パターンにアライメント
ずれに対する余裕度があるかどうかを検証できる。これ
により、マスクパターンに施されるOPC仕様、又はO
PC処理アルゴリズム等が適切であるかどうかを評価で
き、例えばOPC仕様が不適切である場合にはOPC仕
様の見直しを行なう。例えば、図6(d)に示すよう
に、接続孔拡大図形36が配線図形33と重ならない領
域37を有する場合、該領域37は回路に不具合を起こ
させる領域となるため、該回路の設計パターンはアライ
メントずれに対する余裕度がないということになるの
で、直ちにOPC仕様等を見直す必要がある。
よると、配線設計パターン、及び配線設計パターンと重
なる接続孔設計パターンのそれぞれと対応する配線転写
パターン及び接続孔転写パターンのそれぞれの形状(配
線図形33及び接続孔図形34)を予測した後、接続孔
図形34を等方的に拡大する。その後、接続孔図形34
の拡大図形(接続孔拡大図形36)が、配線図形33と
重ならない領域を有するかどうかによって、転写パター
ン同士の位置関係を評価する。このため、従来のように
設計パターンとそれに対応する転写パターンとの間の1
次元的なずれを検出して転写パターン同士の位置関係を
評価する場合と比べて、検出ポイント等の設定項目数が
格段に低減するので、転写パターン同士の位置関係を評
価するために要する計算時間が短くなると共に人間が判
断しなければならない項目数も減少する。従って、互い
に重なり合う配線設計パターン及び接続孔設計パターン
を有する回路設計パターンの評価において、LSIに対
して所望の微細化を図りながら近接効果補正を確実且つ
簡単に行なうことができる。また、実用上問題となる位
置関係にある転写パターンのみを抽出できると共に該位
置関係の人間による評価も極めて容易に行なえるので、
設計パターン又はOPC仕様の不具合を効率よく検出す
ることができる。
パターンと接続孔転写パターンとの間のアライメントマ
ージンQ、及び、配線と接続孔との接触面積における接
続孔に形成されるプラグが電気特性的に断線しないため
に必要な最小値に基づいて、接続孔図形34を等方的に
拡大する。このため、接続孔図形34を、その拡大図形
における配線図形33と重ならない領域の有無が回路に
不具合が生じるかどうかの判断基準となるように拡大す
ることができる。すなわち、第3の実施形態において
は、接続孔における配線と必ず接触すべき点Yの分布領
域を予め調べておけば、面積計算を行なうことなく、接
続孔拡大図形36が配線図形33と重ならない領域を有
するかどうかのみによって、転写パターン同士の位置関
係を評価できるので、アライメントずれを考慮した回路
設計パターンの検証に要する時間を大幅に短縮できる。
それに対して、例えば、第2の実施形態においては、ア
ライメントずれを考慮した回路設計パターンの検証を、
配線図形と接続孔拡大図形とが重なる部分の面積(アラ
イメントずれが生じた場合に配線と接続孔に形成される
プラグとの間で導通が取れる確率の高低を表す)に基づ
いて行なうため、面積計算及び該計算結果の評価を行な
う必要があると共に該評価に高度な経験的知見を要す
る。
置された接続孔を有する回路の設計パターンを対象とし
たが、これに代えて、接続孔上に配置された配線を有す
る回路の設計パターンを対象としても同様の効果が得ら
れる。
ーンとそれに対応する転写パターンとの間の1次元的な
ずれを検出して転写パターン同士の位置関係を評価する
場合と比べて、検出ポイント等の設定項目数が格段に低
減するので、転写パターン同士の位置関係を評価するた
めに要する計算時間が短くなると共に人間が判断しなけ
ればならない項目数も減少する。従って、互いに重なり
合う複数の設計パターンを有する回路設計パターンの評
価において、LSIに対して所望の微細化を図りながら
近接効果補正を確実且つ簡単に行なうことができる。ま
た、実用上問題となる位置関係にある転写パターンのみ
を抽出できると共に該位置関係の人間による評価も極め
て容易に行なえるので、設計パターン又はOPC仕様の
不具合を効率よく検出することができる。
る回路設計パターンの評価方法の各工程を示す図であ
る。
れたゲート電極及び基板接続孔と、ゲート電極上に設け
られたゲート接続孔とを有する回路の設計パターンに対
して、本発明の第1の実施形態に係る回路設計パターン
の評価方法を適用した様子を示す図である。
る回路設計パターンの評価方法の各工程を示す図であ
る。
トずれが起こる頻度を表すグラフである。
ンの評価方法におけるアライメントずれの影響を考慮し
た回路設計パターン検証の確実性を任意の接続孔拡大量
に対してプロットした結果を示す図である。
る回路設計パターンの評価方法の各工程を示す図であ
る。
価方法の各工程を示す図でる。
価方法を用いて、配線上に配置された接続孔を有する回
路の設計パターンに対してOPC及びリソグラフィ形状
シミュレーションを行なっている様子を示す図である。
価方法における問題点を説明するための図である。
Claims (8)
- 【請求項1】 第1の設計パターンと、前記第1の設計
パターンと少なくとも一部分が重なる第2の設計パター
ンとを有する回路設計パターンの評価方法であって、 前記第1の設計パターン及び前記第2の設計パターンの
それぞれがリソグラフィ技術によって転写されてなる第
1の転写パターン及び第2の転写パターンのそれぞれの
形状を予測する工程と、 前記第1の転写パターンの形状と前記第2の転写パター
ンの形状とが重なる部分の面積を算出する工程と、 前記面積に基づき、前記第1の転写パターンと前記第2
の転写パターンとの位置関係を評価する工程とを備えて
いることを特徴とする回路設計パターンの評価方法。 - 【請求項2】 前記第1の転写パターン及び前記第2の
転写パターンのそれぞれの形状を予測する工程は、前記
第1の転写パターン又は前記第2の転写パターンを形成
するときのプロセス条件の変動を考慮して行なわれるこ
とを特徴とする請求項1に記載の回路設計パターンの評
価方法。 - 【請求項3】 前記プロセス条件の変動は、前記第1の
転写パターンを形成するための露光におけるフォーカス
若しくは露光量の変動、又は前記第2の転写パターンを
形成するための露光におけるフォーカス若しくは露光量
の変動であることを特徴とする請求項2に記載の回路設
計パターンの評価方法。 - 【請求項4】 前記位置関係を評価する工程は、前記面
積と所定値とを比較して、その比較結果に基づき前記位
置関係を評価する工程を含むことを特徴とする請求項1
に記載の回路設計パターンの評価方法。 - 【請求項5】 前記所定値は、前記第1の転写パターン
又は前記第2の転写パターンを形成するときのプロセス
条件の変動を考慮して決定されることを特徴とする請求
項4に記載の回路設計パターンの評価方法。 - 【請求項6】 配線の設計パターンと、前記配線の設計
パターンと重なる接続孔の設計パターンとを有する回路
設計パターンの評価方法であって、 前記配線の設計パターン及び前記接続孔の設計パターン
のそれぞれがリソグラフィ技術によって転写されてなる
前記配線の転写パターン及び前記接続孔の転写パターン
のそれぞれの形状を予測する工程と、 前記接続孔の転写パターンの形状を等方的に拡大する工
程と、 前記配線の転写パターンの形状と、前記接続孔の転写パ
ターンの形状が拡大された形状とが重なる部分の面積を
算出する工程と、 前記面積に基づき、前記配線の転写パターンと前記接続
孔の転写パターンとの位置関係を評価する工程とを備え
ていることを特徴とする回路設計パターンの評価方法。 - 【請求項7】 前記接続孔の転写パターンの形状を等方
的に拡大する工程は、前記接続孔の転写パターンの形状
を、前記配線の転写パターンと前記接続孔の転写パター
ンとの間のアライメントマージン以下の範囲で拡大する
工程を含むことを特徴とする請求項6に記載の回路設計
パターンの評価方法。 - 【請求項8】 配線の設計パターンと、前記配線の設計
パターンと重なる接続孔の設計パターンとを有する回路
設計パターンの評価方法であって、 前記配線の設計パターン及び前記接続孔の設計パターン
のそれぞれがリソグラフィ技術によって転写されてなる
前記配線の転写パターン及び前記接続孔の転写パターン
のそれぞれの形状を予測する工程と、 前記配線の転写パターンと前記接続孔の転写パターンと
の間のアライメントマージン、及び、前記配線と前記接
続孔との接触面積における前記接続孔に形成されるプラ
グが電気特性的に断線しないために必要な最小値に基づ
いて、前記接続孔の転写パターンの形状を等方的に拡大
する工程と、 前記接続孔の転写パターンの形状が拡大された形状が、
前記配線の転写パターンの形状と重ならない領域を有す
るかどうかによって、前記配線の転写パターンと前記接
続孔の転写パターンとの位置関係を評価する工程とを備
えていることを特徴とする回路設計パターンの評価方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001235808A JP2003043666A (ja) | 2001-08-03 | 2001-08-03 | 回路設計パターンの評価方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001235808A JP2003043666A (ja) | 2001-08-03 | 2001-08-03 | 回路設計パターンの評価方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003043666A true JP2003043666A (ja) | 2003-02-13 |
Family
ID=19067195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001235808A Ceased JP2003043666A (ja) | 2001-08-03 | 2001-08-03 | 回路設計パターンの評価方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003043666A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100815953B1 (ko) | 2006-08-23 | 2008-03-21 | 동부일렉트로닉스 주식회사 | 오프 그리드 방지를 위한 opc 처리방법 |
JP2008134382A (ja) * | 2006-11-28 | 2008-06-12 | Internatl Business Mach Corp <Ibm> | 集積回路のためのマスク・レイアウト設計方法およびプログラムならびに集積回路のマスク・レイアウトの最適化方法 |
JP2008262215A (ja) * | 2008-06-02 | 2008-10-30 | Toshiba Corp | パターン検証方法、パターン検証システム、マスクの製造方法、半導体装置の製造方法 |
JP2009511988A (ja) * | 2005-10-12 | 2009-03-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 近接効果補正及びチェックのための設計者の意図の公差バンド(マスク・レイアウトの設計方法、該設計のためのプログラム、および設計パラメータを伝達する方法) |
KR100895937B1 (ko) | 2007-12-27 | 2009-05-07 | 주식회사 동부하이텍 | 패턴의 광학 근접 보상 방법 |
US7673281B2 (en) | 2006-07-25 | 2010-03-02 | Kabushiki Kaisha Toshiba | Pattern evaluation method and evaluation apparatus and pattern evaluation program |
JP2010152356A (ja) * | 2008-12-18 | 2010-07-08 | Brion Technologies Inc | リソグラフィプロセスウィンドウ最大化光近接効果補正のための方法及びシステム |
JP2011076124A (ja) * | 2009-09-29 | 2011-04-14 | Fujitsu Semiconductor Ltd | 検証装置、検証方法及び検証プログラム |
US8214770B2 (en) | 2006-01-10 | 2012-07-03 | International Business Machines Corporation | Multilayer OPC for design aware manufacturing |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08334888A (ja) * | 1995-06-07 | 1996-12-17 | Hitachi Ltd | マスクパターンデータ検査装置、及びマスクパターンデータ最適設計装置 |
JP2001083689A (ja) * | 1999-09-14 | 2001-03-30 | Toshiba Corp | 半導体製造用マスクのパターン補正方法およびそのパターン補正方法を記録した記録媒体 |
JP2001350250A (ja) * | 2000-06-05 | 2001-12-21 | Mitsubishi Electric Corp | パターン歪み補正装置、パターン歪み補正方法、およびパターン歪み補正プログラムを記録した記録媒体 |
-
2001
- 2001-08-03 JP JP2001235808A patent/JP2003043666A/ja not_active Ceased
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08334888A (ja) * | 1995-06-07 | 1996-12-17 | Hitachi Ltd | マスクパターンデータ検査装置、及びマスクパターンデータ最適設計装置 |
JP2001083689A (ja) * | 1999-09-14 | 2001-03-30 | Toshiba Corp | 半導体製造用マスクのパターン補正方法およびそのパターン補正方法を記録した記録媒体 |
JP2001350250A (ja) * | 2000-06-05 | 2001-12-21 | Mitsubishi Electric Corp | パターン歪み補正装置、パターン歪み補正方法、およびパターン歪み補正プログラムを記録した記録媒体 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009511988A (ja) * | 2005-10-12 | 2009-03-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 近接効果補正及びチェックのための設計者の意図の公差バンド(マスク・レイアウトの設計方法、該設計のためのプログラム、および設計パラメータを伝達する方法) |
US8214770B2 (en) | 2006-01-10 | 2012-07-03 | International Business Machines Corporation | Multilayer OPC for design aware manufacturing |
US7673281B2 (en) | 2006-07-25 | 2010-03-02 | Kabushiki Kaisha Toshiba | Pattern evaluation method and evaluation apparatus and pattern evaluation program |
KR100815953B1 (ko) | 2006-08-23 | 2008-03-21 | 동부일렉트로닉스 주식회사 | 오프 그리드 방지를 위한 opc 처리방법 |
JP2008134382A (ja) * | 2006-11-28 | 2008-06-12 | Internatl Business Mach Corp <Ibm> | 集積回路のためのマスク・レイアウト設計方法およびプログラムならびに集積回路のマスク・レイアウトの最適化方法 |
KR100895937B1 (ko) | 2007-12-27 | 2009-05-07 | 주식회사 동부하이텍 | 패턴의 광학 근접 보상 방법 |
JP2008262215A (ja) * | 2008-06-02 | 2008-10-30 | Toshiba Corp | パターン検証方法、パターン検証システム、マスクの製造方法、半導体装置の製造方法 |
JP4693869B2 (ja) * | 2008-06-02 | 2011-06-01 | 株式会社東芝 | パターン検証方法、パターン検証システム、マスクの製造方法、半導体装置の製造方法 |
JP2010152356A (ja) * | 2008-12-18 | 2010-07-08 | Brion Technologies Inc | リソグラフィプロセスウィンドウ最大化光近接効果補正のための方法及びシステム |
US9360766B2 (en) | 2008-12-18 | 2016-06-07 | Asml Netherlands B.V. | Method and system for lithography process-window-maximixing optical proximity correction |
US10310371B2 (en) | 2008-12-18 | 2019-06-04 | Asml Netherlands B.V. | Method and system for lithography process-window-maximizing optical proximity correction |
JP2011076124A (ja) * | 2009-09-29 | 2011-04-14 | Fujitsu Semiconductor Ltd | 検証装置、検証方法及び検証プログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI314671B (en) | Method for detecting failure of database patterns of photo mask | |
US6484060B1 (en) | Layout for measurement of overlay error | |
JP2010177374A (ja) | パターン検証方法および半導体装置の製造方法 | |
JP2007150299A (ja) | プロセス画像誘起欠陥を検出する方法 | |
US20080148218A1 (en) | Mask data generation method, mask formation method, pattern formation method | |
US8103979B2 (en) | System for generating and optimizing mask assist features based on hybrid (model and rules) methodology | |
JP2003043666A (ja) | 回路設計パターンの評価方法 | |
JP3516546B2 (ja) | 重ね合せ誤差の低減方法 | |
US20070245286A1 (en) | Wiring layout apparatus, wiring layout method, and wiring layout program for semiconductor integrated circuit | |
US7432605B2 (en) | Overlay mark, method for forming the same and application thereof | |
US8443309B2 (en) | Multifeature test pattern for optical proximity correction model verification | |
KR100807229B1 (ko) | 마스크의 설계 패턴 보정 방법 | |
CN109119353A (zh) | 蚀刻后阶段监控叠对情形与临界尺寸的半导体图案 | |
JP3588575B2 (ja) | マスク設計データ作成方法 | |
US8280147B2 (en) | Pattern verification method, pattern verification apparatus, and pattern verification program | |
US8031329B2 (en) | Overlay mark, and fabrication and application of the same | |
JP4525067B2 (ja) | 位置ずれ検出用マーク | |
JP2010122438A (ja) | リソグラフィシミュレーションモデルの検証方法、検証プログラム及び検証装置 | |
US9397012B2 (en) | Test pattern for feature cross-sectioning | |
JP2007081293A (ja) | 検査方法、半導体装置の製造方法およびプログラム | |
JP2975843B2 (ja) | 測長用モニター | |
JP2005062601A (ja) | フォトマスクパターン検証および補正方法 | |
JP2009180824A (ja) | フォトマスクの評価方法及び半導体装置の製造方法 | |
JP3967327B2 (ja) | マスク欠陥検査方法 | |
US6775920B2 (en) | Method of fabricating semiconductor device comprising superposition inspection step |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100716 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100917 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101221 |
|
A045 | Written measure of dismissal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20110426 |