JP4229829B2 - ホールパターン設計方法、およびフォトマスク - Google Patents
ホールパターン設計方法、およびフォトマスク Download PDFInfo
- Publication number
- JP4229829B2 JP4229829B2 JP2003433493A JP2003433493A JP4229829B2 JP 4229829 B2 JP4229829 B2 JP 4229829B2 JP 2003433493 A JP2003433493 A JP 2003433493A JP 2003433493 A JP2003433493 A JP 2003433493A JP 4229829 B2 JP4229829 B2 JP 4229829B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- hole
- hole pattern
- auxiliary
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
- G03F7/70441—Optical proximity correction [OPC]
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
前記ホールパターンおよび前記補助パターンの各パターンの重心を中心として所定の倍率で拡大した相似パターンの辺が周辺の他の相似パターンに重なるように、該ホールパターンおよび該補助パターンを配置するものである。
前記ホールパターンの重心間距離の最小値である最密ピッチの3倍の長さを1辺とした正方形を単位図形とし、前記補助パターンを該ホールパターンと置き換えたとき、前記パターン図の任意の位置における該単位図形内のホールパターンの面積が該単位図形内に配置可能な該ホールパターンの面積の60%以上になるように該ホールパターンおよび該補助パターンを配置するものである。
(実施形態1)
本発明のホールパターン設計方法について説明する。本実施形態では、半導体集積回路の露光工程に用いられるフォトマスクのパターン設計の設計ルール上許される最小ピッチをホールパターンの最密ピッチとする。
(実施形態2)
本実施形態は、各パターンについて周囲の他のパターンに対する孤立性の度合いを求め、孤立性の度合いから最適なパターン配置ができるようにするものである。本実施形態では、孤立性の度合いを示す値として、次のように定義される「離散率」を用いる。
(実施形態3)
本実施形態は、所定の面積内におけるホールパターンの面積密度であるホール密度の最適値を求めてホールパターン設計方法に適用するものである。
12 補助パターン
14 X方向グリッド
16 Y方向グリッド
20、32 基準パターン
22、22a、22b、34 周辺パターン
24 基準相似パターン
26a、26b 周辺相似パターン
30 単位図形
Claims (4)
- 半導体集積回路を製造する際の露光工程に用いられるフォトマスクのパターン図にホールパターンと該露光工程でフォトレジストにパターンが転写されない補助パターンとを配置するためのホールパターン設計方法であって、
前記ホールパターンおよび前記補助パターンの各パターンの重心を中心として所定の倍率で拡大した相似パターンの辺が周辺の他の相似パターンに重なるように、該ホールパターンおよび該補助パターンを配置するホールパターン設計方法。 - 前記倍率の値が3である請求項1記載のホールパターン設計方法。
- 前記半導体集積回路の設計ルール上許される最小ピッチよりも小さい間隔のグリッドを前記パターン図に設け、
前記ホールパターンおよび前記補助パターンを前記グリッドの交点に配置する、請求項1または2記載のホールパターン設計方法。 - 半導体集積回路を製造する際の露光工程に用いられるフォトマスクのパターン図にホールパターンと該露光工程でフォトレジストにパターンが転写されない補助パターンとを配置するためのホールパターン設計方法であって、
前記ホールパターンの重心間距離の最小値である最密ピッチの3倍の長さを1辺とした正方形を単位図形とし、前記補助パターンを該ホールパターンと置き換えたとき、前記パターン図の任意の位置における該単位図形内のホールパターンの面積が該単位図形内に配置可能な該ホールパターンの面積の60%以上になるように該ホールパターンおよび該補助パターンを配置するホールパターン設計方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003433493A JP4229829B2 (ja) | 2003-12-26 | 2003-12-26 | ホールパターン設計方法、およびフォトマスク |
US11/020,131 US7537864B2 (en) | 2003-12-26 | 2004-12-27 | Hole pattern design method and photomask |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003433493A JP4229829B2 (ja) | 2003-12-26 | 2003-12-26 | ホールパターン設計方法、およびフォトマスク |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005189683A JP2005189683A (ja) | 2005-07-14 |
JP4229829B2 true JP4229829B2 (ja) | 2009-02-25 |
Family
ID=34697729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003433493A Expired - Fee Related JP4229829B2 (ja) | 2003-12-26 | 2003-12-26 | ホールパターン設計方法、およびフォトマスク |
Country Status (2)
Country | Link |
---|---|
US (1) | US7537864B2 (ja) |
JP (1) | JP4229829B2 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101228478B (zh) * | 2005-07-22 | 2012-08-08 | 富士通半导体股份有限公司 | 光掩模图形数据生成方法、用此数据生成的光掩模及用此掩模的半导体器件制造方法 |
JP4790350B2 (ja) * | 2005-08-31 | 2011-10-12 | 富士通セミコンダクター株式会社 | 露光用マスク及び露光用マスクの製造方法 |
JP4949734B2 (ja) | 2006-05-17 | 2012-06-13 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその設計方法 |
KR100742968B1 (ko) * | 2006-07-21 | 2007-07-25 | 동부일렉트로닉스 주식회사 | 마스크 제작 방법 및 마스크 바이어스 최적화 방법 |
JP4814044B2 (ja) * | 2006-10-05 | 2011-11-09 | ルネサスエレクトロニクス株式会社 | パターン設計方法 |
JP2008185970A (ja) * | 2007-01-31 | 2008-08-14 | Renesas Technology Corp | パターンの形成方法、電子デバイスの製造方法および電子デバイス |
JP5455438B2 (ja) * | 2008-06-06 | 2014-03-26 | 株式会社東芝 | マスクパターンデータ作成方法 |
US8051391B2 (en) * | 2008-08-04 | 2011-11-01 | Texas Instruments Incorporated | Method for layout of random via arrays in the presence of strong pitch restrictions |
JP6141044B2 (ja) * | 2013-02-22 | 2017-06-07 | キヤノン株式会社 | 生成方法、プログラム及び情報処理装置 |
US9397012B2 (en) * | 2014-06-27 | 2016-07-19 | Globalfoundries Inc. | Test pattern for feature cross-sectioning |
CN105760634A (zh) * | 2016-03-30 | 2016-07-13 | 南京航空航天大学 | 基于蒙特卡洛仿真的交叉口设计方案变权综合评价方法 |
CN110119062B (zh) * | 2018-02-06 | 2022-09-20 | 中芯国际集成电路制造(上海)有限公司 | 光学邻近修正方法、掩膜版制作方法及图形化工艺 |
CN110707044B (zh) * | 2018-09-27 | 2022-03-29 | 联华电子股份有限公司 | 形成半导体装置布局的方法 |
CN109548298B (zh) * | 2019-01-03 | 2021-06-29 | 郑州云海信息技术有限公司 | 一种基于ic芯片的pcb设计图编辑方法及相关装置 |
US11763062B2 (en) | 2021-05-10 | 2023-09-19 | GBT Tokenize Corp. | Systems and methods for eliminating electromigration and self-heat violations in a mask layout block |
US11853682B2 (en) | 2021-06-07 | 2023-12-26 | GBT Tokenize Corp. | Systems and methods for identification and elimination of geometrical design rule violations of a mask layout block |
US11586799B1 (en) | 2021-09-27 | 2023-02-21 | GBT Technologies, Inc. | Systems and methods of eliminating connectivity mismatches in a mask layout block |
US11741284B2 (en) | 2021-09-28 | 2023-08-29 | GBT Technologies, Inc. | Systems and methods of automatic generation of integrated circuit IP blocks |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3583559B2 (ja) * | 1996-09-30 | 2004-11-04 | 株式会社ルネサステクノロジ | 光近接効果補正方法 |
JP3119217B2 (ja) | 1997-10-31 | 2000-12-18 | 日本電気株式会社 | フォトマスクおよびフォトマスクを使用した露光方法 |
JP3768794B2 (ja) | 2000-10-13 | 2006-04-19 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
JP2002353102A (ja) * | 2001-05-23 | 2002-12-06 | Hitachi Ltd | 半導体装置の製造方法 |
JP2002351046A (ja) * | 2001-05-24 | 2002-12-04 | Nec Corp | 位相シフトマスクおよびその設計方法 |
JP2003188111A (ja) * | 2001-12-20 | 2003-07-04 | Mitsubishi Electric Corp | 半導体装置の製造方法およびフォトマスク作成方法 |
JP2003241362A (ja) | 2002-02-21 | 2003-08-27 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
EP1450206B1 (en) * | 2003-02-21 | 2016-04-20 | Canon Kabushiki Kaisha | Mask and its manufacturing method, exposure, and semiconductor device fabrication method |
JP4585197B2 (ja) * | 2003-12-22 | 2010-11-24 | ルネサスエレクトロニクス株式会社 | レイアウト設計方法およびフォトマスク |
-
2003
- 2003-12-26 JP JP2003433493A patent/JP4229829B2/ja not_active Expired - Fee Related
-
2004
- 2004-12-27 US US11/020,131 patent/US7537864B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20050142454A1 (en) | 2005-06-30 |
JP2005189683A (ja) | 2005-07-14 |
US7537864B2 (en) | 2009-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4229829B2 (ja) | ホールパターン設計方法、およびフォトマスク | |
JP4585197B2 (ja) | レイアウト設計方法およびフォトマスク | |
JP4814044B2 (ja) | パターン設計方法 | |
JP5529391B2 (ja) | ハーフトーン型位相シフトマスク、そのハーフトーン型位相シフトマスクを有する半導体装置の製造装置、およびそのハーフトーン型位相シフトマスクを用いた半導体装置の製造方法 | |
JP5455438B2 (ja) | マスクパターンデータ作成方法 | |
JP4852083B2 (ja) | パタンデータの作成方法およびパタンデータ作成プログラム | |
CN110729264B (zh) | 集成电路结构、布局图方法和*** | |
JP5677356B2 (ja) | マスクパターンの生成方法 | |
US8736816B2 (en) | Asymmetric complementary dipole illuminator | |
JP2009020393A (ja) | マスクパターン形成方法 | |
JP2008020734A (ja) | 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法 | |
TWI806311B (zh) | 光學微影方法 | |
KR100815953B1 (ko) | 오프 그리드 방지를 위한 opc 처리방법 | |
US6868537B1 (en) | Method of generating an IC mask using a reduced database | |
JPH11133585A (ja) | 露光用マスク及びその製造方法 | |
TWI739717B (zh) | 半導體裝置及其製造方法 | |
US8196069B2 (en) | Method for fabricating assist features in a photomask | |
KR100972910B1 (ko) | 노광마스크 및 이를 이용한 반도체소자 형성방법 | |
JP5909219B2 (ja) | マスクパターンデータ作成方法、マスクパターンデータ作成プログラム、マスク、半導体装置の製造方法 | |
JP2008153306A (ja) | 半導体集積回路、ならびにその設計方法および設計プログラム | |
KR20230086511A (ko) | 곡선 sraf의 생성 방법과 mrc 검증 방법, 및 그 생성 방법을 포함한 마스크 제조방법 | |
JP2012053286A (ja) | フォトマスクと、それを用いた半導体装置の製造装置および方法と、フォトマスクのパターン配置方法 | |
JP2000138159A (ja) | マスクパターン作成方法および装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050608 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080521 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080717 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080813 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081202 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |