CN114371596A - 掩模版及其修正方法 - Google Patents

掩模版及其修正方法 Download PDF

Info

Publication number
CN114371596A
CN114371596A CN202210279764.3A CN202210279764A CN114371596A CN 114371596 A CN114371596 A CN 114371596A CN 202210279764 A CN202210279764 A CN 202210279764A CN 114371596 A CN114371596 A CN 114371596A
Authority
CN
China
Prior art keywords
gate pattern
pattern
gate
mask
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210279764.3A
Other languages
English (en)
Inventor
陈维邦
郑志成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexchip Semiconductor Corp
Original Assignee
Nexchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexchip Semiconductor Corp filed Critical Nexchip Semiconductor Corp
Priority to CN202210279764.3A priority Critical patent/CN114371596A/zh
Publication of CN114371596A publication Critical patent/CN114371596A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/76—Patterning of masks by imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/72—Repair or correction of mask defects

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供一种掩模版及其修正方法。所述掩模版的修正方法包括提供掩模版，掩模版中形成有多个栅极图案，其中，多个栅极图案包括设计间距小于设定值的第一栅极图案和第二栅极图案，且第一栅极图案和第二栅极图案位置相对，在对掩模版进行图案修正时，将第一栅极图案靠近第二栅极图案的部分边界沿远离第二栅极图案的方向外移。利用该掩模版制作栅极时，各个栅极图案对应一栅极，且设计间距小于设定值的第一栅极图案和第二栅极图案对应的栅极的形状更接近设计形状且不容易相互接触，进而可以改善栅极之间的短路问题，提高半导体器件的电性能。本发明还提供一种通过上述的掩模版的修正方法修正的掩模版。

Description

掩模版及其修正方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种掩模版及其修正方法。
背景技术
光刻技术是半导体制作技术中至关重要的一项技术，光刻技术能够实现将图形从掩模版中转移到硅片上，形成符合设计要求的半导体产品。
半导体产品例如CMOS（Complementary Metal Oxide Semiconductor，互补金属氧化物半导体）晶体管通常包括栅极。在先进制程中，形成栅极的步骤通常包括：利用掩模版，通过光刻与刻蚀工艺将掩模版上的栅极图案转移到半导体衬底上以形成栅极。
然而目前在将掩模版上的栅极图案转移到半导体衬底上时，栅极图案会发生变形，使得实际获得的栅极的形状与设计形状存在偏差，进而容易导致栅极之间相互接触而短路，以及导致半导体器件栅极的开启电压偏离预定值，影响半导体器件的电性能。
发明内容
本发明提供一种掩模版及其修正方案，可以改善栅极之间的短路问题，提高栅极的电性能，进而提高半导体器件的电性能。
为了实现上述目的，本发明一方面提供一种掩模版的修正方法。所述掩模版的修正方法包括：提供掩模版，所述掩模版中形成有多个栅极图案，其中，所述多个栅极图案包括设计间距小于设定值的第一栅极图案和第二栅极图案，且所述第一栅极图案和所述第二栅极图案位置相对，在对所述掩模版进行图案修正时，将所述第一栅极图案靠近所述第二栅极图案的边界的中间部分沿远离所述第二栅极图案的方向外移。
可选的，所述第一栅极图案为U形，所述第二栅极图案为I形，所述第二栅极图案的一端位于所述第一栅极图案的开口中；在对所述掩模版进行图案修正时，将所述第一栅极图案与所述第二栅极图案的长边相对的边界的中间部分沿远离所述第二栅极图案的方向外移。
可选的，所述第一栅极图案和所述第二栅极图案均沿相同的方向伸长，在对所述掩模版进行图案修正时，将所述第一栅极图案靠近所述第二栅极图案的长边的中间部分沿远离所述第二栅极图案的方向外移。
可选的，所述栅极图案包括与有源区位置对应的主体区以及位于所述主体区端部的端盖区，所述端盖区与位于有源区侧边的隔离区位置对应；在对所述掩模版进行图案修正时，使得所述端盖区远离所述主体区的端面宽度大于所述主体区的端面宽度。
可选的，所述端盖区的俯视形状为梯形，或者，所述端盖区远离所述主体区的端面与其靠近所述主体区的端面圆弧连接。
可选的，在所述栅极图案的伸长方向上，所述主体区的长度等于所述有源区的宽度，所述端盖区的长度为10nm~24nm。
可选的，所述设定值为小于等于45nm。
可选的，在对所述掩模版进行图案修正时，将所述第一栅极图案靠近所述第二栅极图案的部分边界沿远离所述第二栅极图案的方向外移的移动量为5nm~10nm。
本发明的另一方面提供一种掩模版，所述掩模版中形成有多个栅极图案，所述多个栅极图案为经上述的掩模版的修正方法修正后的图案。
本发明的掩模版及其修正方法中，掩模版中形成有多个栅极图案，其中，所述多个栅极图案包括设计间距小于设定值的第一栅极图案和第二栅极图案，且所述第一栅极图案和所述第二栅极图案位置相对，在对所述掩模版进行图案修正时，将所述第一栅极图案靠近所述第二栅极图案的边界的中间部分沿远离所述第二栅极图案的方向外移。利用所述掩模版制作栅极时，各个栅极图案对应一栅极，由于将第一栅极图案靠近第二栅极图案的边界的中间部分沿远离第二栅极图案的方向外移，从而设计间距小于设定值的第一栅极图案和第二栅极图案对应的栅极的形状更接近设计形状且不容易相互接触，进而可以改善栅极之间的短路问题，尤其是相邻两个栅极之间的设计间距小于设定值的区域中栅极之间的短路问题，有助于提高半导体器件的电性能。
进一步的，所述栅极图案包括与有源区位置对应的主体区以及位于所述主体区端部的端盖区，所述端盖区与位于有源区侧边的隔离区位置对应，在对所述掩模版进行图案修正时，使得所述端盖区远离所述主体区的端面宽度大于所述主体区的端面宽度，从而利用所述掩模版制作栅极时，形成的栅极的端部拐角角度可以接近90度，即可以使得栅极的端部形状更接近设计的矩形形状，有助于改善栅极的端部从有源区延伸出去的长度变短的问题和改善栅极的开启电压偏离预定值的问题，有助于提高半导体器件的电性能。
附图说明
图1为本发明一实施例的栅极图案的设计图。
图2为本发明一实施例的掩模版的俯视图。
图3为本发明一实施例的栅极图案的设计图。
图4为本发明一实施例的掩模版的俯视图。
图5为本发明一实施例的栅极图案的设计图。
图6为本发明一实施例的掩模版的俯视图。
图7为本发明一实施例的栅极图案的平面示意图。
图8为本发明一实施例的栅极图案的平面示意图。
图9为本发明一实施例中两个栅极的剖面SEM图。
图10为一种半导体器件的平面示意图。
附图标记说明：10-栅极图案；10a-主体区；10b-端盖区；11-第一栅极图案；12-第二栅极图案；13-栅极；14-有源区。
具体实施方式
在利用掩模版，通过光刻与刻蚀工艺等制作栅极时，栅极图案在复制过程中容易变形，使得实际获得的栅极的形状与设计形状之间存在偏差，尤其是位置相对且设计间距较小的两个栅极图案发生的变形较为显著，容易导致所述两个栅极图案对应的栅极之间相互接触而短路，严重影响半导体器件的电性能。
为了改善栅极之间的短路问题，提高栅极的电性能以及提高半导体器件的电性能，本实施例提供一种掩模版的修正方法，所述掩模版的修正方法包括：提供掩模版，所述掩模版中形成有多个栅极图案，其中，所述多个栅极图案包括设计间距小于设定值的第一栅极图案和第二栅极图案，且所述第一栅极图案和所述第二栅极图案位置相对，在对所述掩模版进行图案修正时，将所述第一栅极图案靠近所述第二栅极图案的部分边界沿远离所述第二栅极图案的方向外移。利用所述掩模版制作栅极（也可以称为“栅极结构”）时，各个栅极图案对应一栅极，由于将第一栅极图案靠近第二栅极图案的部分边界沿远离第二栅极图案的方向外移，从而设计间距小于设定值的第一栅极图案和第二栅极图案对应的栅极的形状更接近设计形状且不容易相互接触，进而可以改善栅极之间的短路问题，尤其是相邻两个栅极之间的设计间距小于设定值的区域中栅极之间的短路问题，有助于提高半导体器件的电性能。
本实施例中，对所述掩模版中的栅极图案进行图案修正时，将设计间距小于设定值的第一栅极图案靠近第二栅极图案的边界的中间部分沿远离第二栅极图案的方向外移，如此使得获得的栅极（与第一栅极图案或/和第二栅极图案对应）的形状更接近于设计形状，有助于改善栅极之间的短路问题，提高栅极的电性能，进而提高包括所述栅极的半导体器件的电性能。
以下结合附图和具体实施例对本发明提出的掩模版的修正方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明中所使用的，单数形式“一”、“一个”以及“该”可以包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者至少两个该特征，除非内容另外明确指出外。
需要说明的是，贯穿整个说明书中提及的“一实施例”或“本实施例”表示与实施例一起描述的特定部件、结构或特征包括在至少一个实施例中。 因此， 在贯穿整个说明书中的各个地方出现的短语“一实施例”或“本实施例”不是必须表示同样的实施例。 而且， 在一个或多个实施例中， 特定部件、结构或特征可以以任意合适的方式组合。
图1为本发明一实施例的栅极图案的设计图。图2为本发明一实施例的掩模版的俯视图，图2的掩模版的图案与图1的栅极图案相对应。如图1所示，第一栅极图案11和第二栅极图案12之间的设计间距d小于设定值A，所述设定值A可以小于等于45nm。所述第一栅极图案11可以为U形，所述第二栅极图案12可以为I形，所述第二栅极图案12的一端可以位于所述第一栅极图案11的开口中，也就是说，第一栅极图案11可以为环状且包围第二栅极图案12的一端，或者说，第二栅极图案12的一端可以伸入到所述第一栅极图案11的开口内。
为了避免第一栅极图案11和第二栅极图案12对应的栅极相互接触，在对所述掩模版进行图案修正时，如图2所示，将所述第一栅极图案11与所述第二栅极图案12的长边相对的边界（即U形的两个侧柱的内边界）的中间部分沿远离所述第二栅极图案12的方向外移。在第一栅极图案11的宽度较窄的情况下，在对掩模版进行图案修正时，如图2所示，可以将第一栅极图案11靠近第二栅极图案12的部分的中间区域整体沿远离第二栅极图案12的方向外移。
需要说明的是，本实施例中，虽然掩模版中的第一栅极图案与设计图中的第一栅极图案的形状存在差异，但是在利用掩模版制作栅极时，由于光线的反射作用和折射作用等，实际获得的与第一栅极图案对应的栅极与设计图中的图案较为接近（与未修正的掩模版相比）。
如图2所示，本实施例中，在对掩模版进行图案修正时，还可以增大第二栅极图案12位于第一栅极图案11外的部分的宽度，有助于使得第二栅极图案12对应的栅极更接近设计形状，提高第二栅极图案12对应的栅极的图形精度以及电性能。
图3为本发明一实施例的栅极图案的设计图。图4为本发明一实施例的掩模版的俯视图，图4的掩模版的图案与图3的栅极图案相对应。如图3所示，所述第一栅极图案11和所述第二栅极图案12均沿相同的方向伸长，例如第一栅极图案11和第二栅极图案12均为矩形且长边相对，第一栅极图案11与第二栅极图案12之间的间距可以小于设定值A。在对第一栅极图案11和第二栅极图案12进行图案修正时，如图4所示，可以将所述第一栅极图案11靠近第二栅极图案12的长边的中间部分沿远离所述第二栅极图案12的方向外移。
需要说明的是，如图3和图4所示，对于第一栅极图案11的宽度较大的情况，在第一栅极图案11的中间部分沿远离第二栅极图案12的方向外移时，可以仅将第一栅极图案11靠近第二栅极图案12的长边的中间部分沿远离第二栅极图案12的方向外移且第一栅极图案的其它边界可以不变，如此第一栅极图案11对应的栅极的形状可以更接近于设计形状，有助于提高栅极的电性能。
如图3和图4所示，一实施例中，第二栅极图案12位于两个第一栅极图案11之间，在对掩模版进行图案修正时，可以将两个第一栅极图案11靠近第二栅极图案12的长边的中间部分分别沿远离第二栅极图案12的方向外移。
图5为本发明一实施例的栅极图案的设计图。图6为本发明一实施例的掩模版的俯视图，图6的掩模版的图案与图5的栅极图案相对应。如图5所示，第一栅极图案11的侧边设置有两个第二栅极图案12，两个第二栅极图案12沿第一栅极图案11的伸长方向伸长且沿该方向排布，两个第二栅极图案12与第一栅极图案11的设计间距均可以小于设定值A。在对掩模版进行图案修正时，如图6所示，可以将第一栅极图案11分别与两个第二栅极图案12相对的边界的中间部分均沿远离第二栅极图案12的方向外移，以避免第一栅极图案11和第二栅极图案12对应的栅极相接触。
需要说明的是，本实施例中，在对掩模版进行图案修正时，可以对设计间距小于45nm的第一栅极图案11和第二栅极图案12进行修正，也就是说，所述设定值可以等于45nm。但不限于此，所述设定值A可以小于45nm，或者，所述设定值可以根据实际情况设定。
在对所述掩模版进行图案修正时，将所述第一栅极图案11靠近所述第二栅极图案12的部分边界沿远离所述第二栅极图案12的方向外移的移动量可以为5nm~10nm，具体可以为第一栅极图案11靠近第二栅极图案12的边界的中间部分沿远离第二栅极图案12的方向外移的移动量可以为5nm~10nm。研究发现，第一栅极图案11的部分边界的移动量在5nm~10nm的范围内时，有助于使得第一栅极图案11和第二栅极图案12对应的栅极的图形均较为接近设计图案，有助于提高栅极的图形精度，提高栅极的开启电压精度，进而有助于提高半导体器件的电性能。但不限于此，在其它实施例中，在对掩模版进行图案修正时，将第一栅极图案11靠近第二栅极图案12的部分边界沿远离第二栅极图案12的方向外移的距离可以根据需要调整。需要说明的是，在对掩模版进行图案修正时，将第一栅极图案11靠近第二栅极图案12的部分边界沿远离第二栅极图案12的方向外移的移动量以设计图中第一栅极图案11边界的原始位置为基准。
图10为一种半导体器件的平面示意图。如图10所示，所述半导体器件包括多个有源区14（Active Area，AA）和多个栅极13，相邻的有源区14之间为隔离区（例如位于有源区14之间的空白区域），栅极13跨越设置在有源区14上。利用现有的掩模版（未修正的掩模版）制作栅极13时，如图10所示，相对于栅极的设计形状来说，获得的栅极13的端部拐角（例如图10的虚线框中）角度与90度相差较大，栅极13的端部容易变短（Gate end capshortening），造成栅极13的开启电压不正确，严重影响了半导体器件的电性能。
图7为本发明一实施例的掩模版的栅极图案的平面示意图。如图7所示，栅极图案10可以包括与有源区14位置对应的主体区10a以及位于所述主体区10a端部的端盖区10b。需要说明的是，所述栅极图案10可以包括第一栅极图案11和第二栅极图案12。
具体的，在所述栅极图案10的伸长方向上，以图7作为示例，主体区10a的长度大于所述有源区14的宽度，即主体区10a可以延伸出有源区14。但不限于此，在其它实施例中，主体区10a的长度可以等于所述有源区14的宽度，即主体区10a的正投影可以均落在所述有源区14上。所述端盖区10b可以与位于有源区14侧边的隔离区（例如为有源区14侧边的空白区域）位置对应，即端盖区10b延伸出有源区14且与隔离区位置对应。
一实施例中，在所述栅极图案10的伸长方向上，所述主体区10a的长度可以等于对应的所述有源区14的宽度，所述端盖区10b的长度可以为10nm~24nm。也就是说，栅极图案10从有源区14延伸出去的长度可以为10nm~24nm，如此可以确保栅极图案10对应的栅极对有源区的覆盖，有助于提高半导体器件的性能。但不限于此，在其它实施例中，栅极图案从有源区延伸出去的长度可以根据实际情况确定。
一实施例中，所述端盖区10b远离所述主体区10a的端面宽度为d2，所述主体区10a的端面宽度为d1，在对掩模版进行图案修正时，可以使得d2大于d1，从而利用所述掩模版制作栅极时，形成的栅极的端部拐角角度可以接近90度，即使得栅极的端部的形状更接近设计的矩形形状，有助于改善栅极的端部从有源区延伸出去的长度变短的问题和改善栅极的开启电压偏离预定值的问题，有助于提高半导体器件的电性能。
栅极图案的端盖区10b的端面宽度d2大于所述主体区10a的端面宽度d1，可以使得获得的栅极端面轮廓较为笔直。图9为本发明一实施例中两个栅极的剖面SEM图。如图9所示，当获得的栅极端面轮廓较为笔直，相邻两个栅极的端面在隔离结构（STI）上连接时的接触面积较大，有助于提高栅极连接的可靠性。例如，端面相连接的两个栅极中一个为PMOS的栅极，另一为NMOS的栅极，当PMOS的栅极和NMOS的栅极端面轮廓均较为笔直时，PMOS的栅极和NMOS的栅极的连接可靠性较高，有助于同时提高PMOS和NMOS的性能。
作为示例，如图7所示，栅极图案10的端盖区10b的俯视形状可以为梯形，其中，梯形的短边与主体区10a相接。图8为本发明一实施例的掩模版的栅极图案的平面示意图。如图8所示，端盖区10b远离主体区10a的端面可以与其靠近主体区10a的端面圆弧连接。端盖区10b的俯视图形为梯形或者端盖区10b远离主体区10a的端面与其靠近主体区10a的端面圆弧连接时，获得的栅极的端部拐角角度更容易接近90度。
本实施例的掩模版的修正方法包括提供掩模版，所述掩模版中形成有多个栅极图案，其中，所述多个栅极图案包括设计间距小于设定值的第一栅极图案11和第二栅极图案12，且所述第一栅极图案11和所述第二栅极图案12位置相对，在对所述掩模版进行图案修正时，将所述第一栅极图案11靠近所述第二栅极图案12的部分边界沿远离所述第二栅极图案的方向外移，从而设计间距小于设定值的第一栅极图案11和第二栅极图案12对应的栅极的形状更接近设计形状且不容易相互接触，进而可以改善栅极之间的短路问题，有助于提高半导体器件的电性能。
进一步的，所述栅极图案10包括与有源区14位置对应的主体区10a以及位于所述主体区10a端部的端盖区10b，在对所述掩模版进行图案修正时，使得所述端盖区10b远离所述主体区10a的端面宽度大于所述主体区10a的端面宽度，从而利用所述掩模版制作栅极时，形成的栅极的端部拐角角度可以接近90度，即可以使得栅极的端部形状更接近设计的矩形形状，有助于改善栅极的端部从有源区延伸出去的长度变短的问题和改善栅极的开启电压偏离预定值的问题，有助于提高半导体器件的电性能。
本实施例还提供一种掩模版，所述掩模版中形成有多个栅极图案10，所述多个栅极图案10为经上述的掩模版的修正方法修正后的图案。
需要说明的是，本说明书采用递进的方式描述，在后描述的掩模版重点说明的都是与在前描述的掩模版的修正方法的不同之处，各个部分之间相同和相似的地方互相参见即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (9)

1.一种掩模版的修正方法，其特征在于，包括：
提供掩模版，所述掩模版中形成有多个栅极图案，其中，所述多个栅极图案包括设计间距小于设定值的第一栅极图案和第二栅极图案，且所述第一栅极图案和所述第二栅极图案位置相对，在对所述掩模版进行图案修正时，将所述第一栅极图案靠近所述第二栅极图案的边界的中间部分沿远离所述第二栅极图案的方向外移。
2.如权利要求1所述的掩模版的修正方法，其特征在于，所述第一栅极图案为U形，所述第二栅极图案为I形，所述第二栅极图案的一端位于所述第一栅极图案的开口中；在对所述掩模版进行图案修正时，将所述第一栅极图案与所述第二栅极图案的长边相对的边界的中间部分沿远离所述第二栅极图案的方向外移。
3.如权利要求1所述的掩模版的修正方法，其特征在于，所述第一栅极图案和所述第二栅极图案均沿相同的方向伸长，在对所述掩模版进行图案修正时，将所述第一栅极图案靠近所述第二栅极图案的长边的中间部分沿远离所述第二栅极图案的方向外移。
4.如权利要求1所述的掩模版的修正方法，其特征在于，所述栅极图案包括与有源区位置对应的主体区以及位于所述主体区端部的端盖区，所述端盖区与位于有源区侧边的隔离区位置对应；在对所述掩模版进行图案修正时，使得所述端盖区远离所述主体区的端面宽度大于所述主体区的端面宽度。
5.如权利要求4所述的掩模版的修正方法，其特征在于，所述端盖区的俯视形状为梯形，或者，所述端盖区远离所述主体区的端面与其靠近所述主体区的端面圆弧连接。
6.如权利要求4所述的掩模版的修正方法，其特征在于，在所述栅极图案的伸长方向上，所述主体区的长度等于所述有源区的宽度，所述端盖区的长度为10nm~24nm。
7.如权利要求1所述的掩模版的修正方法，其特征在于，所述设定值为小于等于45nm。
8.如权利要求1所述的掩模版的修正方法，其特征在于，在对所述掩模版进行图案修正时，将所述第一栅极图案靠近所述第二栅极图案的部分边界沿远离所述第二栅极图案的方向外移的移动量为5nm~10nm。
9.一种掩模版，其特征在于，所述掩模版中形成有多个栅极图案，所述多个栅极图案为经如权利要求1至权利要求8任意一项所述的掩模版的修正方法修正后的图案。
CN202210279764.3A 2022-03-22 2022-03-22 掩模版及其修正方法 Pending CN114371596A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210279764.3A CN114371596A (zh) 2022-03-22 2022-03-22 掩模版及其修正方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210279764.3A CN114371596A (zh) 2022-03-22 2022-03-22 掩模版及其修正方法

Publications (1)

Publication Number Publication Date
CN114371596A true CN114371596A (zh) 2022-04-19

Family

ID=81146469

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210279764.3A Pending CN114371596A (zh) 2022-03-22 2022-03-22 掩模版及其修正方法

Country Status (1)

Country Link
CN (1) CN114371596A (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11271957A (ja) * 1999-01-06 1999-10-08 Nikon Corp マスク、マスク製造方法及び装置
CN1472604A (zh) * 2002-07-30 2004-02-04 联华电子股份有限公司 一种光学接近修正方法
KR20080018039A (ko) * 2006-08-23 2008-02-27 동부일렉트로닉스 주식회사 오프 그리드 방지를 위한 ｏｐｃ 처리방법
CN102610606A (zh) * 2005-04-26 2012-07-25 瑞萨电子株式会社 半导体装置及其制造方法、光接近处理方法
US20120292666A1 (en) * 2010-03-05 2012-11-22 Panasonic Corporation Semiconductor device
JP2015005639A (ja) * 2013-06-21 2015-01-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
CN107450266A (zh) * 2016-05-31 2017-12-08 无锡华润上华科技有限公司 光学临近效应的修正方法及***
CN107885031A (zh) * 2017-12-28 2018-04-06 深圳清溢光电股份有限公司 一种掩模板制作的优化设计方法
CN109917615A (zh) * 2017-12-12 2019-06-21 联华电子股份有限公司 使用光学邻近效应修正模型产生光掩模的方法
CN111653563A (zh) * 2020-05-28 2020-09-11 福建省晋华集成电路有限公司 动态随机存取存储器之版图结构及光掩模的制作方法
CN112824972A (zh) * 2019-11-21 2021-05-21 中芯国际集成电路制造(上海)有限公司 目标版图和掩膜版版图的修正方法、掩膜版及半导体结构

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11271957A (ja) * 1999-01-06 1999-10-08 Nikon Corp マスク、マスク製造方法及び装置
CN1472604A (zh) * 2002-07-30 2004-02-04 联华电子股份有限公司 一种光学接近修正方法
CN102610606A (zh) * 2005-04-26 2012-07-25 瑞萨电子株式会社 半导体装置及其制造方法、光接近处理方法
KR20080018039A (ko) * 2006-08-23 2008-02-27 동부일렉트로닉스 주식회사 오프 그리드 방지를 위한 ｏｐｃ 처리방법
US20120292666A1 (en) * 2010-03-05 2012-11-22 Panasonic Corporation Semiconductor device
JP2015005639A (ja) * 2013-06-21 2015-01-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
CN107450266A (zh) * 2016-05-31 2017-12-08 无锡华润上华科技有限公司 光学临近效应的修正方法及***
CN109917615A (zh) * 2017-12-12 2019-06-21 联华电子股份有限公司 使用光学邻近效应修正模型产生光掩模的方法
CN107885031A (zh) * 2017-12-28 2018-04-06 深圳清溢光电股份有限公司 一种掩模板制作的优化设计方法
CN112824972A (zh) * 2019-11-21 2021-05-21 中芯国际集成电路制造(上海)有限公司 目标版图和掩膜版版图的修正方法、掩膜版及半导体结构
CN111653563A (zh) * 2020-05-28 2020-09-11 福建省晋华集成电路有限公司 动态随机存取存储器之版图结构及光掩模的制作方法

Similar Documents

Publication Publication Date Title
US20180151371A1 (en) Semiconductor device and fabrication method thereof
US9524878B2 (en) Line layout and method of spacer self-aligned quadruple patterning for the same
US20100124815A1 (en) Method of manufacturing semiconductor device
JP6310577B2 (ja) スプリットゲート型パワーデバイスの製造方法
US8584053B2 (en) Manufacturability enhancements for gate patterning process using polysilicon sub layer
US8383300B2 (en) Exposure mask with double patterning technology and method for fabricating semiconductor device using the same
KR100427501B1 (ko) 반도체 제조방법
CN116825786B (zh) 一种半导体结构及其制备方法
CN114371596A (zh) 掩模版及其修正方法
WO2011145240A1 (ja) 半導体装置
JPH05190809A (ja) 半導体装置の製造方法
KR20080026517A (ko) 반도체장치 및 그 제조방법
US11791392B2 (en) Extended-drain metal-oxide-semiconductor devices with a notched gate electrode
CN112259568B (zh) 应用于图像传感器的接触孔形成方法
US11251180B2 (en) Transistor and method for forming the same
JP7443594B2 (ja) 半導体装置及びトランジスタ
KR100284071B1 (ko) 반도체소자의 콘택 제조방법
KR0169598B1 (ko) 반도체 소자의 워드선 제조방법
US20240147717A1 (en) Pick-up structure of memory device and method for manufacturing memory device
CN109728069B (zh) 高压金属氧化物半导体元件及其制造方法
CN107479338B (zh) 结构上的光致抗蚀剂图案制作工艺
KR100242378B1 (ko) 전계효과 트랜지스터의 게이트 제조방법
KR100713929B1 (ko) 모스펫 소자의 제조방법
TW202418959A (zh) 記憶裝置的拾取結構及記憶裝置之製造方法
TWI559487B (zh) 線路佈局及其間隙壁自對準四重圖案化的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20220419