KR100800165B1 - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor device Download PDFInfo
- Publication number
- KR100800165B1 KR100800165B1 KR1020060137257A KR20060137257A KR100800165B1 KR 100800165 B1 KR100800165 B1 KR 100800165B1 KR 1020060137257 A KR1020060137257 A KR 1020060137257A KR 20060137257 A KR20060137257 A KR 20060137257A KR 100800165 B1 KR100800165 B1 KR 100800165B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- amorphous carbon
- semiconductor device
- carbon film
- manufacturing
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 229910003481 amorphous carbon Inorganic materials 0.000 claims abstract description 122
- 238000000034 method Methods 0.000 claims abstract description 55
- 238000000151 deposition Methods 0.000 claims abstract description 48
- 239000012535 impurity Substances 0.000 claims abstract description 33
- 230000008021 deposition Effects 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 150000004767 nitrides Chemical class 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 230000004888 barrier function Effects 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims abstract description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 7
- 239000010937 tungsten Substances 0.000 claims abstract description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 23
- 238000010943 off-gassing Methods 0.000 claims description 19
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 13
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 12
- 239000007789 gas Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 9
- 229910052799 carbon Inorganic materials 0.000 claims description 9
- 239000011261 inert gas Substances 0.000 claims description 6
- 238000009832 plasma treatment Methods 0.000 claims description 4
- 239000006117 anti-reflective coating Substances 0.000 abstract 5
- 229920002120 photoresistant polymer Polymers 0.000 description 23
- 230000003667 anti-reflective effect Effects 0.000 description 7
- 238000011065 in-situ storage Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma & Fusion (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
도 1은 종래에서의 비정질 탄소막의 증착 온도에 따른 불순물 아웃-개싱 현상을 나타내는 그래프.1 is a graph showing an impurity out-gassing phenomenon according to a deposition temperature of an amorphous carbon film in the related art.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 소자의 비트라인 형성방법을 설명하기 위한 공정별 단면도.2A through 2C are cross-sectional views illustrating processes for forming a bit line of a semiconductor device in accordance with an embodiment of the present invention.
도 3a 내지 도 3d는 본 발명의 다른 실시예에 따른 반도체 소자의 비트라인 형성방법을 설명하기 위한 공정별 단면도.3A to 3D are cross-sectional views illustrating processes of forming a bit line of a semiconductor device in accordance with another embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
200,300: 반도체기판 210,310: 베리어 금속막200, 300:
220,320: 배선용 금속막 230,330: 질화막220,320: wiring metal film 230,330: nitride film
240,340: 하드마스크용 비정질 탄소막 240,340: amorphous carbon film for hard mask
250: 비정질 탄소막과 동일한 온도로 증착된 무기 반사방지막250: an inorganic antireflection film deposited at the same temperature as the amorphous carbon film
350: 비정질 탄소막 보다 높은 온도로 증착된 무기 반사방지막350: inorganic antireflection film deposited at a higher temperature than the amorphous carbon film
251: 재 형성된 제1반사방지막 252: 재 형성된 제2반사방지막251: Reformed first antireflection film 252: Reformed second antireflection film
PR: 재 형성된 감광막 패턴PR: Reformed Photoresist Pattern
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 하드마스크로서 비정질 탄소막을 사용하는 경우에 발생하는 문제점을 해결할 수 있는 반도체 소자의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device that can solve a problem that occurs when an amorphous carbon film is used as a hard mask.
최근 개발되고 있는 소자의 디자인 룰(design rule)이 감소됨에 따라, 초고집적 반도체 소자의 패턴 형성을 위한 하드마스크막으로서 비정질 탄소막(armorphous carbon film)이 개발되고 있다. As the design rules of devices that are recently developed have been reduced, amorphous carbon films have been developed as hard mask films for pattern formation of ultra-high density semiconductor devices.
특히, PECVD(Plasma Enhanced Chemical Vapor Deposition) 방식으로 형성하는 비정질 탄소막은 회전 도포(spin coating) 방식의 비정질 탄소막과는 달리 하부막의 패턴 굴곡(topology) 상에서 그 증착 두께 균일도가 일정하여 후속 식각 타겟(target)을 설정하기가 용이할 뿐만 아니라 식각장벽(etching barrier)막으로서의 특성이 우수한 장점이 있다.In particular, the amorphous carbon film formed by the Plasma Enhanced Chemical Vapor Deposition (PECVD) method has a uniform deposition thickness on the pattern topology of the lower film, unlike the spin carbon coated amorphous carbon film. ) Is not only easy to set, but also has excellent properties as an etching barrier film.
일반적으로, 비정질 탄소막을 이용하여 소자의 패턴 형성을 위한 공정은, 우선, 식각대상층 상에 하드마스크막용 비정질 탄소막과 반사방지막인 SiON막을 증착한 후, 상기 SiON막 상에 감광막을 도포, 노광 및 현상해서 감광막 패턴을 형성하고, 그리고, 상기 감광막 패턴을 식각마스크로 이용하여 SiON막과 비정질 탄소막을 식각하고 나서, 상기 비정질 탄소막을 식각마스크로 이용하여 식각대상층을 식각하는 방식으로 진행한다.In general, a process for forming a device pattern using an amorphous carbon film, first, depositing an amorphous carbon film for a hard mask film and a SiON film, which is an antireflection film, on an etching target layer, and then applying, exposing and developing a photosensitive film on the SiON film. Then, a photoresist pattern is formed, and the SiON film and the amorphous carbon film are etched using the photoresist pattern as an etch mask, and then the etching target layer is etched using the amorphous carbon film as the etch mask.
한편, 상기 비정질 탄소막의 증착 온도가 SiON막의 증착 온도보다 낮은 경우, 상기 SiON막 증착시 비정질 탄소막의 아웃-개싱(outgassing)된 불순물들이 상 기 SiON막 내에 함유되어 후속의 감광막 패턴 재작업(re-work)시 상기 SiON막이 잘 제거되지 않는 현상이 발생되고 있다.On the other hand, when the deposition temperature of the amorphous carbon film is lower than the deposition temperature of the SiON film, the outgassed impurities of the amorphous carbon film during the deposition of the SiON film are contained in the SiON film, and subsequent photoresist pattern rework (re- The phenomenon that the SiON film is difficult to remove during work has occurred.
상기 감광막 패턴의 재작업은, 일반적으로, 형성된 감광막 패턴의 형성이 불량하게 형성되는 경우, 감광막 패턴을 제거하고 나서, 상기 감광막 패턴 제거시 어택 받은 반사방지막 및 하드마스크막까지 모두 제거한 후에, 다시 하드마스크막과 반사방지막을 재 증착하고 감광막 패턴을 재 형성하는 공정이다.Reworking of the photoresist pattern is generally performed again after removing the photoresist pattern, and removing all of the anti-reflection film and the hard mask film attacked when the photoresist pattern is removed. It is a process of re-depositing a mask film and an anti-reflective film, and forming a photosensitive film pattern again.
구체적으로는, 비정질 탄소막은 하부구조물의 변형 방지 및 웨이퍼 휨(warpage) 현상을 최소화하기 위해서 300℃ 이하의 온도에서 증착이 되고 있으며, 상기 SiON막은 일반적으로 400℃의 온도에서 증착이 되고 있는데, 이처럼, 비정질 탄소막과 SiON막의 온도 차이가 100℃ 만큼의 온도차가 발생하게 되는 경우, 도 1에 도시된 바와 같이, 비정질 탄소막 표면에서 아웃-개싱된 H, H20, CHx등이 상기 SiON막 내에 불순물로 혼합되면서 반사방지막의 일부가 SiOxCyNx 형태의 물질로 변형되고, 이와 같이, 불순물이 혼합된 SiON막 부분은 후속의 감광막 패턴 재작업 공정에서 식각 용액에 제대로 용해되지 않게 되면서 결함을 발생시킨다.Specifically, an amorphous carbon film is deposited at a temperature of 300 ° C. or less to prevent deformation of the underlying structure and to minimize wafer warpage. The SiON film is generally deposited at a temperature of 400 ° C. When the temperature difference between the amorphous carbon film and the SiON film is about 100 ° C., as shown in FIG. 1, H, H20, CHx, etc., out-gassed on the surface of the amorphous carbon film are mixed as impurities in the SiON film. As a part of the anti-reflection film is deformed into a material of SiO x CyN x form, the SiON film portion mixed with impurities may not be properly dissolved in an etching solution in a subsequent photoresist pattern rework process, thereby causing defects.
본 발명은 비정질 탄소막의 아웃-개싱 현상을 방지하여 감광막 패턴 재작업시 반사방지막을 완전히 제거할 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a semiconductor device capable of completely removing an antireflection film during photoresist pattern reworking by preventing out-gassing of the amorphous carbon film.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 하드마스크막으로서 비정 질 탄소막을 사용하는 반도체 소자의 제조방법에 있어서, 식각대상층이 형성된 반도체기판 상에 하드마스크막용 비정질 탄소막을 증착하는 단계; 및 상기 비정질 탄소막 상에 반사방지막을 증착하는 단계;를 포함하며, 상기 반사방지막은 상기 비정질 탄소막으로부터 아웃-개싱이 일어나지 않도록 상기 비정질 탄소막과 동일한 온도 및 비정질 탄소막 보다 낮은 온도 중에서 어느 하나의 온도로 증착하는 것을 특징으로 하는 반도체 소자의 제조방법을 제공한다.In order to achieve the above object, the present invention provides a method of manufacturing a semiconductor device using an amorphous carbon film as a hard mask film, the method comprising: depositing an amorphous carbon film for a hard mask film on a semiconductor substrate on which an etching target layer is formed; And depositing an anti-reflection film on the amorphous carbon film, wherein the anti-reflection film is deposited at any one of the same temperature as the amorphous carbon film and a lower temperature than the amorphous carbon film so that out-gassing does not occur from the amorphous carbon film. Provided is a method of manufacturing a semiconductor device.
여기서, 상기 식각대상층은 비트라인인 것을 포함한다.Here, the etching target layer includes a bit line.
상기 비트라인은 베리어 금속막과 배선용 텅스텐막 및 하드마스크 질화막으로 이루어진 것을 포함한다.The bit line includes a barrier metal film, a tungsten film for wiring, and a hard mask nitride film.
상기 비정질 탄소막은 카본이 함유된 기체와 He 또는 Ar 불활성 기체를 사용하여 증착하는 포함한다.The amorphous carbon film may be deposited using a gas containing carbon and a He or Ar inert gas.
상기 비정질 탄소막은 PECVD 방식을 이용하여 100∼500㎑, 또는, 13.56㎒의 RF 바이어스 파워를 50∼10000W 인가하면서 상온∼550℃의 온도인 조건하에 증착하는 것을 포함한다.The amorphous carbon film includes vapor deposition under conditions of normal temperature to 550 ° C. while applying an RF bias power of 100 to 500 kW or 13.56 MHz to 50 to 10000 W using PECVD.
상기 비정질 탄소막은 1000∼5000Å 두께로 증착하는 것을 포함한다.The amorphous carbon film includes depositing at a thickness of 1000 to 5000 GPa.
상기 비정질 탄소막의 표면이 플라즈마 처리되도록 비정질 탄소막 표면에 N2, He 및 Ar 중에서 어느 하나의 기체를 50∼10000sccm을 흘려주면서 플라즈마 처리하는 것을 포함한다.Plasma treatment is performed by flowing 50-10000 sccm of any one of N 2 , He, and Ar on the surface of the amorphous carbon film so that the surface of the amorphous carbon film is plasma treated.
상기 반사방지막은 SiO2막, SiON막, Si-rich SiO2막, Si-rich SiON막, Si- rich SiNx막 중에서 어느 하나의 막으로 증착하는 것을 포함한다.The anti-reflection film includes depositing any one of a SiO 2 film, a SiON film, a Si-rich SiO 2 film, a Si-rich SiON film, and a Si-rich SiN x film.
상기 반사방지막은 PECVD 방식을 이용하여 100∼500㎑, 또는, 13.56㎒의 RF 바이어스 파워를 50∼10000W 인가하면서 상온∼550℃의 온도인 조건하에 증착하는 것을 포함한다.The anti-reflection film includes a deposition under conditions of room temperature to 550 ° C. while applying an RF bias power of 100 to 500 kW or 13.56 MHz to 50 to 10000 W using a PECVD method.
상기 반사방지막은 100∼1000Å 두께로 증착하는 것을 포함한다.The anti-reflection film includes depositing at a thickness of 100 to 1000 GPa.
또한, 본 발명은, 하드마스크막으로서 비정질 탄소막을 사용하는 반도체 소자의 제조방법에 있어서, 식각대상층이 형성된 반도체기판 상에 하드마스크막용 비정질 탄소막을 증착하는 단계; 및 상기 비정질 탄소막 상에 반사방지막을 증착하는 단계;를 포함하며, 상기 반사방지막은 상기 비정질 탄소막 내의 불순물들이 아웃-개싱되지 않도록 그 표면이 플라즈마 처리된 비정질 탄소막 및 불순물이 아웃-개싱된 비정질 탄소막 중에서 어느 하나의 비정질 탄소막 상에 증착하는 것을 특징으로 하는 반도체 소자의 제조방법을 제공한다.The present invention also provides a method for manufacturing a semiconductor device using an amorphous carbon film as a hard mask film, comprising: depositing an amorphous carbon film for a hard mask film on a semiconductor substrate on which an etch target layer is formed; And depositing an anti-reflection film on the amorphous carbon film, wherein the anti-reflection film is formed from an amorphous carbon film whose surface is plasma-treated so as not to out-gas impurities in the amorphous carbon film and an amorphous carbon film whose impurities are out-gassed. Provided is a method for manufacturing a semiconductor device, characterized in that deposited on any one amorphous carbon film.
여기서, 상기 식각대상층은 비트라인인 것을 포함한다.Here, the etching target layer includes a bit line.
상기 비트라인은 베리어 금속막과 배선용 텅스텐막 및 하드마스크 질화막으로 이루어진 것을 포함한다.The bit line includes a barrier metal film, a tungsten film for wiring, and a hard mask nitride film.
상기 비정질 탄소막은 카본이 함유된 기체와 He 또는 Ar 불활성 기체를 사용하여 증착하는 것을 포함한다.The amorphous carbon film includes depositing using a carbon-containing gas and a He or Ar inert gas.
상기 비정질 탄소막은 1000∼5000Å 두께로 증착하는 것을 포함한다.The amorphous carbon film includes depositing at a thickness of 1000 to 5000 GPa.
상기 비정질 탄소막 내의 불순물들이 아웃-개싱되도록 진공 상태에서 10∼ 300초 동안 아웃-개싱하는 것을 포함한다.And out-gasing for 10 to 300 seconds in a vacuum such that impurities in the amorphous carbon film are out-gassed.
상기 비정질 탄소막 내의 불순물들이 아웃-개싱되도록 N2, He 및 Ar 중에서 어느 하나의 기체를 50∼10000sccm을 흘려주면서 10∼300초 동안 아웃-개싱하는 것을 포함한다.And out-gassing any one of N 2 , He, and Ar for 10 to 300 seconds while flowing 50 to 10000 sccm of gas such that impurities in the amorphous carbon film are out-gassed.
상기 반사방지막은 SiO2막, SiON막, Si-rich SiO2막, Si-rich SiON막, Si-rich SiNx막 중에서 어느 하나의 막으로 증착하는 것을 포함한다.The anti-reflection film includes depositing any one of a SiO 2 film, a SiON film, a Si-rich SiO 2 film, a Si-rich SiON film, and a Si-rich SiN x film.
상기 반사방지막은 PECVD 방식을 이용하여 100∼1000Å 두께로 증착하는 것을 포함한다.The anti-reflection film may be deposited using a PECVD method to a thickness of 100 ~ 1000Å.
(실시예)(Example)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
먼저, 본 발명의 기술적 원리를 설명하면, 본 발명은 하드마스크막으로서 비정질 탄소막을 사용하는 반도체 소자의 제조방법에 관한 것으로, 비정질 탄소막 상에 비정질 탄소막과 동일한 온도로 반사방지막을 증착하여 상기 비정질 탄소막 내의 불순물들이 반사방지막으로 아웃-개싱되는 현상을 방지하는 것을 특징으로 한다.First, the technical principle of the present invention, the present invention relates to a method for manufacturing a semiconductor device using an amorphous carbon film as a hard mask film, by depositing an antireflection film on the amorphous carbon film at the same temperature as the amorphous carbon film, the amorphous carbon film It is characterized by preventing the impurities in the out-gassing into the anti-reflection film.
한편, 상기 반사방지막이 비정질 탄소막 보다 높은 온도로 증착하는 경우에 있어서, 본 발명은, 비정질 탄소막의 표면을 플라즈마 처리시키거나, 또는, 막 내의 불순물들을 아웃-개싱시킨 후에, 반사방지막을 증착하여 상기 비정질 탄소막으 로부터 불순물들이 아웃-개싱되는 현상을 방지하는 것을 특징으로 한다.On the other hand, in the case where the antireflection film is deposited at a temperature higher than that of the amorphous carbon film, the present invention, after the plasma treatment of the surface of the amorphous carbon film, or after out-gassing the impurities in the film, by depositing the antireflection film to the It is characterized in that the phenomenon that impurities are out-gassed from the amorphous carbon film is prevented.
자세하게는, 도 2a 내지 도 2c를 참조하여 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하되, 본 발명의 실시예에서는 반도체 소자의 비트라인 형성방법에 대해 도시하고 설명하기로 한다.In detail, a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention will be described with reference to FIGS. 2A to 2C. In the embodiment of the present invention, a bit line forming method of a semiconductor device will be described and described.
도 2a를 참조하면, 식각대상층, 바람직하게는, 비트라인 물질인 베리어(barrier) 금속막(210)과 배선용 금속막인 텅스텐막(220) 및 질화막(230)이 형성된 반도체기판(200)을 마련한다.Referring to FIG. 2A, a
그런다음, 상기 질화막(230) 상에 하드마스크용 비정질 탄소막(240)을 증착한다.Thereafter, an
이때, 상기 비정질 탄소막(240)은 카본이 함유된 기체와 He 또는 Ar 불활성 기체를 사용하여 PECVD 방식에 따라 1000∼5000Å 두께로 증착하되, 100∼500㎑, 또는, 13.56㎒의 RF 바이어스 파워(bias power)를 50∼10000W 인가하면서 기판의 휨(warpage) 방지 및 열적 안정성을 고려하여 상온∼550℃의 온도에서 증착하도록 한다.At this time, the
도 2b를 참조하면, 상기 비정질 탄소막(240) 상에 제1반사방지막, 바람직하게는, 무기(inorganic) 반사방지막(250)을 인-시튜(in-situ)로 증착한다. Referring to FIG. 2B, a first antireflection film, preferably, an
이때, 상기 무기 반사방지막(250)은 SiO2막, SiON막, Si-rich SiO2막, Si-rich SiON막, Si-rich SiNx막 중에서 어느 하나의 막을 사용하여 PECVD 방식에 따라 100∼1000Å 두께로 증착하되, 100∼500㎑, 또는, 13.56㎒의 RF 바이어스 파워를 50∼10000W 인가하면서 상온∼550℃의 온도인 조건하에 상기 비정질 탄소막(240)의 증착 온도와 동일하거나, 낮은 온도로 증착하도록 한다.In this case, the
이처럼, 상기 비정질 탄소막(240) 상에 무기 반사방지막(250) 증착시, 상기 비정질 탄소막의 증착 온도와 동일한 온도, 또는 낮은 온도로 증착하게 되면, 상기 비정질 탄소막(240) 내의 불순물들이 상기 무기 반사방지막(250)으로 아웃-개싱(outgassing)되는 현상이 발생되지 않는다.As such, when the
구체적으로, 상기 무기 반사방지막(250)이 비정질 탄소막(240) 보다 높은 온도로 증착하게 되면, 상기 비정질 탄소막(240)과 무기 반사방지막(250)과의 온도차이가 발생하게 되면서 상기 비정질 탄소막(240) 내의 불순물들이 무기 반사방지막(250)으로 아웃-개싱되는 현상이 발생하게 되는데, 이에, 본 발명에서는, 무기 반사방지막(250)을 상기 비정질 탄소막의 증착 온도와 동일하거나, 낮은 온도로 증착함에 따라 상기 비정질 탄소막(240)과 무기 반사방지막(250)의 온도 차이를 극복하여 상기 비정질 탄소막(240) 내의 불순물들이 무기 반사방지막(250)으로 아웃-개싱되는 현상을 방지할 수 있게 한다.Specifically, when the
도 2c를 참조하면, 상기 제1반사방지막, 즉, 무기 반사방지막(250) 상에 제2반사방지막을 형성한 후, 상기 제2반사방지막 상에 비트라인 형성 영역을 가리는 감광막 패턴을 형성한다.Referring to FIG. 2C, after the second anti-reflection film is formed on the first anti-reflection film, that is, the
이때, 상기 감광막 패턴의 형성이 불량하게 형성되는 경우 감광막 패턴의 재작업(re-work) 공정을 진행하도록 한다.At this time, when the formation of the photoresist pattern is poorly performed, a re-work process of the photoresist pattern is performed.
상기 감광막 패턴의 재작업 공정은, 먼저, 감광막 패턴을 제거하고 나서, 상 기 감광막 패턴 제거시 어택 받는 제2반사방지막과 제1반사방지막까지 모두 제거한 후에, 다시 제1반사방지막(251)과 제2반사방지막(252)을 재 증착하고 감광막 패턴을(PR) 재 형성하도록 수행한다.In the reworking process of the photoresist pattern, first, the photoresist pattern is removed, and then the second antireflection film and the first antireflection film that are attacked when the photoresist pattern is removed are removed, and then the
이후, 도시하지는 않았으나, 감광막 패턴의 재작업을 수행하고 나서, 공지된 일련의 후속 공정을 차례로 진행하여 본 발명의 실시예에 따른 반도체 소자의 비트라인을 형성한다.Subsequently, although not illustrated, after the photoresist pattern is reworked, a series of subsequent known processes are sequentially performed to form a bit line of the semiconductor device according to the embodiment of the present invention.
전술한 바와 같이, 본 발명은, 상기 제1반사방지막인 무기 반사방지막을 비정질 탄소막과 동일한 증착 온도, 또는, 낮은 온도로 증착함에 따라 상기 비정질 탄소막 내의 불순물들이 상기 무기 반사방지막으로 아웃-개싱되는 현상을 방지함으로써, 상기 감광막 패턴의 재작업시 상기 무기 반사방지막을 용이하게 제거할 수 있게 된다.As described above, the present invention is a phenomenon in which impurities in the amorphous carbon film are out-gassed into the inorganic antireflection film by depositing the inorganic antireflection film, which is the first antireflection film, at the same deposition temperature as the amorphous carbon film or at a lower temperature. By preventing the above, the inorganic antireflection film can be easily removed during the rework of the photoresist pattern.
한편, 본 발명의 실시예에서는, 상기 비정질 탄소막 상에 증착되는 제1반사방지막인 무기 반사방지막을 상기 비정질 탄소막의 증착 온도와 동일한 온도, 또는, 낮은 온도로 증착하는 방법으로서 비정질 탄소막의 아웃-개싱 현상을 방지하는 것을 특징으로 하였지만, 본 발명의 다른 실시예에서는 상기 무기 반사방지막이 비정질 탄소막 보다 높은 증착 온도를 갖는 경우에 비정질 탄소막의 아웃-개싱 현상을 방지할 수 있는 반도체 소자의 비트라인 형성방법을 설명하기로 한다.On the other hand, in the embodiment of the present invention, the inorganic anti-reflection film which is the first anti-reflection film deposited on the amorphous carbon film is deposited at the same temperature or lower temperature than the deposition temperature of the amorphous carbon film, the out-gassing of the amorphous carbon film Although it is characterized in that the phenomenon is prevented, in another embodiment of the present invention, a method of forming a bit line of a semiconductor device capable of preventing an out-gassing phenomenon of an amorphous carbon film when the inorganic antireflection film has a higher deposition temperature than an amorphous carbon film. Will be described.
자세하게는, 도 3a 내지 도 3d를 참조하여 본 발명의 다른 실시예에 따른 반도체 소자의 비트라인 형성방법을 설명하기로 한다.In detail, a method of forming a bit line of a semiconductor device according to another exemplary embodiment of the present invention will be described with reference to FIGS. 3A to 3D.
도 3a를 참조하면, 식각대상층, 바람직하게는, 비트라인 물질인 베리 어(barrier) 금속막(310)과 배선용 금속막인 텅스텐막(320) 및 질화막(330)이 형성된 반도체기판(300)을 마련한다.Referring to FIG. 3A, a
그런다음, 상기 질화막(330) 상에 하드마스크용 비정질 탄소막(340)을 증착한다.Thereafter, an
이때, 상기 비정질 탄소막(340)은 카본이 함유된 기체와 He 또는 Ar 불활성 기체를 사용하여 PECVD 방식에 따라 1000∼5000Å 두께로 증착하되, 100∼500㎑, 또는, 13.56㎒의 RF 바이어스 파워를 50∼10000W 인가하면서 기판의 휨 방지 및 열적 안정성을 고려하여 상온∼550℃의 온도에서 증착하도록 한다.In this case, the
도 3b 및 도 3c를 참조하면, 상기 비정질 탄소막의 불순물들이 후속의 열 공정, 즉, 반사방지막의 증착 공정에서 반사방지막으로 아웃-개싱되는 현상을 방지하기 위해 인-시튜(in-situ)로 비정질 탄소막(340)의 표면을 플라즈마 처리시키거나, 또는, 비정질 탄소막(340) 내의 불순물들을 완전히 제거하도록 한다.Referring to FIGS. 3B and 3C, the impurities of the amorphous carbon film are amorphous in-situ to prevent the phenomenon of out-gassing into the antireflective film in a subsequent thermal process, that is, the deposition process of the antireflective film. The surface of the
먼저, 도 3b는 비정질 탄소막의 표면을 플라즈마 처리시키는 방법으로, 도시된 바와 같이, 상기 비정질 탄소막(340)의 표면에 N2, He 및 Ar 중에서 어느 하나의 기체를 50∼10000sccm을 흘려주면서 플라즈마(plasma) 처리를 진행하여 비정질 탄소막(340)의 표면을 경화시킨다.First, Figure 3b is a method for plasma processing the surface of the amorphous carbon film, as shown, the surface of the
한편, 도 3c는 비정질 탄소막 내의 불순물들을 완전히 제거하는 방법으로, 도시된 바와 같이, 상기 비정질 탄소막(340) 내의 불순물들이 모두 제거되도록 진공 상태에서 10∼300초 동안 불순물들을 아웃-개싱 하거나, 또는, N2, He 및 Ar 중 에서 어느 하나의 기체를 50∼10000sccm을 흘려주면서 10∼300초 동안 불순물들을 아웃-개싱 하도록 한다.On the other hand, Figure 3c is a method of completely removing the impurities in the amorphous carbon film, as shown, out-gassing the impurities for 10 to 300 seconds in a vacuum state to remove all the impurities in the
이처럼, 상기 비정질 탄소막(340)의 표면을 플라즈마 처리하거나, 또는, 비정질 탄소막(340) 내의 불순물을 모두 제거하여 후속의 열 공정시, 즉, 반사방지막 증착시에 비정질 탄소막으로부터 아웃-개싱이 일어나지 않는 조건을 만듦으로써, 비정질 탄소막 내의 불순물들이 후속의 반사방지막으로 아웃-개싱 현상을 방지할 수 있게 된다.As such, the surface of the
도 3d를 참조하면, 아웃-개싱이 발생되지 않는 조건인 상태의 비정질 탄소막 (340)상에 제1반사방지막, 바람직하게는, 무기(inorganic) 반사방지막(350)을 인-시튜(in-situ)로 증착한다. Referring to FIG. 3D, a first antireflection film, preferably an
이때, 상기 무기 반사방지막은 SiO2막, SiON막, Si-rich SiO2막, Si-rich SiON막, Si-rich SiNx막 중에서 어느 하나의 막을 사용하여 PECVD 방식에 따라 100∼1000Å 두께로 증착하되, 상기 비정질 탄소막(350) 보다 높은 온도로 증착하도록 한다.At this time, the inorganic anti-reflection film is deposited to a thickness of 100 ~ 1000Å according to PECVD method using any one of SiO 2 film, SiON film, Si-rich SiO 2 film, Si-rich SiON film, Si-rich SiN x film However, it is to be deposited at a higher temperature than the
여기서, 상기 비정질 탄소막(340)은 그 표면이 경화된 상태이거나, 또는, 막 내의 불순물들이 완전히 제거된 상태로 존재함에 따라 상기 제1반사방지막인 무기 반사방지막(350)이 비정질 탄소막(340) 보다 높은 온도로 증착하여도 상기 무기 반사방지막(350) 내로 비정질 탄소막의 불순물이 아웃-개싱되는 현상은 발생되지 않는다.In this case, the
이후, 도시하지는 않았으나, 상기 제1반사방지막 상에 제2반사방지막을 형성한 후, 상기 제2반사방지막 상에 비트라인 형성 영역을 가리는 감광막 패턴을 형성한다. 이때, 감광막 패턴의 형성이 불량하게 형성되는 경우 공지된 감광막 패턴의 재작업을 진행하고 나서, 공지된 일련의 후속 공정을 차례로 진행하여 본 발명의 실시예에 따른 반도체 소자의 비트라인을 형성한다.Subsequently, although not shown, after forming a second anti-reflection film on the first anti-reflection film, a photoresist pattern covering the bit line forming region is formed on the second anti-reflection film. At this time, when the formation of the photoresist pattern is poor, the work of the known photoresist pattern is reworked, and then a series of subsequent successive steps are known to form a bit line of the semiconductor device according to the embodiment of the present invention.
전술한 바와 같이, 본 발명은, 비정질 탄소막을 아웃-개싱이 일어나지 않는 조건으로 형성함으로써, 비정질 탄소막 보다 높은 온도로 무기 반사방지막이 증착하게 되어도 비정질 탄소막과 무기 반사방지막의 온도 차이로 인해 비정질 탄소막의 불순물들이 무기 반사방지막으로 아웃-개싱되는 현상이 발생되지 않으므로, 이에 따라, 상기 감광막 패턴의 재작업시 상기 무기 반사방지막을 용이하게 제거할 수 있게 된다.As described above, according to the present invention, the amorphous carbon film is formed under the condition that no out-gassing occurs, so that even if the inorganic antireflective film is deposited at a higher temperature than the amorphous carbon film, the temperature of the amorphous carbon film and the inorganic antireflective film is reduced. Since impurities do not occur out-gassed into the inorganic antireflection film, the inorganic antireflection film can be easily removed when reworking the photoresist pattern.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.
이상에서와 같이, 본 발명은, 하드마스크막인 비정질 탄소막 상에 상기 비정질 탄소막과 동일한 증착 온도로 반사방지막을 증착함으로써, 상기 비정질 탄소막 내의 불순물들이 반사방지막으로 아웃-개싱되는 현상을 방지할 수 있게 되므로, 이에 따라, 감광막 패턴의 재작업시 상기 반사방지막을 용이하게 제거할 수 있게 된 다.As described above, the present invention, by depositing the antireflection film on the amorphous carbon film which is a hard mask film at the same deposition temperature as the amorphous carbon film, it is possible to prevent the phenomenon that impurities in the amorphous carbon film out-gassed into the antireflection film Therefore, accordingly, the anti-reflection film can be easily removed when the photosensitive film pattern is reworked.
또한, 본 발명은 비정질 탄소막을 아웃-개싱이 일어나지 않는 조건으로 형성함으로써, 비정질 탄소막 보다 높은 온도로 반사방지막이 증착하게 되어도 비정질 탄소막과 반사방지막의 온도 차이로 인해 비정질 탄소막의 불순물들이 반사방지막으로 아웃-개싱되는 현상을 방지할 수 있게 되므로, 이에 따라, 감광막 패턴의 재작업시 상기 반사방지막을 용이하게 제거할 수 있게 된다.In addition, the present invention forms the amorphous carbon film under the condition that out-gassing does not occur, and even though the antireflection film is deposited at a higher temperature than the amorphous carbon film, impurities of the amorphous carbon film are out of the antireflection film due to the temperature difference between the amorphous carbon film and the antireflection film. Since the phenomenon of the gas can be prevented, the anti-reflection film can be easily removed upon rework of the photoresist pattern.
Claims (21)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060137257A KR100800165B1 (en) | 2006-12-28 | 2006-12-28 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060137257A KR100800165B1 (en) | 2006-12-28 | 2006-12-28 | Method of manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100800165B1 true KR100800165B1 (en) | 2008-02-01 |
Family
ID=39342072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060137257A KR100800165B1 (en) | 2006-12-28 | 2006-12-28 | Method of manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100800165B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107513697A (en) * | 2017-08-31 | 2017-12-26 | 长江存储科技有限责任公司 | A kind of antireflective coating and preparation method thereof, a kind of photo mask board |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57186335A (en) | 1981-05-12 | 1982-11-16 | Nippon Telegr & Teleph Corp <Ntt> | Forming method for pattern |
JPH0653134A (en) * | 1992-03-04 | 1994-02-25 | Nec Corp | Manufacture of semiconductor device |
KR100190498B1 (en) | 1995-04-14 | 1999-06-01 | 마쯔시다 덴시 코교 가부시기가이샤 | Etching method for polysilicon film |
-
2006
- 2006-12-28 KR KR1020060137257A patent/KR100800165B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57186335A (en) | 1981-05-12 | 1982-11-16 | Nippon Telegr & Teleph Corp <Ntt> | Forming method for pattern |
JPH0653134A (en) * | 1992-03-04 | 1994-02-25 | Nec Corp | Manufacture of semiconductor device |
KR100190498B1 (en) | 1995-04-14 | 1999-06-01 | 마쯔시다 덴시 코교 가부시기가이샤 | Etching method for polysilicon film |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107513697A (en) * | 2017-08-31 | 2017-12-26 | 长江存储科技有限责任公司 | A kind of antireflective coating and preparation method thereof, a kind of photo mask board |
CN107513697B (en) * | 2017-08-31 | 2019-06-04 | 长江存储科技有限责任公司 | A kind of antireflective coating and preparation method thereof, a kind of photo mask board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7635649B2 (en) | Method for manufacturing semiconductor device | |
US11022878B2 (en) | Critical dimension uniformity | |
KR100800165B1 (en) | Method of manufacturing semiconductor device | |
US7858515B2 (en) | Method for forming metal line in semiconductor device | |
KR100688776B1 (en) | Method for seasoning of the semiconductor device | |
KR100668875B1 (en) | Method for forming fine patterns in semiconductor device | |
KR20090045754A (en) | Method for forming pattern in semiconductor device using hardmask | |
CN117096102B (en) | Method for etching through hole by dry method | |
JP2005129946A (en) | Post plasma clean process for a hardmask | |
KR100652285B1 (en) | Method for removing photoresist residue | |
KR100995829B1 (en) | Semiconductor Device and Method for manufacturing the device | |
JP3079656B2 (en) | Dry etching method | |
US20070231746A1 (en) | Treating carbon containing layers in patterning stacks | |
KR20070036211A (en) | Method for mask rework of semiconducotr device | |
KR100217904B1 (en) | Resist strip method | |
JP2762972B2 (en) | Method for manufacturing semiconductor device | |
JP2004158538A (en) | Method for manufacturing semiconductor device | |
CN117153770A (en) | Method for forming semiconductor structure | |
KR100370166B1 (en) | Method for forming gate electrode in semiconductor device | |
KR100617044B1 (en) | method for forming metal line of semiconductor device | |
KR100324596B1 (en) | A method for forming damascene type metal wire in semiconductor device | |
KR20030050434A (en) | Method for removing the photoresist of semiconductor device | |
KR100904422B1 (en) | Method for fabricating semiconductor device | |
JPH11176807A (en) | Manufacture of semiconductor device | |
US20060084276A1 (en) | Methods for surface treatment and structure formed therefrom |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |