KR100800165B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100800165B1
KR100800165B1 KR1020060137257A KR20060137257A KR100800165B1 KR 100800165 B1 KR100800165 B1 KR 100800165B1 KR 1020060137257 A KR1020060137257 A KR 1020060137257A KR 20060137257 A KR20060137257 A KR 20060137257A KR 100800165 B1 KR100800165 B1 KR 100800165B1
Authority
KR
South Korea
Prior art keywords
film
amorphous carbon
semiconductor device
carbon film
manufacturing
Prior art date
Application number
KR1020060137257A
Other languages
English (en)
Inventor
구자춘
김찬배
안상태
정채오
안현주
이효석
민성규
김은정
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060137257A priority Critical patent/KR100800165B1/ko
Application granted granted Critical
Publication of KR100800165B1 publication Critical patent/KR100800165B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조방법을 개시한다. 개시된 본 발명의 방법은,하드마스크막으로서 비정질 탄소막을 사용하는 반도체 소자의 제조방법에 있어서, 식각대상층이 형성된 반도체기판 상에 하드마스크막용 비정질 탄소막을 증착하는 단계 및 상기 비정질 탄소막 상에 반사방지막을 증착하는 단계를 포함하며, 상기 반사방지막은 상기 비정질 탄소막으로부터 아웃-개싱이 일어나지 않도록 상기 비정질 탄소막과 동일한 온도 및 비정질 탄소막 보다 낮은 온도 중에서 어느 하나의 온도로 증착하는 것을 것을 특징으로 한다.

Description

반도체 소자의 제조방법{Method of manufacturing semiconductor device}
도 1은 종래에서의 비정질 탄소막의 증착 온도에 따른 불순물 아웃-개싱 현상을 나타내는 그래프.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 소자의 비트라인 형성방법을 설명하기 위한 공정별 단면도.
도 3a 내지 도 3d는 본 발명의 다른 실시예에 따른 반도체 소자의 비트라인 형성방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
200,300: 반도체기판 210,310: 베리어 금속막
220,320: 배선용 금속막 230,330: 질화막
240,340: 하드마스크용 비정질 탄소막
250: 비정질 탄소막과 동일한 온도로 증착된 무기 반사방지막
350: 비정질 탄소막 보다 높은 온도로 증착된 무기 반사방지막
251: 재 형성된 제1반사방지막 252: 재 형성된 제2반사방지막
PR: 재 형성된 감광막 패턴
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 하드마스크로서 비정질 탄소막을 사용하는 경우에 발생하는 문제점을 해결할 수 있는 반도체 소자의 제조방법에 관한 것이다.
최근 개발되고 있는 소자의 디자인 룰(design rule)이 감소됨에 따라, 초고집적 반도체 소자의 패턴 형성을 위한 하드마스크막으로서 비정질 탄소막(armorphous carbon film)이 개발되고 있다.
특히, PECVD(Plasma Enhanced Chemical Vapor Deposition) 방식으로 형성하는 비정질 탄소막은 회전 도포(spin coating) 방식의 비정질 탄소막과는 달리 하부막의 패턴 굴곡(topology) 상에서 그 증착 두께 균일도가 일정하여 후속 식각 타겟(target)을 설정하기가 용이할 뿐만 아니라 식각장벽(etching barrier)막으로서의 특성이 우수한 장점이 있다.
일반적으로, 비정질 탄소막을 이용하여 소자의 패턴 형성을 위한 공정은, 우선, 식각대상층 상에 하드마스크막용 비정질 탄소막과 반사방지막인 SiON막을 증착한 후, 상기 SiON막 상에 감광막을 도포, 노광 및 현상해서 감광막 패턴을 형성하고, 그리고, 상기 감광막 패턴을 식각마스크로 이용하여 SiON막과 비정질 탄소막을 식각하고 나서, 상기 비정질 탄소막을 식각마스크로 이용하여 식각대상층을 식각하는 방식으로 진행한다.
한편, 상기 비정질 탄소막의 증착 온도가 SiON막의 증착 온도보다 낮은 경우, 상기 SiON막 증착시 비정질 탄소막의 아웃-개싱(outgassing)된 불순물들이 상 기 SiON막 내에 함유되어 후속의 감광막 패턴 재작업(re-work)시 상기 SiON막이 잘 제거되지 않는 현상이 발생되고 있다.
상기 감광막 패턴의 재작업은, 일반적으로, 형성된 감광막 패턴의 형성이 불량하게 형성되는 경우, 감광막 패턴을 제거하고 나서, 상기 감광막 패턴 제거시 어택 받은 반사방지막 및 하드마스크막까지 모두 제거한 후에, 다시 하드마스크막과 반사방지막을 재 증착하고 감광막 패턴을 재 형성하는 공정이다.
구체적으로는, 비정질 탄소막은 하부구조물의 변형 방지 및 웨이퍼 휨(warpage) 현상을 최소화하기 위해서 300℃ 이하의 온도에서 증착이 되고 있으며, 상기 SiON막은 일반적으로 400℃의 온도에서 증착이 되고 있는데, 이처럼, 비정질 탄소막과 SiON막의 온도 차이가 100℃ 만큼의 온도차가 발생하게 되는 경우, 도 1에 도시된 바와 같이, 비정질 탄소막 표면에서 아웃-개싱된 H, H20, CHx등이 상기 SiON막 내에 불순물로 혼합되면서 반사방지막의 일부가 SiOxCyNx 형태의 물질로 변형되고, 이와 같이, 불순물이 혼합된 SiON막 부분은 후속의 감광막 패턴 재작업 공정에서 식각 용액에 제대로 용해되지 않게 되면서 결함을 발생시킨다.
본 발명은 비정질 탄소막의 아웃-개싱 현상을 방지하여 감광막 패턴 재작업시 반사방지막을 완전히 제거할 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 하드마스크막으로서 비정 질 탄소막을 사용하는 반도체 소자의 제조방법에 있어서, 식각대상층이 형성된 반도체기판 상에 하드마스크막용 비정질 탄소막을 증착하는 단계; 및 상기 비정질 탄소막 상에 반사방지막을 증착하는 단계;를 포함하며, 상기 반사방지막은 상기 비정질 탄소막으로부터 아웃-개싱이 일어나지 않도록 상기 비정질 탄소막과 동일한 온도 및 비정질 탄소막 보다 낮은 온도 중에서 어느 하나의 온도로 증착하는 것을 특징으로 하는 반도체 소자의 제조방법을 제공한다.
여기서, 상기 식각대상층은 비트라인인 것을 포함한다.
상기 비트라인은 베리어 금속막과 배선용 텅스텐막 및 하드마스크 질화막으로 이루어진 것을 포함한다.
상기 비정질 탄소막은 카본이 함유된 기체와 He 또는 Ar 불활성 기체를 사용하여 증착하는 포함한다.
상기 비정질 탄소막은 PECVD 방식을 이용하여 100∼500㎑, 또는, 13.56㎒의 RF 바이어스 파워를 50∼10000W 인가하면서 상온∼550℃의 온도인 조건하에 증착하는 것을 포함한다.
상기 비정질 탄소막은 1000∼5000Å 두께로 증착하는 것을 포함한다.
상기 비정질 탄소막의 표면이 플라즈마 처리되도록 비정질 탄소막 표면에 N2, He 및 Ar 중에서 어느 하나의 기체를 50∼10000sccm을 흘려주면서 플라즈마 처리하는 것을 포함한다.
상기 반사방지막은 SiO2막, SiON막, Si-rich SiO2막, Si-rich SiON막, Si- rich SiNx막 중에서 어느 하나의 막으로 증착하는 것을 포함한다.
상기 반사방지막은 PECVD 방식을 이용하여 100∼500㎑, 또는, 13.56㎒의 RF 바이어스 파워를 50∼10000W 인가하면서 상온∼550℃의 온도인 조건하에 증착하는 것을 포함한다.
상기 반사방지막은 100∼1000Å 두께로 증착하는 것을 포함한다.
또한, 본 발명은, 하드마스크막으로서 비정질 탄소막을 사용하는 반도체 소자의 제조방법에 있어서, 식각대상층이 형성된 반도체기판 상에 하드마스크막용 비정질 탄소막을 증착하는 단계; 및 상기 비정질 탄소막 상에 반사방지막을 증착하는 단계;를 포함하며, 상기 반사방지막은 상기 비정질 탄소막 내의 불순물들이 아웃-개싱되지 않도록 그 표면이 플라즈마 처리된 비정질 탄소막 및 불순물이 아웃-개싱된 비정질 탄소막 중에서 어느 하나의 비정질 탄소막 상에 증착하는 것을 특징으로 하는 반도체 소자의 제조방법을 제공한다.
여기서, 상기 식각대상층은 비트라인인 것을 포함한다.
상기 비트라인은 베리어 금속막과 배선용 텅스텐막 및 하드마스크 질화막으로 이루어진 것을 포함한다.
상기 비정질 탄소막은 카본이 함유된 기체와 He 또는 Ar 불활성 기체를 사용하여 증착하는 것을 포함한다.
상기 비정질 탄소막은 1000∼5000Å 두께로 증착하는 것을 포함한다.
상기 비정질 탄소막 내의 불순물들이 아웃-개싱되도록 진공 상태에서 10∼ 300초 동안 아웃-개싱하는 것을 포함한다.
상기 비정질 탄소막 내의 불순물들이 아웃-개싱되도록 N2, He 및 Ar 중에서 어느 하나의 기체를 50∼10000sccm을 흘려주면서 10∼300초 동안 아웃-개싱하는 것을 포함한다.
상기 반사방지막은 SiO2막, SiON막, Si-rich SiO2막, Si-rich SiON막, Si-rich SiNx막 중에서 어느 하나의 막으로 증착하는 것을 포함한다.
상기 반사방지막은 PECVD 방식을 이용하여 100∼1000Å 두께로 증착하는 것을 포함한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
먼저, 본 발명의 기술적 원리를 설명하면, 본 발명은 하드마스크막으로서 비정질 탄소막을 사용하는 반도체 소자의 제조방법에 관한 것으로, 비정질 탄소막 상에 비정질 탄소막과 동일한 온도로 반사방지막을 증착하여 상기 비정질 탄소막 내의 불순물들이 반사방지막으로 아웃-개싱되는 현상을 방지하는 것을 특징으로 한다.
한편, 상기 반사방지막이 비정질 탄소막 보다 높은 온도로 증착하는 경우에 있어서, 본 발명은, 비정질 탄소막의 표면을 플라즈마 처리시키거나, 또는, 막 내의 불순물들을 아웃-개싱시킨 후에, 반사방지막을 증착하여 상기 비정질 탄소막으 로부터 불순물들이 아웃-개싱되는 현상을 방지하는 것을 특징으로 한다.
자세하게는, 도 2a 내지 도 2c를 참조하여 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하되, 본 발명의 실시예에서는 반도체 소자의 비트라인 형성방법에 대해 도시하고 설명하기로 한다.
도 2a를 참조하면, 식각대상층, 바람직하게는, 비트라인 물질인 베리어(barrier) 금속막(210)과 배선용 금속막인 텅스텐막(220) 및 질화막(230)이 형성된 반도체기판(200)을 마련한다.
그런다음, 상기 질화막(230) 상에 하드마스크용 비정질 탄소막(240)을 증착한다.
이때, 상기 비정질 탄소막(240)은 카본이 함유된 기체와 He 또는 Ar 불활성 기체를 사용하여 PECVD 방식에 따라 1000∼5000Å 두께로 증착하되, 100∼500㎑, 또는, 13.56㎒의 RF 바이어스 파워(bias power)를 50∼10000W 인가하면서 기판의 휨(warpage) 방지 및 열적 안정성을 고려하여 상온∼550℃의 온도에서 증착하도록 한다.
도 2b를 참조하면, 상기 비정질 탄소막(240) 상에 제1반사방지막, 바람직하게는, 무기(inorganic) 반사방지막(250)을 인-시튜(in-situ)로 증착한다.
이때, 상기 무기 반사방지막(250)은 SiO2막, SiON막, Si-rich SiO2막, Si-rich SiON막, Si-rich SiNx막 중에서 어느 하나의 막을 사용하여 PECVD 방식에 따라 100∼1000Å 두께로 증착하되, 100∼500㎑, 또는, 13.56㎒의 RF 바이어스 파워를 50∼10000W 인가하면서 상온∼550℃의 온도인 조건하에 상기 비정질 탄소막(240)의 증착 온도와 동일하거나, 낮은 온도로 증착하도록 한다.
이처럼, 상기 비정질 탄소막(240) 상에 무기 반사방지막(250) 증착시, 상기 비정질 탄소막의 증착 온도와 동일한 온도, 또는 낮은 온도로 증착하게 되면, 상기 비정질 탄소막(240) 내의 불순물들이 상기 무기 반사방지막(250)으로 아웃-개싱(outgassing)되는 현상이 발생되지 않는다.
구체적으로, 상기 무기 반사방지막(250)이 비정질 탄소막(240) 보다 높은 온도로 증착하게 되면, 상기 비정질 탄소막(240)과 무기 반사방지막(250)과의 온도차이가 발생하게 되면서 상기 비정질 탄소막(240) 내의 불순물들이 무기 반사방지막(250)으로 아웃-개싱되는 현상이 발생하게 되는데, 이에, 본 발명에서는, 무기 반사방지막(250)을 상기 비정질 탄소막의 증착 온도와 동일하거나, 낮은 온도로 증착함에 따라 상기 비정질 탄소막(240)과 무기 반사방지막(250)의 온도 차이를 극복하여 상기 비정질 탄소막(240) 내의 불순물들이 무기 반사방지막(250)으로 아웃-개싱되는 현상을 방지할 수 있게 한다.
도 2c를 참조하면, 상기 제1반사방지막, 즉, 무기 반사방지막(250) 상에 제2반사방지막을 형성한 후, 상기 제2반사방지막 상에 비트라인 형성 영역을 가리는 감광막 패턴을 형성한다.
이때, 상기 감광막 패턴의 형성이 불량하게 형성되는 경우 감광막 패턴의 재작업(re-work) 공정을 진행하도록 한다.
상기 감광막 패턴의 재작업 공정은, 먼저, 감광막 패턴을 제거하고 나서, 상 기 감광막 패턴 제거시 어택 받는 제2반사방지막과 제1반사방지막까지 모두 제거한 후에, 다시 제1반사방지막(251)과 제2반사방지막(252)을 재 증착하고 감광막 패턴을(PR) 재 형성하도록 수행한다.
이후, 도시하지는 않았으나, 감광막 패턴의 재작업을 수행하고 나서, 공지된 일련의 후속 공정을 차례로 진행하여 본 발명의 실시예에 따른 반도체 소자의 비트라인을 형성한다.
전술한 바와 같이, 본 발명은, 상기 제1반사방지막인 무기 반사방지막을 비정질 탄소막과 동일한 증착 온도, 또는, 낮은 온도로 증착함에 따라 상기 비정질 탄소막 내의 불순물들이 상기 무기 반사방지막으로 아웃-개싱되는 현상을 방지함으로써, 상기 감광막 패턴의 재작업시 상기 무기 반사방지막을 용이하게 제거할 수 있게 된다.
한편, 본 발명의 실시예에서는, 상기 비정질 탄소막 상에 증착되는 제1반사방지막인 무기 반사방지막을 상기 비정질 탄소막의 증착 온도와 동일한 온도, 또는, 낮은 온도로 증착하는 방법으로서 비정질 탄소막의 아웃-개싱 현상을 방지하는 것을 특징으로 하였지만, 본 발명의 다른 실시예에서는 상기 무기 반사방지막이 비정질 탄소막 보다 높은 증착 온도를 갖는 경우에 비정질 탄소막의 아웃-개싱 현상을 방지할 수 있는 반도체 소자의 비트라인 형성방법을 설명하기로 한다.
자세하게는, 도 3a 내지 도 3d를 참조하여 본 발명의 다른 실시예에 따른 반도체 소자의 비트라인 형성방법을 설명하기로 한다.
도 3a를 참조하면, 식각대상층, 바람직하게는, 비트라인 물질인 베리 어(barrier) 금속막(310)과 배선용 금속막인 텅스텐막(320) 및 질화막(330)이 형성된 반도체기판(300)을 마련한다.
그런다음, 상기 질화막(330) 상에 하드마스크용 비정질 탄소막(340)을 증착한다.
이때, 상기 비정질 탄소막(340)은 카본이 함유된 기체와 He 또는 Ar 불활성 기체를 사용하여 PECVD 방식에 따라 1000∼5000Å 두께로 증착하되, 100∼500㎑, 또는, 13.56㎒의 RF 바이어스 파워를 50∼10000W 인가하면서 기판의 휨 방지 및 열적 안정성을 고려하여 상온∼550℃의 온도에서 증착하도록 한다.
도 3b 및 도 3c를 참조하면, 상기 비정질 탄소막의 불순물들이 후속의 열 공정, 즉, 반사방지막의 증착 공정에서 반사방지막으로 아웃-개싱되는 현상을 방지하기 위해 인-시튜(in-situ)로 비정질 탄소막(340)의 표면을 플라즈마 처리시키거나, 또는, 비정질 탄소막(340) 내의 불순물들을 완전히 제거하도록 한다.
먼저, 도 3b는 비정질 탄소막의 표면을 플라즈마 처리시키는 방법으로, 도시된 바와 같이, 상기 비정질 탄소막(340)의 표면에 N2, He 및 Ar 중에서 어느 하나의 기체를 50∼10000sccm을 흘려주면서 플라즈마(plasma) 처리를 진행하여 비정질 탄소막(340)의 표면을 경화시킨다.
한편, 도 3c는 비정질 탄소막 내의 불순물들을 완전히 제거하는 방법으로, 도시된 바와 같이, 상기 비정질 탄소막(340) 내의 불순물들이 모두 제거되도록 진공 상태에서 10∼300초 동안 불순물들을 아웃-개싱 하거나, 또는, N2, He 및 Ar 중 에서 어느 하나의 기체를 50∼10000sccm을 흘려주면서 10∼300초 동안 불순물들을 아웃-개싱 하도록 한다.
이처럼, 상기 비정질 탄소막(340)의 표면을 플라즈마 처리하거나, 또는, 비정질 탄소막(340) 내의 불순물을 모두 제거하여 후속의 열 공정시, 즉, 반사방지막 증착시에 비정질 탄소막으로부터 아웃-개싱이 일어나지 않는 조건을 만듦으로써, 비정질 탄소막 내의 불순물들이 후속의 반사방지막으로 아웃-개싱 현상을 방지할 수 있게 된다.
도 3d를 참조하면, 아웃-개싱이 발생되지 않는 조건인 상태의 비정질 탄소막 (340)상에 제1반사방지막, 바람직하게는, 무기(inorganic) 반사방지막(350)을 인-시튜(in-situ)로 증착한다.
이때, 상기 무기 반사방지막은 SiO2막, SiON막, Si-rich SiO2막, Si-rich SiON막, Si-rich SiNx막 중에서 어느 하나의 막을 사용하여 PECVD 방식에 따라 100∼1000Å 두께로 증착하되, 상기 비정질 탄소막(350) 보다 높은 온도로 증착하도록 한다.
여기서, 상기 비정질 탄소막(340)은 그 표면이 경화된 상태이거나, 또는, 막 내의 불순물들이 완전히 제거된 상태로 존재함에 따라 상기 제1반사방지막인 무기 반사방지막(350)이 비정질 탄소막(340) 보다 높은 온도로 증착하여도 상기 무기 반사방지막(350) 내로 비정질 탄소막의 불순물이 아웃-개싱되는 현상은 발생되지 않는다.
이후, 도시하지는 않았으나, 상기 제1반사방지막 상에 제2반사방지막을 형성한 후, 상기 제2반사방지막 상에 비트라인 형성 영역을 가리는 감광막 패턴을 형성한다. 이때, 감광막 패턴의 형성이 불량하게 형성되는 경우 공지된 감광막 패턴의 재작업을 진행하고 나서, 공지된 일련의 후속 공정을 차례로 진행하여 본 발명의 실시예에 따른 반도체 소자의 비트라인을 형성한다.
전술한 바와 같이, 본 발명은, 비정질 탄소막을 아웃-개싱이 일어나지 않는 조건으로 형성함으로써, 비정질 탄소막 보다 높은 온도로 무기 반사방지막이 증착하게 되어도 비정질 탄소막과 무기 반사방지막의 온도 차이로 인해 비정질 탄소막의 불순물들이 무기 반사방지막으로 아웃-개싱되는 현상이 발생되지 않으므로, 이에 따라, 상기 감광막 패턴의 재작업시 상기 무기 반사방지막을 용이하게 제거할 수 있게 된다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은, 하드마스크막인 비정질 탄소막 상에 상기 비정질 탄소막과 동일한 증착 온도로 반사방지막을 증착함으로써, 상기 비정질 탄소막 내의 불순물들이 반사방지막으로 아웃-개싱되는 현상을 방지할 수 있게 되므로, 이에 따라, 감광막 패턴의 재작업시 상기 반사방지막을 용이하게 제거할 수 있게 된 다.
또한, 본 발명은 비정질 탄소막을 아웃-개싱이 일어나지 않는 조건으로 형성함으로써, 비정질 탄소막 보다 높은 온도로 반사방지막이 증착하게 되어도 비정질 탄소막과 반사방지막의 온도 차이로 인해 비정질 탄소막의 불순물들이 반사방지막으로 아웃-개싱되는 현상을 방지할 수 있게 되므로, 이에 따라, 감광막 패턴의 재작업시 상기 반사방지막을 용이하게 제거할 수 있게 된다.

Claims (21)

  1. 하드마스크막으로서 비정질 탄소막을 사용하는 반도체 소자의 제조방법에 있어서,
    식각대상층이 형성된 반도체기판 상에 하드마스크막용 비정질 탄소막을 증착하는 단계; 및 상기 비정질 탄소막 상에 반사방지막을 증착하는 단계;를 포함하며,
    상기 반사방지막은 상기 비정질 탄소막으로부터 아웃-개싱이 일어나지 않도록 상기 비정질 탄소막과 동일한 온도 및 비정질 탄소막 보다 낮은 온도 중에서 어느 하나의 온도로 증착하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 식각대상층은 비트라인 물질인 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 2 항에 있어서,
    상기 비트라인 물질은 베리어 금속막과 배선용 텅스텐막 및 질화막으로 이루어진 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 비정질 탄소막은 카본이 함유된 기체와 He 또는 Ar 불활성 기체를 사용 하여 증착하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 1 항에 있어서,
    상기 비정질 탄소막은 PECVD 방식을 이용하여 100∼500㎑, 또는, 13.56㎒의 RF 바이어스 파워를 50∼10000W 인가하면서 상온∼550℃의 온도인 조건하에 증착하는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제 1 항에 있어서,
    상기 비정질 탄소막은 1000∼5000Å 두께로 증착하는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제 1 항에 있어서,
    상기 반사방지막은 SiO2막, SiON막, Si-rich SiO2막, Si-rich SiON막, Si-rich SiNx막 중에서 어느 하나의 막으로 증착하는 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 제 1 항에 있어서,
    상기 반사방지막은 PECVD 방식을 이용하여 100∼500㎑, 또는, 13.56㎒의 RF 바이어스 파워를 50∼10000W 인가하면서 상온∼550℃의 온도인 조건하에 증착하는 것을 특징으로 하는 반도체 소자의 제조방법.
  9. 제 1 항에 있어서,
    상기 반사방지막은 100∼1000Å 두께로 증착하는 것을 특징으로 하는 반도체 소자의 제조방법.
  10. 하드마스크막으로서 비정질 탄소막을 사용하는 반도체 소자의 제조방법에 있어서,
    식각대상층이 형성된 반도체기판 상에 하드마스크막용 비정질 탄소막을 증착하는 단계; 및 상기 비정질 탄소막 상에 반사방지막을 증착하는 단계;를 포함하며,
    상기 반사방지막은 상기 비정질 탄소막 내의 불순물들이 아웃-개싱되지 않도록 그 표면이 플라즈마 처리된 비정질 탄소막 및 불순물이 아웃-개싱된 비정질 탄소막 중에서 어느 하나의 비정질 탄소막 상에 증착하는 것을 특징으로 하는 반도체 소자의 제조방법.
  11. 제 10 항에 있어서,
    상기 식각대상층은 비트라인 물질인 것을 특징으로 하는 반도체 소자의 제조방법.
  12. 제 11 항에 있어서,
    상기 비트라인 물질은 베리어 금속막과 배선용 텅스텐막 및 질화막으로 이루어진 것을 특징으로 하는 반도체 소자의 제조방법.
  13. 제 10 항에 있어서,
    상기 비정질 탄소막은 카본이 함유된 기체와 He 또는 Ar 불활성 기체를 사용하여 증착하는 것을 특징으로 하는 반도체 소자의 제조방법.
  14. 제 10 항에 있어서,
    상기 비정질 탄소막은 PECVD 방식을 이용하여 100∼500㎑, 또는, 13.56㎒의 RF 바이어스 파워를 50∼10000W 인가하면서 상온∼550℃의 온도인 조건하에 증착하는 것을 특징으로 하는 반도체 소자의 제조방법.
  15. 제 10 항에 있어서,
    상기 비정질 탄소막은 1000∼5000Å 두께로 증착하는 것을 특징으로 하는 반도체 소자의 제조방법.
  16. 제 10 항에 있어서,
    상기 비정질 탄소막은 그의 표면이 플라즈마 처리되도록 N2, He 및 Ar 중에서 어느 하나의 기체를 50∼10000sccm을 흘려주면서 플라즈마 처리하는 것을 특징 으로 하는 반도체 소자의 제조방법.
  17. 제 10 항에 있어서,
    상기 비정질 탄소막은 막 내의 불순물들이 아웃-개싱되도록 진공 상태에서 10∼300초 동안 아웃-개싱하는 것을 특징으로 하는 반도체 소자의 제조방법.
  18. 제 10 항에 있어서,
    상기 비정질 탄소막은 막 내의 불순물들이 아웃-개싱되도록 N2, He 및 Ar 중에서 어느 하나의 기체를 50∼10000sccm을 흘려주면서 10∼300초 동안 아웃-개싱하는 것을 특징으로 하는 반도체 소자의 제조방법.
  19. 제 10 항에 있어서,
    상기 반사방지막은 상기 비정질 탄소막 보다 높은 온도로 증착하는 것을 특징으로 하는 반도체 소자의 제조방법.
  20. 제 10 항에 있어서,
    상기 반사방지막은 SiO2막, SiON막, Si-rich SiO2막, Si-rich SiON막, Si-rich SiNx막 중에서 어느 하나의 막으로 증착하는 것을 특징으로 하는 반도체 소자의 제조방법.
  21. 제 10 항에 있어서,
    상기 반사방지막은 PECVD 방식을 이용하여 100∼1000Å 두께로 증착하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020060137257A 2006-12-28 2006-12-28 반도체 소자의 제조방법 KR100800165B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060137257A KR100800165B1 (ko) 2006-12-28 2006-12-28 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060137257A KR100800165B1 (ko) 2006-12-28 2006-12-28 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR100800165B1 true KR100800165B1 (ko) 2008-02-01

Family

ID=39342072

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060137257A KR100800165B1 (ko) 2006-12-28 2006-12-28 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100800165B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107513697A (zh) * 2017-08-31 2017-12-26 长江存储科技有限责任公司 一种减反射膜及其制备方法、一种光刻掩模板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57186335A (en) 1981-05-12 1982-11-16 Nippon Telegr & Teleph Corp <Ntt> Forming method for pattern
JPH0653134A (ja) * 1992-03-04 1994-02-25 Nec Corp 半導体装置の製造方法
KR100190498B1 (ko) 1995-04-14 1999-06-01 마쯔시다 덴시 코교 가부시기가이샤 다결정실리콘막의 에칭방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57186335A (en) 1981-05-12 1982-11-16 Nippon Telegr & Teleph Corp <Ntt> Forming method for pattern
JPH0653134A (ja) * 1992-03-04 1994-02-25 Nec Corp 半導体装置の製造方法
KR100190498B1 (ko) 1995-04-14 1999-06-01 마쯔시다 덴시 코교 가부시기가이샤 다결정실리콘막의 에칭방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107513697A (zh) * 2017-08-31 2017-12-26 长江存储科技有限责任公司 一种减反射膜及其制备方法、一种光刻掩模板
CN107513697B (zh) * 2017-08-31 2019-06-04 长江存储科技有限责任公司 一种减反射膜及其制备方法、一种光刻掩模板

Similar Documents

Publication Publication Date Title
US7635649B2 (en) Method for manufacturing semiconductor device
US11022878B2 (en) Critical dimension uniformity
KR100800165B1 (ko) 반도체 소자의 제조방법
US7858515B2 (en) Method for forming metal line in semiconductor device
KR100688776B1 (ko) 반도체 소자의 시즈닝 방법
KR100668875B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR20090045754A (ko) 하드마스크를 이용하는 반도체 소자의 패턴 형성 방법
CN117096102B (zh) 一种干法刻蚀通孔的方法
JP2005129946A (ja) ハードマスクのポストプラズマ洗浄プロセス
KR100652285B1 (ko) 포토레지스트 잔여물 제거 방법
KR100995829B1 (ko) 반도체 소자 및 그의 제조방법
JP3079656B2 (ja) ドライエッチング方法
US20070231746A1 (en) Treating carbon containing layers in patterning stacks
KR20070036211A (ko) 반도체소자의 마스크 리웍 방법
KR100217904B1 (ko) 레지스트 제거 방법
JP2762972B2 (ja) 半導体装置の製造方法
JP2004158538A (ja) 半導体装置の製造方法
CN117153770A (zh) 一种半导体结构的形成方法
KR100370166B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR100617044B1 (ko) 반도체 소자의 금속배선 형성방법
KR100324596B1 (ko) 반도체 소자의 상감형 금속배선 형성방법
KR20030050434A (ko) 반도체 소자의 감광막 제거방법
KR100904422B1 (ko) 반도체 소자 제조 방법
JPH11176807A (ja) 半導体装置の製造方法
US20060084276A1 (en) Methods for surface treatment and structure formed therefrom

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee