JP2004158538A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
JP2004158538A
JP2004158538A JP2002320988A JP2002320988A JP2004158538A JP 2004158538 A JP2004158538 A JP 2004158538A JP 2002320988 A JP2002320988 A JP 2002320988A JP 2002320988 A JP2002320988 A JP 2002320988A JP 2004158538 A JP2004158538 A JP 2004158538A
Authority
JP
Japan
Prior art keywords
film
processed
resist
resist film
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002320988A
Other languages
Japanese (ja)
Inventor
Hiroki Miyajima
弘樹 宮島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002320988A priority Critical patent/JP2004158538A/en
Publication of JP2004158538A publication Critical patent/JP2004158538A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To realize accurate working by reducing the sinking of the shoulder of a resist film in the step of etching an organic antireflection film and a film to be worked. <P>SOLUTION: A method for manufacturing a semiconductor device includes a step of sequentially forming the organic antireflection film 14 and the resist film 15 on the film 13 to be worked formed on a semiconductor substrate 11 and a ground layer 12 on the substrate 11, and forming the film 15 having a fine pattern by exposing/developing; then a step of working the antireflection film 14 in a desired size with the film 15 used as a mask by dry etching; and a step of working the film 13 in a desired size with the film 15 and the film 14 used as masks. In the step of working the film 14, as the etching gas, an SO<SB>2</SB>is used, the film 14 is worked, and a protective deposit film 16 extended to the shoulder of the resist film is formed. Thus, the collapse of the pattern due to the sink of the shoulder of the film 15 can be prevented. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
この発明は、半導体装置の製造方法に関するものである。
【0002】
【従来の技術】
近年の半導体装置の急速な高集積化に伴い、その最小加工寸法も急速に縮小化してきている。その微細化に伴い、フォトリソグラフィ技術において、微細パターンを、マスクどおりに転写するためには、フォトレジストを薄膜化する必要がある。また、フォトレジストが塗布される下地基板からの反射を抑制する必要がある。その手法として、有機材料を用いたBARC(Bottom Anti Referective Coating)等の反射防止膜を使用する技術が用いられている。そのためドライエッチング技術において、高アスペクト比の微細コンタクトホール加工においてフォトレジストとの高選択比化が必要である。
【0003】
図14は、従来の、有機材料を用いた反射防止膜を用いるコンタクトホール形成方法の順序の各工程における半導体装置の断面図である。
【0004】
まず、図14(a)に示すように、半導体基板11上に下地層12を介して被加工膜13を形成し、その上に有機系反射防止膜組成物を塗布し、有機系反射防止膜14を成膜する。そして、その上にフォトレジストを塗付し、露光・現像を行って所定の寸法のレジスト膜15を形成する。
【0005】
次に、図14(b)に示すように、レジスト膜15をマスクとしてドライエッチングにより有機系反射防止膜14をフルオロカーボン系ガスまたはハロゲン系ガスに酸素ガスとアルゴン等の希釈ガス等を混合したガス系を用いて、エッチングする。次いで、図14(c)に示すように、レジスト膜15とパターニングされた有機系反射防止膜14とをマスクとして被加工膜13を選択的にエッチングする。
【0006】
次いで、図14(d)に示すように、レジスト膜15と有機系反射防止膜14とをアッシングにより除去し、下地層12をドライエッチングによりエッチングして基板とのコンタクトホールを形成する(例えば、特許文献1参照)。
【0007】
【特許文献1】
特開2001−168084号公報
【0008】
【発明が解決しようとする課題】
しかしながら、有機系反射防止膜14をエッチングする際、有機系反射防止膜14の膜質は、マスク材であるレジストと同じ有機系の膜であるため、レジスト膜15との選択比が1程度となり、レジスト膜15の膜減りが大きい。また、同エッチングの際、イオンスパッタによりレジスト膜15の肩部の落ち込み19等が生じやすい。また、前記有機系反射防止膜14を加工する際の肩落ちによる膜減りが大きければ、その部分でレジスト膜15が不足することとなり、コンタクトホール上部の寸法が拡大し、隣接するコンタクトホールと短絡する課題がある。このため、上述の半導体装置の製造方法により、高アスペクト比のコンタクトをドライエッチングで加工するにはレジスト膜15肩部での落ち込み19を低減させる必要がある。
【0009】
したがって、この発明の目的は、前記従来技術に基づく問題点に鑑みてなされたものであり、有機系反射防止膜及び被加工膜のエッチング工程においてレジスト膜の肩部での落ち込みを低減させることにより、レジストとの高選択性を確保し、高精度の加工を実現できる半導体装置の製造方法を提供することである。
【0010】
【課題を解決するための手段】
上記課題を解決するためにこの発明の請求項1記載の半導体装置の製造方法は、半導体基板とその上の下地層上に形成された被加工膜上に有機系反射防止膜、レジスト膜を順次形成し、露光・現像を行って微細パターンを有するレジスト膜を形成する工程の後、ドライエッチングにより、前記レジスト膜をマスクとして前記有機系反射防止膜を所望の寸法に加工する工程と、前記レジスト膜と前記有機系反射防止膜とをマスクとして前記被加工膜を所望の寸法に加工する工程とを行う半導体装置の製造方法であって、前記有機系反射防止膜を加工する工程の際、エッチングガスとしてSO(二酸化硫黄)を用い、前記有機系反射防止膜を加工するとともにレジスト膜肩部に張り出した保護堆積膜を形成する。
【0011】
このように、有機系反射防止膜を加工する工程の際、エッチングガスとしてSO(二酸化硫黄)を用い、有機系反射防止膜を加工するとともにレジスト膜肩部に張り出した保護堆積膜を形成するので、有機系反射防止膜をエッチングする際のレジスト膜肩部での落ち込みがなくなる。このため、被加工膜のエッチング中にレジスト膜肩部での残膜を保つことができ、レジスト膜の肩落ちによるパターン崩れを防ぐことができる。
【0012】
請求項2記載の半導体装置の製造方法は、半導体基板とその上の下地層上に形成された被加工膜上に有機系反射防止膜、レジスト膜を順次形成し、露光・現像を行って微細パターンを有するレジスト膜を形成する工程の後、ドライエッチングにより、前記レジスト膜をマスクとして前記有機系反射防止膜を所望の寸法に加工する工程と、前記レジスト膜と前記有機系反射防止膜とをマスクとして前記被加工膜を所望の寸法に加工する工程とを行う半導体装置の製造方法であって、前記被加工膜を加工する工程を3段階で行い、前記各段階は、1段階目で前記レジスト膜上に選択的にCF系堆積膜を堆積させられるアスペクト比の深さまで前記被加工膜をエッチングし、2段階目で前記レジスト膜上に選択的にCF系堆積膜を堆積させ、3段階目で残りの被加工膜を加工する。
【0013】
このように、被加工膜を加工する工程を3段階で行い、各段階は、1段階目でレジスト膜上に選択的にCF系堆積膜を堆積させられるアスペクト比の深さまで被加工膜をエッチングし、2段階目でレジスト膜上に選択的にCF系堆積膜を堆積させ、3段階目で残りの被加工膜を加工するので、有機系反射防止膜をエッチングする際のレジスト膜肩部での落ち込みがあっても、レジスト膜に表面や肩部に選択的に堆積膜を堆積させる加工段階を付け加えることにより、被加工膜エッチング中にレジスト膜肩部での残膜を保つことができ、レジスト膜の肩落ちによるパターン崩れを防ぐことができる。また、有機系反射防止膜と被加工膜の加工において、同一ガス系、同一装置で処理を行うことができ、工程が簡単となる利点がある。
【0014】
請求項3記載の半導体装置の製造方法は、半導体基板とその上の下地層上に形成された被加工膜上に有機系反射防止膜、レジスト膜を順次形成し、露光・現像を行って微細パターンを有するレジスト膜を形成する工程の後、ドライエッチングにより、前記レジスト膜をマスクとして前記有機系反射防止膜を所望の寸法に加工する工程と、前記レジスト膜と前記有機系反射防止膜とをマスクとして前記被加工膜を所望の寸法に加工する工程とを行う半導体装置の製造方法であって、前記被加工膜を加工する工程を2段階で行い、前記各段階は、1段階目でCHを添加したエッチングガスを用いてエッチングストップが起こる時間以下で前記レジスト膜上にCF系堆積膜を堆積させながら前記被加工膜をエッチングし、2段階目で残りの被加工膜を加工する。
【0015】
このように、被加工膜を加工する工程を2段階で行い、各段階は、1段階目でCHを添加したエッチングガスを用いてエッチングストップが起こる時間以下でレジスト膜上にCF系堆積膜を堆積させながら被加工膜をエッチングし、2段階目で残りの被加工膜を加工するので、有機系反射防止膜をエッチングする際のレジスト膜の肩部での落ち込みがあっても、さらに肩部にCF系の堆積膜を堆積させながら被加工膜をエッチングする加工段階を付け加えることにより、被加工膜エッチング中に、レジスト膜肩部での残膜を保つことができ、レジスト膜の肩落ちによるパターン崩れを防ぐことができる。また、有機系反射防止膜と被加工膜の加工において、同一ガス系、同一装置で処理を行うことができ、工程が簡単となる利点がある。さらに、CF系堆積膜を堆積させる段階で同時にエッチングを行うため処理時間が短くなる利点がある。
【0016】
請求項4記載の半導体装置の製造方法は、半導体基板とその上の下地層上に形成された被加工膜上に有機系反射防止膜、レジスト膜を順次形成し、露光・現像を行って微細パターンを有するレジスト膜を形成する工程の後、ドライエッチングにより、前記レジスト膜をマスクとして前記有機系反射防止膜を所望の寸法に加工する工程と、前記レジスト膜と前記有機系反射防止膜とをマスクとして前記被加工膜を所望の寸法に加工する工程とを行う半導体装置の製造方法であって、前記有機系反射防止膜を加工する工程の際、エッチングガスとしてSO(二酸化硫黄)を用い、前記有機系反射防止膜を加工するとともにレジスト膜肩部に張り出した保護堆積膜を形成し、かつ、前記被加工膜を加工する工程を2段階で行い、前記各段階は、1段階目でCHを添加したエッチングガスを用いてエッチングストップが起こる時間以下で前記レジスト膜上にCF系堆積膜を堆積させながら前記被加工膜をエッチングし、2段階目で残りの被加工膜を加工する。
【0017】
このように、有機系反射防止膜を加工する工程の際、エッチングガスとしてSO(二酸化硫黄)を用い、有機系反射防止膜を加工するとともにレジスト膜肩部に張り出した保護堆積膜を形成し、かつ、被加工膜を加工する工程を2段階で行い、各段階は、1段階目でCHを添加したエッチングガスを用いてエッチングストップが起こる時間以下でレジスト膜上にCF系堆積膜を堆積させながら被加工膜をエッチングし、2段階目で残りの被加工膜を加工するので、有機系反射防止膜をエッチングする際のレジスト膜肩部での落ち込みがなく、さらに肩部に堆積膜を堆積させながら被加工膜をエッチングする加工段階を付け加えることにより、被加工膜エッチング中にレジスト膜肩部での残膜を保つことができ、レジスト膜の肩落ちによるパターン崩れを防ぐことができる。また、レジスト膜の残膜を厚くすることができる点で利点がある。
【0018】
【発明の実施の形態】
この発明の第1の実施の形態を図1および図2に基づいて説明する。図1はこの発明の第1の実施形態の半導体装置の製造方法の工程順を示す断面図である。
【0019】
図1において、11は半導体基板、12は下地層、13は被加工膜、14は有機系反射防止膜、15はレジスト膜、16はCS(炭素−硫黄)系の側壁保護膜である。
【0020】
まず、図1(a)に示すように、半導体基板11上に下地層12を介して被加工膜13を形成し、その上に有機系反射防止膜14、レジスト膜15を順次形成する。被加工膜13としては、シリコン酸化膜などの絶縁膜が想定されている。この場合、有機系反射防止膜14の上にフォトレジストを塗付し、露光・現像を行ってホールパターン(微細パターン)を有するレジスト膜15を形成する。この工程の後、ドライエッチングにより、有機系反射防止膜14を所望の寸法に加工する工程と、被加工膜13を所望の寸法に加工する工程とを行う。
【0021】
すなわち、レジスト膜15をマスクとして有機系反射防止膜14をドライエッチングによりエッチングする。エッチングガスには、SO(二酸化硫黄)とO(酸素)の混合ガスを使用する。例えば、低圧高密度プラズマ源を有する誘導結合型プラズマエッチング装置を使って、以下の条件下でエッチングを行う。
圧力:1.33Pa
ソースパワー:300W、バイアスパワー:50W
SO/O:15/5 sccm
この時、図1(b)に示すように、SO(二酸化硫黄)ガス中の硫黄成分とレジスト膜15あるいは有機系反射防止膜14中の炭素成分とが結合して反応生成物が生成され、この反応生成物が側壁保護膜(保護堆積膜)16として有機系反射防止膜14及びレジスト膜15の側壁にレジスト膜15肩部よりも上に張り出して付着する。
【0022】
以下に本実施の形態において、前記条件で有機系反射防止膜14をエッチングする根拠を述べる。
【0023】
図2に側壁保護膜16のレジスト膜15上部への張り出し量と混合ガス中の酸素の混合比との関係を示す。レジスト膜15上部へ張り出した側壁保護膜16が形成される。これにより、酸素の混合比50%以下の範囲では、レジスト膜15の肩部は保護される。本実施の形態の場合では酸素混合比25%であるので側壁保護膜16のレジスト膜15上部への張り出し量は約12nmである。
【0024】
この後、図1(b)に示すように、シリコン酸化膜からなる被加工膜13を例えば、平行平板型プラズマエッチング装置を用いて、以下の条件下でエッチングを行う。
圧力:4Pa
ソースパワー:1800W、バイアスパワー:1500W
/Ar/O:15/800/20 sccm
本実施の形態によれば、有機系反射防止膜14をエッチングする際のレジスト膜15肩部での落ち込みがないため被加工膜13エッチング中にレジスト膜15肩部での残膜を保つことが出来、レジスト膜15の肩落ちによるパターン崩れを防ぐことが出来る。
【0025】
この発明の第2の実施の形態を図3ないし図7に基づいて説明する。図3および図4はこの発明の第2の実施形態の半導体装置の製造方法の工程順を示す断面図である。
【0026】
図3および図4において、11は半導体基板、12は下地層、13は被加工膜、14は有機系反射防止膜、15はレジスト膜、17はCF系の堆積膜、18は堆積膜の張り出し部、19はレジスト膜肩部の落ち込みである。
【0027】
まず、図3(a)に示すように、半導体基板11上に下地層12を介して被加工膜13を形成し、その上に有機系反射防止膜14、レジスト膜15を順次形成する。被加工膜13としては、シリコン酸化膜などの絶縁膜が想定されている。この場合、有機系反射防止膜14の上にフォトレジストを塗付し、露光・現像を行ってホールパターン(微細パターン)を有するレジスト膜15を形成する。この工程の後、ドライエッチングにより、有機系反射防止膜14を所望の寸法に加工する工程と、被加工膜13を所望の寸法に加工する工程とを行う。
【0028】
すなわち、図3(b)に示すように、レジスト膜15をマスクとして有機系反射防止膜14を例えば、並行平板型プラズマエッチング装置を使って、以下の条件下でエッチングを行う。
圧力:3Pa
ソースパワー:1000W、バイアスパワー:500W
/Ar/O:5/500/20 sccm
このガス系を用いた条件ではレジスト膜15に肩部の落ち込み19が形成される。
【0029】
次に、被加工膜13を加工する工程を3段階で行い、各段階は、1段階目でレジスト膜15上に選択的にCF系堆積膜17を堆積させられるアスペクト比の深さまで被加工膜13をエッチングし、2段階目でレジスト膜15上に選択的にCF系堆積膜17を堆積させ、3段階目で残りの被加工膜13を加工する。
【0030】
この場合、図3(c)に示すように、シリコン酸化膜からなる被加工膜13をアスペクト比約5の深さまでエッチングを行う。例えば、平行平板型プラズマエッチング装置を用いて、以下の条件下でエッチングを行う。
圧力:4Pa
ソースパワー:1800W、バイアスパワー:1500W
/Ar/O:15/800/20 sccm
この後、図4(d)に示すように、シリコン酸化膜からなる被加工膜13及びレジスト膜15上にCF系の堆積膜17を形成する。例えば、平行平板型プラズマエッチング装置を用いて、例えば、以下の条件下で堆積を行う。この時、レジスト膜15肩部に堆積膜の張り出し部18を形成し、肩部を保護するよう厚く堆積する。
圧力:8Pa
ソースパワー:1800W、バイアスパワー:0W
/Ar/O:15/800/20 sccm
放電時間:1min
次に、図4(e)に示すように、残りの被加工膜13を例えば、平行平板型プラズマエッチング装置を用いて、以下の条件下でエッチングを行う。
圧力:4Pa
ソースパワー:1800W、バイアスパワー:1500W
/Ar/O:15/800/20 sccm
以下に本実施の形態で前記条件でアスペクト比約5の深さまでエッチングを行い、前記条件でCF系の堆積膜17を堆積させる根拠を述べる。
【0031】
図5にレジスト膜15表面へのCF系の堆積膜17の堆積量とコンタクトホール底面へのCF系の堆積膜17の堆積量の比(=表面への堆積量/ホール底への堆積量)のアスペクト比依存性を示す。レジスト膜15表面へ選択的にCF系の堆積膜17を堆積させるためにはあらかじめある程度のアスペクト比まで加工を行う必要がある。アスペクト比が高くなるにつれ、コンタクトホール底面にはラジカルが届きにくくなり、アスペクト比約5でホール底には表面の約1/12しか堆積しない。
【0032】
図6にレジスト膜15表面へのCF系の堆積膜17の堆積量のバイアスパワー依存性を示す。バイアスパワー300W以下でCF系の膜が堆積する。本実施の形態の場合ではバイアスパワー0Wであるので、表面への堆積量は約110nmであり、アスペクト比約5の深さまでエッチングした後の堆積であるのでホール底への堆積量は約9nmである。
【0033】
次に、図7に堆積膜の張り出し部18のレジスト膜15表面からの距離の圧力依存性を示す。圧力の増加に従って、レジスト膜15表面に近い位置で堆積膜の張り出し部18が形成される。本実施の形態の場合では圧力を8Paとすることによりレジスト膜15肩部に堆積膜の張り出し部18を形成している。
【0034】
上記理由により、レジスト膜15表面へ選択的にCF系の堆積膜17を堆積させかつレジスト膜15肩部に堆積膜の張り出し部18を形成させることができる。
【0035】
本実施の形態によれば、有機系反射防止膜14をエッチングする際のレジスト膜15肩部での落ち込みがあっても、レジスト膜に15表面や肩部に選択的に堆積膜17を堆積させる加工段階を付け加えることにより、被加工膜13エッチング中にレジスト膜15肩部での残膜を保つことが出来、レジスト膜15の肩落ちによるパターン崩れを防ぐことが出来る。また実施形態1に比べ同一ガス系、同一装置で処理を行うことが出来、工程が簡単となる利点がある。
【0036】
この発明の第3の実施の形態を図8ないし図11に基づいて説明する。図8および図9はこの発明の第3の実施形態の半導体装置の製造方法の工程順を示す断面図である。
【0037】
図8および図9において、11は半導体基板、12は下地層、13は被加工膜、14は有機系反射防止膜、15はレジスト膜、17はCF系の堆積膜、19はレジスト膜肩部の落ち込みである。
【0038】
まず、図8(a)に示すように、半導体基板11上に下地層12を介して被加工膜13を形成し、その上に有機系反射防止膜14、レジスト膜15を順次形成する。被加工膜としては、シリコン酸化膜などの絶縁膜が想定されている。この場合、有機系反射防止膜14の上にフォトレジストを塗付し、露光・現像を行ってホールパターン(微細パターン)を有するレジスト膜15を形成する。この工程の後、ドライエッチングにより、有機系反射防止膜14を所望の寸法に加工する工程と、被加工膜13を所望の寸法に加工する工程とを行う。
【0039】
すなわち、図8(b)に示すように、レジスト膜15をマスクとして有機系反射防止膜14を例えば、並行平板型プラズマエッチング装置を使って、以下の条件下でエッチングを行う。
圧力:3Pa
ソースパワー:1000W、バイアスパワー:500W
/Ar/O:5/500/20 sccm
このガス系を用いた条件ではレジスト膜15に肩部の落ち込み19が形成される。
【0040】
次に、シリコン酸化膜からなる被加工膜13を2段階でエッチングを行う。各段階は、1段階目でエッチングストップが起こる時間以下でレジスト膜15上にCF系堆積膜17を堆積させながら被加工膜13をエッチングし、2段階目で残りの被加工膜13を加工する。
【0041】
この場合、第1段階目のエッチングを例えば、平行平板型プラズマエッチング装置を用いて、以下の条件下でエッチングを行う。
圧力:5Pa
ソースパワー:1200W、バイアスパワー:400W
/Ar/CH/O:8/800/5/5 sccm
エッチング時間:1min
ここで、CHは吸着確率の高いラジカルを生成するガス種であり、図8(c)に示すように、肩部に厚くCF系の堆積膜17を形成する。また、CHの添加量について以下に説明する。
【0042】
図10にCH添加量とレジスト膜15のエッチングレートの関係を示す。CHの添加量をある値以上に設定することによりレジスト膜15上に堆積膜17を形成しながらエッチングを行うことが可能である。
【0043】
次に、第1段階から第2段階へと移行する時間設定について説明する。図11にシリコン酸化膜からなる被加工膜13のエッチング深さとエッチング時間との関係を示す。上記条件により第1段階目のエッチングを行う場合、一定時間t0が経過した後エッチングが進行しない。従って、t0以下のエッチング時間エッチングを行った後、第2段階目のエッチングへと移行する。本実施の形態の場合、第1段階目のエッチング終了時でシリコン酸化膜からなる被加工膜13を約250nmエッチングし、レジスト膜15上に約40nmのCF系の堆積膜17を形成できる。
【0044】
次に、図9に示すように、第2段階目として、残りの被加工膜13をエッチングを行う。例えば、平行平板型プラズマエッチング装置を用いて、以下の条件下でエッチングを行う。
圧力:4Pa
ソースパワー:1800W、バイアスパワー:1500W
/Ar/O:15/800/20 sccm
本実施の形態によれば、有機系反射防止膜14をエッチングする際のレジスト膜15肩部での落ち込みがあっても、更に肩部にCF系の堆積膜17を堆積させながら被加工膜13をエッチングする加工段階を付け加えることにより、被加工膜13エッチング中に、レジスト膜15肩部での残膜を保つことが出来、レジスト膜15の肩落ちによるパターン崩れを防ぐことが出来る。また実施形態1に比べ同一装置で処理を行うことが出来るため工程が簡単となり、実施形態2に比べCF系堆積膜を堆積させる段階で同時にエッチングを行うため処理時間が短くなる利点がある。
【0045】
この発明の第4の実施の形態を図12および図13に基づいて説明する。図12および図13はこの発明の第4の実施形態の半導体装置の製造方法の工程順を示す断面図である。
【0046】
図12および図13において、11は半導体基板、12は下地層、13は被加工膜、14は有機系反射防止膜、15はレジスト膜、16はCS(炭素−硫黄)系の側壁保護膜、17はCF系の堆積膜である。
【0047】
まず、図12(a)に示すように、半導体基板11上に下地層12を介して被加工膜13を形成し、その上に有機系反射防止膜14、レジスト膜15を順次形成する。被加工膜13としては、シリコン酸化膜などの絶縁膜が想定されている。この場合、有機系反射防止膜14の上にフォトレジストを塗付し、露光・現像を行ってホールパターン(微細パターン)を有するレジスト膜15を形成する。この工程の後、ドライエッチングにより、有機系反射防止膜14を所望の寸法に加工する工程と、被加工膜13を所望の寸法に加工する工程とを行う。
【0048】
すなわち、図12(b)に示すように、レジスト膜15をマスクとして有機系反射防止膜14を前記実施の形態1の方法によりよりエッチングする。例えば、低圧高密度プラズマ源を有する誘導結合型プラズマエッチング装置を使って、以下の条件下でエッチングを行う。
圧力:1.33Pa
ソースパワー:300W、バイアスパワー:50W
SO:15sccm
この時、図12(b)に示すように、SO(二酸化硫黄)ガス中の硫黄成分とレジスト膜15あるいは有機系反射防止膜14中の炭素成分とが結合して反応生成物が生成され、この反応生成物が側壁保護膜(保護堆積膜)16として有機系反射防止膜14及びレジスト膜15の側壁にレジスト膜15肩部よりも上に張り出して付着する。これによりレジスト膜15の肩部は保護される。
【0049】
この後、前記実施の形態3の方法によりシリコン酸化膜からなる被加工膜13を2段階でエッチングを行う。すなわち第1段階では、レジスト膜15上にCF系の堆積膜17を堆積させながら被加工膜13を図10(b)に示すエッチングストップしない時間t0以下の時間エッチングする。例えば、平行平板型プラズマエッチング装置を用いて、以下の条件下でエッチングを行う。
圧力:5Pa
ソースパワー:1200W、バイアスパワー:400W
/Ar/CH/O:8/800/5/5 sccm
エッチング時間:1min
この時、図12(c)に示すように、CS系の堆積膜16が、レジスト膜15よりも上に張り出して堆積している上に更にCF系の堆積膜17を堆積させながら被加工膜13をエッチングできる。
【0050】
次に、図13に示すように、第2段階目として、残りの被加工膜13をエッチングを行う。例えば、平行平板型プラズマエッチング装置を用いて、以下の条件下でエッチングを行う。
圧力:4Pa
ソースパワー:1800W、バイアスパワー:1500W
/Ar/O:15/800/20 sccm
本実施の形態によれば、有機系反射防止膜14をエッチングする際のレジスト膜15肩部での落ち込みがなく、更に肩部に堆積膜17を着けながら被加工膜13をエッチングする加工段階を付け加えることにより、被加工膜13エッチング中にレジスト膜15肩部での残膜を保つことが出来、レジスト膜15の肩落ちによるパターン崩れを防ぐことが出来る。また実施の形態1から3に比べてレジストの残膜を厚くすることができる点で利点がある。
【0051】
【発明の効果】
この発明の請求項1記載の半導体装置の製造方法によれば、有機系反射防止膜を加工する工程の際、エッチングガスとしてSO(二酸化硫黄)を用い、有機系反射防止膜を加工するとともにレジスト膜肩部に張り出した保護堆積膜を形成するので、有機系反射防止膜をエッチングする際のレジスト膜肩部での落ち込みがなくなる。このため、被加工膜のエッチング中にレジスト膜肩部での残膜を保つことができ、レジスト膜の肩落ちによるパターン崩れを防ぐことができる。したがって、半導体装置の微細化、高集積化、高性能化、歩留りの向上を図ることができる。
【0052】
この発明の請求項2記載の半導体装置の製造方法によれば、被加工膜を加工する工程を3段階で行い、各段階は、1段階目でレジスト膜上に選択的にCF系堆積膜を堆積させられるアスペクト比の深さまで被加工膜をエッチングし、2段階目でレジスト膜上に選択的にCF系堆積膜を堆積させ、3段階目で残りの被加工膜を加工するので、有機系反射防止膜をエッチングする際のレジスト膜肩部での落ち込みがあっても、レジスト膜に表面や肩部に選択的に堆積膜を堆積させる加工段階を付け加えることにより、被加工膜エッチング中にレジスト膜肩部での残膜を保つことができ、レジスト膜の肩落ちによるパターン崩れを防ぐことができる。したがって、半導体装置の微細化、高集積化、高性能化、歩留りの向上を図ることができる。また、有機系反射防止膜と被加工膜の加工において、同一ガス系、同一装置で処理を行うことができ、工程が簡単となる利点がある。
【0053】
この発明の請求項3記載の半導体装置の製造方法によれば、被加工膜を加工する工程を2段階で行い、各段階は、1段階目でCHを添加したエッチングガスを用いてエッチングストップが起こる時間以下でレジスト膜上にCF系堆積膜を堆積させながら被加工膜をエッチングし、2段階目で残りの被加工膜を加工するので、有機系反射防止膜をエッチングする際のレジスト膜の肩部での落ち込みがあっても、さらに肩部にCF系の堆積膜を堆積させながら被加工膜をエッチングする加工段階を付け加えることにより、被加工膜エッチング中に、レジスト膜肩部での残膜を保つことができ、レジスト膜の肩落ちによるパターン崩れを防ぐことができる。したがって、半導体装置の微細化、高集積化、高性能化、歩留りの向上を図ることができる。また、有機系反射防止膜と被加工膜の加工において、同一ガス系、同一装置で処理を行うことができ、工程が簡単となる利点がある。さらに、CF系堆積膜を堆積させる段階で同時にエッチングを行うため処理時間が短くなる利点がある。
【0054】
この発明の請求項4記載の半導体装置の製造方法によれば、有機系反射防止膜を加工する工程の際、エッチングガスとしてSO(二酸化硫黄)を用い、有機系反射防止膜を加工するとともにレジスト膜肩部に張り出した保護堆積膜を形成し、かつ、被加工膜を加工する工程を2段階で行い、各段階は、1段階目でCHを添加したエッチングガスを用いてエッチングストップが起こる時間以下でレジスト膜上にCF系堆積膜を堆積させながら被加工膜をエッチングし、2段階目で残りの被加工膜を加工するので、有機系反射防止膜をエッチングする際のレジスト膜肩部での落ち込みがなく、さらに肩部に堆積膜を堆積させながら被加工膜をエッチングする加工段階を付け加えることにより、被加工膜エッチング中にレジスト膜肩部での残膜を保つことができ、レジスト膜の肩落ちによるパターン崩れを防ぐことができる。したがって、半導体装置の微細化、高集積化、高性能化、歩留りの向上を図ることができる。また、レジスト膜の残膜を厚くすることができる点で利点がある。
【図面の簡単な説明】
【図1】この発明の第1の実施の形態の半導体装置の製造方法を示す工程順断面図である。
【図2】この発明の第1の実施の形態において側壁保護膜のレジスト膜上部への張り出し量と混合ガス中の酸素の混合比との関係を示す。
【図3】この発明の第2の実施形態の半導体装置の製造方法の工程順を示す断面図である。
【図4】図3の次工程を示す断面図である。
【図5】この発明の第2の実施の形態においてレジスト膜表面へのCF系の堆積膜の堆積量とコンタクトホール底面へのCF系の堆積膜の堆積量の比とアスペクト比との関係を示すグラフである。
【図6】この発明の第2の実施の形態においてレジスト膜表面へのCF系の堆積膜の堆積量とバイアスパワーの関係を示すグラフである。
【図7】この発明の第2の実施の形態において堆積膜の張り出し部のレジスト膜表面からの位置と圧力の関係を示すグラフである。
【図8】この発明の第3の実施の形態の半導体装置の製造方法を示す工程順断面図である。
【図9】図8の次工程を示す断面図である。
【図10】この発明の第3の実施の形態においてCH添加量とレジスト膜のエッチングレートの関係を示すグラフである。
【図11】この発明の第3の実施の形態においてシリコン酸化膜からなる被加工膜のエッチング深さとエッチング時間との関係を示すグラフである。
【図12】この発明の第4の実施の形態の半導体装置の製造方法を示す工程順断面図である。
【図13】図12の次工程を示す断面図である。
【図14】従来例の半導体装置の製造方法を示す工程順断面図である。
【符号の説明】
11 半導体基板
12 下地層
13 シリコン酸化膜からなる被加工膜
14 有機系反射防止膜
15 レジスト膜
16 CS(炭素−硫黄)系の側壁保護膜
17 CF系の堆積膜
18 堆積膜の張り出し部
19 レジスト膜肩部の落ち込み
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device.
[0002]
[Prior art]
With the rapid integration of semiconductor devices in recent years, their minimum processing dimensions have been rapidly reduced. Along with the miniaturization, in a photolithography technique, in order to transfer a fine pattern according to a mask, it is necessary to make the photoresist thinner. In addition, it is necessary to suppress reflection from a base substrate on which a photoresist is applied. As the technique, a technique using an anti-reflection film such as BARC (Bottom Anti Referential Coating) using an organic material is used. Therefore, in the dry etching technique, it is necessary to increase the selectivity with the photoresist in the processing of fine contact holes having a high aspect ratio.
[0003]
FIG. 14 is a cross-sectional view of a semiconductor device in each step of a conventional contact hole forming method using an antireflection film using an organic material.
[0004]
First, as shown in FIG. 14A, a film 13 to be processed is formed on a semiconductor substrate 11 with a base layer 12 interposed therebetween, and an organic antireflection film composition is applied thereon. 14 is formed. Then, a photoresist is applied thereon, and exposure and development are performed to form a resist film 15 having a predetermined size.
[0005]
Next, as shown in FIG. 14B, the organic antireflection film 14 is formed by dry etching using the resist film 15 as a mask and a gas obtained by mixing an oxygen gas and a diluting gas such as argon with a fluorocarbon gas or a halogen gas. Etching is performed using a system. Next, as shown in FIG. 14C, the film to be processed 13 is selectively etched using the resist film 15 and the patterned organic anti-reflection film 14 as a mask.
[0006]
Next, as shown in FIG. 14D, the resist film 15 and the organic antireflection film 14 are removed by ashing, and the underlying layer 12 is etched by dry etching to form a contact hole with the substrate (for example, as shown in FIG. 14D). Patent Document 1).
[0007]
[Patent Document 1]
JP 2001-168084 A
[0008]
[Problems to be solved by the invention]
However, when the organic anti-reflection film 14 is etched, since the film quality of the organic anti-reflection film 14 is the same organic film as the resist which is the mask material, the selectivity with respect to the resist film 15 becomes about 1, The film loss of the resist film 15 is large. Further, at the time of the etching, a depression 19 or the like at the shoulder of the resist film 15 is likely to occur due to ion sputtering. Also, if the film loss due to shoulder drop when processing the organic anti-reflection film 14 is large, the resist film 15 will be insufficient at that portion, the size of the upper part of the contact hole will be enlarged, and the adjacent contact hole will be short-circuited. There is a problem to do. For this reason, according to the above-described method for manufacturing a semiconductor device, it is necessary to reduce the depression 19 at the shoulder of the resist film 15 in order to process a contact having a high aspect ratio by dry etching.
[0009]
Therefore, an object of the present invention has been made in view of the problems based on the above-described conventional technology, and is intended to reduce a drop at a shoulder of a resist film in an etching process of an organic antireflection film and a film to be processed. Another object of the present invention is to provide a method of manufacturing a semiconductor device capable of ensuring high selectivity with a resist and realizing high-precision processing.
[0010]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, a method of manufacturing a semiconductor device according to claim 1 of the present invention comprises sequentially forming an organic antireflection film and a resist film on a semiconductor substrate and a film to be processed formed on an underlayer thereon. Forming, exposing and developing to form a resist film having a fine pattern, followed by dry etching, processing the organic antireflection film into desired dimensions using the resist film as a mask, Processing the film to be processed to a desired size using a film and the organic anti-reflection film as a mask, wherein the etching is performed during the step of processing the organic anti-reflection film. SO as gas 2 Using (sulfur dioxide), the organic anti-reflection film is processed, and a protective deposition film projecting over the shoulder of the resist film is formed.
[0011]
As described above, at the time of processing the organic antireflection film, SO2 is used as the etching gas. 2 (Sulfur dioxide) is used to process the organic anti-reflection film and to form a protective deposition film overhanging the resist film shoulder, so that there is no drop at the resist film shoulder when etching the organic anti-reflection film. . Therefore, the remaining film at the shoulder of the resist film can be maintained during the etching of the film to be processed, and the pattern collapse due to the shoulder drop of the resist film can be prevented.
[0012]
A method of manufacturing a semiconductor device according to claim 2, wherein an organic anti-reflection film and a resist film are sequentially formed on a semiconductor substrate and a film to be processed formed on a base layer thereover, and are subjected to exposure and development to perform fine processing. After the step of forming a resist film having a pattern, a step of processing the organic anti-reflection film into desired dimensions by dry etching using the resist film as a mask, and the resist film and the organic anti-reflection film And a step of processing the film to be processed into desired dimensions as a mask, wherein the step of processing the film to be processed is performed in three stages, and each of the steps is performed in a first step. Etching the film to be processed to a depth of an aspect ratio that allows a CF-based deposited film to be selectively deposited on the resist film; selectively depositing a CF-based deposited film on the resist film in a second step; In processing the remaining film to be processed.
[0013]
As described above, the process of processing the film to be processed is performed in three steps, and in each step, the film to be processed is etched to the depth of the aspect ratio at which the CF-based deposition film can be selectively deposited on the resist film in the first step. Then, in the second step, a CF-based deposition film is selectively deposited on the resist film, and in the third step, the remaining film to be processed is processed. Even if there is a drop, by adding a processing step of selectively depositing a deposited film on the surface or shoulder of the resist film, it is possible to maintain the remaining film at the resist film shoulder during the etching of the film to be processed, It is possible to prevent pattern collapse due to shoulder drop of the resist film. Further, in processing the organic antireflection film and the film to be processed, the processing can be performed with the same gas system and the same apparatus, and there is an advantage that the process is simplified.
[0014]
According to a third aspect of the present invention, there is provided a method of manufacturing a semiconductor device, wherein an organic anti-reflection film and a resist film are sequentially formed on a semiconductor substrate and a film to be processed formed on a base layer thereon, and exposure and development are performed. After the step of forming a resist film having a pattern, a step of processing the organic anti-reflection film into desired dimensions by dry etching using the resist film as a mask, and the resist film and the organic anti-reflection film A process of processing the film to be processed to a desired size as a mask, wherein the step of processing the film to be processed is performed in two stages, and each of the steps is performed in the first stage by CH 2 F 2 The film to be processed is etched while depositing a CF-based deposition film on the resist film for a time equal to or less than the time when an etching stop occurs by using an etching gas to which is added, and the remaining film to be processed is processed in the second stage.
[0015]
As described above, the process of processing the film to be processed is performed in two stages, and each stage is the first stage in which CH 2 F 2 Since the film to be processed is etched while depositing a CF-based deposition film on the resist film within the time when an etching stop occurs using an etching gas to which is added, and the remaining film to be processed is processed in the second stage, Even if there is a drop at the shoulder of the resist film when etching the anti-reflection film, the film to be processed is added by adding a processing step of etching the film to be processed while depositing a CF-based deposition film on the shoulder. During the etching, the remaining film at the shoulder of the resist film can be kept, and the pattern collapse due to the shoulder drop of the resist film can be prevented. Further, in processing the organic antireflection film and the film to be processed, the processing can be performed with the same gas system and the same apparatus, and there is an advantage that the process is simplified. Furthermore, since the etching is performed simultaneously at the stage of depositing the CF-based deposition film, there is an advantage that the processing time is shortened.
[0016]
A method of manufacturing a semiconductor device according to claim 4, wherein an organic antireflection film and a resist film are sequentially formed on a semiconductor substrate and a film to be processed formed on a base layer thereover, and exposure and development are performed, and the fine pattern is formed. After the step of forming a resist film having a pattern, a step of processing the organic anti-reflection film into desired dimensions by dry etching using the resist film as a mask, and the resist film and the organic anti-reflection film And a step of processing the film to be processed to a desired size as a mask. In the step of processing the organic antireflection film, SO 2 (Sulfur dioxide) is used to process the organic anti-reflection film, form a protective deposition film overhanging the shoulder of the resist film, and process the film to be processed in two steps. Is CH in the first stage 2 F 2 The film to be processed is etched while depositing a CF-based deposition film on the resist film for a time equal to or less than the time when an etching stop occurs by using an etching gas to which is added, and the remaining film to be processed is processed in the second stage.
[0017]
As described above, at the time of processing the organic antireflection film, SO2 is used as the etching gas. 2 (Sulfur dioxide) is used to process the organic anti-reflection film, form a protective deposition film projecting over the shoulder of the resist film, and process the film to be processed in two stages. CH at the stage 2 F 2 Since the film to be processed is etched while depositing a CF-based deposition film on the resist film within the time when an etching stop occurs using an etching gas to which is added, and the remaining film to be processed is processed in the second stage, There is no drop at the resist film shoulder when etching the anti-reflection film, and by adding a processing step of etching the film to be processed while depositing a deposited film on the shoulder, the resist film shoulder during etching of the film to be processed is added. The remaining film in the portion can be kept, and the pattern collapse due to the shoulder fall of the resist film can be prevented. Further, there is an advantage in that the remaining film of the resist film can be thickened.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
A first embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a cross-sectional view showing the order of steps in the method for manufacturing a semiconductor device according to the first embodiment of the present invention.
[0019]
In FIG. 1, reference numeral 11 denotes a semiconductor substrate, 12 denotes a base layer, 13 denotes a film to be processed, 14 denotes an organic antireflection film, 15 denotes a resist film, and 16 denotes a CS (carbon-sulfur) -based side wall protective film.
[0020]
First, as shown in FIG. 1A, a film to be processed 13 is formed on a semiconductor substrate 11 with a base layer 12 interposed therebetween, and an organic antireflection film 14 and a resist film 15 are sequentially formed thereon. As the film 13 to be processed, an insulating film such as a silicon oxide film is assumed. In this case, a photoresist is applied on the organic antireflection film 14, and exposure and development are performed to form a resist film 15 having a hole pattern (fine pattern). After this step, a step of processing the organic antireflection film 14 to a desired size by dry etching and a step of processing the film to be processed 13 to a desired size are performed.
[0021]
That is, the organic antireflection film 14 is etched by dry etching using the resist film 15 as a mask. The etching gas is SO 2 (Sulfur dioxide) and O 2 (Oxygen) mixed gas is used. For example, using an inductively coupled plasma etching apparatus having a low-pressure high-density plasma source, etching is performed under the following conditions.
Pressure: 1.33 Pa
Source power: 300 W, bias power: 50 W
SO 2 / O 2 : 15/5 sccm
At this time, as shown in FIG. 2 The sulfur component in the (sulfur dioxide) gas is combined with the carbon component in the resist film 15 or the organic antireflection film 14 to generate a reaction product, and the reaction product is formed on the side wall protective film (protective deposition film) 16. And stick to the side walls of the organic antireflection film 14 and the resist film 15 so as to protrude above the shoulder of the resist film 15.
[0022]
The grounds for etching the organic anti-reflection film 14 under the above conditions in the present embodiment will be described below.
[0023]
FIG. 2 shows the relationship between the amount of overhang of the sidewall protective film 16 above the resist film 15 and the mixing ratio of oxygen in the mixed gas. A sidewall protection film 16 is formed overhanging the resist film 15. Thus, the shoulder of the resist film 15 is protected in the range of the oxygen mixing ratio of 50% or less. In the case of the present embodiment, since the oxygen mixture ratio is 25%, the amount of overhang of the sidewall protective film 16 above the resist film 15 is about 12 nm.
[0024]
Thereafter, as shown in FIG. 1B, the film to be processed 13 made of a silicon oxide film is etched using, for example, a parallel plate type plasma etching apparatus under the following conditions.
Pressure: 4Pa
Source power: 1800 W, bias power: 1500 W
C 5 F 8 / Ar / O 2 : 15/800/20 sccm
According to the present embodiment, there is no drop at the shoulder of the resist film 15 when the organic antireflection film 14 is etched. As a result, it is possible to prevent pattern collapse due to shoulder drop of the resist film 15.
[0025]
A second embodiment of the present invention will be described with reference to FIGS. 3 and 4 are cross-sectional views showing a process sequence of a method of manufacturing a semiconductor device according to a second embodiment of the present invention.
[0026]
3 and 4, reference numeral 11 denotes a semiconductor substrate, 12 denotes an underlayer, 13 denotes a film to be processed, 14 denotes an organic antireflection film, 15 denotes a resist film, 17 denotes a CF-based deposited film, and 18 denotes an overhang of the deposited film. The portion 19 is a drop in the shoulder portion of the resist film.
[0027]
First, as shown in FIG. 3A, a film to be processed 13 is formed on a semiconductor substrate 11 with a base layer 12 interposed therebetween, and an organic antireflection film 14 and a resist film 15 are sequentially formed thereon. As the film 13 to be processed, an insulating film such as a silicon oxide film is assumed. In this case, a photoresist is applied on the organic antireflection film 14, and exposure and development are performed to form a resist film 15 having a hole pattern (fine pattern). After this step, a step of processing the organic antireflection film 14 to a desired size by dry etching and a step of processing the film to be processed 13 to a desired size are performed.
[0028]
That is, as shown in FIG. 3B, the organic antireflection film 14 is etched using the resist film 15 as a mask, for example, using a parallel plate type plasma etching apparatus under the following conditions.
Pressure: 3Pa
Source power: 1000 W, bias power: 500 W
C 5 F 8 / Ar / O 2 : 5/500/20 sccm
Under this gas-based condition, a shoulder depression 19 is formed in the resist film 15.
[0029]
Next, the process of processing the film to be processed 13 is performed in three stages. In each stage, the film to be processed is processed to the depth of the aspect ratio at which the CF-based deposition film 17 can be selectively deposited on the resist film 15 in the first stage. 13 is etched, a CF-based deposition film 17 is selectively deposited on the resist film 15 in a second step, and the remaining processing target film 13 is processed in a third step.
[0030]
In this case, as shown in FIG. 3C, the target film 13 made of a silicon oxide film is etched to a depth having an aspect ratio of about 5. For example, using a parallel plate type plasma etching apparatus, etching is performed under the following conditions.
Pressure: 4Pa
Source power: 1800 W, bias power: 1500 W
C 5 F 8 / Ar / O 2 : 15/800/20 sccm
Thereafter, as shown in FIG. 4D, a CF-based deposited film 17 is formed on the processed film 13 and the resist film 15 made of a silicon oxide film. For example, deposition is performed using, for example, a parallel plate type plasma etching apparatus under the following conditions. At this time, an overhanging portion 18 of the deposited film is formed on the shoulder of the resist film 15, and the resist film 15 is deposited thick so as to protect the shoulder.
Pressure: 8Pa
Source power: 1800 W, bias power: 0 W
C 5 F 8 / Ar / O 2 : 15/800/20 sccm
Discharge time: 1 min
Next, as shown in FIG. 4E, the remaining film 13 to be processed is etched using, for example, a parallel plate type plasma etching apparatus under the following conditions.
Pressure: 4Pa
Source power: 1800 W, bias power: 1500 W
C 5 F 8 / Ar / O 2 : 15/800/20 sccm
The grounds for performing etching to a depth of about 5 under the above conditions and depositing the CF-based deposition film 17 under the above conditions in the present embodiment will be described below.
[0031]
FIG. 5 shows the ratio of the deposition amount of the CF-based deposition film 17 on the surface of the resist film 15 to the deposition amount of the CF-based deposition film 17 on the bottom surface of the contact hole (= deposition amount on the surface / deposition amount on the hole bottom). FIG. In order to selectively deposit the CF-based deposition film 17 on the surface of the resist film 15, it is necessary to perform processing to a certain aspect ratio in advance. As the aspect ratio increases, radicals hardly reach the bottom of the contact hole, and at an aspect ratio of about 5, only about 1/12 of the surface is deposited on the bottom of the hole.
[0032]
FIG. 6 shows the bias power dependence of the amount of deposition of the CF-based deposition film 17 on the surface of the resist film 15. At a bias power of 300 W or less, a CF-based film is deposited. In the case of this embodiment, since the bias power is 0 W, the deposition amount on the surface is about 110 nm. Since the deposition is performed after etching to a depth of about 5 in the aspect ratio, the deposition amount on the hole bottom is about 9 nm. is there.
[0033]
Next, FIG. 7 shows the pressure dependency of the distance of the overhang portion 18 of the deposited film from the surface of the resist film 15. As the pressure increases, an overhang 18 of the deposited film is formed at a position closer to the surface of the resist film 15. In the case of the present embodiment, the overhang 18 of the deposited film is formed at the shoulder of the resist film 15 by setting the pressure to 8 Pa.
[0034]
For the above reasons, the CF-based deposition film 17 can be selectively deposited on the surface of the resist film 15 and the overhang portion 18 of the deposition film can be formed at the shoulder of the resist film 15.
[0035]
According to the present embodiment, even if there is a drop at the shoulder of the resist film 15 when the organic antireflection film 14 is etched, the deposition film 17 is selectively deposited on the surface or the shoulder of the resist film 15. By adding a processing step, the remaining film at the shoulder of the resist film 15 can be maintained during the etching of the film 13 to be processed, and pattern collapse due to the shoulder drop of the resist film 15 can be prevented. Further, as compared with the first embodiment, processing can be performed with the same gas system and the same apparatus, and there is an advantage that the process is simplified.
[0036]
A third embodiment of the present invention will be described with reference to FIGS. 8 and 9 are cross-sectional views showing a process sequence of a method for manufacturing a semiconductor device according to a third embodiment of the present invention.
[0037]
8 and 9, 11 is a semiconductor substrate, 12 is a base layer, 13 is a film to be processed, 14 is an organic antireflection film, 15 is a resist film, 17 is a CF-based deposited film, and 19 is a resist film shoulder. It is a decline.
[0038]
First, as shown in FIG. 8A, a film 13 to be processed is formed on a semiconductor substrate 11 with a base layer 12 interposed therebetween, and an organic antireflection film 14 and a resist film 15 are sequentially formed thereon. An insulating film such as a silicon oxide film is assumed as the film to be processed. In this case, a photoresist is applied on the organic antireflection film 14, and exposure and development are performed to form a resist film 15 having a hole pattern (fine pattern). After this step, a step of processing the organic antireflection film 14 to a desired size by dry etching and a step of processing the film to be processed 13 to a desired size are performed.
[0039]
That is, as shown in FIG. 8B, the organic antireflection film 14 is etched using the resist film 15 as a mask, for example, using a parallel plate type plasma etching apparatus under the following conditions.
Pressure: 3Pa
Source power: 1000 W, bias power: 500 W
C 5 F 8 / Ar / O 2 : 5/500/20 sccm
Under this gas-based condition, a shoulder depression 19 is formed in the resist film 15.
[0040]
Next, the processed film 13 made of a silicon oxide film is etched in two stages. In each step, the processing target film 13 is etched while depositing the CF-based deposition film 17 on the resist film 15 within the time when the etching stop occurs in the first step, and the remaining processing target film 13 is processed in the second step. .
[0041]
In this case, the first stage etching is performed using, for example, a parallel plate type plasma etching apparatus under the following conditions.
Pressure: 5Pa
Source power: 1200 W, bias power: 400 W
C 5 F 8 / Ar / CH 2 F 2 / O 2 : 8/800/5/5 sccm
Etching time: 1 min
Where CH 2 F 2 Is a gas species that generates radicals having a high adsorption probability, and forms a thick CF-based deposited film 17 on the shoulder as shown in FIG. 8C. Also, CH 2 F 2 The amount of addition will be described below.
[0042]
FIG. 10 shows CH 2 F 2 The relationship between the amount of addition and the etching rate of the resist film 15 is shown. CH 2 F 2 It is possible to perform etching while forming the deposited film 17 on the resist film 15 by setting the amount of addition to a certain value or more.
[0043]
Next, a description will be given of a time setting for shifting from the first stage to the second stage. FIG. 11 shows the relationship between the etching depth and the etching time of the processed film 13 made of a silicon oxide film. When the first stage etching is performed under the above conditions, the etching does not proceed after a certain time t0 has elapsed. Therefore, after etching for an etching time of t0 or less, the process proceeds to the second stage etching. In the case of the present embodiment, the processed film 13 made of a silicon oxide film is etched by about 250 nm at the end of the first-stage etching, so that a CF-based deposited film 17 of about 40 nm can be formed on the resist film 15.
[0044]
Next, as shown in FIG. 9, as a second stage, the remaining film 13 to be processed is etched. For example, using a parallel plate type plasma etching apparatus, etching is performed under the following conditions.
Pressure: 4Pa
Source power: 1800 W, bias power: 1500 W
C 5 F 8 / Ar / O 2 : 15/800/20 sccm
According to the present embodiment, even if there is a drop in the shoulder of the resist film 15 when the organic antireflection film 14 is etched, the film 13 to be processed is further deposited while depositing the CF-based deposition film 17 on the shoulder. By adding a processing step of etching, the remaining film at the shoulder of the resist film 15 can be maintained during the etching of the film 13 to be processed, and pattern collapse due to the shoulder drop of the resist film 15 can be prevented. In addition, the process can be simplified because the same apparatus can be used as compared with the first embodiment, and the process can be simplified, and the processing time can be shortened as compared with the second embodiment because the etching is performed at the same time when the CF-based deposition film is deposited.
[0045]
A fourth embodiment of the present invention will be described with reference to FIGS. 12 and 13 are cross-sectional views showing a process sequence of a method of manufacturing a semiconductor device according to a fourth embodiment of the present invention.
[0046]
12 and 13, 11 is a semiconductor substrate, 12 is a base layer, 13 is a film to be processed, 14 is an organic antireflection film, 15 is a resist film, 16 is a CS (carbon-sulfur) -based side wall protective film, Reference numeral 17 denotes a CF-based deposited film.
[0047]
First, as shown in FIG. 12A, a film to be processed 13 is formed on a semiconductor substrate 11 with a base layer 12 interposed therebetween, and an organic antireflection film 14 and a resist film 15 are sequentially formed thereon. As the film 13 to be processed, an insulating film such as a silicon oxide film is assumed. In this case, a photoresist is applied on the organic antireflection film 14, and exposure and development are performed to form a resist film 15 having a hole pattern (fine pattern). After this step, a step of processing the organic antireflection film 14 to a desired size by dry etching and a step of processing the film to be processed 13 to a desired size are performed.
[0048]
That is, as shown in FIG. 12B, the organic antireflection film 14 is further etched by the method of the first embodiment using the resist film 15 as a mask. For example, using an inductively coupled plasma etching apparatus having a low-pressure high-density plasma source, etching is performed under the following conditions.
Pressure: 1.33 Pa
Source power: 300 W, bias power: 50 W
SO 2 : 15sccm
At this time, as shown in FIG. 2 The sulfur component in the (sulfur dioxide) gas is combined with the carbon component in the resist film 15 or the organic antireflection film 14 to generate a reaction product, and the reaction product is formed on the side wall protective film (protective deposition film) 16. And stick to the side walls of the organic antireflection film 14 and the resist film 15 so as to protrude above the shoulder of the resist film 15. Thereby, the shoulder of the resist film 15 is protected.
[0049]
Thereafter, the process target film 13 made of a silicon oxide film is etched in two stages by the method of the third embodiment. That is, in the first stage, while the CF-based deposition film 17 is deposited on the resist film 15, the film 13 to be processed is etched for a period of time t0 or less during which the etching is not stopped as shown in FIG. For example, using a parallel plate type plasma etching apparatus, etching is performed under the following conditions.
Pressure: 5Pa
Source power: 1200 W, bias power: 400 W
C 5 F 8 / Ar / CH 2 F 2 / O 2 : 8/800/5/5 sccm
Etching time: 1 min
At this time, as shown in FIG. 12C, the CS-based deposited film 16 extends above the resist film 15 and is deposited, and furthermore, the CF-based deposited film 17 is further deposited to form a film to be processed. 13 can be etched.
[0050]
Next, as shown in FIG. 13, as a second stage, the remaining film to be processed 13 is etched. For example, using a parallel plate type plasma etching apparatus, etching is performed under the following conditions.
Pressure: 4Pa
Source power: 1800 W, bias power: 1500 W
C 5 F 8 / Ar / O 2 : 15/800/20 sccm
According to the present embodiment, there is no processing step at the shoulder of the resist film 15 when the organic anti-reflection film 14 is etched, and the processing step of etching the film 13 to be processed while further depositing the deposition film 17 on the shoulder. By adding, the remaining film at the shoulder portion of the resist film 15 can be maintained during the etching of the film to be processed 13, and the pattern collapse due to the shoulder drop of the resist film 15 can be prevented. Further, there is an advantage in that the residual film of the resist can be made thicker than in the first to third embodiments.
[0051]
【The invention's effect】
According to the method of manufacturing a semiconductor device according to the first aspect of the present invention, in the step of processing the organic anti-reflection film, SO 2 is used as an etching gas. 2 (Sulfur dioxide) is used to process the organic anti-reflection film and to form a protective deposition film overhanging the resist film shoulder, so that there is no drop at the resist film shoulder when etching the organic anti-reflection film. . Therefore, the remaining film at the shoulder of the resist film can be maintained during the etching of the film to be processed, and the pattern collapse due to the shoulder drop of the resist film can be prevented. Therefore, miniaturization, higher integration, higher performance, and improved yield of the semiconductor device can be achieved.
[0052]
According to the method of manufacturing a semiconductor device according to the second aspect of the present invention, the step of processing the film to be processed is performed in three steps, and in each step, a CF-based deposition film is selectively formed on the resist film in the first step. Since the film to be processed is etched to the depth of the aspect ratio to be deposited, a CF-based deposition film is selectively deposited on the resist film in the second step, and the remaining film to be processed is processed in the third step. Even if there is a drop in the resist film shoulder when etching the anti-reflection film, by adding a processing step of selectively depositing a deposited film on the surface or shoulder of the resist film, the resist is etched during the etching of the film to be processed. The residual film at the film shoulder can be maintained, and the pattern collapse due to the shoulder drop of the resist film can be prevented. Therefore, miniaturization, higher integration, higher performance, and improved yield of the semiconductor device can be achieved. Further, in processing the organic antireflection film and the film to be processed, the processing can be performed with the same gas system and the same apparatus, and there is an advantage that the process is simplified.
[0053]
According to the method of manufacturing a semiconductor device according to the third aspect of the present invention, the step of processing the film to be processed is performed in two steps, and each step includes CH in the first step. 2 F 2 Since the film to be processed is etched while depositing a CF-based deposition film on the resist film within the time when an etching stop occurs using an etching gas to which is added, and the remaining film to be processed is processed in the second stage, Even if there is a drop at the shoulder of the resist film when etching the anti-reflection film, the film to be processed is added by adding a processing step of etching the film to be processed while depositing a CF-based deposition film on the shoulder. During the etching, the remaining film at the shoulder of the resist film can be kept, and the pattern collapse due to the shoulder drop of the resist film can be prevented. Therefore, miniaturization, higher integration, higher performance, and improved yield of the semiconductor device can be achieved. Further, in processing the organic antireflection film and the film to be processed, the processing can be performed with the same gas system and the same apparatus, and there is an advantage that the process is simplified. Furthermore, since the etching is performed simultaneously at the stage of depositing the CF-based deposition film, there is an advantage that the processing time is shortened.
[0054]
According to the method of manufacturing a semiconductor device according to the fourth aspect of the present invention, at the time of processing the organic anti-reflection film, SO 2 is used as the etching gas. 2 (Sulfur dioxide) is used to process the organic anti-reflection film, form a protective deposition film projecting over the shoulder of the resist film, and process the film to be processed in two stages. CH at the stage 2 F 2 Since the film to be processed is etched while depositing a CF-based deposition film on the resist film within the time when an etching stop occurs using an etching gas to which is added, and the remaining film to be processed is processed in the second stage, There is no drop at the resist film shoulder when etching the anti-reflection film, and by adding a processing step of etching the film to be processed while depositing a deposited film on the shoulder, the resist film shoulder during etching of the film to be processed is added. The remaining film in the portion can be kept, and the pattern collapse due to the shoulder fall of the resist film can be prevented. Therefore, miniaturization, higher integration, higher performance, and improved yield of the semiconductor device can be achieved. Further, there is an advantage in that the remaining film of the resist film can be thickened.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view illustrating a method of manufacturing a semiconductor device according to a first embodiment of the present invention in order of steps.
FIG. 2 shows the relationship between the amount of overhang of the sidewall protective film over the resist film and the mixing ratio of oxygen in the mixed gas in the first embodiment of the present invention.
FIG. 3 is a cross-sectional view illustrating a process sequence of a method of manufacturing a semiconductor device according to a second embodiment of the present invention.
FIG. 4 is a sectional view showing a step subsequent to that of FIG. 3;
FIG. 5 shows a relationship between an aspect ratio and a ratio of a deposition amount of a CF-based deposition film on a resist film surface to a deposition amount of a CF-based deposition film on a contact hole bottom surface in a second embodiment of the present invention. It is a graph shown.
FIG. 6 is a graph showing a relationship between a deposition amount of a CF-based deposition film on a resist film surface and a bias power in the second embodiment of the present invention.
FIG. 7 is a graph showing the relationship between the position of the overhanging portion of the deposited film from the resist film surface and the pressure in the second embodiment of the present invention.
FIG. 8 is a cross-sectional view illustrating a method of manufacturing a semiconductor device according to a third embodiment of the present invention in the order of steps;
FIG. 9 is a sectional view showing a step subsequent to FIG. 8;
FIG. 10 shows a third embodiment of the present invention; 2 F 2 4 is a graph showing a relationship between an addition amount and an etching rate of a resist film.
FIG. 11 is a graph showing a relationship between an etching depth and an etching time of a film to be processed made of a silicon oxide film in a third embodiment of the present invention.
FIG. 12 is a cross-sectional view illustrating a method of manufacturing a semiconductor device according to a fourth embodiment of the present invention in the order of steps;
FIG. 13 is a sectional view showing a step subsequent to FIG. 12;
FIG. 14 is a cross-sectional view illustrating a method of manufacturing a conventional semiconductor device in the order of steps.
[Explanation of symbols]
11 Semiconductor substrate
12 Underlayer
13 Processed film made of silicon oxide film
14 Organic anti-reflective coating
15 Resist film
16 CS (Carbon-Sulfur) Sidewall Protective Film
17 CF-based deposited film
18 Overhang of deposited film
19 Depression of resist film shoulder

Claims (4)

半導体基板とその上の下地層上に形成された被加工膜上に有機系反射防止膜、レジスト膜を順次形成し、露光・現像を行って微細パターンを有するレジスト膜を形成する工程の後、ドライエッチングにより、前記レジスト膜をマスクとして前記有機系反射防止膜を所望の寸法に加工する工程と、前記レジスト膜と前記有機系反射防止膜とをマスクとして前記被加工膜を所望の寸法に加工する工程とを行う半導体装置の製造方法であって、前記有機系反射防止膜を加工する工程の際、エッチングガスとしてSO(二酸化硫黄)を用い、前記有機系反射防止膜を加工するとともにレジスト膜肩部に張り出した保護堆積膜を形成することを特徴とする半導体装置の製造方法。After the step of sequentially forming an organic antireflection film and a resist film on the semiconductor substrate and the film to be processed formed on the underlying layer thereon, and performing exposure and development to form a resist film having a fine pattern, Processing the organic anti-reflection film to a desired size by dry etching using the resist film as a mask, and processing the film to be processed to a desired size using the resist film and the organic anti-reflection film as a mask Performing the step of processing the organic anti-reflection film, using SO 2 (sulfur dioxide) as an etching gas to process the organic anti-reflection film and resist. A method of manufacturing a semiconductor device, comprising forming a protective deposition film projecting on a shoulder of a film. 半導体基板とその上の下地層上に形成された被加工膜上に有機系反射防止膜、レジスト膜を順次形成し、露光・現像を行って微細パターンを有するレジスト膜を形成する工程の後、ドライエッチングにより、前記レジスト膜をマスクとして前記有機系反射防止膜を所望の寸法に加工する工程と、前記レジスト膜と前記有機系反射防止膜とをマスクとして前記被加工膜を所望の寸法に加工する工程とを行う半導体装置の製造方法であって、前記被加工膜を加工する工程を3段階で行い、前記各段階は、1段階目で前記レジスト膜上に選択的にCF系堆積膜を堆積させられるアスペクト比の深さまで前記被加工膜をエッチングし、2段階目で前記レジスト膜上に選択的にCF系堆積膜を堆積させ、3段階目で残りの被加工膜を加工することを特徴とする半導体装置の製造方法。After the step of sequentially forming an organic antireflection film and a resist film on the semiconductor substrate and the film to be processed formed on the underlying layer thereon, and performing exposure and development to form a resist film having a fine pattern, Processing the organic anti-reflection film to a desired size by dry etching using the resist film as a mask, and processing the film to be processed to a desired size using the resist film and the organic anti-reflection film as a mask Performing the step of processing the film to be processed in three steps, wherein each step selectively deposits a CF-based deposited film on the resist film in a first step. Etching the film to be processed to a depth having an aspect ratio to be deposited, selectively depositing a CF-based deposited film on the resist film in a second step, and processing the remaining film to be processed in a third step. Characteristic The method of manufacturing a semiconductor device to be. 半導体基板とその上の下地層上に形成された被加工膜上に有機系反射防止膜、レジスト膜を順次形成し、露光・現像を行って微細パターンを有するレジスト膜を形成する工程の後、ドライエッチングにより、前記レジスト膜をマスクとして前記有機系反射防止膜を所望の寸法に加工する工程と、前記レジスト膜と前記有機系反射防止膜とをマスクとして前記被加工膜を所望の寸法に加工する工程とを行う半導体装置の製造方法であって、前記被加工膜を加工する工程を2段階で行い、前記各段階は、1段階目でCHを添加したエッチングガスを用いてエッチングストップが起こる時間以下で前記レジスト膜上にCF系堆積膜を堆積させながら前記被加工膜をエッチングし、2段階目で残りの被加工膜を加工することを特徴とする半導体装置の製造方法。After the step of sequentially forming an organic antireflection film and a resist film on the semiconductor substrate and the film to be processed formed on the underlying layer thereon, and performing exposure and development to form a resist film having a fine pattern, Processing the organic anti-reflection film to a desired size by dry etching using the resist film as a mask, and processing the film to be processed to a desired size using the resist film and the organic anti-reflection film as a mask Performing the step of processing the film to be processed in two steps, wherein each of the steps includes etching using an etching gas to which CH 2 F 2 is added in the first step. The semiconductor film is etched while depositing a CF-based deposition film on the resist film within a time when a stop occurs, and processing the remaining film in a second stage. Manufacturing method of the device. 半導体基板とその上の下地層上に形成された被加工膜上に有機系反射防止膜、レジスト膜を順次形成し、露光・現像を行って微細パターンを有するレジスト膜を形成する工程の後、ドライエッチングにより、前記レジスト膜をマスクとして前記有機系反射防止膜を所望の寸法に加工する工程と、前記レジスト膜と前記有機系反射防止膜とをマスクとして前記被加工膜を所望の寸法に加工する工程とを行う半導体装置の製造方法であって、前記有機系反射防止膜を加工する工程の際、エッチングガスとしてSO(二酸化硫黄)を用い、前記有機系反射防止膜を加工するとともにレジスト膜肩部に張り出した保護堆積膜を形成し、かつ、前記被加工膜を加工する工程を2段階で行い、前記各段階は、1段階目でCHを添加したエッチングガスを用いてエッチングストップが起こる時間以下で前記レジスト膜上にCF系堆積膜を堆積させながら前記被加工膜をエッチングし、2段階目で残りの被加工膜を加工することを特徴とする半導体装置の製造方法。After the step of sequentially forming an organic antireflection film and a resist film on the semiconductor substrate and the film to be processed formed on the underlying layer thereon, and performing exposure and development to form a resist film having a fine pattern, Processing the organic anti-reflection film to a desired size by dry etching using the resist film as a mask, and processing the film to be processed to a desired size using the resist film and the organic anti-reflection film as a mask Performing the step of processing the organic anti-reflection film, using SO 2 (sulfur dioxide) as an etching gas to process the organic anti-reflection film and resist. forming a protective deposited film overhanging Makukata portion, and the performed step of processing film to be processed in two stages, wherein each stage was added CH 2 F 2 in the first stage etch A semiconductor film, wherein the film to be processed is etched while depositing a CF-based deposition film on the resist film within a period of time during which an etching stop occurs by using an etching gas, and the remaining film to be processed is processed in a second stage. Device manufacturing method.
JP2002320988A 2002-11-05 2002-11-05 Method for manufacturing semiconductor device Pending JP2004158538A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002320988A JP2004158538A (en) 2002-11-05 2002-11-05 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002320988A JP2004158538A (en) 2002-11-05 2002-11-05 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2004158538A true JP2004158538A (en) 2004-06-03

Family

ID=32801671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002320988A Pending JP2004158538A (en) 2002-11-05 2002-11-05 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2004158538A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158306A (en) * 2005-11-11 2007-06-21 Elpida Memory Inc Process for fabricating semiconductor integrated circuit device
WO2017217132A1 (en) * 2016-06-15 2017-12-21 ソニー株式会社 Semiconductor device and semiconductor device production method
WO2020008933A1 (en) * 2018-07-04 2020-01-09 東京エレクトロン株式会社 Etching method, and substrate-processing apparatus

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158306A (en) * 2005-11-11 2007-06-21 Elpida Memory Inc Process for fabricating semiconductor integrated circuit device
JP4507120B2 (en) * 2005-11-11 2010-07-21 エルピーダメモリ株式会社 Manufacturing method of semiconductor integrated circuit device
WO2017217132A1 (en) * 2016-06-15 2017-12-21 ソニー株式会社 Semiconductor device and semiconductor device production method
JPWO2017217132A1 (en) * 2016-06-15 2019-04-11 ソニー株式会社 Semiconductor device and method for manufacturing semiconductor device
US10930516B2 (en) 2016-06-15 2021-02-23 Sony Corporation Semiconductor device and semiconductor device manufacturing method
JP7020407B2 (en) 2016-06-15 2022-02-16 ソニーグループ株式会社 Semiconductor devices and methods for manufacturing semiconductor devices
WO2020008933A1 (en) * 2018-07-04 2020-01-09 東京エレクトロン株式会社 Etching method, and substrate-processing apparatus
JP2020009840A (en) * 2018-07-04 2020-01-16 東京エレクトロン株式会社 Etching method and substrate processing apparatus
CN111989766A (en) * 2018-07-04 2020-11-24 东京毅力科创株式会社 Etching method and substrate processing apparatus
US11328934B2 (en) 2018-07-04 2022-05-10 Tokyo Electron Limited Etching method and substrate processing apparatus

Similar Documents

Publication Publication Date Title
US8093155B2 (en) Method of controlling striations and CD loss in contact oxide etch
US9472414B2 (en) Self-aligned multiple spacer patterning process
KR100720481B1 (en) Method for manufacturing semiconductor device
JP2004152784A (en) Method for manufacturing fine pattern and method for manufacturing semiconductor device
JP2001308076A (en) Method of manufacturing semiconductor device
KR100685903B1 (en) Method for manufacturing the semiconductor device
JP2000091318A (en) Manufacture of semiconductor device
TW201923834A (en) Method of forming semiconductor structure
JPH09237777A (en) Intermediate layer lithography method by which a part of top coat is eliminated
JPH1098029A (en) Processing method for etching anti-reflection organic coating from substrate
US20070161255A1 (en) Method for etching with hardmask
JP2004158538A (en) Method for manufacturing semiconductor device
JP2002124518A (en) Wiring forming method
JP3585039B2 (en) Hole forming method
KR100571629B1 (en) Method for manufacturing in semiconductor device
KR100520153B1 (en) A method for a fine pattern of a semiconductor device
TWI458011B (en) Methods for etching multi-layer hardmasks
KR100281866B1 (en) Critical dimension control in integrated circuit fabrication using plasma etching and plasma polymerization
US20040253823A1 (en) Dielectric plasma etch with deep uv resist and power modulation
JPH1174274A (en) Formation of wiring
US6541387B1 (en) Process for implementation of a hardmask
KR100602094B1 (en) Formation method of a trench in a semiconductor device
KR20070000719A (en) Method for forming bit line contact of semiconductor device
KR100709432B1 (en) Method for forming semiconductor device
JP2006173360A (en) Manufacturing method of semiconductor device