KR100795027B1 - 반도체 집적 회로 및 이를 포함하는 반도체 패키지 모듈 - Google Patents

반도체 집적 회로 및 이를 포함하는 반도체 패키지 모듈 Download PDF

Info

Publication number
KR100795027B1
KR100795027B1 KR1020070024082A KR20070024082A KR100795027B1 KR 100795027 B1 KR100795027 B1 KR 100795027B1 KR 1020070024082 A KR1020070024082 A KR 1020070024082A KR 20070024082 A KR20070024082 A KR 20070024082A KR 100795027 B1 KR100795027 B1 KR 100795027B1
Authority
KR
South Korea
Prior art keywords
signal
input buffer
mirror operation
pin
control signal
Prior art date
Application number
KR1020070024082A
Other languages
English (en)
Inventor
김영주
김관언
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070024082A priority Critical patent/KR100795027B1/ko
Priority to US11/822,268 priority patent/US7791396B2/en
Application granted granted Critical
Publication of KR100795027B1 publication Critical patent/KR100795027B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

반도체 집적 회로가 제공된다. 반도체 집적 회로는 미러 동작 신호 및 테스트 모드 신호를 수신하여 노멀 모드시 미러 동작 신호에 응답하는 제 1 입력 버퍼 제어 신호를 제공하는 제 1 클럭핀 제어부, 미러 동작 신호 및 테스트 모드 신호를 수신하여 노멀 모드시 미러 동작 신호에 응답하되, 제 1 입력 버퍼 제어 신호와 반전된 레벨의 제 2 입력 버퍼 제어 신호를 제공하는 제 2 클럭핀 제어부, 제 1 입력 버퍼 제어 신호, 상기 제 2 입력 버퍼 제어 신호에 응답하여 각각 제 1 핀 및 제 2 핀의 출력 신호를 제공하는 입력 버퍼부를 포함한다.
미러 동작, 입력 버퍼, 전류 소모

Description

반도체 집적 회로 및 이를 포함하는 반도체 패키지 모듈{Semiconductor Integrated Circuit and Semiconductor Package Module Comprising the Same}
도 1은 본 발명의 일 실시예에 따른 미러 타입의 패키지 모듈의 핀 배열을 나타낸 배치도,
도 2는 본 발명의 일 실시예에 따른 반도체 집적 회로의 개략적인 블럭도,
도 3은 도 2에 따른 반도체 집적 회로의 상세한 블럭도,
도 4는 본 발명의 일 실시예에 따른 제 1 클럭핀 제어부의 상세 구성을 보여주는 회로도,
도 5는 본 발명의 일 실시예에 따른 제 2 클럭핀 제어부의 상세 구성을 보여주는 회로도, 및
도 6은 본 발명의 일 실시예에 따른 입력 버퍼부의 상세 구성을 보여주는 회로도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 제 1 클럭핀 제어부 110 : 제 1 미러 동작 제어부
120 : 제 1 입력 버퍼 신호 제어부
200 : 제 2 클럭핀 제어부 210 : 제 2 미러 동작 제어부
220 : 제 2 입력 버퍼 신호 제어부 300 : 입력 버퍼부
본 발명은 반도체 집적 회로에 관한 것으로, 보다 구체적으로는 미러 타입으로 핀이 배열되는 패키지를 구비하는 반도체 집적 회로 및 이를 포함하는 반도체 패키지 모듈에 관한 것이다.
반도체 집적 회로는 실리콘 웨이퍼 가공 기술 및 로직 설계 기술을 비롯한 여러가지 반도체 기술을 바탕으로 제조된다. 이러한 반도체 집적 회로는 인쇄 회로 기판(PCB) 등에 장착되어 반도체 집적 회로를 구동하기 위한 적절한 구동 전압을 공급받는다. 그리하여 반도체 집적 회로들은 특별한 목적을 가진 신호들의 입력 및 출력에 의해 동작한다. 즉, 입력 신호들의 조합에 의해 반도체 장치의 동작 여부 및 동작 방식이 결정된다.
최근에는 반도체 장치의 고집적화 및 고용량화를 위하여 하나의 채널에 복수 개의 반도체 집적 회로를 모듈(module)화하여 사용한다. 이러한 메모리 모듈은 모듈 기판 상에 장착 또는 실장된 다수의 패키징된 반도체 집적 회로를 포함한다. 패키징된 반도체 집적 회로들은 모듈 기판의 각 커넥터에 전기적으로 연결되는 복수의 접속 단자들을 구비한다. 이러하듯 반도체 패키지 모듈을 구성시, 반도체 집적 회로를 모듈의 기판을 기준으로 상하면이 대칭되도록 미러(mirror) 타입의 패키지로 구성할 수 있다. 즉, 상하면의 핀들을 서로 대칭적으로 배열함으로써 배선 길이를 최소화 할 수 있으며, 배선 길이가 줄어듬으로써 반도체 패키지 모듈 면적의 효 율은 증가시킬 수 있다.
통상적으로, 반도체 집적 회로의 각 핀들은 입력 버퍼부를 통하여 외부의 신호가 할당될 수 있다. 여기서, 미러 타입의 반도체 패키지 모듈을 구성하는 반도체 집적 회로는 대칭 구조로 상호 연결되는 핀에 동일한 신호가 인가되어야 할 경우는 미러 동작(mirror function) 회로가 활성화됨으로써 가능하다. 그러나, 서로 개별적인 신호가 인가되어야 할 경우는 미러 동작 회로가 비활성화 됨으로써 각각의 핀에는 별도의 신호가 인가됨으로써 개별 동작을 할 수 있다.
한편, 반도체 집적 회로의 구성에 따라 대칭 구조에 있는 어떤 특정 핀에 있어서, 미러 동작 회로가 활성화될 경우를 대비하여 입력 버퍼부가 연결된다. 그리하여, 미러 동작 회로가 활성화되면 소정의 동일한 신호를 인가받도록 특정 핀과 연결된 입력 버퍼부가 활성화된다. 그러나, 미러 동작 회로가 비활성화되면 어떤 특정 핀에는 신호가 접속되지 않아야(no connection; 이하 ‘NC’) 할 경우가 있다. 하지만, 특정 핀의 대칭 위치의 핀과 동일한 입력 버퍼 신호로 제어됨으로써, NC 핀임에도 불구하고 NC 핀과 연결된 입력 버퍼부가 계속 활성화된다. 따라서, NC 핀처럼 외부 신호가 접속되지 않아야 하는 경우라 하더라도 NC 핀과 연결된 입력 버퍼부에서는 계속적인 대기 전류가 소모될 수 있다.
본 발명의 기술적 과제는 미러 타입의 대칭 구조에 있는 핀과 소정 핀에 대한 입력 버퍼부를 배타적으로 제어할 수 있는 반도체 집적 회로를 제공하는 것이다.
또한, 본 발명의 다른 기술적 과제는 미러 타입의 대칭 구조에 있는 핀과 소정 핀에 대한 입력 버퍼부를 배타적으로 제어할 수 있는 반도체 집적 회로가 장착된 반도체 패키지 모듈을 제공하는 것이다.
상기한 본 발명의 일 실시예에 따른 기술적 과제를 달성하기 위하여 본 발명의 반도체 집적 회로는 미러 동작 신호 및 테스트 모드 신호를 수신하여 노멀 모드시 미러 동작 신호에 응답하는 제 1 입력 버퍼 제어 신호를 제공하는 제 1 클럭핀 제어부, 미러 동작 신호 및 테스트 모드 신호를 수신하여 노멀 모드시 미러 동작 신호에 응답하되, 제 1 입력 버퍼 제어 신호와 반전된 레벨의 제 2 입력 버퍼 제어 신호를 제공하는 제 2 클럭핀 제어부, 제 1 입력 버퍼 제어 신호, 제 2 입력 버퍼 제어 신호에 응답하여 노멀 모드시 각각 제 1 클럭핀 및 제 2 클럭핀의 출력 신호를 배타적으로 제공하는 입력 버퍼부를 포함한다.
상기한 본 발명의 다른 실시예에 따른 기술적 과제를 달성하기 위한 반도체 집적 회로는 미러 동작 신호 및 테스트 모드 신호를 수신하여 노멀 모드시 활성화된 미러 동작 신호에 응답하여 비활성화된 제1 입력 버퍼 제어 신호를 제공하는 제1 클럭핀 제어부, 미러 동작 신호 및 테스트 모드 신호를 수신하여 노멀 모드시 활성화된 미러 동작 신호에 응답하되, 제 1 입력 버퍼 제어 신호와 반전된 레벨의 활성화된 제 2 입력 버퍼 제어 신호를 제공하는 제 2 클럭핀 제어부, 제 1 입력 버퍼 제어 신호, 상기 제 2 입력 버퍼 제어 신호를 수신하는 입력 버퍼 제어부가 제어됨으로써 노멀 모드시 각각 제 1 클럭핀 및 제 2 클럭핀의 출력 신호를 배타적으로 제공하는 입력 버퍼부를 포함한다.
상기한 본 발명의 일 실시예에 따른 다른 기술적 과제를 달성하기 위한 반도체 패키지 모듈은 상기 일 실시예의 기술적 과제를 달성하기 위한 반도체 집적 회로가 미러 타입으로 장착된 것을 포함한다.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다.
본 발명은 미러 타입의 패키지에서 대칭적으로 위치하는 소정 핀들의 입력 버퍼부를 미러 동작 회로의 신호에 응답하여 배타적으로 제어할 수 있다. 특히, 대칭 구조로 상호 연결되는 소정 핀 중, 미러 동작 회로가 비활성화될 시 신호가 인가되지 않는 핀의 경우에 대해서는 입력 버퍼부가 동작하지 않도록 제어할 수 있다. 즉, 동시에 신호가 인가되지 않도록 제어되는 대칭 구조 핀들에 대해, 미러 동작 회로의 신호를 이용함으로써 각각의 핀에 대해 입력 버퍼부를 배타적으로 제어할 수 있다.
이와 같은 반도체 집적 회로가 장착된 반도체 패키지 모듈에 대해 보다 구체적으로 설명한다.
도 1은 본 발명의 일 실시예에 따른 미러 타입의 패키지 모듈의 핀 배열을 나타낸 배치도이다.
우선 도 1을 참조하면, 일 실시예에 따른 미러 타입의 패키지 모듈은 중앙의 5내지 8열을 중심으로 핀들이 대칭적으로 배열되어 구성됨을 알 수 있다.
보다 구체적으로 설명하면, 예를 들어 전원 관련 핀(V), 입출력 관련 핀(DQ), 어드레스 관련 핀(A), 클럭 핀(C)이 중앙의 5 내지 8열을 중심으로 서로 대칭 구조로 배열된다. 이러한 대칭 배열로써 핀들을 연결하는 배선의 길이를 감소시켜 면적의 효율화를 이룰 수 있다. 여기서는 설명의 편의상, 대칭되는 핀의 배열을 전원 관련 핀(V), 입출력 관련 핀(DQ), 어드레스 관련 핀(A), 클럭 핀(C)으로 예시하였으나 이에 제한되는 것은 물론 아니다. 반도체 집적 회로의 구성에 따라 얼마든지 다른 핀들이 존재할 수 있다.
미러 동작 회로가 활성화되면 대칭 위치에 있는 핀들에는 동일한 신호가 인가될 수 있다. 그러나, 미러 동작 회로가 비활성화되면, 대칭되는 위치에 있는 핀들은 개별적인 신호가 인가됨으로써 개별적인 동작을 할 수 있다. 여기서, 각각의 핀에 개별적인 신호가 인가되면 반도체 집적 회로의 내부는 각각의 핀에 연결되는 입력 버퍼부가 활성화된다. 통상적으로 핀에 연결되는 입력 버퍼부는 입력 버퍼 신호로써 제어된다. 즉, 단순히 외부의 신호 인가 여부에 따라, 입력 버퍼 신호로써 핀들에 연결되는 입력 버퍼부를 제어할 수 있다.
한편, 도 1에 대칭 구조의 예시된 제 1 클럭핀(C1) 및 제 2 클럭핀 (C2) 핀의 경우, 미러 동작 회로가 활성화되면 동일한 신호를 인가받도록 제 2 클럭핀(C2)의 입력 버퍼부가 활성화되는 경우이다. 그러나, 미러 동작 회로가 비활성화되면 제 2 클럭핀(C2)에는 신호가 인가되지 않으며, 이 때는 제 1 클럭핀(C1)의 입력 버퍼부만 활성화되는 경우의 핀을 예시하기로 한다. 여기서는 설명의 편의상 클럭핀으로 예시하였으나 전술한 바와 같은 조건이면 다른 핀에도 적용될 수 있음은 물론이다.
특히, 제 2 클럭핀(C2)의 신호가 인가되지 않아야 하는 경우에도, 통상적으로 입력 버퍼 신호가 제 2 클럭핀(C2)의 입력 버퍼부에 인가됨으로써 입력 버퍼부가 활성화된다. 그리하여, 신호가 인가되지 않아야 하는 경우에도 제 2 클럭핀(C2)의 입력 버퍼부는 계속해서 대기 전류(standby current)를 소모할 수 있다. 또한, 미러 동작 회로가 활성화 될 경우 제 1 클럭핀(C1)은 플로팅(floating) 상태이나, 의도치 않은 소정의 전류가 소모될 수 있다.
그러나, 본 발명의 일 실시예에 따르면 대칭으로 배열된 핀들 중에서, 이러한 미러 동작 회로가 비활성화되는 구간에서 NC 핀이 되어야 할 경우에 대칭 구조의 두 핀에 대해서 각각 배타적으로 입력 버퍼부를 제어할 수 있다. 구체적으로 설명하면, 본 발명의 일 실시예에 따른 반도체 집적 회로는 미러 동작 회로 여부에 따라 NC 핀이 되어야 할 경우에는 미러 동작 회로 관련 신호 및 테스트 모드 신호의 정보를 갖는 새로운 입력 버퍼 제어 신호를 생성함으로써 입력 버퍼부를 제어할 수 있다.
이에 대해서 도 2를 참조하여 자세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 반도체 집적 회로(10)의 개략적인 블럭도이다.
본 발명의 일 실시예에 따른 반도체 집적 회로(10)는 제 1 클럭핀 제어부(100), 제 2 클럭핀 제어부(200) 및 입력 버퍼부(300)를 포함한다.
여기서, 전술한 바와 같이 제 1 클럭핀(도 1의 C1 참조)과 제 2 클럭핀(도 1의 C2 참조)은 물리적으로는 대칭의 미러 타입으로 배열되는 핀이다. 또한, 미러 동작 회로가 활성화될때는 동일한 신호가 인가되도록 제 2 클럭핀(C2)으로 신호를 인가받고, 미러 동작 회로가 비활성화될때는 제 2 클럭핀(C2)은 신호 인가가 되지 않는 경우에 대한 것이다.
제 1 클럭핀 제어부(100)는 테스트 모드시에는 활성화된 제 1 입력 버퍼 제어 신호(BFCT1)를 제공한다. 한편, 노멀 모드시에는 미러 동작 신호(MFEN)에 응답하는 제 1 입력 버퍼 제어 신호(BFCT1)를 입력 버퍼부(300)에 제공한다.
보다 구체적으로 설명하면, 제 1 클럭핀 제어부(100)는 입력 버퍼 신호(BFEN), 미러 동작 신호(MFEN) 및 테스트 모드 신호(SEN)를 수신하여 제 1 입력 버퍼 제어 신호(BFCT1)를 제공한다.
이어서, 제 2 클럭핀 제어부(200)를 설명하기로 한다.
제 2 클럭핀 제어부(200)는 테스트 모드시에는 활성화된 제 2 입력 버퍼 제어 신호(BFCT2)를 제공한다. 그러나, 노멀 모드시에는 미러 동작 신호(MFEN)에 응답하는 제 2 입력 버퍼 제어 신호(BFCT2)를 입력 버퍼부(300)에 제공하는 기능은 제 1 클럭핀 제어부(100)와 동일하다. 그러나, 제 2 클럭핀 제어부(200)는 노멀 모드시, 입력 버퍼 신호(BFEN), 미러 동작 신호(MFEN) 및 테스트 모드 신호(SEN)를 수신하여 미러 동작 신호(MFEN)에 응답하되, 제 1 입력 버퍼 제어 신호(BFCT1)와는 반전된 레벨의 제 2 입력 버퍼 제어 신호(BFCT2)를 제공한다.
다시 말하면, 제 2 클럭핀 제어부(200)는 테스트 모드시에는 제 1 클럭핀 제어부(100)와 마찬가지로 활성화된 제 2 입력 버퍼 제어 신호(BFCT2)를 제공한다. 그러나, 노멀 모드시 제 2 클럭핀 제어부(200) 는 미러 동작 신호(MFEN)에 대해 제 1 클럭핀 제어부(100)와 배타적으로 응답한다. 따라서, 노멀 모드시 동일한 미러 동작 신호(MFEN)를 수신하여도, 제 1 클럭핀 제어부(100) 및 제 2 클럭핀 제어부(200)가 동시에 활성화되지 않고 배타적으로 활성화된다. 이로써, 노멀 모드시 미러 동작 신호(MFEN)에 따라 제 1 및 제 2 클럭핀 제어부(100, 200)는 배타적으로 제어됨으로써 전류 소모 증가를 억제할 수 있다.
입력 버퍼부(300)는 제 1 및 제 2 클럭핀(도 1의 C1 및 C2 참조)과 연결되는 입력 버퍼부들로 구성될 수 있다.
입력 버퍼부(300)는 제 1 또는 제 2 입력 버퍼 제어 신호(BFCT1, BFCT2)를 수신하여 출력 신호(OUT)를 제공한다.
이로써, 본 발명의 일 실시예에 따른 반도체 집적 회로(10)는 전술한 바와 같은 대칭 구조의 제 1 및 제 2 클럭핀에 대해서는 노멀 모드시, 미러 동작 신호(MFEN)에 응답하여 배타적으로 입력 버퍼부(300)를 각각 제어할 수 있다.
이에 대하여 도 3을 참조하여 설명하기로 한다.
도 3을 참조하면, 제 1 클럭핀 제어부(100)는 제 1 동작 미러 제어부(110) 및 제 1 입력 버퍼 신호 제어부(120)를 포함한다. 제 2 클럭핀 제어부(200)는 제 2 동작 미러 제어부(210) 및 제 2 입력 버퍼 신호 제어부(220)를 포함한다. 입력 버퍼부(300)는 제 1 클럭핀 입력 버퍼부(310) 및 제 2 클럭핀 입력 버퍼부(320)를 포함한다.
우선, 제 1 클럭핀 제어부(100)의 제 1 미러 동작 제어부(110)는 미러 동작 신호(MFEN)에 응답하여 제 1 미러 동작 제어 신호(MFCT1)를 제공한다.
보다 구체적으로 설명하면, 제 1 미러 동작 제어부(110)는 미러 동작 신호(MFEN) 및 입력 버퍼 신호(BFEN)를 수신하여 제 1 입력 버퍼 제어 신호(BFCT1)를 제 1 입력 버퍼 신호 제어부(120)에 제공한다. 즉, 입력 버퍼 신호(BFEN) 및 미러 동작 신호(MFEN)를 수신하여 미러 동작 신호(MFEN)에 응답함으로써 제 1 미러 동작 제어 신호(MFCT1)를 제공한다.
제 1 입력 버퍼 신호 제어부(120)는 이러한 제 1 미러 동작 제어 신호(MFCT1)와 테스트 모드 신호(SEN)를 수신한다. 여기서, 테스트 모드 신호(SEN)가 활성화 되면, 예를 들어 스캔 모드 테스트가 되어 모든 셀을 활성화 시키면서 테스트를 한다. 이러한 스캔 테스트 모드로 진입하면 모든 핀은 활성화되어야 하므로 모든 핀에 연결된 입력 버퍼부(300)는 활성화되어야 한다. 따라서, 테스트 모드 신호(SEN)가 활성화되면 활성화된 테스트 모드 신호(SEN)에 응답하여 입력 버퍼부(300)가 제어될 수 있다. 테스트 모드 신호(SEN)가 비활성화되면 노멀 모드로 진입하며 이때는 제 1 미러 제어 신호(MFCT1)의 레벨에 따라 제 1 클럭핀 입력 버퍼부(300)가 제어될 수 있다.
제 2 클럭핀 제어부(200)의 구성에 대해서는 제 1 클럭핀 제어부(100)와 중복되는 설명은 피하고 구성의 다른점만 설명하기로 한다.
제 2 클럭핀 제어부(200)도 제 2 미러 동작 제어부(210) 및 제 2 입력 버퍼 신호 제어부(220)를 포함한다.
제 2 미러 동작 제어부(210)도 노멀 모드시, 제 1 미러 동작 제어부(110)와 동일한 기능으로 미러 동작 신호(MFEN)에 응답한다. 그러나, 입력 버퍼 신호(BFEN) 및 미러 동작 신호(MFEN)의 반전 신호를 수신한다. 이로써, 제 1 미러 동작 제어 신호(MFCT1)와 반전된 레벨의 제 2 미러 동작 제어 신호(MFCT2)를 제공하는 것이 제 1 미러 동작 제어부(110)와 다른 점이다.
도 4 및 도 5를 참조하여 이러한 제 1 및 제 2 클럭핀 제어부(100, 200)에 대하여 상세히 설명하기로 한다.
도 4는 본 발명의 일 실시예에 따른 제 1 클럭핀 제어부(100)의 상세 구성을 보여주는 회로도이다. 도 5는 본 발명의 일 실시예에 따른 제 2 클럭핀 제어부(200)의 상세 구성을 보여주는 회로도이다.
우선 도 4를 설명하면, 제 1 미러 동작 제어부(110)는 입력 버퍼 신호(BFEN) 및 미러 동작 신호(MFEN)를 수신하는 노어 게이트(NOR1)를 포함한다. 이러한 노어 게이트(NOR1)의 노어 게이팅 동작에 따라 제 1 미러 동작 제어 신호(MFCT1)를 제공한다. 제 1 입력 버퍼 신호 제어부(120)는 이러한 제 1 미러 동작 제어 신호(MFCT1) 및 테스트 모드 신호(SEN)를 수신하는 노어 게이트(NOR11) 및 인버터(INV1)를 포함한다.
도 5는 도 4와 중복되는 구성에 대한 설명은 생략하기로 하고, 도 4의 회로 구성과 상이한 점만 설명하기로 한다.
제 2 클럭핀 제어부(200)의 제 2 미러 동작 제어부(210)가 제 1 미러 동작 제어부(110)와 다른 점은, 전술한 바와 같이 미러 동작 신호(MFEN)의 반전된 신호를 노어 게이트(NOR2)가 수신한다는 것이다. 그리하여, 제 1 미러 동작 제어부(110)와 제 2 미러 동작 제어부(210)가 서로 배타적인 제 1 및 제 2 미러 동작 제어 신호(MFCT1, MFCT2)를 각각 제공할 수 있다.
도 4를 참조하여 제 1 클럭핀 제어부(100)의 동작을 설명하기로 한다.
테스트 모드 신호(SEN)가 하이 레벨로 활성화되면, 제 1 클럭핀 제어부(100)의 제 1 입력 버퍼 제어 신호(BFCT1)는 하이 레벨로 제공한다. 따라서, 테스트 모드 신호(SEN)가 하이 레벨이 되면 미러 동작 신호(BFEN)에 상관없이 제 1 입력 버퍼 제어 신호(BFCT1)를 활성화된 하이 레벨로 제공할 수 있다.
그러나, 테스트 모드 신호(SEN)가 로우 레벨이 되면, 제 1 클럭핀 제어부(100)는 제 1 미러 동작 제어 신호(MFCT1)에 응답하게 된다. 보다 구체적으로 설명하면, 제 1 미러 동작 제어부(110)가 로우 레벨의 입력 버퍼 신호(BFEN) 및 활성화된 하이 레벨의 미러 동작 신호(MFEN)를 수신한다. 그리하여, 노어 게이트(NOR1)의 노어 게이팅 동작에 의해 제 1 미러 동작 제어 신호(MFCT1)는 로우 레벨이 된다. 이때, 전술한 바와 같이 테스트 모드 신호(SEN)는 비활성화된 로우 레벨의 신호이다. 이로써, 노어 게이트(NOR11)의 노어 게이팅 동작과 인버터(INV1)에 따라 제 1 입력 버퍼 제어 신호(BFCT1)는 비활성화된 레벨인 로우 레벨을 제공한다.
그러나, 제 1 미러 동작 제어부(110)에 수신되는 미러 동작 신호(MFEN)가 로우 레벨, 즉 미러 회로가 동작하지 않으면 노어 게이팅 동작에 의해 제1 미러 제어 신호(MFCT1)는 하이 레벨로 제공된다. 이러한 하이 레벨의 제 1 미러 제어 신호(MFCT1)가 제 1 입력 버퍼 신호 제어부(120)에 수신된다. 그리하여, 제 1 입력 버퍼 신호 제어부(120)의 노어 게이트(NOR11) 및 인버터(INV1)에 의해 제 1 입력 버퍼 제어 신호(BFCT1)는 활성화된 하이 레벨의 신호를 제공할 수 있다.
즉, 테스트 모드 신호(SEN)가 활성화되면 우선적으로 제 1 클럭핀에 연결되는 제 1 클럭핀 입력 버퍼부(310)를 활성화하도록 하이 레벨의 제 1 입력 버퍼 제어 신호(BFCT1)를 제공한다. 그러나, 테스트 모드 신호(SEN)가 비활성화되면, 미러 동작 신호(MFEN)에 응답하여 제 1 입력 버퍼 제어 신호(BFCT1)를 제어한다. 다시 말하면, 미러 동작 회로가 활성화되면 제 1 클럭핀 제어부(100)는 비활성화된 제 1 입력 버퍼 제어 신호(BFCT1)를 제공한다. 이로써, 미러 동작 회로가 활성화될 경우 제 1 클럭핀(C1)의 입력 버퍼부(310)는 확실히 비활성화시킴으로써 전류 소모를 억제할 수 있다. 한편 미러 동작 회로가 비활성화되면 제 1 클럭핀 제어부(100)는 활성화된 제 1 입력 버퍼 제어 신호(BFCT1)를 제공한다. 이로써, 제 1 클럭핀(C1)의 입력 버퍼부(310)를 활성화시킬 수 있다.
도 4와 중복되는 설명은 생략하기로 하며 도 5의 동작을 설명하기로 한다.
도 5의 제 2 클럭핀 제어부(200)의 동작도 도 4의 제 1 클럭핀 제어부(100)와 마찬가지로 활성화된 테스트 모드 신호(SEN)가 인가되면 미러 동작 회로의 활성화 여부와 상관없이 제 2 클럭핀(C2)과 연결되는 제 2 클럭핀 입력 버퍼부(320)를 활성화시킬 수 있다.
테스트 모드 신호(SEN)가 로우 레벨로 비활성화되면, 즉 노멀 모드가 될때에는 전술한 바와 같이 제 2 클럭핀 제어부(200)에서도 미러 동작 신호(MFEN)에 응답하는 제 2 미러 동작 제어 신호(MFCT2)를 제공한다. 그러나, 제 1 미러 동작 제어부(110)와 달리, 노어 게이트(NOR2)에는 활성화된 미러 동작 신호(MFEN)의 반전된 로우 레벨이 수신된다. 입력 버퍼 신호(BFEN)도 로우 레벨이므로, 노어 게이 트(NOR2)의 노어 게이팅에 의해 제 2 미러 동작 제어부(210)는 하이 레벨의 제 2 미러 동작 제어 신호(MFCT2)를 제공한다. 이러한 하이 레벨의 제 2 미러 동작 제어 신호(MFCT2) 및 로우 레벨의 테스트 모드 신호(SEN)가 수신된 노어 게이트(NOR22)의 노어 게이팅 동작 및 인버터(INV3)에 의해 제 2 입력 버퍼 제어 신호(BFCT2)는 활성화된 하이 레벨을 제공할 수 있다.
즉, 테스트 모드일 경우 제 2 클럭핀 제어부(200)는 미러 동작 신호(MFEN)와 상관없이, 활성화된 하이 레벨의 제 2 입력 버퍼 제어 신호(BFCT2)를 제공한다. 그리하여, 제 2 클럭핀(도 1의 C2 참조)과 연결된 입력 버퍼부(320)를 활성화시킨다. 그러나, 노멀 모드일때에는 미러 동작 신호(MFEN)에 응답하되, 제 1 미러 동작 제어부(110)와는 배타적으로 동작한다. 다시 말하면, 대칭 위치의 핀이라 할지라도 미러 동작 회로가 활성화 되거나 비활성화될 때 무조건 입력 버퍼가 동시에 활성화됨으로 말미암아 전류가 소모되지 않도록 제어할 수 있다. 따라서, 미러 동작 회로가 활성화될 경우와 비활성화 될 경우, 대칭 위치의 핀의 입력 버퍼부를 각각 배타적으로 제어함으로써 전류 소모 증가를 억제할 수 있다.
이러한 제 1 및 제 2 입력 버퍼 제어 신호(BFCT1, BFCT2)로써 각각의 입력 버퍼부를 배타적으로 제어하는 것을 설명하기로 한다.
다음은 본 발명의 일 실시예에 따른 입력 버퍼부의 회로도를 나타낸다.
도 6은 차동 증폭기 타입의 입력 버퍼를 나타낸다.
제 1 클럭핀 및 제 2 클럭핀 입력 버퍼부(310, 320)는 각각 제 1 클럭핀(도1의C1 참조) 또는 제 2 클럭핀(도 2의 C2 참조)에 연결되는 입력 버퍼부를 나타낸 다.
설명의 편의상 차동 증폭기 타입의 입력 버퍼를 예시하였으나 이에 제한되는 것은 물론 아니며, 제 1 클럭핀 및 제 2 클럭핀 입력 버퍼부(310, 320)의 동일한 구성 및 동일한 소자에는 동일 도면 부호를 붙여 설명하기로 한다.
본 발명의 일 실시예에 따른 제 1 및 제 2 클럭핀 입력 버퍼부(310, 320)는 입력 버퍼 제어부(312), 차동 입력부(314) 및 전류 미러부(316)를 포함한다.
입력 버퍼 제어부(312)는 제 1 또는 제 2 입력 버퍼 제어 신호(BFCT1, BFCT2)로써 제어되는 NMOS 게이트(NM1)를 포함한다. NMOS게이트(NM1)가 제 1 또는 제 2 입력 버퍼 제어 신호(BFCT1, BFCT2)를 수신함으로써 입력 버퍼 제어부(312)가 제어될 수 있다. 즉, 활성화된 제 1 또는 제 입력 버퍼 제어 신호(BFCT1, BFCT2)를 수신하면 해당 입력 버퍼부(310, 320)가 활성화된다. 그리고, 비활성화된 제 1 또는 제 2 입력 버퍼 제어 신호(BFCT1, BFCT2)를 수신하면 해당 입력 버퍼부(310, 320)가 비활성화된다. 여기서의 입력 버퍼 제어부(312)는 배타적인 제 1 및 제 2 입력 버퍼 제어 신호(BFCT1, BFCT2)로써 배타적으로 제어될 수 있다.
차동 입력부(314)는 기준 전압(VREF)과 입력 전압(IN)을 비교한다. 차동 입력부(314)는 입력 전압(IN)이 인가되는 NMOS 트랜지스터(NM2) 및 기준 전압(VREF)이 인가되는 NMOS 트랜지스터(NM3)가 각각 노드 N1및 N2에 연결되되, 서로 대향되어 위치한다.
전류 미러부(316)는 차동 입력부(314) 및 전원 전압(VDD)사이에 위치하며, 전류를 미러링한다.
전류 미러부(316)는 노드 N2에 각각의 게이트가 연결된 제 1 및 제 2 PMOS 게이트(PM1, PM2)를 포함한다. 제 1 및 제 2 PMOS 게이트(PM1, PM2)의 소오스에는 전원 전압(VDD)이 연결되고, 드레인은 각각 NMOS 게이트(NM2, NM3)의 드레인과 연결된다.
입력 버퍼부(310, 320)의 동작은 통상적인 차동 증폭기 타입의 입력 버퍼부의 동작과 동일하므로 당업자라면 이해할 수 있기에, 자세한 설명은 생략하기로 한다.
통상적인 입력 버퍼부와 마찬가지로 본 발명의 제 1 및 제 2 클럭핀 입력부(310, 320)도 입력 버퍼 제어부(312)가 활성화되면 인가되는 입력 전압(IN)과 기준 전압(VREF)을 비교한다. 이러한 전류 미러부(316)는 이러한 비교 전압의 차이로써 결정되는 전류를 미러링하여 증폭함으로써 출력 신호(OUT)를 제공할 수 있다.
본 발명의 일 실시예에 따르면, 노멀 모드시에는 제 1 입력 버퍼 제어 신호(BFCT1) 및 제 2 입력 버퍼 제어 신호(BFCT2)가 서로 반전된 레벨로 제공될 수 있다. 따라서, 각각의 핀에 연결되는 입력 버퍼부(310, 320)가 서로 배타적으로 제어될 수 있다. 그리하여 동시에 입력 버퍼부(310, 320)가 활성화됨으로 인한 전류 소모 증가를 억제할 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
이상에서 자세히 설명한 바와 같이, 본 발명의 일 실시예에 따르면 반도체 패키지 모듈을 구성한 대칭 위치의 핀 중 접속이 필요치 않는 경우, 각각의 핀에 대해 배타적으로 입력 버퍼부를 제어할 수 있다. 따라서, 신호 접속이 필요치 않는 경우, 입력 버퍼를 비활성화시킬 수 있으므로 전류 소모 증가를 억제할 수 있다.

Claims (31)

  1. 미러 동작 신호 및 테스트 모드 신호를 수신하여 노멀 모드시 상기 미러 동작 신호에 응답하는 제1 입력 버퍼 제어 신호를 제공하는 제1 핀 제어부;
    상기 미러 동작 신호 및 테스트 모드 신호를 수신하여 노멀 모드시 상기 미러 동작 신호에 응답하되, 상기 제 1 입력 버퍼 제어 신호와 반전된 레벨의 제 2 입력 버퍼 제어 신호를 제공하는 제 2 핀 제어부; 및
    상기 제 1 입력 버퍼 제어 신호, 상기 제 2 입력 버퍼 제어 신호에 응답하여 각각 제 1 핀 및 제 2 핀의 출력 신호를 제공하는 입력 버퍼부를 포함하는 반도체 집적 회로.
  2. 제 1항에 있어서,
    상기 제 1 핀 제어부는,
    상기 활성화된 미러 동작 신호에 응답하여 비활성화된 제 1 미러 동작 제어 신호를 제공하는 제 1 미러 동작 제어부; 및
    상기 제 1 미러 동작 제어 신호 및 상기 테스트 모드 신호를 수신하여 제 1 입력 버퍼 제어 신호를 제공하는 제 1 입력 버퍼 신호 제어부를 포함하는 반도체 집적 회로.
  3. 제 1항에 있어서,
    상기 제 2 핀 제어부는,
    상기 활성화된 미러 동작 신호에 응답하여 활성화된 제 2 미러 동작 제어 신호를 제공하는 제 2 미러 동작 제어부; 및
    상기 제 2 미러 동작 제어 신호 및 상기 테스트 모드 신호를 수신하여 제 2 입력 버퍼 제어 신호를 제공하는 제 2 입력 버퍼 신호 제어부를 포함하는 반도체 집적 회로.
  4. 제 3항에 있어서,
    상기 제 2 미러 동작 제어부는 상기 미러 동작 신호를 반전시키는 반전 수단을 포함하는 반도체 집적 회로.
  5. 제 1항에 있어서,
    상기 입력 버퍼부는,
    상기 제 1 입력 버퍼 제어 신호에 응답하여 제 1 출력 신호를 제공하는 제 1 핀 입력 버퍼부; 및
    상기 제 2 입력 버퍼 제어 신호에 응답하여 제 2 출력 신호를 제공하는 제 2 핀 입력 버퍼부를 포함하는 반도체 집적 회로.
  6. 제 5항에 있어서,
    노멀 모드시 상기 제 1 핀 입력부와 상기 제 2 핀 입력 버퍼부는 상기 제 1 및 제 2 입력 버퍼 제어 신호로써 배타적으로 제어되는 반도체 집적 회로.
  7. 제 5항에 있어서,
    활성화된 상기 제 1 입력 버퍼 제어 신호는 상기 제 1 핀 입력 버퍼부를 활성화시키는 반도체 집적 회로.
  8. 제 5항에 있어서,
    활성화된 상기 제 2 입력 버퍼 제어 신호는 상기 제 2 핀 입력 버퍼부를 활성화시키는 반도체 집적 회로.
  9. 제 1항에 있어서,
    테스트 모드시 활성화된 상기 테스트 모드 신호에 응답하여 상기 제 1 입력 버퍼 제어 신호 및 제 2 입력 버퍼 제어 신호는 모두 활성화되는 반도체 집적 회로.
  10. 미러 동작 신호 및 테스트 모드 신호를 수신하여 노멀 모드시 활성화된 상기 미러 동작 신호에 응답하여 비활성화된 제1 입력 버퍼 제어 신호를 제공하는 제1 핀 제어부;
    상기 미러 동작 신호 및 테스트 모드 신호를 수신하여 노멀 모드시 상기 활성화된 미러 동작 신호에 응답하되, 상기 제 1 입력 버퍼 제어 신호와 반전된 레벨 의 활성화된 제 2 입력 버퍼 제어 신호를 제공하는 제 2 핀 제어부; 및
    상기 제 1 입력 버퍼 제어 신호, 상기 제 2 입력 버퍼 제어 신호를 수신하는 입력 버퍼 제어부가 제어됨으로써, 노멀 모드시 각각 제 1 핀 및 제 2 핀의 출력 신호를 제공하는 입력 버퍼부를 포함하는 반도체 집적 회로.
  11. 제 10항에 있어서,
    상기 제 1 핀 제어부는,
    상기 활성화된 미러 동작 신호에 응답하여 비활성화된 제 1 미러 동작 제어 신호를 제공하는 제 1 미러 동작 제어부; 및
    상기 제 1 미러 동작 제어 신호 및 상기 테스트 모드 신호를 수신하여 제 1 입력 버퍼 제어 신호를 제공하는 제 1 입력 버퍼 신호 제어부를 포함하는 반도체 집적 회로.
  12. 제 10항에 있어서,
    상기 제 2 핀 제어부는,
    상기 활성화된 미러 동작 신호에 응답하여 활성화된 제 2 미러 동작 제어 신호를 제공하는 제 2 미러 동작 제어부; 및
    상기 제 2 미러 동작 제어 신호 및 상기 테스트 모드 신호를 수신하여 제 2 입력 버퍼 제어 신호를 제공하는 제 2 입력 버퍼 신호 제어부를 포함하는 반도체 집적 회로.
  13. 제 12항에 있어서,
    상기 제 2 미러 동작 제어부는 상기 미러 동작 신호를 반전시키는 반전 수단을 포함하는 반도체 집적 회로.
  14. 제 10항에 있어서,
    상기 입력 버퍼부는,
    상기 제 1 입력 버퍼 제어 신호에 응답하여 제 1 출력 신호를 제공하는 제 1 핀 입력 버퍼부; 및
    상기 제 2 입력 버퍼 제어 신호에 응답하여 제 2 출력 신호를 제공하는 제 2 핀 입력 버퍼부를 포함하는 반도체 집적 회로.
  15. 제 14항에 있어서,
    노멀 모드시 상기 제 1 핀 입력부와 상기 제 2 핀 입력 버퍼부는 상기 제 1 및 제 2 입력 버퍼 제어 신호로써 배타적으로 제어되는 반도체 집적 회로.
  16. 제 14항에 있어서,
    활성화된 상기 제 1 입력 버퍼 제어 신호는 상기 제 1 핀 입력 버퍼부를 활성화시키는 반도체 집적 회로.
  17. 제 14항에 있어서,
    활성화된 상기 제 2 입력 버퍼 제어 신호는 상기 제 2 핀 입력 버퍼부를 활성화시키는 반도체 집적 회로.
  18. 제 10항에 있어서,
    테스트 모드시 활성화된 상기 테스트 모드 신호에 응답하여 상기 제 1 입력 버퍼 제어 신호 및 제 2 입력 버퍼 제어 신호는 모두 활성화되는 반도체 집적 회로.
  19. 제 10항에 있어서,
    상기 입력 버퍼부는,
    상기 제 1 또는 제 2 입력 버퍼 제어 신호를 수신하는 입력 버퍼 제어부;
    상기 입력 버퍼 제어부의 일측과 연결되고, 기준 전압과 입력 신호를 수신하여 비교하는 차동 입력부; 및
    상기 차동 입력부 및 전원 전압 사이에 위치하여 전류를 미러링 하는 전류 미러부를 포함하는 반도체 집적 회로.
  20. 기판;
    상기 기판 일면에 장착되며, 미러 동작 신호 및 테스트 모드 신호를 수신하여 노멀 모드시 상기 미러 동작 신호에 응답함으로써 제 1 입력 버퍼 제어 신호를 제공하는 제 1핀 제어부를 포함하는 제 1 반도체 집적 회로; 및
    상기 기판 타면에 장착되며, 상기 미러 동작 신호 및 테스트 모드 신호를 수신하여 노멀 모드시 상기 미러 동작 신호에 응답하되, 상기 제 1 입력 버퍼 제어 신호와 반전된 레벨의 제 2 입력 버퍼 제어 신호를 제공하는 제 2 핀 제어부를 포함하는 제 2 반도체 집적 회로를 포함하는 반도체 패키지 모듈.
  21. 제 20항에 있어서,
    상기 제 1 핀 제어부는 상기 제 1 반도체 집적 회로의 제 1 핀과 연결되고, 상기 제 2 핀 제어부는 상기 제 2 반도체 집적 회로의 제 2 핀과 각각 연결되는 것을 포함하는 반도체 패키지 모듈.
  22. 제 21항에 있어서,
    상기 제 1 핀과 제 2 핀은 상기 기판을 기준으로 미러 타입의 대칭 구조로 배열되는 반도체 패키지 모듈.
  23. 제 20항에 있어서,
    상기 제 1 핀 제어부는,
    상기 활성화된 미러 동작 신호에 응답하여 비활성화된 제 1 미러 동작 제어 신호를 제공하는 제 1 미러 동작 제어부; 및
    상기 제 1 미러 동작 제어 신호 및 상기 테스트 모드 신호를 수신하여 제 1 입력 버퍼 제어 신호를 제공하는 제 1 입력 버퍼 신호 제어부를 포함하는 반도체 패키지 모듈.
  24. 제 20항에 있어서,
    상기 제 2 핀 제어부는,
    상기 활성화된 미러 동작 신호의 반전 신호에 응답하여 활성화된 제 2 미러 동작 제어 신호를 제공하는 제 2 미러 동작 제어부; 및
    상기 제 2 미러 동작 제어 신호 및 상기 테스트 모드 신호를 수신하여 제 2 입력 버퍼 제어 신호를 제공하는 제 2 입력 버퍼 신호 제어부를 포함하는 반도체 패키지 모듈.
  25. 제 20항에 있어서,
    노멀 모드시 상기 제 1 핀 제어부와 상기 제 2 핀 제어부는 배타적으로 동작하는 것을 포함하는 반도체 패키지 모듈.
  26. 기판;
    상기 기판 일면에 장착되며, 미러 동작 신호 및 테스트 모드 신호를 수신하여 노멀 모드시 활성화된 상기 미러 동작 신호에 응답함으로써 비활성화된 제 1 입력 버퍼 제어 신호를 제공하는 제 1핀 제어부를 포함하는 제 1 반도체 집적 회로; 및
    상기 기판 타면에 장착되며, 상기 미러 동작 신호 및 테스트 모드 신호를 수신하여 노멀 모드시 상기 활성화된 미러 동작 신호에 응답하되, 상기 제 1 입력 버퍼 제어 신호와 반전된 레벨의 활성화된 제 2 입력 버퍼 제어 신호를 제공하는 제 2 핀 제어부를 포함하는 제 2 반도체 집적 회로를 포함하는 반도체 패키지 모듈.
  27. 제 26항에 있어서,
    상기 제 1 핀 제어부는 제 1 핀과 연결되고, 상기 제 2 핀 제어부는 제 2 핀과 각각 연결되는 것을 포함하는 반도체 패키지 모듈.
  28. 제 27항에 있어서,
    상기 제 1 핀과 제 2 핀은 상기 기판을 기준으로 미러 타입으로 대칭 구조로 배열되는 반도체 패키지 모듈.
  29. 제 26항에 있어서,
    상기 제 1 핀 제어부는,
    상기 활성화된 미러 동작 신호에 응답하여 비활성화된 제 1 미러 동작 제어 신호를 제공하는 제 1 미러 동작 제어부; 및
    상기 제 1 미러 동작 제어 신호 및 상기 테스트 모드 신호를 수신하여 제 1 입력 버퍼 제어 신호를 제공하는 제 1 입력 버퍼 신호 제어부를 포함하는 반도체 패키지 모듈.
  30. 제 26항에 있어서,
    상기 제 2 핀 제어부는,
    상기 활성화된 미러 동작 신호의 반전 신호에 응답하여 활성화된 제 2 미러 동작 제어 신호를 제공하는 제 2 미러 동작 제어부; 및
    상기 제 2 미러 동작 제어 신호 및 상기 테스트 모드 신호를 수신하여 제 2 입력 버퍼 제어 신호를 제공하는 제 2 입력 버퍼 신호 제어부를 포함하는 반도체 패키지 모듈.
  31. 제 26항에 있어서,
    노멀 모드시 상기 제 1 핀 제어부와 상기 제 2 핀 제어부는 배타적으로 동작하는 것을 포함하는 반도체 패키지 모듈.
KR1020070024082A 2007-03-12 2007-03-12 반도체 집적 회로 및 이를 포함하는 반도체 패키지 모듈 KR100795027B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070024082A KR100795027B1 (ko) 2007-03-12 2007-03-12 반도체 집적 회로 및 이를 포함하는 반도체 패키지 모듈
US11/822,268 US7791396B2 (en) 2007-03-12 2007-07-03 Semiconductor integrated circuit and semiconductor package module having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070024082A KR100795027B1 (ko) 2007-03-12 2007-03-12 반도체 집적 회로 및 이를 포함하는 반도체 패키지 모듈

Publications (1)

Publication Number Publication Date
KR100795027B1 true KR100795027B1 (ko) 2008-01-16

Family

ID=39218200

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070024082A KR100795027B1 (ko) 2007-03-12 2007-03-12 반도체 집적 회로 및 이를 포함하는 반도체 패키지 모듈

Country Status (2)

Country Link
US (1) US7791396B2 (ko)
KR (1) KR100795027B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9013214B2 (en) 2013-08-09 2015-04-21 SK Hynix Inc. Semiconductor device and semiconductor system including the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102015505B1 (ko) * 2012-12-21 2019-08-28 에스케이하이닉스 주식회사 Ｄａ 모드시 테스트 효율을 향상시킨 반도체 메모리 장치의 채널 제어 회로

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930001406A (ko) * 1991-06-20 1993-01-16 시기 모리야 반도체 장치 및 내부 전원선의 전위 모니터 방법
KR19980028356A (ko) * 1996-10-22 1998-07-15 김영환 번-인 테스트 회로를 포함하는 반도체 장치 및 이의 테스트 방법
KR20010043469A (ko) * 1998-08-24 2001-05-25 가나이 쓰토무 반도체 집적회로
KR20030046715A (ko) * 2001-12-06 2003-06-18 삼성전자주식회사 반도체 집적 회로 장치 및 그것을 구비한 모듈

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930000140B1 (ko) 1988-01-19 1993-01-09 가부시끼가이샤 도시바 수지에 의해 결합된 희토원소-철-붕소 자석 및 그 제조방법
GB8927164D0 (en) * 1989-12-01 1990-01-31 Inmos Ltd Semiconductor chip packages
US6059188A (en) * 1993-10-25 2000-05-09 Symbol Technologies Packaged mirror including mirror travel stops
US5546016A (en) * 1995-07-03 1996-08-13 Intel Corporation MOS termination for low power signaling
JP3629308B2 (ja) * 1995-08-29 2005-03-16 株式会社ルネサステクノロジ 半導体装置およびその試験方法
US6509632B1 (en) * 1998-01-30 2003-01-21 Micron Technology, Inc. Method of fabricating a redundant pinout configuration for signal enhancement in an IC package
JP4132232B2 (ja) * 1998-06-16 2008-08-13 株式会社ルネサステクノロジ 半導体集積回路
US6157224A (en) * 1998-12-23 2000-12-05 Raytheon Company High speed pin driver integrated circuit architecture for commercial automatic test equipment applications
US6307769B1 (en) * 1999-09-02 2001-10-23 Micron Technology, Inc. Semiconductor devices having mirrored terminal arrangements, devices including same, and methods of testing such semiconductor devices
JP2001185680A (ja) * 1999-12-22 2001-07-06 Mitsubishi Electric Corp 半導体装置
US6329863B1 (en) * 2000-01-04 2001-12-11 Samsung Electronics Co., Ltd. Input circuit having a fuse therein and semiconductor device having the same
KR100754495B1 (ko) 2001-07-06 2007-09-03 주식회사 만도 전동 파워 스티어링 시스템의 모터장치
JP3623762B2 (ja) * 2001-08-20 2005-02-23 エルピーダメモリ株式会社 半導体装置
KR100458869B1 (ko) * 2002-04-17 2004-12-03 삼성전자주식회사 부착 방향이 자유로운 반도체 칩 패키지
KR100600053B1 (ko) * 2004-07-27 2006-07-13 주식회사 하이닉스반도체 어드레스핀과 데이터핀을 공유하는 의사 에스램
US7478349B2 (en) * 2004-08-13 2009-01-13 National Instruments Corporation Automatically synchronizing timed circuits on I/O Devices
KR100588337B1 (ko) * 2005-02-11 2006-06-09 삼성전자주식회사 동일한 기능의 복수개 패드를 채용한 반도체 장치 및 이를이용한 멀티 칩 패키지
US7644250B2 (en) * 2006-06-30 2010-01-05 Intel Corporation Defining pin functionality at device power on

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930001406A (ko) * 1991-06-20 1993-01-16 시기 모리야 반도체 장치 및 내부 전원선의 전위 모니터 방법
KR19980028356A (ko) * 1996-10-22 1998-07-15 김영환 번-인 테스트 회로를 포함하는 반도체 장치 및 이의 테스트 방법
KR20010043469A (ko) * 1998-08-24 2001-05-25 가나이 쓰토무 반도체 집적회로
KR20030046715A (ko) * 2001-12-06 2003-06-18 삼성전자주식회사 반도체 집적 회로 장치 및 그것을 구비한 모듈

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9013214B2 (en) 2013-08-09 2015-04-21 SK Hynix Inc. Semiconductor device and semiconductor system including the same

Also Published As

Publication number Publication date
US7791396B2 (en) 2010-09-07
US20080225497A1 (en) 2008-09-18

Similar Documents

Publication Publication Date Title
KR100269313B1 (ko) 대기시전류소모가적은반도체메모리장치
CN107093442B (zh) 半导体器件
ES2426480T3 (es) Circuito integrado semiconductor que tiene bajo consumo de energía con actualización automática
US20110068826A1 (en) Semiconductor integrated circuit device
JP4651287B2 (ja) 半導体集積回路
JP4369553B2 (ja) 半導体メモリ装置
US7499363B2 (en) Semiconductor memory apparatus capable of reducing ground noise
KR100795027B1 (ko) 반도체 집적 회로 및 이를 포함하는 반도체 패키지 모듈
KR100780595B1 (ko) 반도체 메모리 소자 및 그 구동방법
US8923086B2 (en) Supply voltage distribution system with reduced resistance for semiconductor devices
KR19980083434A (ko) 데이타 입력 버퍼 및 래치 회로의 제어장치
JP7490786B2 (ja) 制御回路及び半導体メモリ
CN108806743B (zh) 半导体设备
KR100319172B1 (ko) 내부전원 모니터링 장치
JP5048535B2 (ja) センスアンプ回路、及びそれを用いた半導体記憶装置
KR20060104905A (ko) 반도체 소자의 데이터 입력 버퍼
KR100224763B1 (ko) 반도체 메모리 장치의 전원전압 공급회로
US20060227626A1 (en) Input buffer circuit of semiconductor memory device
JPH1145947A (ja) 半導体集積回路
KR101100767B1 (ko) 플로팅 방지 회로 및 그를 포함하는 씨모스 입출력 버퍼회로
JP5057482B2 (ja) 半導体集積回路
KR19980044778A (ko) 커플링현상에 의한 액티브 피크 전류를 방지하기 위한 반도체 장치
KR20010017695A (ko) 기입 동작시 전류 소모가 적은 램버스 디램 반도체장치
JP2012129395A (ja) 半導体装置
KR19990003650U (ko) 차등적인 입력 버퍼를 갖춘 반도체 소자

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131223

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151221

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171220

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 12