JP4369553B2 - 半導体メモリ装置 - Google Patents
半導体メモリ装置 Download PDFInfo
- Publication number
- JP4369553B2 JP4369553B2 JP09800099A JP9800099A JP4369553B2 JP 4369553 B2 JP4369553 B2 JP 4369553B2 JP 09800099 A JP09800099 A JP 09800099A JP 9800099 A JP9800099 A JP 9800099A JP 4369553 B2 JP4369553 B2 JP 4369553B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- address
- output
- data
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Description
【０００１】
【発明が属する技術分野】
本発明は、ＤＲＡＭ（Dynamic Random Access Memory：ダイナミックＲＡＭ）、ＳＲＡＭ（Static Random Access Memory：スタティックＲＡＭ）などの半導体メモリ装置に関し、特にアドレス入力及びデータ入力用で同一端子を兼用する半導体メモリ装置に関する。
【０００２】
【従来の技術】
ＳＲＡＭの主な用途のひとつは移動電話機などの携帯用移動通信装備（機器）のメモリディバイスとして使われることである。ＳＲＡＭと関連した最近の主な開発課題（issue）は電力消費の減少とパッケージ大きさの減少である。移動通信装備は主にバッテリー（battery：蓄電池）を電源として使用するために低電力消費特性が要求され、携帯用機器の小型化のために、より小さいサイズのパッケージが要求されている。
【０００３】
現在、ＳＲＡＭの消費電力減少のためにその動作電圧を下げる方向に研究・開発が進行中であり、またそのパッケージ大きさの減少のためにＣＳＰ（Chip Scale Package：チップ・スケール・パッケージ）のような新しいパッケージング技術の開発が進行中である。
【０００４】
図６は従来のＣＳＰ方式のパッケージ内の１Ｍ、２Ｍ、４Ｍ ＳＲＡＭの端子配列の一例を概略的に示す。図６の従来のＣＳＰ方式のＳＲＡＭパッケージは、入／出力ピンに代わる総計４８（＝６×８）個のボール（ball）が配置されていて、ボールとボール間の間隔は約０．７５μｍである。なお、これらのボールは図面では黒丸で示している。
【０００５】
【発明が解決しようとする課題】
しかしながら、図６に示すような従来のＣＳＰ方式のパッケージでは、ＳＲＡＭの大容量化によってピン（ボール）の数が増加すれば、パッケージの大きさも大きくなるしかない。
【０００６】
すなわち、ＣＳＰ方式では、パッケージングのためには少なくともボール格子（grid）領域よりはチップが一定の大きさ以上に大きくなければならないから、製品の生産単価を下げるためにチップを小型化することは難しい。
【０００７】
上記ボール間の間隔を減らせば、このような問題点は解決できそうであるが、ボール間の間隔を減らすことは現実的に非常に難しいという実情がある。なぜなら、このようなチップを使用する携帯用装備のＰＣＢ（Printed Circuit Board：プリント配線板）で狭い配線を具現するのに限界があるので、４８個のボールに全部配線を連結するために一定の間隔（たとえば０．７５μｍ）以上のボール間隔が要求されるためである。
【０００８】
また、現在の４８ボールＣＳＰは１Ｍ／２Ｍ／４Ｍ ＳＲＡＭまでの規格にだけ使用することができるものであり、その以上の高集積ＳＲＡＭではボールの数が足りず、近い将来８Ｍ ＳＲＡＭが普遍化されば、新しい規格を設定しなければならないという課題を抱いている。
【０００９】
図７は従来技術のＳＲＡＭにおけるデータ入力部、データ出力部及びアドレス入力部の構成例を示す。また、図８は図７の読み出しサイクルでの信号タイミング及び書き込みサイクルでの信号タイミングをそれぞれ示す。
【００１０】
先ず、データ入／出力部の部分を説明する。書き込み動作時には、書き込みイネーブル信号／ＷＥにより制御されて、データ入／出力パッド（Ｉ／Ｏ ＰＡＤ）１１からデータをデータ入力バッファ２０を通じて選択されたメモリセル（図示しない）に入力し、読み出し動作時には書き込みイネーブル信号／ＷＥ及び出力イネーブル信号／ＯＥにより制御されて、選択されたメモリセル（図示しない）からデータをデータ出力バッファ２２を通じてデータ入／出力パッド（Ｉ／Ｏ
ＰＡＤ）１１に出力する。
【００１１】
次に、アドレス入力部の部分を説明する。アドレス入力パッド（ＡＤＤ−ＰＡＤ）１２からデータ入力バッファ２４を通じて、書き込み／読み出し動作時の選択されるメモリセル（図示しない）のアドレスを入力する。
【００１２】
図８の（Ａ），（Ｂ）で示す参照符号ＡＤＤはアドレス信号、／ＣＳはチップ選択（chip select）信号、ＤＡＴＡはデータ信号である。
【００１３】
図９は図７のデータ入／出力部及びアドレス入力部の詳細構成を示し、出力データと制御信号の／ＷＥ（書き込みイネーブル信号）及び／ＯＥ（出力イネーブル信号）を入力とする制御部とＣＭＯＳ（相補形ＭＯＳ）インバータとで構成されたデータ出力バッファ２２、論理和（ＯＲ）ゲートで構成されたデータ入力バッファ２０、およびアドレス入力バッファ２４のそれぞれの内部構成を具体的に例示している。
【００１４】
以上の構成において、データ入力バッファ２０は書き込みイネーブル信号／ＷＥにより制御を受ける。しかし、このような入／出力部の回路を持つ従来のＳＲＡＭは、前述したようにデータピンとアドレスピンを各々別に備えて使用しているので、ピンの数が多くなり、パッケージの大きさの減少に限界が生じていた。
【００１５】
また、これまではＳＲＡＭを代表例として説明したが、上記のような解決すべき課題は、単にＳＲＡＭだけに限られず、ＤＲＡＭをはじめとする他の色々な半導体メモリ装置でも生じている共通的な課題である。
【００１６】
本発明は、上述の点に鑑みてなされたもので、その目的は、使用するピンの数を大幅に減らせるようにすることで、パッケージの大きさを減少できるようにした半導体メモリ装置を提供することにある。
【００１８】
【課題を解決するための手段】
上記目的を達成するため、請求項１の発明は、半導体メモリ装置において、データ信号とアドレス信号の入力用で兼用され、データ信号またはアドレス信号を入力されて出力するための少なくとも一つの多重信号入力バッファー手段と、データ出力イネーブル信号の入力端子と、書き込みイネーブル信号の入力端子と、アドレスイネーブル信号を入力し、該アドレスイネーブル信号の上昇エッジ及び下降エッジから発生する内部パルス信号を発生するパルス発生手段と、前記内部パルス信号を入力し、該内部パルス信号を基に、前記多重信号入力バッファー手段から出力される信号がデータ信号なのか、あるいはアドレス信号なのかを区別する第１及び第２制御信号を生成し、該第１及び第２制御信号により前記多重信号入力バッファー手段、データ入力手段、アドレス入力手段を制御するためのアドレスイネーブル信号入力バッファー手段と、前記第１制御信号に応答し、前記多重信号入力バッファー手段から出力されるデータ信号を入力する前記データ入力手段と、前記第２制御信号に応答し、前記多重信号入力バッファー手段から出力されるアドレス信号を入力する前記アドレス入力手段とを備えることを特徴とする。
【００１９】
また、請求項７の発明は、半導体メモリ装置において、データ信号とアドレス信号の入力用として兼用される少なくとも一つの多重信号入力バッファー手段と、データ出力イネーブル信号の入力端子と、書き込みイネーブル信号の入力端子と、アドレスイネーブル信号を入力し、該アドレスイネーブル信号の上昇エッジ及び下降エッジから発生する内部パルス信号を発生するパルス発生手段と、前記内部パルス信号を入力し、該内部パルス信号を基に、前記多重信号入力バッファー手段から出力される信号がデータ信号なのか、あるいはアドレス信号なのかを区別する第１及び第２制御信号を生成し、該第１及び第２制御信号により前記多重信号入力バッファー手段を制御するためのアドレス信号入力バッファー手段とを備え、（イ）前記第２制御信号がアクティブ状態である場合に、前記多重信号入力バッファー手段から入力される信号をアドレス信号として認識して、前記多重信号入力バッファー手段はアドレスを入力して出力し、（ロ）前記第１制御信号がアクティブ状態ではない場合に、前記書き込みイネーブル信号に応答して、前記多重信号入力バッファー手段は書き込み用データを入力して出力することを特徴とする。
【００２０】
（作用）
本発明では、上記構成により、アドレス入力及びデータ入力用として共通の端子を使用することを可能にしたので、半導体メモリ装置で使われる端子の数を減らすことができる。また、一般的にデータ入／出力用として共通の端子を兼用するので、本発明を適用すればアドレス入力及びデータ入／出力用として共通の端子を使用することにもなる。
【００２１】
これを実現するために、多重信号入力バッファー手段から出力される信号がデータ信号なのか、あるいはアドレス信号なのかを区別する第１及び第２制御信号を生成し、制御手段はこの第１及び第２制御信号を参照して、読み出し動作時には同じ端子にアドレス信号が入力されてその一定時間後に同じ端子にデータ信号が出力されるように制御し、また書き込み動作時には同じ端子にアドレス信号が先に入力されてデコーディングがなされ、その間にまた同じ端子にデータ信号を入力して選択されたメモリセルに書き込み動作がなされるように制御する。
【００２２】
【発明の実施の形態】
以下、図面を参照して、本発明の望ましい実施の形態を詳細に説明する。
【００２３】
図１は本発明の一実施形態におけるＳＲＡＭの多重入／出力部の概略構成を示す。図１において、２８は少なくとも１つの多重入／出力端子（ピン、またはボール）を備えた多重入／出力パッド（Ｍ−ＰＡＤ）、３０はデータ出力バッファ、３２はデータ入力バッファ、３４はアドレス入力部、３６はデータ入力部である。
【００２４】
図１の回路では、データ入／出力とアドレス入力とが共に多重入／出力パッド（Ｍ−ＰＡＤ）２８の一つを通じて行われる。すなわち、本発明では共通のピンを通じてデータ信号及びアドレス信号が入／出力される。そのため、データ信号とアドレス信号とを区別するために、本回路では追加的な制御信号としてアドレスイネーブル（address enable）信号／ＡＥを導入している。
【００２５】
アドレスイネーブル信号／ＡＥは、制御装置（controller：図示しない）で作られた外部信号として供給される。このアドレスイネーブル信号／ＡＥが論理レベルロー（Low）である時には、多重入／出力パッド（Ｍ−ＰＡＤ）２８を通じて入力される信号はアドレス信号であり、アドレスイネーブル信号／ＡＥが論理レベルハイ（High）である場合には、書き込みイネーブル信号／ＷＥと出力イネーブル信号／ＯＥの状態に応じて多重入／出力パッド（Ｍ−ＰＡＤ）２８を通じてデータが入／出力される。
【００２６】
図２は図１の回路を有するＳＲＡＭの読み出しサイクルでの信号タイミング及び書き込みサイクルでの信号タイミングを示す。図２に記載のＡＤＤはアドレス信号、ＤＡＴＡはデータ信号、Ｄ−ＯＵＴはデータ出力区間、Ｄ−ＩＮはデータ入力区間を各々表している。また、／ＣＳはチップ選択信号である。更に、ＰＡＥＡは上述のアドレスイネーブル信号／ＡＥが論理レベルハイから論理レベルローに遷移する時に発生される一定の長さを持った内部パルスであり、ＰＡＥＤはそのアドレスイネーブル信号／ＡＥが論理レベルローから論理レベルハイに遷移する時に発生される一定の長さを持った内部パルスである。
【００２７】
これら内部パルスＰＡＥＡ及びＰＡＥＤを発生させるためのパルス発生回路を図３に例示している。図３に示すように、内部パルスＰＡＥＡは、インバータ（inverter）４１を通じて反転されたアドレスイネーブル信号／ＡＥの反転信号と、その反転信号を後段のインバータ４２を通じて更にまた反転させて第１遅延器４３を通じて一定時間遅らした信号とを第１の否定論理積ゲート（ＮＡＮＤ）４４により否定論理積演算することで発生させる。他方、内部パルスＰＡＥＤは、アドレスイネーブル信号／ＡＥと、その信号をインバータ４５を通じて反転させて第２遅延器４６を通じて一定時間遅らした信号とを第２の否定論理積ゲート(ＮＡＮＤ)４７により否定論理積演算することで発生させる。
【００２８】
更に、図１と図２を参照すると、アドレスイネーブル信号／ＡＥが論理レベルハイから論理レベルローに遷移する時に、内部パルスＰＡＥＡが発生する。この内部パルスＰＡＥＡの発生に応じて多重入／出力パッド（Ｍ−ＰＡＤ）２８、入力バッファ３２及びアドレス入力部３４を通じて信号が読み込まれ、この信号を内部パルスＰＡＥＡの発生でアドレス入力として認識し、特定のメモリセル（図示しない）を選択する。
【００２９】
その後、アドレスイネーブル信号／ＡＥが論理レベルローから論理レベルハイに遷移する時に内部パルスＰＡＥＤが発生する。発生した内部パルスＰＡＥＤは図４で後述するように、書き込みイネーブル信号／ＷＥと結合して、万一書き込みイネーブル信号／ＷＥが論理レベルハイで出力イネーブル信号／ＯＥが論理レベルローであれば、読み出しサイクルと認識して出力バッファ３０及び多重入／出力パッド（Ｍ−ＰＡＤ）２８を通じて、選択されたメモリセル（図示しない）のデータを出力させる。一方、万一書き込みイネーブル信号／ＷＥが論理レベルローであるならば、出力イネーブル信号／ＯＥの状態に関係なく、書き込みサイクルであると認識して多重入／出力パッド（Ｍ−ＰＡＤ）２８、入力バッファ３２及びデータ入力部３６を通じて、選択されたメモリセル（図示しない）にデータを入力させる。換言すれば、内部パルスＰＡＥＤが発生する時に、書き込みイネーブル信号／ＷＥが論理レベルハイであるならば、その信号はデータであると認識される。
【００３０】
図４は図１の回路の詳細構成を示す。図４に示すように、出力バッファ３０を通ったメモリセル（図示しない）からのデータ出力パスは、書き込みイネーブル信号／ＷＥ、出力イネーブル信号／ＯＥ、アドレスイネーブル信号／ＡＥを基に発生された上記内部パルスＰＡＥＤにより制御を受ける。また、入力バッファ３２を通るデータ入力パスは、書き込みイネーブル信号／ＷＥ、チップ選択信号／ＣＳ、アドレスイネーブル信号／ＡＥを基に発生された上記内部パルスＰＡＥＤにより制御を受ける。更に、入力バッファ３２を通るアドレス入力パスは、アドレスイネーブル信号／ＡＥを基に発生された上記内部パルスＰＡＥＡ及びチップ選択信号／ＣＳにより制御を受ける。
【００３１】
入力バッファ３２は制御部３７およびこの制御部により制御を受ける論理和（ＯＲ）ゲート３８から構成され、制御部３７で発生されたデータ入力data１及び／data１と、アドレス入力add１及び／add１とが各々、論理和ゲート３８を通ってアドレス入力部３４のパスゲート３３，データ入力部３６のパスゲート３５に入力される。また、内部パルスＰＡＥＡ及びＰＡＥＤにより、かなり短い時間間隔でアドレス及びデータが入力されるので、信号の維持のためにアドレス入力部３４およびデータ入力部３６にそれぞれラッチ回路（latch）３９，４０を挿入している。
【００３２】
本発明の以上の構成による回路を採用したＳＲＡＭを、前述のＣＳＰ方式のパッケージに適用する場合には、図５に示すように、１６Ｍ ＳＲＡＭまでは、３０個のボールだけで十分にパッケージングできるようになる。すなわち、１Ｍ ＳＲＡＭの場合は多重入／出力端子１６個、制御端子６個、電源端子４個等の総計２６個のボールが必要であり、４Ｍ／８Ｍ／１６Ｍである場合には各々２８／２９／３０個のボールを必要とする。
【００３３】
したがって、図６に示すような４８ボール（＝６×８）のＣＳＰ方式を使用する従来のものに場合に比べて、本発明を採用することで、パッケージの大きさを顕著に減少させることができる。
【００３４】
また、本発明によれば、ボール格子アレイ（array）にあっても設計マージンを十分に確保することができる。すなわち、図６に示す従来の４８ボール（＝６×８）ＣＳＰは、チップのパッドを向かい合う二辺に配置するように設計する場合において、ボールとボール間に３本の配線が連接しないと連結が不可能であった。これは、ボールとボール間に２本の配線しか連接していなければ、ボールの数８個＋（ボール間隔の数７×ボール間の配線数２本）として４４個のボールにだけ連結が可能となるからである。
【００３５】
しかし、本発明を適用すれば、ボールとボール間に２本の配線が連接するようにし、またチップの向かい合う二辺にパッドが存在するように設計する場合にも、あらゆるボールの連結が可能になる。実際に、本発明を適用して、１６Ｍ ＳＲＡＭのＣＳＰを実現する場合には、３０（＝５×６）個のボールを図５に示すように配置できる。図５内の符号１００はパッド領域、５０はデータおよびアドレス入／出力端子、５２は制御端子、５４は電源（ＶDD，ＧＮＤ）端子を各々表している。
【００３６】
一例として、×１６（１６ビット）製品の場合では、前述の制御信号／ＯＥ、／ＷＥ、／ＣＳ、／ＡＥの他に、データおよびアドレスの上位８ビットイネーブル信号／ＵＢ、下位８ビットイネーブル信号／ＬＢが追加され、１Ｍ／２Ｍ／４Ｍ／８Ｍ ＳＲＡＭでは２０個のデータ／アドレス入／出力端子の中で各々４／３／２／１個のボールを使用しない。
【００３７】
（他の実施形態）
本発明は、上述の本発明の実施形態及び添付の図面の記載により限定されるものではなく、本発明の技術的思想を逸脱しない範囲内で色々な置換、変形並びに変更をすることが可能であることは、いわゆる当業者であれば明白である。
【００３８】
例えば、上述の本発明の実施形態では、ＳＲＡＭを例示して説明したが、本発明はＤＲＡＭをはじめとする他の色々な半導体メモリ装置にも適用させることができる。
【００３９】
また、上述の本発明の実施形態では、データ入／出力を兼用の同一の共通端子を通じて行う場合を前提にして説明したが、本発明はデータ入／出力のために各々別途の端子を備えた半導体メモリ装置にも適用させることができる。
【００４０】
【発明の効果】
以上説明したように、本発明によれば、半導体メモリ装置のデータおよびアドレスの入／出力ピンを共有することができるように構成したので、必要とするピンの数を顕著に減少させることができる。
【００４１】
これによって、本発明によれば、パッケージの大きさを減らすことができ、携帯用装備、特に移動通信機器等の大きさを減らすことができるという顕著な効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態におけるＳＲＡＭの多重入／出力部の概略構成を示すブロック図である。
【図２】図１の回路を備えたＳＲＡＭの読み出しサイクルにおける信号タイミング（Ａ）及び書き込みサイクルにおける信号タイミング（Ｂ）を示すタイミングチャートである。
【図３】本発明に用いられる内部パルスＰＡＥＡ及びＰＡＥＤを発生するパルス発生回路の構成例を示すブロック図である。
【図４】図１の回路の詳細な回路構成を示す回路図である。
【図５】本発明にかかわるＣＳＰ方式のＳＲＡＭパッケージの端子配列の一例を概略的に示す平面図である。
【図６】従来のＣＳＰ方式のパッケージ内の１Ｍ、２Ｍ、４Ｍ ＳＲＡＭの端子配列を概略的に示す平面図である。
【図７】従来技術によるＳＲＡＭのデータ入／出力部及びアドレス入力部の構成を示すブロック図である。
【図８】図７の読み出しサイクルにおける信号タイミング（Ａ）および書き込みサイクルにおける信号タイミング（Ｂ）を示すタイミングチャートである。
【図９】図７のデータ入／出力部及びアドレス入力部の詳細な回路構成を示す回路図である。
【符号の説明】
１１ データ入出力パット
１２ アドレス入力パット
２０ データ入力バッファ
２２ データ出力バッファ
２４ アドレス入力バッファ
２８ 多重入／出力パッド（Ｍ−ＰＡＤ）
３０ データ出力バッファ
３２ データ入力バッファ
３３ パスゲート
３４ アドレス入力部
３５ パスゲート
３６ データ入力部
３７ 制御部
３８ 論理和ゲート
３９、４０ ラッチ回路
４１、４２、４５ インバータ
４３ 第１遅延器
４４、４７ 否定論理積ゲート
４６ 第２遅延器
５０ データおよびアドレス入／出力端子
５２ 制御端子
５４ 電源（ＶDD，ＧＮＤ）端子
１００ パッド領域
／ＯＥ 出力イネーブル信号
／ＷＥ 書き込みイネーブル信号
／ＡＥ アドレスイネーブル信号
【発明が属する技術分野】
本発明は、ＤＲＡＭ（Dynamic Random Access Memory：ダイナミックＲＡＭ）、ＳＲＡＭ（Static Random Access Memory：スタティックＲＡＭ）などの半導体メモリ装置に関し、特にアドレス入力及びデータ入力用で同一端子を兼用する半導体メモリ装置に関する。
【０００２】
【従来の技術】
ＳＲＡＭの主な用途のひとつは移動電話機などの携帯用移動通信装備（機器）のメモリディバイスとして使われることである。ＳＲＡＭと関連した最近の主な開発課題（issue）は電力消費の減少とパッケージ大きさの減少である。移動通信装備は主にバッテリー（battery：蓄電池）を電源として使用するために低電力消費特性が要求され、携帯用機器の小型化のために、より小さいサイズのパッケージが要求されている。
【０００３】
現在、ＳＲＡＭの消費電力減少のためにその動作電圧を下げる方向に研究・開発が進行中であり、またそのパッケージ大きさの減少のためにＣＳＰ（Chip Scale Package：チップ・スケール・パッケージ）のような新しいパッケージング技術の開発が進行中である。
【０００４】
図６は従来のＣＳＰ方式のパッケージ内の１Ｍ、２Ｍ、４Ｍ ＳＲＡＭの端子配列の一例を概略的に示す。図６の従来のＣＳＰ方式のＳＲＡＭパッケージは、入／出力ピンに代わる総計４８（＝６×８）個のボール（ball）が配置されていて、ボールとボール間の間隔は約０．７５μｍである。なお、これらのボールは図面では黒丸で示している。
【０００５】
【発明が解決しようとする課題】
しかしながら、図６に示すような従来のＣＳＰ方式のパッケージでは、ＳＲＡＭの大容量化によってピン（ボール）の数が増加すれば、パッケージの大きさも大きくなるしかない。
【０００６】
すなわち、ＣＳＰ方式では、パッケージングのためには少なくともボール格子（grid）領域よりはチップが一定の大きさ以上に大きくなければならないから、製品の生産単価を下げるためにチップを小型化することは難しい。
【０００７】
上記ボール間の間隔を減らせば、このような問題点は解決できそうであるが、ボール間の間隔を減らすことは現実的に非常に難しいという実情がある。なぜなら、このようなチップを使用する携帯用装備のＰＣＢ（Printed Circuit Board：プリント配線板）で狭い配線を具現するのに限界があるので、４８個のボールに全部配線を連結するために一定の間隔（たとえば０．７５μｍ）以上のボール間隔が要求されるためである。
【０００８】
また、現在の４８ボールＣＳＰは１Ｍ／２Ｍ／４Ｍ ＳＲＡＭまでの規格にだけ使用することができるものであり、その以上の高集積ＳＲＡＭではボールの数が足りず、近い将来８Ｍ ＳＲＡＭが普遍化されば、新しい規格を設定しなければならないという課題を抱いている。
【０００９】
図７は従来技術のＳＲＡＭにおけるデータ入力部、データ出力部及びアドレス入力部の構成例を示す。また、図８は図７の読み出しサイクルでの信号タイミング及び書き込みサイクルでの信号タイミングをそれぞれ示す。
【００１０】
先ず、データ入／出力部の部分を説明する。書き込み動作時には、書き込みイネーブル信号／ＷＥにより制御されて、データ入／出力パッド（Ｉ／Ｏ ＰＡＤ）１１からデータをデータ入力バッファ２０を通じて選択されたメモリセル（図示しない）に入力し、読み出し動作時には書き込みイネーブル信号／ＷＥ及び出力イネーブル信号／ＯＥにより制御されて、選択されたメモリセル（図示しない）からデータをデータ出力バッファ２２を通じてデータ入／出力パッド（Ｉ／Ｏ
ＰＡＤ）１１に出力する。
【００１１】
次に、アドレス入力部の部分を説明する。アドレス入力パッド（ＡＤＤ−ＰＡＤ）１２からデータ入力バッファ２４を通じて、書き込み／読み出し動作時の選択されるメモリセル（図示しない）のアドレスを入力する。
【００１２】
図８の（Ａ），（Ｂ）で示す参照符号ＡＤＤはアドレス信号、／ＣＳはチップ選択（chip select）信号、ＤＡＴＡはデータ信号である。
【００１３】
図９は図７のデータ入／出力部及びアドレス入力部の詳細構成を示し、出力データと制御信号の／ＷＥ（書き込みイネーブル信号）及び／ＯＥ（出力イネーブル信号）を入力とする制御部とＣＭＯＳ（相補形ＭＯＳ）インバータとで構成されたデータ出力バッファ２２、論理和（ＯＲ）ゲートで構成されたデータ入力バッファ２０、およびアドレス入力バッファ２４のそれぞれの内部構成を具体的に例示している。
【００１４】
以上の構成において、データ入力バッファ２０は書き込みイネーブル信号／ＷＥにより制御を受ける。しかし、このような入／出力部の回路を持つ従来のＳＲＡＭは、前述したようにデータピンとアドレスピンを各々別に備えて使用しているので、ピンの数が多くなり、パッケージの大きさの減少に限界が生じていた。
【００１５】
また、これまではＳＲＡＭを代表例として説明したが、上記のような解決すべき課題は、単にＳＲＡＭだけに限られず、ＤＲＡＭをはじめとする他の色々な半導体メモリ装置でも生じている共通的な課題である。
【００１６】
本発明は、上述の点に鑑みてなされたもので、その目的は、使用するピンの数を大幅に減らせるようにすることで、パッケージの大きさを減少できるようにした半導体メモリ装置を提供することにある。
【００１８】
【課題を解決するための手段】
上記目的を達成するため、請求項１の発明は、半導体メモリ装置において、データ信号とアドレス信号の入力用で兼用され、データ信号またはアドレス信号を入力されて出力するための少なくとも一つの多重信号入力バッファー手段と、データ出力イネーブル信号の入力端子と、書き込みイネーブル信号の入力端子と、アドレスイネーブル信号を入力し、該アドレスイネーブル信号の上昇エッジ及び下降エッジから発生する内部パルス信号を発生するパルス発生手段と、前記内部パルス信号を入力し、該内部パルス信号を基に、前記多重信号入力バッファー手段から出力される信号がデータ信号なのか、あるいはアドレス信号なのかを区別する第１及び第２制御信号を生成し、該第１及び第２制御信号により前記多重信号入力バッファー手段、データ入力手段、アドレス入力手段を制御するためのアドレスイネーブル信号入力バッファー手段と、前記第１制御信号に応答し、前記多重信号入力バッファー手段から出力されるデータ信号を入力する前記データ入力手段と、前記第２制御信号に応答し、前記多重信号入力バッファー手段から出力されるアドレス信号を入力する前記アドレス入力手段とを備えることを特徴とする。
【００１９】
また、請求項７の発明は、半導体メモリ装置において、データ信号とアドレス信号の入力用として兼用される少なくとも一つの多重信号入力バッファー手段と、データ出力イネーブル信号の入力端子と、書き込みイネーブル信号の入力端子と、アドレスイネーブル信号を入力し、該アドレスイネーブル信号の上昇エッジ及び下降エッジから発生する内部パルス信号を発生するパルス発生手段と、前記内部パルス信号を入力し、該内部パルス信号を基に、前記多重信号入力バッファー手段から出力される信号がデータ信号なのか、あるいはアドレス信号なのかを区別する第１及び第２制御信号を生成し、該第１及び第２制御信号により前記多重信号入力バッファー手段を制御するためのアドレス信号入力バッファー手段とを備え、（イ）前記第２制御信号がアクティブ状態である場合に、前記多重信号入力バッファー手段から入力される信号をアドレス信号として認識して、前記多重信号入力バッファー手段はアドレスを入力して出力し、（ロ）前記第１制御信号がアクティブ状態ではない場合に、前記書き込みイネーブル信号に応答して、前記多重信号入力バッファー手段は書き込み用データを入力して出力することを特徴とする。
【００２０】
（作用）
本発明では、上記構成により、アドレス入力及びデータ入力用として共通の端子を使用することを可能にしたので、半導体メモリ装置で使われる端子の数を減らすことができる。また、一般的にデータ入／出力用として共通の端子を兼用するので、本発明を適用すればアドレス入力及びデータ入／出力用として共通の端子を使用することにもなる。
【００２１】
これを実現するために、多重信号入力バッファー手段から出力される信号がデータ信号なのか、あるいはアドレス信号なのかを区別する第１及び第２制御信号を生成し、制御手段はこの第１及び第２制御信号を参照して、読み出し動作時には同じ端子にアドレス信号が入力されてその一定時間後に同じ端子にデータ信号が出力されるように制御し、また書き込み動作時には同じ端子にアドレス信号が先に入力されてデコーディングがなされ、その間にまた同じ端子にデータ信号を入力して選択されたメモリセルに書き込み動作がなされるように制御する。
【００２２】
【発明の実施の形態】
以下、図面を参照して、本発明の望ましい実施の形態を詳細に説明する。
【００２３】
図１は本発明の一実施形態におけるＳＲＡＭの多重入／出力部の概略構成を示す。図１において、２８は少なくとも１つの多重入／出力端子（ピン、またはボール）を備えた多重入／出力パッド（Ｍ−ＰＡＤ）、３０はデータ出力バッファ、３２はデータ入力バッファ、３４はアドレス入力部、３６はデータ入力部である。
【００２４】
図１の回路では、データ入／出力とアドレス入力とが共に多重入／出力パッド（Ｍ−ＰＡＤ）２８の一つを通じて行われる。すなわち、本発明では共通のピンを通じてデータ信号及びアドレス信号が入／出力される。そのため、データ信号とアドレス信号とを区別するために、本回路では追加的な制御信号としてアドレスイネーブル（address enable）信号／ＡＥを導入している。
【００２５】
アドレスイネーブル信号／ＡＥは、制御装置（controller：図示しない）で作られた外部信号として供給される。このアドレスイネーブル信号／ＡＥが論理レベルロー（Low）である時には、多重入／出力パッド（Ｍ−ＰＡＤ）２８を通じて入力される信号はアドレス信号であり、アドレスイネーブル信号／ＡＥが論理レベルハイ（High）である場合には、書き込みイネーブル信号／ＷＥと出力イネーブル信号／ＯＥの状態に応じて多重入／出力パッド（Ｍ−ＰＡＤ）２８を通じてデータが入／出力される。
【００２６】
図２は図１の回路を有するＳＲＡＭの読み出しサイクルでの信号タイミング及び書き込みサイクルでの信号タイミングを示す。図２に記載のＡＤＤはアドレス信号、ＤＡＴＡはデータ信号、Ｄ−ＯＵＴはデータ出力区間、Ｄ−ＩＮはデータ入力区間を各々表している。また、／ＣＳはチップ選択信号である。更に、ＰＡＥＡは上述のアドレスイネーブル信号／ＡＥが論理レベルハイから論理レベルローに遷移する時に発生される一定の長さを持った内部パルスであり、ＰＡＥＤはそのアドレスイネーブル信号／ＡＥが論理レベルローから論理レベルハイに遷移する時に発生される一定の長さを持った内部パルスである。
【００２７】
これら内部パルスＰＡＥＡ及びＰＡＥＤを発生させるためのパルス発生回路を図３に例示している。図３に示すように、内部パルスＰＡＥＡは、インバータ（inverter）４１を通じて反転されたアドレスイネーブル信号／ＡＥの反転信号と、その反転信号を後段のインバータ４２を通じて更にまた反転させて第１遅延器４３を通じて一定時間遅らした信号とを第１の否定論理積ゲート（ＮＡＮＤ）４４により否定論理積演算することで発生させる。他方、内部パルスＰＡＥＤは、アドレスイネーブル信号／ＡＥと、その信号をインバータ４５を通じて反転させて第２遅延器４６を通じて一定時間遅らした信号とを第２の否定論理積ゲート(ＮＡＮＤ)４７により否定論理積演算することで発生させる。
【００２８】
更に、図１と図２を参照すると、アドレスイネーブル信号／ＡＥが論理レベルハイから論理レベルローに遷移する時に、内部パルスＰＡＥＡが発生する。この内部パルスＰＡＥＡの発生に応じて多重入／出力パッド（Ｍ−ＰＡＤ）２８、入力バッファ３２及びアドレス入力部３４を通じて信号が読み込まれ、この信号を内部パルスＰＡＥＡの発生でアドレス入力として認識し、特定のメモリセル（図示しない）を選択する。
【００２９】
その後、アドレスイネーブル信号／ＡＥが論理レベルローから論理レベルハイに遷移する時に内部パルスＰＡＥＤが発生する。発生した内部パルスＰＡＥＤは図４で後述するように、書き込みイネーブル信号／ＷＥと結合して、万一書き込みイネーブル信号／ＷＥが論理レベルハイで出力イネーブル信号／ＯＥが論理レベルローであれば、読み出しサイクルと認識して出力バッファ３０及び多重入／出力パッド（Ｍ−ＰＡＤ）２８を通じて、選択されたメモリセル（図示しない）のデータを出力させる。一方、万一書き込みイネーブル信号／ＷＥが論理レベルローであるならば、出力イネーブル信号／ＯＥの状態に関係なく、書き込みサイクルであると認識して多重入／出力パッド（Ｍ−ＰＡＤ）２８、入力バッファ３２及びデータ入力部３６を通じて、選択されたメモリセル（図示しない）にデータを入力させる。換言すれば、内部パルスＰＡＥＤが発生する時に、書き込みイネーブル信号／ＷＥが論理レベルハイであるならば、その信号はデータであると認識される。
【００３０】
図４は図１の回路の詳細構成を示す。図４に示すように、出力バッファ３０を通ったメモリセル（図示しない）からのデータ出力パスは、書き込みイネーブル信号／ＷＥ、出力イネーブル信号／ＯＥ、アドレスイネーブル信号／ＡＥを基に発生された上記内部パルスＰＡＥＤにより制御を受ける。また、入力バッファ３２を通るデータ入力パスは、書き込みイネーブル信号／ＷＥ、チップ選択信号／ＣＳ、アドレスイネーブル信号／ＡＥを基に発生された上記内部パルスＰＡＥＤにより制御を受ける。更に、入力バッファ３２を通るアドレス入力パスは、アドレスイネーブル信号／ＡＥを基に発生された上記内部パルスＰＡＥＡ及びチップ選択信号／ＣＳにより制御を受ける。
【００３１】
入力バッファ３２は制御部３７およびこの制御部により制御を受ける論理和（ＯＲ）ゲート３８から構成され、制御部３７で発生されたデータ入力data１及び／data１と、アドレス入力add１及び／add１とが各々、論理和ゲート３８を通ってアドレス入力部３４のパスゲート３３，データ入力部３６のパスゲート３５に入力される。また、内部パルスＰＡＥＡ及びＰＡＥＤにより、かなり短い時間間隔でアドレス及びデータが入力されるので、信号の維持のためにアドレス入力部３４およびデータ入力部３６にそれぞれラッチ回路（latch）３９，４０を挿入している。
【００３２】
本発明の以上の構成による回路を採用したＳＲＡＭを、前述のＣＳＰ方式のパッケージに適用する場合には、図５に示すように、１６Ｍ ＳＲＡＭまでは、３０個のボールだけで十分にパッケージングできるようになる。すなわち、１Ｍ ＳＲＡＭの場合は多重入／出力端子１６個、制御端子６個、電源端子４個等の総計２６個のボールが必要であり、４Ｍ／８Ｍ／１６Ｍである場合には各々２８／２９／３０個のボールを必要とする。
【００３３】
したがって、図６に示すような４８ボール（＝６×８）のＣＳＰ方式を使用する従来のものに場合に比べて、本発明を採用することで、パッケージの大きさを顕著に減少させることができる。
【００３４】
また、本発明によれば、ボール格子アレイ（array）にあっても設計マージンを十分に確保することができる。すなわち、図６に示す従来の４８ボール（＝６×８）ＣＳＰは、チップのパッドを向かい合う二辺に配置するように設計する場合において、ボールとボール間に３本の配線が連接しないと連結が不可能であった。これは、ボールとボール間に２本の配線しか連接していなければ、ボールの数８個＋（ボール間隔の数７×ボール間の配線数２本）として４４個のボールにだけ連結が可能となるからである。
【００３５】
しかし、本発明を適用すれば、ボールとボール間に２本の配線が連接するようにし、またチップの向かい合う二辺にパッドが存在するように設計する場合にも、あらゆるボールの連結が可能になる。実際に、本発明を適用して、１６Ｍ ＳＲＡＭのＣＳＰを実現する場合には、３０（＝５×６）個のボールを図５に示すように配置できる。図５内の符号１００はパッド領域、５０はデータおよびアドレス入／出力端子、５２は制御端子、５４は電源（ＶDD，ＧＮＤ）端子を各々表している。
【００３６】
一例として、×１６（１６ビット）製品の場合では、前述の制御信号／ＯＥ、／ＷＥ、／ＣＳ、／ＡＥの他に、データおよびアドレスの上位８ビットイネーブル信号／ＵＢ、下位８ビットイネーブル信号／ＬＢが追加され、１Ｍ／２Ｍ／４Ｍ／８Ｍ ＳＲＡＭでは２０個のデータ／アドレス入／出力端子の中で各々４／３／２／１個のボールを使用しない。
【００３７】
（他の実施形態）
本発明は、上述の本発明の実施形態及び添付の図面の記載により限定されるものではなく、本発明の技術的思想を逸脱しない範囲内で色々な置換、変形並びに変更をすることが可能であることは、いわゆる当業者であれば明白である。
【００３８】
例えば、上述の本発明の実施形態では、ＳＲＡＭを例示して説明したが、本発明はＤＲＡＭをはじめとする他の色々な半導体メモリ装置にも適用させることができる。
【００３９】
また、上述の本発明の実施形態では、データ入／出力を兼用の同一の共通端子を通じて行う場合を前提にして説明したが、本発明はデータ入／出力のために各々別途の端子を備えた半導体メモリ装置にも適用させることができる。
【００４０】
【発明の効果】
以上説明したように、本発明によれば、半導体メモリ装置のデータおよびアドレスの入／出力ピンを共有することができるように構成したので、必要とするピンの数を顕著に減少させることができる。
【００４１】
これによって、本発明によれば、パッケージの大きさを減らすことができ、携帯用装備、特に移動通信機器等の大きさを減らすことができるという顕著な効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態におけるＳＲＡＭの多重入／出力部の概略構成を示すブロック図である。
【図２】図１の回路を備えたＳＲＡＭの読み出しサイクルにおける信号タイミング（Ａ）及び書き込みサイクルにおける信号タイミング（Ｂ）を示すタイミングチャートである。
【図３】本発明に用いられる内部パルスＰＡＥＡ及びＰＡＥＤを発生するパルス発生回路の構成例を示すブロック図である。
【図４】図１の回路の詳細な回路構成を示す回路図である。
【図５】本発明にかかわるＣＳＰ方式のＳＲＡＭパッケージの端子配列の一例を概略的に示す平面図である。
【図６】従来のＣＳＰ方式のパッケージ内の１Ｍ、２Ｍ、４Ｍ ＳＲＡＭの端子配列を概略的に示す平面図である。
【図７】従来技術によるＳＲＡＭのデータ入／出力部及びアドレス入力部の構成を示すブロック図である。
【図８】図７の読み出しサイクルにおける信号タイミング（Ａ）および書き込みサイクルにおける信号タイミング（Ｂ）を示すタイミングチャートである。
【図９】図７のデータ入／出力部及びアドレス入力部の詳細な回路構成を示す回路図である。
【符号の説明】
１１ データ入出力パット
１２ アドレス入力パット
２０ データ入力バッファ
２２ データ出力バッファ
２４ アドレス入力バッファ
２８ 多重入／出力パッド（Ｍ−ＰＡＤ）
３０ データ出力バッファ
３２ データ入力バッファ
３３ パスゲート
３４ アドレス入力部
３５ パスゲート
３６ データ入力部
３７ 制御部
３８ 論理和ゲート
３９、４０ ラッチ回路
４１、４２、４５ インバータ
４３ 第１遅延器
４４、４７ 否定論理積ゲート
４６ 第２遅延器
５０ データおよびアドレス入／出力端子
５２ 制御端子
５４ 電源（ＶDD，ＧＮＤ）端子
１００ パッド領域
／ＯＥ 出力イネーブル信号
／ＷＥ 書き込みイネーブル信号
／ＡＥ アドレスイネーブル信号
Claims (7)
- 半導体メモリ装置において、
データ信号とアドレス信号の入力用で兼用され、データ信号またはアドレス信号を入力されて出力するための少なくとも一つの多重信号入力バッファー手段と、
データ出力イネーブル信号の入力端子と、
書き込みイネーブル信号の入力端子と、
アドレスイネーブル信号を入力し、該アドレスイネーブル信号の上昇エッジ及び下降エッジから発生する内部パルス信号を発生するパルス発生手段と、
前記内部パルス信号を入力し、該内部パルス信号を基に、前記多重信号入力バッファー手段から出力される信号がデータ信号なのか、あるいはアドレス信号なのかを区別する第１及び第２制御信号を生成し、該第１及び第２制御信号により前記多重信号入力バッファー手段、データ入力手段、アドレス入力手段を制御するためのアドレスイネーブル信号入力バッファー手段と、
前記第１制御信号に応答し、前記多重信号入力バッファー手段から出力されるデータ信号を入力する前記データ入力手段と、
前記第２制御信号に応答し、前記多重信号入力バッファー手段から出力されるアドレス信号を入力する前記アドレス入力手段と
を備えることを特徴とする半導体メモリ装置。 - 前記データ出力イネーブル信号、前記書き込みイネーブル信号及び前記アドレスイネーブル信号により制御を受けてメモリセル領域から伝達されるデータ信号を外部に出力するためのデータ出力手段をさらに備えることを特徴とする請求項１に記載の半導体メモリ装置。
- 前記データ入力手段が、
前記第１制御信号により制御を受けて前記多重信号入力バッファー手段から出力された前記データ信号を選択的に通過させるパスゲートと、
該パスゲートから出力された前記データ信号を一定時間ラッチするラッチ手段と
を有することを特徴とする請求項１に記載の半導体メモリ装置。 - 前記アドレス入力手段が、
前記第２制御信号により制御を受けて前記多重信号入力バッファー手段から出力された前記アドレス信号を選択的に通過させるパスゲートと、
該パスゲートから出力された前記アドレス信号を一定時間ラッチするラッチ手段と
を有することを特徴とする請求項１に記載の半導体メモリ装置。 - 前記パルス発生手段が、
前記アドレスイネーブル信号の下降エッジで発生する第１内部パルスと、
前記アドレスイネーブル信号の上昇エッジで発生する第２内部パルスと
を出力することを特徴とする請求項１に記載の半導体メモリ装置。 - 前記パルス発生手段が、
前記アドレスイネーブル信号が入力されて、該アドレスイネーブル信号を反転する第１反転手段と、
該第１反転手段の出力が入力されて、該出力をさらに反転する第２反転手段と、
該第２反転手段の出力を一定時間だけ遅延させる第１遅延手段と、
前記第１反転手段からの出力及び前記第１遅延手段からの出力を入力して前記アドレスイネーブル信号の第１状態遷移時に発生する第１パルスを出力する第１否定論理積手段と、
前記アドレスイネーブル信号が入力されて、該アドレスイネーブル信号を反転する第３反転手段と、
前記第３反転手段の出力を一定時間だけ遅延させる第２遅延手段と、
前記アドレスイネーブル信号及び前記第２遅延手段からの出力を入力して前記アドレスイネーブル信号の第２状態遷移時に発生する第２パルスを出力する第２否定論理積手段と
を有することを特徴とする請求項１に記載の半導体メモリ装置。 - 半導体メモリ装置において、
データ信号とアドレス信号の入力用として兼用される少なくとも一つの多重信号入力バッファー手段と、
データ出力イネーブル信号の入力端子と、
書き込みイネーブル信号の入力端子と、
アドレスイネーブル信号を入力し、該アドレスイネーブル信号の上昇エッジ及び下降エッジから発生する内部パルス信号を発生するパルス発生手段と、
前記内部パルス信号を入力し、該内部パルス信号を基に、前記多重信号入力バッファー手段から出力される信号がデータ信号なのか、あるいはアドレス信号なのかを区別する第１及び第２制御信号を生成し、該第１及び第２制御信号により前記多重信号入力バッファー手段を制御するためのアドレス信号入力バッファー手段とを備え、
（イ）前記第２制御信号がアクティブ状態である場合に、前記多重信号入力バッファー手段から入力される信号をアドレス信号として認識して、前記多重信号入力バッファー手段はアドレスを入力して出力し、
（ロ）前記第１制御信号がアクティブ状態ではない場合に、前記書き込みイネーブル信号に応答して、前記多重信号入力バッファー手段は書き込み用データを入力して出力する
ことを特徴とする半導体メモリ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980011816A KR100329734B1 (ko) | 1998-04-03 | 1998-04-03 | 어드레스입력및데이터입력용으로동일단자를겸용하는반도체메모리장치 |
| KR1998-11816 | 1998-04-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11328971A JPH11328971A (ja) | 1999-11-30 |
| JP4369553B2 true JP4369553B2 (ja) | 2009-11-25 |
Family
ID=19535801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09800099A Expired - Fee Related JP4369553B2 (ja) | 1998-04-03 | 1999-04-05 | 半導体メモリ装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6272053B1 (ja) |
| JP (1) | JP4369553B2 (ja) |
| KR (1) | KR100329734B1 (ja) |
| GB (1) | GB2336924B (ja) |
| TW (1) | TW439259B (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1122735B1 (en) * | 2000-01-31 | 2010-09-01 | STMicroelectronics Srl | Interleaved data path and output management architecture for an interleaved memory and load pulser circuit for outputting the read data |
| KR100543906B1 (ko) * | 2001-12-29 | 2006-01-23 | 주식회사 하이닉스반도체 | 어드레스 핀의 수를 줄인 동기식 반도체 메모리 소자 |
| US7466160B2 (en) * | 2002-11-27 | 2008-12-16 | Inapac Technology, Inc. | Shared memory bus architecture for system with processor and memory units |
| KR100481184B1 (ko) * | 2003-03-26 | 2005-04-07 | 삼성전자주식회사 | 반도체 메모리 집적회로 |
| KR100564033B1 (ko) * | 2003-12-05 | 2006-03-23 | 삼성전자주식회사 | 단일 버퍼 선택 입력 단자를 가지는 반도체 메모리 및반도체 메모리 테스트 방법 |
| KR100517734B1 (ko) * | 2003-12-12 | 2005-09-29 | 삼성전자주식회사 | 감마보정 디지털 아날로그 변환기 및 그 변환방법과, 이를사용한 소스구동 집적회로 및 평판표시장치 |
| KR100551072B1 (ko) * | 2003-12-29 | 2006-02-10 | 주식회사 하이닉스반도체 | 멀티-칩 패키지에서 입출력패드의 효율적인 멀티플렉싱이가능한 반도체 메모리 장치 |
| JP4827399B2 (ja) * | 2004-05-26 | 2011-11-30 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
| KR100909411B1 (ko) * | 2004-07-16 | 2009-07-24 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | 반도체 기억 장치 |
| KR100600053B1 (ko) | 2004-07-27 | 2006-07-13 | 주식회사 하이닉스반도체 | 어드레스핀과 데이터핀을 공유하는 의사 에스램 |
| KR100642639B1 (ko) * | 2004-10-25 | 2006-11-10 | 삼성전자주식회사 | 반도체 메모리 장치 |
| KR100712508B1 (ko) * | 2005-05-02 | 2007-04-30 | 삼성전자주식회사 | 메모리 장치의 구조 |
| WO2007130640A2 (en) * | 2006-05-04 | 2007-11-15 | Inapac Technology, Inc. | Memory device including multiplexed inputs |
| WO2008042403A2 (en) * | 2006-10-03 | 2008-04-10 | Inapac Technologies, Inc. | Memory accessing circuit system |
| JP2008192264A (ja) | 2007-02-07 | 2008-08-21 | Nec Electronics Corp | 半導体記憶装置 |
| US7710789B2 (en) * | 2007-09-27 | 2010-05-04 | Integrated Device Technology, Inc. | Synchronous address and data multiplexed mode for SRAM |
| US8359521B2 (en) * | 2008-01-22 | 2013-01-22 | International Business Machines Corporation | Providing a memory device having a shared error feedback pin |
| US8255783B2 (en) * | 2008-04-23 | 2012-08-28 | International Business Machines Corporation | Apparatus, system and method for providing error protection for data-masking bits |
| KR102070203B1 (ko) * | 2012-08-29 | 2020-01-29 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6120421A (ja) * | 1984-07-09 | 1986-01-29 | Nec Corp | 半導体集積回路 |
| US5249160A (en) * | 1991-09-05 | 1993-09-28 | Mosel | SRAM with an address and data multiplexer |
| US5793990A (en) * | 1993-06-11 | 1998-08-11 | Vlsi Technology, Inc. | Multiplex address/data bus with multiplex system controller and method therefor |
| JP2885613B2 (ja) * | 1993-07-05 | 1999-04-26 | 日本電気アイシーマイコンシステム株式会社 | 半導体メモリ回路 |
| JPH07296593A (ja) * | 1994-04-28 | 1995-11-10 | Mega Chips:Kk | 半導体記憶装置 |
| EP0691616A1 (en) * | 1994-07-08 | 1996-01-10 | Advanced Micro Devices, Inc. | RAM and ROM control unit |
| JP2616712B2 (ja) * | 1994-09-22 | 1997-06-04 | 日本電気株式会社 | 半導体記憶装置 |
| US5537353A (en) * | 1995-08-31 | 1996-07-16 | Cirrus Logic, Inc. | Low pin count-wide memory devices and systems and methods using the same |
| KR970051229A (ko) * | 1995-12-22 | 1997-07-29 | 김광호 | 비동기 발생신호를 사용하는 반도체 메모리 장치 |
| US5640361A (en) * | 1996-05-01 | 1997-06-17 | Hewlett-Packard Company | Memory architecture |
| US6044412A (en) * | 1997-10-21 | 2000-03-28 | Vlsi Technology, Inc. | Integrated circuit pin sharing method and apparatus for diverse memory devices by multiplexing subsets of pins in accordance with operation modes |
-
1998
- 1998-04-03 KR KR1019980011816A patent/KR100329734B1/ko not_active IP Right Cessation
-
1999
- 1999-04-01 GB GB9907720A patent/GB2336924B/en not_active Expired - Fee Related
- 1999-04-02 US US09/283,736 patent/US6272053B1/en not_active Expired - Lifetime
- 1999-04-05 JP JP09800099A patent/JP4369553B2/ja not_active Expired - Fee Related
- 1999-04-27 TW TW088106894A patent/TW439259B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100329734B1 (ko) | 2002-06-20 |
| GB2336924A (en) | 1999-11-03 |
| GB2336924B (en) | 2002-04-10 |
| US6272053B1 (en) | 2001-08-07 |
| KR19990079289A (ko) | 1999-11-05 |
| TW439259B (en) | 2001-06-07 |
| JPH11328971A (ja) | 1999-11-30 |
| GB9907720D0 (en) | 1999-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4369553B2 (ja) | 半導体メモリ装置 | |
| US9697887B2 (en) | SRAM bit-line and write assist apparatus and method for lowering dynamic power and peak current, and a dual input level-shifter | |
| JP3803050B2 (ja) | 半導体記憶装置、ダイナミックランダムアクセスメモリおよび半導体装置 | |
| US6107830A (en) | Integrated circuit device including CMOS tri-state drivers suitable for powerdown | |
| JP2002324395A (ja) | 半導体集積回路 | |
| JP3623762B2 (ja) | 半導体装置 | |
| KR0146544B1 (ko) | 다수개의 스위칭 수단을 가지는 다용도 패드를 구비한 반도체 메모리장치 | |
| US7227793B2 (en) | Voltage translator for multiple voltage operations | |
| JPH11154103A (ja) | 半導体集積回路装置 | |
| US5299169A (en) | Multiport memory device comprising random access port and serial access port | |
| US6376869B1 (en) | Semiconductor device | |
| JP7490786B2 (ja) | 制御回路及び半導体メモリ | |
| KR960012725A (ko) | 반도체 메모리 장치의 출력 버퍼 회로용 제어 회로 | |
| US10535394B2 (en) | Memory device including dynamic voltage and frequency scaling switch and method of operating the same | |
| JP2011014193A (ja) | 半導体装置 | |
| KR20020049386A (ko) | 테스트시 기입 데이터의 마스킹 동작이 가능한 반도체메모리 장치 및 데이터 마스킹 방법 | |
| CN116978415A (zh) | 一种存储设备 | |
| KR200269239Y1 (ko) | 기준전압 발생장치 | |
| JP2006140466A (ja) | 半導体記憶装置 | |
| KR100655067B1 (ko) | 반도체 메모리 장치의 데이터 출력회로 | |
| KR19990048155A (ko) | 저 전원 전압으로 동작하는 반도체 메모리 장치 | |
| JP2004118915A (ja) | 半導体記憶装置 | |
| KR20000007310A (ko) | 반도체 메모리 장치의 입/출력 회로 | |
| JPH02170442A (ja) | 半導体集積回路装置 | |
| KR20030080532A (ko) | 데이터버스 프리차지 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050620 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050928 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050928 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051107 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060714 |
|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20061012 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20061012 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061113 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070112 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070202 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090119 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090123 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090828 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |