KR100781984B1 - 셀프 레퍼런스를 갖는 센스앰프 회로 및 그에 의한 센싱방법 - Google Patents
셀프 레퍼런스를 갖는 센스앰프 회로 및 그에 의한 센싱방법 Download PDFInfo
- Publication number
- KR100781984B1 KR100781984B1 KR1020060108305A KR20060108305A KR100781984B1 KR 100781984 B1 KR100781984 B1 KR 100781984B1 KR 1020060108305 A KR1020060108305 A KR 1020060108305A KR 20060108305 A KR20060108305 A KR 20060108305A KR 100781984 B1 KR100781984 B1 KR 100781984B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- drain
- sense amplifier
- amplifier circuit
- bit line
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
Abstract
Description
Claims (19)
- 플래쉬 메모리 장치의 센스앰프 회로에 있어서:선택된 비트라인으로부터 인가되는 전압에 의해 제어되는 제1 트랜지스터; 및비선택된 비트라인으로부터 인가되는 전압에 의해 제어되며 상기 제1 트랜지스터의 커런트 드라이빙 능력보다 낮은 커런트 드라이빙 능력을 갖는 제2 트랜지스터를 구비함을 특징으로 하는 플래쉬 메모리 장치의 센스앰프 회로.
- 제1항에 있어서,상기 비선택된 비트라인으로부터 인가되는 전압은 상기 비선택된 비트라인의 프리챠지 전압임을 특징으로 하는 플래쉬 메모리 장치의 센스앰프 회로.
- 제1항에 있어서,상기 제1 트랜지스터 및 제2 트랜지스터의 소오스 및 접지단 사이에 배치되어 센스앰프 인에이블 신호에 의해 제어됨으로써 센싱 시점을 제어하기 위한 제어용 트랜지스터를 구비함을 특징으로 하는 플래쉬 메모리 장치의 센스앰프 회로.
- 제1항에 있어서,상기 제1 트랜지스터 및 제2 트랜지스터는 엔모스 트랜지스터임을 특징으로 하는 플래쉬 메모리 장치의 센스앰프 회로.
- 제4항에 있어서, 상기 센스앰프 회로는,전원 전압이 소오스로 인가되고 게이트가 드레인과 연결되며 드레인이 상기 제1 트랜지스터의 드레인에 연결되는 제1 피모스 트랜지스터; 및상기 전원 전압이 소오스로 인가되고 게이트가 상기 제1 피모스 트랜지스터의 게이트에 연결되며 드레인이 상기 제2 트랜지스터의 드레인에 연결되는 제2 피모스 트랜지스터를 구비하고,상기 제1 트랜지스터 및 제2 트랜지스터의 드레인이 출력 노드임을 특징으로 하는 플래쉬 메모리 장치의 센스앰프 회로.
- 제5항에 있어서,상기 제1 트랜지스터의 게이트 전압이 상기 제2 트랜지스터의 게이트 전압보다 낮은 경우에는 상기 제2 트랜지스터를 통해 바이패스되는 전류가 상기 제1 트랜지스터를 통해 바이패스되는 전류보다 더 큼을 특징으로 하는 플래쉬 메모리 장치 의 센스앰프 회로.
- 제1항에 있어서,선택된 워드라인에 연결되고 상기 선택된 비트라인에 연결된 메모리 셀이 오프 셀인 경우, 상기 선택된 워드라인 및 상기 선택된 비트라인에 연결된 메모리 셀의 센싱 동작시 상기 제2 트랜지스터의 드레인의 전압 레벨이 상기 제1 트랜지스터의 드레인의 전압 레벨보다 높아짐을 특징으로 하는 플래쉬 메모리 장치의 센스앰프 회로.
- 제1항에 있어서,선택된 워드라인에 연결되고 상기 선택된 비트라인에 연결된 메모리 셀이 온 셀인 경우, 상기 선택된 워드라인 및 상기 선택된 비트라인에 연결된 메모리 셀의 센싱 동작시 상기 제1 트랜지스터의 드레인의 전압 레벨이 상기 제2 트랜지스터의 드레인의 전압 레벨보다 높아짐을 특징으로 하는 플래쉬 메모리 장치의 센스앰프 회로.
- 커런트 미러형 센스앰프 회로를 구비한 플래쉬 메모리 장치에 있어서:비트라인과 워드라인의 교차점에 위치하는 메모리 셀을 복수로 구비하는 제1 및 제2 서브 어레이;제1 제어신호에 의해 제어됨으로써 상기 제1 서브 어레이에서의 비트라인들 중 어느 하나의 비트라인을 상기 센스앰프 회로에 선택적으로 연결하기 위한 제1 스위칭 회로부; 및제2 제어신호에 의해 제어됨으로써 상기 제2 서브 어레이에서의 비트라인들 중 어느 하나의 비트라인을 상기 센스앰프 회로에 선택적으로 연결하기 위한 제2 스위칭 회로부를 구비하고,상기 제1 서브 어레이가 선택된 워드라인 및 선택된 비트라인을 갖는 경우, 상기 제2 서브 어레이에서의 어느 하나의 비트라인이 상기 센스앰프 회로에 연결됨을 특징으로 하는 플래쉬 메모리 장치.
- 제9항에 있어서, 상기 센스앰프 회로는,게이트가 상기 선택된 비트라인에 연결된 제1 트랜지스터; 및게이트가 상기 제2 서브 어레이에서의 어느 하나의 비트라인에 연결된 제2 트랜지스터를 구비함을 특징으로 하는 플래쉬 메모리 장치.
- 제10항에 있어서,상기 제1 트랜지스터는 커런트 드라이빙 능력이 상기 제2 트랜지스터보다 더 큼을 특징으로 하는 플래쉬 메모리 장치.
- 제10항에 있어서, 상기 센스앰프 회로는,소오스에 전원 전압이 인가되고, 게이트는 상기 제1 트랜지스터의 드레인과 연결되고, 드레인과 게이트가 연결되는 제1 피모스 트랜지스터; 및소오스에 전원 전압이 인가되고, 게이트는 상기 제1 피모스 트랜지스터의 게이트와 연결되고, 드레인은 상기 제2 트랜지스터의 드레인과 연결되는 제2 피모스 트랜지스터를 구비하고,상기 제1 트랜지스터 및 제2 트랜지스터의 드레인이 출력 노드임을 특징으로 하는 플래쉬 메모리 장치.
- 제10항에 있어서,상기 선택된 워드라인에 연결되고 상기 선택된 비트라인에 연결된 메모리 셀이 오프 셀인 경우, 상기 선택된 워드라인 및 상기 선택된 비트라인에 연결된 메모리 셀의 센싱 동작시 상기 제2 트랜지스터의 드레인의 전압 레벨이 상기 제1 트랜지스터의 드레인의 전압 레벨보다 높아짐을 특징으로 하는 플래쉬 메모리 장치.
- 제10항에 있어서,상기 선택된 워드라인에 연결되고 상기 선택된 비트라인에 연결된 메모리 셀이 온 셀인 경우, 상기 선택된 워드라인 및 상기 선택된 비트라인에 연결된 메모리 셀의 센싱 동작시 상기 제1 트랜지스터의 드레인의 전압 레벨이 상기 제2 트랜지스터의 드레인의 전압 레벨보다 높아짐을 특징으로 하는 플래쉬 메모리 장치.
- 제11항에 있어서,상기 제1 트랜지스터의 게이트 전압이 상기 제2 트랜지스터의 게이트 전압보다 낮은 경우에는 상기 제2 트랜지스터를 통해 바이패스되는 전류가 상기 제1 트랜지스터를 통해 바이패스되는 전류보다 더 큼을 특징으로 하는 플래쉬 메모리 장치.
- 플래쉬 메모리 장치에서 커런트 미러형 센스앰프 회로에 의해 선택된 메모리 셀의 데이터를 센싱하는 방법에 있어서:상기 센스앰프 회로에서 입력단인 제1 트랜지스터와 제2 트랜지스터의 커런트 드라이빙 능력을 다르게 하되, 상기 선택된 메모리 셀이 연결된 선택된 비트라인에 의해 제어되는 상기 제1 트랜지스터의 커런트 드라이빙 능력이 비선택된 비트라인에 의해 제어되는 상기 제2 트랜지스터의 커런트 드라이빙 능력보다 더 크게 함으로써 비선택된 비트라인을 이용하여 레퍼런스 전압을 공급하는 것을 특징으로 하는 센싱 방법.
- 제16항에 있어서,상기 선택된 메모리 셀이 오프 셀인 경우, 상기 선택된 메모리 셀의 센싱 동작시 상기 제2 트랜지스터의 드레인의 전압 레벨이 상기 제1 트랜지스터의 드레인의 전압 레벨보다 높아짐을 특징으로 하는 센싱 방법.
- 제16항에 있어서,상기 선택된 메모리 셀이 온 셀인 경우, 상기 선택된 메모리 셀의 센싱 동작시 상기 제1 트랜지스터의 드레인의 전압 레벨이 상기 제2 트랜지스터의 드레인의 전압 레벨보다 높아짐을 특징으로 하는 센싱 방법.
- 제16항에 있어서,상기 제1 트랜지스터의 게이트 전압이 상기 제2 트랜지스터의 게이트 전압보다 낮은 경우에는 상기 제2 트랜지스터를 통해 바이패스되는 전류가 상기 제1 트랜지스터를 통해 바이패스되는 전류보다 더 큼을 특징으로 하는 센싱 방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060108305A KR100781984B1 (ko) | 2006-11-03 | 2006-11-03 | 셀프 레퍼런스를 갖는 센스앰프 회로 및 그에 의한 센싱방법 |
US11/790,149 US7590003B2 (en) | 2006-11-03 | 2007-04-24 | Self-reference sense amplifier circuit and sensing method |
CN2007101102962A CN101174467B (zh) | 2006-11-03 | 2007-06-08 | 自参考读出放大器电路和读出方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060108305A KR100781984B1 (ko) | 2006-11-03 | 2006-11-03 | 셀프 레퍼런스를 갖는 센스앰프 회로 및 그에 의한 센싱방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100781984B1 true KR100781984B1 (ko) | 2007-12-06 |
Family
ID=39139555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060108305A KR100781984B1 (ko) | 2006-11-03 | 2006-11-03 | 셀프 레퍼런스를 갖는 센스앰프 회로 및 그에 의한 센싱방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7590003B2 (ko) |
KR (1) | KR100781984B1 (ko) |
CN (1) | CN101174467B (ko) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101397549B1 (ko) * | 2007-08-16 | 2014-05-26 | 삼성전자주식회사 | 고속 프로그램이 가능한 불휘발성 반도체 메모리 시스템 및그것의 독출 방법 |
JP5266085B2 (ja) * | 2009-02-17 | 2013-08-21 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置 |
US8237497B2 (en) * | 2010-04-06 | 2012-08-07 | Mediatek Inc. | Amplifier for processing differential input using amplifier circuits with different driving capabilities and/or different frequency compensation characteristics |
US8345498B2 (en) * | 2011-02-17 | 2013-01-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Sense amplifier |
US8705282B2 (en) | 2011-11-01 | 2014-04-22 | Silicon Storage Technology, Inc. | Mixed voltage non-volatile memory integrated circuit with power saving |
CN102420003B (zh) * | 2011-11-21 | 2014-01-01 | 北京大学 | 电流镜型wta灵敏放大器 |
US8830772B2 (en) | 2012-06-15 | 2014-09-09 | Freescale Semiconductor, Inc. | Sense amplifier circuit |
US9129680B2 (en) * | 2012-09-18 | 2015-09-08 | Microchip Technology Incorporated | Self-biasing multi-reference |
US9129695B2 (en) | 2012-09-18 | 2015-09-08 | Microchip Technology Incorporated | Self-biasing current reference |
CN105632555A (zh) * | 2014-11-07 | 2016-06-01 | 中国科学院微电子研究所 | 一种闪存式存储器及其读取电路及其读取方法 |
US10431265B2 (en) * | 2017-03-23 | 2019-10-01 | Silicon Storage Technology, Inc. | Address fault detection in a flash memory system |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970071820A (ko) * | 1996-04-24 | 1997-11-07 | 김광호 | 감지 증폭기 |
KR19990003930A (ko) * | 1997-06-26 | 1999-01-15 | 김영환 | 래퍼런스 전압 발생 장치 |
JP2000040375A (ja) * | 1998-07-17 | 2000-02-08 | Mitsubishi Electric Corp | 半導体記憶装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5301160A (en) * | 1992-02-24 | 1994-04-05 | Texas Instruments Incorporated | Computer including an integrated circuit having a low power selection control arrangement |
US5297092A (en) * | 1992-06-03 | 1994-03-22 | Mips Computer Systems, Inc. | Sense amp for bit line sensing and data latching |
JPH07122080A (ja) * | 1993-08-31 | 1995-05-12 | Sony Corp | 半導体不揮発性記憶装置 |
JPH07169290A (ja) * | 1993-12-14 | 1995-07-04 | Nec Corp | 半導体記憶装置 |
EP0814480B1 (en) * | 1996-06-18 | 2003-12-17 | STMicroelectronics S.r.l. | Method and circuit for reading low-supply-voltage nonvolatile memory cells |
JP2003242793A (ja) * | 2002-02-15 | 2003-08-29 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置及びそのデータ読み出し方法 |
JP2004281032A (ja) * | 2003-02-25 | 2004-10-07 | Rohm Co Ltd | 半導体記憶装置 |
CN100492543C (zh) * | 2003-02-25 | 2009-05-27 | 罗姆股份有限公司 | 半导体存储装置 |
US6791880B1 (en) * | 2003-05-06 | 2004-09-14 | Fasl, Llc | Non-volatile memory read circuit with end of life simulation |
KR100546373B1 (ko) * | 2003-08-28 | 2006-01-26 | 삼성전자주식회사 | 기준셀을 사용하지 않는 vss/vdd 비트라인프리차지 스킴을 갖는 반도체 메모리장치 |
JP4522217B2 (ja) * | 2004-10-15 | 2010-08-11 | パナソニック株式会社 | 不揮発性半導体メモリ |
-
2006
- 2006-11-03 KR KR1020060108305A patent/KR100781984B1/ko active IP Right Grant
-
2007
- 2007-04-24 US US11/790,149 patent/US7590003B2/en active Active
- 2007-06-08 CN CN2007101102962A patent/CN101174467B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970071820A (ko) * | 1996-04-24 | 1997-11-07 | 김광호 | 감지 증폭기 |
KR19990003930A (ko) * | 1997-06-26 | 1999-01-15 | 김영환 | 래퍼런스 전압 발생 장치 |
JP2000040375A (ja) * | 1998-07-17 | 2000-02-08 | Mitsubishi Electric Corp | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
US7590003B2 (en) | 2009-09-15 |
CN101174467A (zh) | 2008-05-07 |
US20080106945A1 (en) | 2008-05-08 |
CN101174467B (zh) | 2012-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100781984B1 (ko) | 셀프 레퍼런스를 갖는 센스앰프 회로 및 그에 의한 센싱방법 | |
JP4901211B2 (ja) | センスアンプ及び半導体記憶装置 | |
KR0177776B1 (ko) | 고집적 반도체 메모리 장치의 데이타 센싱회로 | |
US5524094A (en) | Nonvolatile memory device with NAND array | |
KR100374522B1 (ko) | 메모리 어레이의 면적을 축소할 수 있는 비휘발성 반도체기억 장치 | |
US6504761B2 (en) | Non-volatile semiconductor memory device improved sense amplification configuration | |
JP2003242793A (ja) | 不揮発性半導体記憶装置及びそのデータ読み出し方法 | |
JPWO2007000809A1 (ja) | 半導体装置およびその制御方法 | |
KR100281668B1 (ko) | 멀티레벨정보를저장할수있는메모리셀을구비한비휘발성반도체메모리장치및데이터기입방법 | |
KR20030030824A (ko) | 소스 전위를 제어하여 프로그램 동작을 최적화한 불휘발성메모리 | |
JP2000276882A (ja) | 不揮発性半導体記憶装置とその記憶データの消去方法 | |
JP4392404B2 (ja) | 仮想接地型不揮発性半導体記憶装置 | |
CN100461297C (zh) | 半导体存储装置 | |
CN101276638B (zh) | 具有铁电器件的半导体存储器器件及其更新方法 | |
US7616486B2 (en) | Cell array of semiconductor memory device and method of driving the same | |
KR100708914B1 (ko) | 칩 전체를 통한 플래시 메모리 워드라인 트래킹 | |
KR20090075063A (ko) | 플로팅 바디 트랜지스터를 이용한 동적 메모리 셀을 가지는메모리 셀 어레이를 구비하는 반도체 메모리 장치 및 이장치의 동작 방법 | |
CN101231882A (zh) | 半导体集成电路及其操作方法 | |
US5982661A (en) | Memory device | |
KR100402245B1 (ko) | 메모리 장치 | |
JP2009295221A (ja) | 半導体記憶装置 | |
US5253210A (en) | Paritioned bit line structure of EEPROM and method of reading data therefrom | |
KR20030003093A (ko) | 반도체기억장치 및 이를 사용한 정보기기 | |
JP2006127665A (ja) | 半導体記憶装置 | |
KR100301811B1 (ko) | 칼럼 선택 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121031 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20131031 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20141031 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20151030 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20181031 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20191031 Year of fee payment: 13 |