KR100776240B1 - 임프린트를 이용한 에칭방법과 그에 사용되는 스탬프 - Google Patents

임프린트를 이용한 에칭방법과 그에 사용되는 스탬프 Download PDF

Info

Publication number
KR100776240B1
KR100776240B1 KR1020060016959A KR20060016959A KR100776240B1 KR 100776240 B1 KR100776240 B1 KR 100776240B1 KR 1020060016959 A KR1020060016959 A KR 1020060016959A KR 20060016959 A KR20060016959 A KR 20060016959A KR 100776240 B1 KR100776240 B1 KR 100776240B1
Authority
KR
South Korea
Prior art keywords
layer
etching
material layer
electrode
forming portion
Prior art date
Application number
KR1020060016959A
Other languages
English (en)
Other versions
KR20070084768A (ko
Inventor
김상훈
이기동
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060016959A priority Critical patent/KR100776240B1/ko
Publication of KR20070084768A publication Critical patent/KR20070084768A/ko
Application granted granted Critical
Publication of KR100776240B1 publication Critical patent/KR100776240B1/ko

Links

Images

Landscapes

  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 임프린트를 이용한 에칭방법과 그에 사용되는 스탬프에 관한 것으로 웨이퍼에 상응하는 크기를 가지는 투명 물질의 본체;와 불투명 물질의 n-pad 형성부;와 상기 본체의 일측 단부면을 타공하여 형성되는 p-pad 형성부;와 불투명 물질의 패턴 형성부;를 포함하는 스탬프와 기존의 LED 기판에 있어서, 전극층 위에 제 1 물질 및 제 2 물질이 더 적층된 것을 특징으로 하는 LED 기판 및 기초 LED 기판에 제 1 물질과 제 2 물질을 더 적층시키는 단계;와 상기 제 2 물질 위에 포토 레지스트를 코팅 하는 단계;와 상기 스탬프로 임프린트하는 단계;와 노광된 레지스트를 기초 마스크로 하여 적층된 물질층을 차례로 에칭하는 단계;를 포함하는 임프린트를 이용한 에칭방법에 관한 것이다.
본 발명에 따르면, 빛의 추출 효율을 증가시킬 수 있는 포토닉 크리스탈 구조와 n-pad 영역을 형성시키기 위한 메사(mesa) 구조를 단일 공정의 나노 임프린트 기술로 구현할 수 있고, 제조단가를 절감시킴은 물론 공정의 수율을 향상 및 제조공정과 제조시간을 단축시킬 수 있게 된다. 또한, 기존의 옵티칼 방식의 리소그라피 공정을 통해 메사 구조와 함께 50nm급 이하의 주기를 갖는 포토닉 크리스탈 구조를 형성시킬 수 있도록 하여 광추출 효율을 증가시킬 수 있게 된다.
임프린트, 포토닉 크리스탈, 메사구조, 에칭, 스탬프

Description

임프린트를 이용한 에칭방법과 그에 사용되는 스탬프{ETCHING METHOD USING IMPRINT, STAMP}
도 1은 본 발명에 따른 임프린트를 이용한 에칭방법에 사용되는 스탬프의 구조를 나타내는 사시도이다.
도 2a는 도 1에 도시된 스탬프의 평면도이다.
도 2b는 도 1에 도시된 스탬프의 저면도이다.
도 2c는 도 1에 도시된 스탬프의 정면도이다.
도 3은 본 발명에 따른 임프린트를 이용한 에칭방법에 사용되는 LED 기초 기판이다.
도 4는 본 발명에 따른 에칭방법을 수행하기 위하여 도 3에 도시된 LED 기초 기판의 상부에 도 1에 도시된 스탬프로 임프린트 되는 상태를 나타낸 도면이다.
도 5는 도 4에 도시된 상태에서 포토 레지스트가 현상된 상태를 나타내는 도면이다.
도 6a 내지 도 6f는 본 발명의 일 실시예에 따른 에칭방법에 의해 도 3에 도시된 LED 기판이 에칭되는 과정을 나타낸 도면이다.
도 7a 내지 도 7f는 본 발명의 다른 일 실시예에 따른 에칭방법에 의해 도 3에 도시된 LED 기판이 에칭되는 과정을 나타낸 도면이다.
*도면의 주요 부분에 대한 설명*
100 ... 스탬프 110 ... 본체
111 ... n-pad 형성부 112 ... p-pad 형성부
113 ... 패턴 형성부 200 ... LED 기판
210 ... 기초 기판 220 ... n-반도체층
230 ... 활성층 240 ... p-반도체층
250 ... 전극층 260 ... 제 1 물질층
270 ... 제 2 물질층 280 ... 포토 레지스트
본 발명은 임프린트를 이용한 에칭방법과 그에 사용되는 스탬프에 관한 것이다.
일반적으로 발광 다이오드(이하 LED라 함)는 기판상에 n-반도체층, 발광을 하게 되는 활성층, p-반도체층 및 전극층을 포함하여 다수개의 층들이 적층 구조로 되어있고, p-반도체와 n-반도체 층위에 전압을 인가시키기 위한 전극이 형성된 구조로 되어 있다. 이와 같이 구성된 LED는 빛을 발광하게 되는데, 빛이 발생되는 원리는 p-반도체등과 n-반도체층을 통해 인가되는 전압에 의하여 정공과 전자의 재결합을 통해 활성층에서 포텐셜에너지가 빛 에너지로 변환하므로 발광을 하게 된다. 이와 같이 발산되는 빛은 p-반도체 층의 투광성 전극이나 기판 전극을 통해 추출된 다.
이때, LED에서 빛의 추출 효율(Extraction Efficiency)은 생성된 광자가 반도체 칩 밖으로 빠져나오는 양에 대한 비율을 의미한다. 정공과 전자의 재결합 과정을 통해 생성되는 광자들은 반도체와 주변 물질 사이의 높은 굴절률 차이로 인해 소자의 내부에서 여러 번 반사를 겪게 되는데, 이 과정을 통해 소자의 외부로 방출되지 못한 빛은 다시 소자의 내부로 흡수되어 소멸되기도 한다. 다시 말해서, 전반사로 인해 외부로 방출되지 못하는 빛에너지가 다시 포텐셜에너지 또는 열에너지와 같은 다른 에너지로 전환되어 빛의 양이 감소되는 것이다.
따라서, 추출 효율(Extraction Efficiency)은 반도체 칩 내부에서의 다중 반사 과정에서 소멸되는 광자의 양에 의해 결정되는 것이다.
좀더 구체적으로 설명을 하면, LED에서 내부의 활성층에서 발생한 광자가 하부의 n-반도체층과 사파이어 등으로 형성되는 기판층을 통과하거나, 또는 상부의 p-반도체층과 투명 전극층을 통과할 때, 굴절율에 따라서 굴절률이 낮은 층에서 높은 층으로 갈 때는 문제가 발생되지 않지만, 그 반대인 굴절률이 높은 층에서 낮은 층으로 진행할 때에는 임계각 이상에서 전반사가 발생하게 된다.
즉, 모든 층이 비슷한 굴절률을 가지다가 표면층인 p형 투명 금속전극과 대기와의 경계면에서 큰 차이의 굴절률 감소가 일어나 p형 투명 금속 전극과 대기와의 경계면에서 광자들은 전반사되어 다시 LED 소자 내부로 돌아가게 된다. 이러한 이유로 특수한 층을 넣지 않은 일반적인 LED 구조의 경우는 전체 발광된 광자의 5% 만이 외부로 나가고 나머지 95%는 내부에서 전반사 되면서 열로 소실되어 LED 소자 의 열화를 일으키기도 한다.
따라서, 최근에는 이러한 전반사를 방지하고 LED 소자의 발광 효율을 증대시키기 위하여 LED 소자 내부에 광자결정 구조를 형성하는 다양한 방법이 개발되었다. 이 중 발광효율을 증가시키기 위해 클래드층과 같이 특정물질을 적층시켜 발광효율을 증가시키는 방법 또는 적층되는 물질층의 구조를 변형시켜 전반사를 최소화 하는 방법등이 개발되어 있다.
이와 같이 발광효율을 개선하기 위하여 개발된 기술은 크게 빛의 특성을 제어할 수 있도록 하는 방식과 포토닉 크리스탈 구조와 같이 전반사가 발생되지 않도록 하는 홀의 주기를 최소로 하여 전체 발광면의 크기를 증가시키도록 하는 방식으로 나누어 볼 수 있다.
여기서 포토닉 크리스탈 구조를 살펴보면, 활성층을 중심으로 하여 상부층에 형성되는 전극층과 p-반도체층 및 활성층까지 관통되는 다수개의 미세한 구멍을 형성하여 활성층에서 발생되는 광자가 상기 관통홀을 통해 전반사를 거치지 않고 외부로 방출될 수 있도록 하고 있다. 이와 같이 개발된 포토닉 크리스탈 구조는 다른 방식에 비하여 비교적 용이하게 빛의 발광효율을 증가시킬 수 있기 때문에 일반적인 기술로 보급되고 있다.
그러나, 상기 포토닉 크리스탈 구조의 LED는 n-반도체층 상부에 적층되는 각 층마다 다수개의 홀이 형성되어야 하기 때문에 적층 및 에칭공정이 빈번하게 이루어져야 하는 번거로움이 있다. 게다가 여러번의 에칭 공정으로 인하여 일반적인 포토 리소그라피 공정으로는 보다 미세한 주기를 갖는 홀을 형성하는 데에 한계가 있 어 나노급의 주기를 갖는 구조를 제작하는데에 어려움이 있다.
최근, 일렉트론 빔 리소그라피(electron beam lithography) 공정을 통해 50nm 이하의 주기 형성이 가능하게 되었는데, 일렉트론 빔 리소그라피 공정은 매우 복잡한 단계를 통해 구현이 되기 때문에 기존의 옵티칼 리소그라피 공정에 비하여 효율이 매우 떨어지는 문제가 있다.
또한, 13nm 주기의 익스트림 울트라바이올렛 리소그라피(extreme ultraviolet lithography) 공정이 개발되고 있는데, 이 공정은 고가의 장비를 필요로 하고, 아직 해결되지 않은 문제가 있어 이론단계에 머물고 있다. 즉, 상기 익스트림 울트라바이올렛 리소그라피는 그 공정의 단점으로 인하여 아직 양산이 되고 있지 않다.
다시 말해서, 현재까지는 포토닉 크리스탈 구조를 갖는 LED 기판의 제조에 있어서, 일반적인 장비를 이용하거나 단순화된 공정을 통해 50nm 급 이하의 주기를 형성시킬 수 있는 기술이 개발되어 있지 않다.
본 발명의 목적은 상기와 같은 문제점을 해결하기 위한 것으로 빛의 추출 효율을 증가시킬 수 있는 포토닉 크리스털 구조와 n-pad 영역을 형성시키기 위한 메사(mesa) 구조를 단일 공정의 나노 임프린트 기술로 구현할 수 있도록 하는 임프린트를 이용한 에칭방법과 그에 사용되는 스탬프를 제공하는 데에 있다.
본 발명의 다른 일 목적은 상이한 두 구조를 형성시키기 위한 공정을 단일 공정으로 수행할 수 있도록 하므로 제조단가를 절감시킴은 물론 공정의 수율을 향 상시키는 데에 있다.
본 발명의 다른 일 목적은 메사 구조와 함께 50nm급 이하의 주기를 갖는 포토닉 크리스탈 구조를 형성시킬 수 있도록 하여 광추출 효율을 증가시키는 데에 있다.
본 발명의 또 다른 일 목적은 에칭과정을 단일 챔버 내에서 연속적으로 수행될 수 있도록 하므로 제조공정과 제조시간을 단축시킬 수 있도록 하는 데에 있다.
본 발명은 상기와 같은 문제점을 해결하고 본 발명에 따른 목적을 달성하기 위한 일 실시형태로 웨이퍼에 상응하는 크기를 갖는 본체;와 n-pad 형성부;와 p-pad 형성부;와 패턴 형성부;를 포함하는 스탬프를 제공한다.
상기 스탬프는 투명 물질로 되는 본체에 n-pad 형성부는 불투명 물질로 되는 것이 바람직하고, 상기 p-pad 형성부는 타공되는 것이 바람직하며, 패턴 형성부는 필라구조로 되는 것이 바람직하다.
또한, 상기 불투명 물질은 Cr으로 그리고, 상기 투명 물질은 석영으로 할 수도 있고, 상기 패턴 형성부와 n-pad 형성부는 서로 다른 면에 형성되게 할 수도 있다.
본 발명은 상기와 같은 문제점을 해결하고, 본 발명에 따른 목적을 달성하기 위한 다른 일 실시형태로 LED 기초 기판상에 제 1 물질 및 제 2 물질이 더 적층되게 하는 LED 기판을 제공한다.
상기 제 1 물질과 제 2 물질은 에칭 공정시 패턴의 균일성을 유지시키고, 식 각 데미지를 입지 않는 물질로 구성되는 것이 바람직하다. 따라서, 상기 제 1 물질은 SiO2로 구성될 수도 있고, 상기 제 2 물질은 Cr으로 구성될 수도 있다.
본 발명은 상기와 같은 문제점을 해결하고, 본 발명에 따른 목적을 달성하기 위한 또 다른 일 실시형태로 기초 LED 기판에 제 1 물질과 제 2 물질을 더 적층시키는 단계;와 상기 제 2 물질층 위에 포토 레지스트를 코팅 하는 단계;와 본 발명에 따른 스탬프로 임프린트하는 단계;와 노광된 레지스트를 기초 마스크로 하여 적층된 물질층을 차례로 에칭하는 단계;를 포함하는 임프린트를 이용한 에칭방법을 제공한다.
상기 임프린트 단계는 레지스트를 현상시킨 후에 레지듀얼 레이어를 제거하는 단계를 더 포함할 수도 있다. 그리고, 상기 레지듀어 레이어는 산소프라즈마로 제거하는 것이 바람직하다.
일 실시예로서 에칭방법은 레지스트층과 제 2 물질층을 기초 마스크로 하여 제 1 물질층을 에칭하는 단계;와 레지스트층 내지 제 1 물질층을 기초 마스크로 하여 전극층 에칭하는 단계;와 레지스트층 내지 전극층을 기초 마스크로 하여 P-반도체층을 에칭하는 단계;와 레지스트층 내지 p-반도체층을 기초 마스크로 하여 활성층을 에칭하는 단계;와 레지스트층, 제 2 물질 층 및 제 1 물질 층을 차례로 제거하는 단계;를 포함할 수도 있다.
다른 일 실시예로서 에칭방법은 레지스트층과 제 2 물질층을 기초 마스크로 하여 제 1 물질층을 에칭하는 단계;와 상기 레지스트층을 제거하는 단계;와 상기 제 2 물질층 및 제 1 물질층을 기초마스크로 하여 전극층을 에칭하는 단계;와 상기 제 2 물질층을 제거하는 단계;와 상기 제 1 물질층 및 전극층을 기초마스크로 하여 P-반도체 층을 에칭하는 단계;와 상기 제 1 물질층, 전극층, P-반도체 층을 기초마스크로 하여 활성층을 에칭하는 단계;와 상기 제 1 물질층을 제거하는 단계;를 포함할 수도 있다.
또 다른 일 실시예로서 에칭방법은 레지스트층과 제 2 물질층을 기초 마스크로 하여 제 1 물질층을 에칭하면서 동시에 기초마스크로 사용되는 레지스트층을 함께 에칭하는 단계;와 상기 제 2 물질층 및 제 1 물질층을 기초마스크로 하여 전극층을 에칭하면서 동시에 기초마스크로 사용되는 제 2 물질층을 함께 에칭하는 단계;와 상기 제 1 물질층 및 전극층을 기초마스크로 하여 P-반도체 층을 에칭는 단계;와 상기 제 1 물질층, 전극층, P-반도체 층을 기초마스크로 하여 활성층을 에칭하면서 제 1 물질층을 함께 에칭하는 단계;를 포함할 수도 있다.
여기서, 제 1 물질층은 SiO2로 구성할 수도 있고, 제 2 물질층은 Cr으로 구성할 수도 있다.
상기 에칭방법에 있어서, 각 에칭단계는 하나의 챔버 내에서 수행될 수도 있고, 또는 다수개의 챔버 내에서 수행될 수도 있다. 에칭가스에 있어서, SiO2층은 CF4계열 가스로, Cr층은 Cl2계열 가스로, 전극층은 Cl2 계열 가스로, p-반도체층은 BCl3 계열 가스로 에칭하는 것이 바람직하다.
상기와 같은 에칭방법의 에칭단계의 일 실시예로는 p-전극과 n-전극을 형성 하는 단계를 더 포함하도록 구성할 수도 있다.
이하, 상기와 같은 본 발명에 따른 임프린트를 이용한 에칭방법과 그에 사용되는 스탬프 및 기판을 당업자가 충분히 이해할 수 있도록 실시예를 통해 설명을 하겠다.
도 1 내지 도 2c에는 본 발명에 따른 임프린트용 스탬프(100)가 도시되어 있다. 상기 도1 내지 도 2c에 도시된 도면을 참조하여 본 발명의 일 형태인 스탬프를 설명하면 다음과 같다.
상기 스탬프(100)는 그 본체(110)에 n-pad 형성부(111)와 p-pad 형성부(112) 및 패턴 형성부(113)를 포함하도록 구성된다. 상기 본체(110)는 빛의 투과가 가능하도록 하기 위하여 석영 또는 사파이어 등과 같은 투명 재질로 구성되는 것이 바람직하다.
상기 n-pad 형성부(111)는 본체(110)의 일측 단부면에 형성되는 차단층으로 구성되는데, 상기 차단층은 리소그라피 공정에서 빛의 투과를 차단하게 되는 역할을 하게 된다. 이와 같이 빛을 차단시켜 포토 레지스트가 빛에 의해 반응하지 못하도록 하므로 제거되므로 상기 포토 레지스트층의 하부에 위치되는 물질층들이 순차적으로 에칭될 수 있도록 하기 위함이다. 따라서, 상기 n-pad 형성부(111)는 불투명 물질로 형성되는 차단층으로 구성되는 것이 바람직하다. 일 예로 상기 차단층을 Cr으로 구성할 수도 있다.
그리고, 상기 p-pad 형성부(112)는 본체(110)의 일측 단부면에 형성되는 구멍으로 구성될 수 있는데, 상기 n-pad 형성부(112)의 반대 위치에 형성된다. 상기 구멍은 임프린트 공정에서 포토 레지스트가 압착되지 않도록 하여 더 두꺼운 레지스트 층으로 현상될 수 있도록 하기 위함이다. 즉, 현상시 빛에 의해 포토 레지스트가 반응을 하여 제거되지 않도록 하므로 에칭공정시 반응된 레지스트의 하부에 위치되는 물질층들이 필요에 따라 에칭될 수 있도록 하기 위함이다. 상기와 같은 p-pad 형성부(112)는 도면에 도시된 것과 같이 구멍으로 형성될 수도 있고, 이하 설명되는 패턴 형성부(113)가 일부 영역에 형성되지 않도록 하여 구성될 수도 있다.
또한, 상기 패턴 형성부(113)는 본체(110)의 일측면 전체에 걸쳐 형성되는 필라구조를 갖는 돌기로 구성될 수 있는데, 상기 n-pad 형성부(111)와 마주하는 면에 형성된다. 상기 필라구조를 갖는 돌기들은 임프린트 공정에서 포토 레지스트를 압착하도록 작용하여 압착된 부위에 레지스트층이 제거될 수 있도록 하므로 LED 기판이 일정한 패턴으로 에칭될 수 있게 된다. 상기와 같이 구성되는 패턴 형성부(113)는 p-pad 형성부(112)에 형성되지 않도록 구성하는 것이 바람직하다.
한편, 임프린트 공정시 상기 패턴 형성부(113)에 의해 압착된 부분의 레지스트가 완전히 제거되지 않아 레지듀얼 레이어(residual layer)가 남을 수도 있다. 따라서, 이와 같은 레지듀얼 레이어를 발생시키지 않도록 본체(110)와는 달리 상기 패턴 형성부(113)를 구성하는 필라구조의 돌기를 불투명 물질로 구성할 수도 있다.
또한, 변형 실시예로 상기 패턴 형성부(113)는 상기 n-pad 형성부(111)와 동일면에 형성될 수도 있다. 상기 p-pad 형성부(112)와 마찬가지로 상기 n-pad 형성부(111)에 패턴 형성부(113)가 형성되지 않도록 하면, 동일면에도 그 구성이 가능 하게 된다. 즉, n-pad 형성부(111)와 p-pad 형성부(112)가 형성되는 본체(110)의 동일면에 상기 n-pad 형성부(111)와 p-pad 형성부(112)를 제외한 영역에 패턴 형성부(113)를 형성하여 구성할 수도 있다. 상기 패턴 형성부(113)는 일렉트론 빔 리소그라피(elecron beam lithography)를 이용하여 형성시킬 수 있다.
상기와 같은 구성을 갖는 스탬프(100)는 한번의 임프린트 공정을 통해 메사(mesa) 구조와 포토닉 크리스털 구조를 동시에 구현할 수 있게 된다.
이와 같이 설명된 상기 스탬프(100)는 포지티브 포토 레지스트용으로 제작된 것을 기초로 하여 도시되었으나, 상기 포지티브 포토 레지스트에 한정되지 않고, 그 구성을 상기 설명된 것과 반대로 하여 구성하면, 네거티브 포토 레지스트에도 적용될 수 있다.
도 3에는 본 발명에 따른 임프린트를 이용한 에칭방법에 사용되는 LED 기판이 도시되어 있다. 상기 도 3에 도시된 도면을 참조하여 본 발명의 일 형태인 LED 기판을 설명하면 다음과 같다.
상기 LED 기판(200)은 일반적인 LED 기판을 구성하는 물질층에 제 1 물질층(260)과 제 2 물질층(270)을 더 포함하도록 구성된다. 다시 말해, 본 발명에 따른 LED 기판(200)은 통상 사파이어 등의 기초 기판(210), n-반도체층(220), 활성층(230), p-반도체층(240), 전극층(250)으로 구성되는 일반적인 LED 기판층에 제 1 물질층(260)과 제 2 물질층(270)이 더 포함된다.
상기 제 1 물질층(260)과 제 2 물질층(270)은 이하 설명되는 본 발명에 따른 에칭방법을 수행하는 동안 패턴의 균일성을 유지할 수 있는 물질로 구성되는 것이 바람직하며, 또한 식각 데미지를 입지 않는 물성을 더 갖는 물질로 구성될 수도 있다. 상기 제 1 물질층(260)과 제 2 물질층(270)의 예로 상기 제 1 물질층(260)은 SiO2로 구성할 수도 있고, 상기 제 2 물질층(270)은 Cr으로 구성할 수도 있다.
상기와 같이 본 발명에 따른 LED 기판(200)이 제 1 물질층(260)과 제 2 물질층(270)을 더 포함하도록 구성되는 이유는 이하 설명되는 본 발명에 따른 에칭방법을 수행할 때, 상기 제 1 물질층(260)과 제 2 물질층(270)이 기초 마스크로 작용하여 의도되는 패턴과 구조가 형성될 수 있도록 하부에 적층된 물질층을 선택적으로 에칭되게 하기 위함이다.
상기 LED 기판(200)에는 도 3에 도시된 것과 같이 레지스트층(280)이 코팅된 후에 이하 설명되는 에칭방법을 수행하게 된다.
도 4 내지 도 5에는 본 발명에 따른 임프린트를 이용한 에칭방법이 수행되는 기초 공정이 도시되어 있다. 상기 도 4 내지 도 5에 도시된 도면을 참조하여 본 발명의 에칭방법의 일 실시형태를 설명하면 다음과 같다.
우선 본 발명의 에칭방법에 대한 핵심이 되는 방법을 설명을 하면, 처음 일반적인 LED 기판에 제 1 물질층(260)을 증착시키고, 상기 제 1 물질층(260) 위에 다시 제 2 물질층(270)을 더 증착시킨다. 그 다음에는 패턴 및 메사 구조를 형성시키기 위한 일 수단으로 포토 레지스트층(280)을 형성시키고, 상기 포토 레지스트층(280)의 상부로부터 도 1에 도시된 것과 같은 본 발명에 따른 스탬프(100)로 임프린트를 수행한다.
이때, 상기 스탬프(100)에 형성된 패턴 형성부(113)에 의하여 상기 레지스트층(180)은 일정한 패턴을 갖도록 눌려지게 된다. 이 상태에서 상기 레지스트층(280)을 UV 등으로 노광을 하게 되면, 상기 레지스트층(280)은 도 5에 도시된 것과 같은 구조로 현상된다.
도 5를 참조하여 상기 현상된 레지스트층(280)의 구조를 간략하게 설명하면, 상기 레지스트층(280)은 상기 스탬프(100)의 p-pad 형성부(112)에 의해 p-pad 형성부(281)가 형성되고, 상기 스탬프(100)의 패턴 형성부(113)에 의해 필라구조의 홈(290)이 형성되도록 하는 패턴 형성부(282)가 형성되며, 또한 상기 스탬프(100)의 n-pad 형성부(111)에 의해 n-pad 형성부(283)가 형성된다.
이와 같은 구조로 현상된 상기 레지스트층(280)을 기초 마스크로 하여 하부에 적층된 물질층을 선택적으로 에칭하여 포토닉 크리스탈 구조와 메사구조가 단일 공정을 통해 형성되게 된다.
상기 임프린트 단계에서 레지스트층(280)을 현상시킨 후에 스탬프(100)의 패턴 형성부(113)에 의해 가압된 부분에는 레지듀얼 레이어(284)가 남아있게 될 수 있다. 따라서, 상기와 같이 레지듀얼 레이어(284)가 남게 되는 경우에는 산소프라즈마로 제거하는 것이 바람직하다.
도 6a 내지 도 6f에는 본 발명에 따른 임프린트를 이용한 에칭방법에 의해 수행되는 에칭과정의 일 실시예가 도시되어 있다. 상기 도 6a 내지 도 6f에 도시된 도면을 참조하여 일 실시예의 에칭과정을 설명하면 다음과 같다.
우선, 상기 레지스트층(280)을 기초 마스크로 하여 하부에 형성된 제 2 물질 층(270)을 에칭한다. 이와 같이 에칭된 제 2 물질층(270)은 상기 레지스트층(280)과 마찬가지로 상기 레지스트층(280)의 p-pad 형성부(281)에 의해 p-pad 형성부(271)가 형성되고, 상기 레지스트층(280)의 패턴 형성부(282)에 의해 필라구조의 홈(290)이 형성되도록 하는 패턴 형성부(272)가 형성되며, 또한 상기 레지스트층(280)의 n-pad 형성부(283)에 의해 n-pad 형성부(273)가 형성된다.
여기서, 상기 제 2 물질층(270)은 Cr 물질로 구성될 수 있는데, Cr 물질로 구성된 경우에는 Cl2계열 가스로 에칭을 수행한다.
그 후에 상기 레지스트층(280)과 상기 제 2 물질층(270)을 기초 마스크로 하여 하부에 형성된 제 1 물질층(260)을 에칭한다. 이와 같이 에칭된 제 1 물질층(260)은 상기 제 2 물질층(270)과 마찬가지로 상기 제 2 물질층(270)의 p-pad 형성부(271)에 의해 p-pad 형성부(261)가 형성되고, 상기 제 2 물질층(270)의 패턴 형성부(272)에 의해 필라구조의 홈(290)이 형성되도록 하는 패턴 형성부(262)가 형성되며, 또한 상기 제 2 물질층(270)의 n-pad 형성부(273)에 의해 n-pad 형성부(263)가 형성된다.
여기서, 상기 제 1 물질층(260)은 SiO2 물질로 구성될 수 있는데, SiO2 물질로 구성된 경우에는 CF4계열 가스로 에칭하는 것이 바람직하다.
상기 제 1 물질층(260)이 에칭된 후에는 상기 레지스트층(280)과 상기 제 2 물질층(270) 및 제 1 물질층(260)을 기초 마스크로 하여 하부에 형성된 전극층(250)을 에칭한다. 상기 설명된 에칭과정과 마찬가지로 상기 전극층(250) 또한 p- pad 형성부(251)와 필라구조의 홈(290)이 형성되도록 하는 패턴 형성부(252) 및 n-pad 형성부(253)가 형성된다. 상기 전극층(250)은 Cl2 계열 가스로 에칭하는 것이 바람직하다.
상기 전극층(250)이 에칭된 후에는 상기 레지스트층(280), 상기 제 2 물질층(270), 제 1 물질층(260) 및 전극층(250)을 기초 마스크로 하여 하부에 형성된 p-반도체층(240)을 에칭한다. 상기 p-반도체층(240) 또한 상기 설명된 에칭과정과 마찬가지로 p-pad 형성부(241)와 필라구조의 홈(290)이 형성되도록 하는 패턴 형성부(242) 및 n-pad 형성부(243)가 형성된다. 상기 p-반도체층(240)은 BCl3 계열 가스로 에칭하는 것이 바람직하다.
그리고, 상기 p-반도체층(240)이 에칭된 후에는 상기 레지스트층(280), 제 2 물질층(270), 제 1 물질층(260), 전극층(250) 및 p-반도체층(240)을 기초 마스크로 하여 하부에 형성된 활성층(230)을 에칭한다. 상기 활성층(230) 또한 상기 설명된 에칭과정과 마찬가지로 p-pad 형성부(231)와 필라구조의 홈(290)이 형성되도록 하는 패턴 형성부(232) 및 n-pad 형성부(233)가 형성된다.
이와 같이 에칭과정을 수행 한 후에는 상기 레지스트층(280), 제 2 물질 층(270) 및 제 1 물질 층(260)을 차례로 제거하게 된다. 상기 제 1 물질층(260) 까지 제거를 하게 되면, 도 6f에 도시된 것과 같이 p-pad 형성부(251)의 상부에 p-전극(310)을 형성시키고, n-pad 형성부(243)의 상부에 n-전극(320)을 형성시켜 LED 소자를 완성하게 된다.
여기서 p-전극(310)은 Pd, Pt, Pd/Au, Pt/Au, Ni/Au, NiO/Au 중 어느 하나 또는 이들 중 둘 이상의 합금으로 하여 구성될 수 있고, n-전극(320)은 Ni, Al/Ni/Au, Al/Ti/Au 또는 Al/Pt/Au 중 어느 하나 또는 이들 중 둘 이상의 합금으로 하여 구성될 수 있다.
상기와 같은 에칭과정은 하나의 챔버 내에서 반응가스를 교환해 가며 수행될 수도 있고, 또는 각 에칭과정이 다른 챔버 내에서 수행될 수도 있다.
이와 같은 에칭과정을 통해 포토 크리스탈 구조를 형성하기 위한 공정과 메사구조를 형성하기 위한 공정이 단일의 공정을 통해 구현되게 된다.
도 7a 내지 도 7f에는 본 발명에 따른 임프린트를 이용한 에칭방법의 다른 일 실시예에 의해 수행되는 공정이 도시되어 있다. 상기 도 7a 내지 도 7f에 도시된 도면을 참조하여 본 발명의 다른 일 실시형태를 설명하면 다음과 같다.
도 5에 도시된 것과 같이 스탬프(100)로 임프린트하여 현상된 레지스트층(280)을 기초 마스크로 하여 제 2 물질층(270)을 에칭하게 된다. 상기 에칭된 제 2 물질층(270)은 도 7a에 도시된 것과 같이 상기 레지스트층(280)의 p-pad 형성부(281)에 의하여 p-pad 형성부(271)가 형성되고, 상기 레지스트층(280)의 패턴 형성부(282)에 의해 필라구조의 홈(290)이 형성되도록 하는 패턴 형성부(272)가 형성되며, 또한 상기 레지스트층(280)의 n-pad 형성부(283)에 의해 n-pad 형성부(273)가 형성된다.
여기서, 상기 제 2 물질층(270)은 Cr 물질로 구성될 수 있는데, Cr 물질로 구성된 경우에는 Cl2계열 가스로 에칭을 수행한다.
제 2 물질층(270)이 에칭된 후에는 다시 상기 레지스트층(280)과 상기 제 2 물질층을 기초 마스크로 하여 제 1 물질층(260)을 에칭하게 된다. 상기와 같이 제 1 물질층(260)이 에칭된 후에는 상기 제 2 물질층(270)의 상부에 적층되어 있는 레지스트층(280)을 제거하게 된다. 여기서, 상기 제 1 물질층(260)은 SiO2 물질로 구성될 수 있는데, SiO2 물질로 구성된 경우에는 CF4계열 가스로 에칭하는 것이 바람직하다.
상기 에칭된 제 1 물질층(260)은 도 7b에 도시된 것과 같이 p-pad 형성부(261)가 형성되고, 필라구조의 홈(290)이 형성되도록 하는 패턴 형성부(262)가 형성되며, 또한 n-pad 형성부(263)가 형성된다.
그 후에 다시, 상기 제 2 물질층(270)과 제 1 물질층(260)을 기초 마스크로 하여 전극층(250)을 에칭하고, 상기 전극층(250)이 에칭된 후에는 상기 제 2 물질층(270)을 제거하게 된다. 상기 전극층(250)은 Cl2 계열 가스로 에칭하는 것이 바람직하고, 상기 제 2 물질층(270)이 Cr 물질로 구성된 경우에는 Cl2계열 가스로 에칭을 수행한다.
상기 에칭과정을 통해 이미 설명된 다른 물질층의 에칭과정과 마찬가지로 상기 전극층(250) 또한 도 7c에 도시된 것과 같이 p-pad 형성부(251)와 필라구조의 홈(290)이 형성되도록 하는 패턴 형성부(252) 및 n-pad 형성부(253)가 형성된다.
상기 전극층(250)을 에칭한 후에는 상기 제 1 물질층(260) 및 전극층(250)을 기초마스크로 하여 P-반도체층(240)을 에칭한다. 상기 p-반도체층(240)은 BCl3 계열 가스로 에칭하는 것이 바람직하다. 상기 p-반도체층(240) 또한 상기 설명된 에칭과정과 마찬가지로 p-pad 형성부(241)와 필라구조의 홈(290)이 형성되도록 하는 패턴 형성부(242) 및 n-pad 형성부(243)가 형성된다.
상기 P-반도체층(240)을 에칭한 후에는 상기 제 1 물질층(260), 전극층(250) 및 p-반도체층(240)을 기초 마스크로 하여 활성층(230)을 에칭하게 되고, 상기 활성층(230)이 에칭된 후에는 다시 상기 제 1 물질층(260)을 제거하게 된다.
상기 에칭과정을 통해 상기 활성층(230)은 도 7e에 도시된 것과 같이 p-pad 형성부(231)와 필라구조의 홈(290)이 형성되도록 하는 패턴 형성부(232) 및 n-pad 형성부(233)가 형성된다. 상기 제 1 물질층(260)은 CF4계열 가스로 에칭을 수행한다.
상기 에칭과정을 통해 포토 크리스탈 구조와 메사구조를 갖게된 LED 소자는 도 7f에 도시된 것과 같ㅌ이 p-pad 형성부(251)의 상부에 p-전극(310)을 형성시키고, n-pad 형성부(243)의 상부에 n-전극(320)을 형성시켜 LED 소자를 완성하게 된다.
여기서 p-전극(310)은 Pd, Pt, Pd/Au, Pt/Au, Ni/Au, NiO/Au 중 어느 하나 또는 이들 중 둘 이상의 합금으로 하여 구성될 수 있고, n-전극(320)은 Ni, Al/Ni/Au, Al/Ti/Au 또는 Al/Pt/Au 중 어느 하나 또는 이들 중 둘 이상의 합금으로 하여 구성될 수 있다.
상기와 같은 에칭과정은 하나의 챔버 내에서 반응가스를 교환해 가며 수행될 수도 있고, 또는 각 에칭과정이 다른 챔버 내에서 수행될 수도 있다.
이와 같은 에칭과정을 통해 포토 크리스탈 구조를 형성하기 위한 공정과 메사구조를 형성하기 위한 공정이 단일의 공정을 통해 구현되게 된다.
본 발명에 따른 임프린트를 이용한 에칭방법의 또 다른 일 실시예를 도 7a 내지 도 7f를 참조하여 설명하겠다. 우선, 이 실시예에서는 상기 두 번째 에칭방법에 대한 실시예에서와 유사한 공정으로 수행되나, 동일 챔버 내에서 반응가스를 동시에 유입시켜 마스크로 이용되는 물질층과 에칭되는 층을 동시에 에칭하는 방식으로 수행될 수도 있다.
도 5에 도시된 것과 같이 스탬프(100)로 임프린트하여 현상된 레지스트층(280)을 기초 마스크로 하여 제 2 물질층(270)을 에칭하게 된다. 상기 에칭된 제 2 물질층(270)은 도 7a에 도시된 것과 같이 상기 레지스트층(280)의 p-pad 형성부(281)에 의하여 p-pad 형성부(271)가 형성되고, 상기 레지스트층(280)의 패턴 형성부(282)에 의해 필라구조의 홈(290)이 형성되도록 하는 패턴 형성부(272)가 형성되며, 또한 상기 레지스트층(280)의 n-pad 형성부(283)에 의해 n-pad 형성부(273)가 형성된다.
그 후에 상기 레지스트층(280)과 제 2 물질층(270)을 기초 마스크로 하여 제 1 물질층(260)을 에칭하면서 동시에 기초 마스크로 사용되는 레지스트층을 함께 에칭한다. 이 에칭과정은 동일 챔버 내에서 수행되게 되며, 제 1 물질층(260)을 에칭 하기 위한 반응가스와 상기 레지스트층(280)을 제거하기 위한 반응가스를 동시에 투입하여 에칭과정이 수행될 수도 있다.
이 과정을 통해 상기 제 1 물질층(260)에는 p-pad 형성부(261)가 형성되고, 필라구조의 홈(290)이 형성되도록 하는 패턴 형성부(262)가 형성되며, 또한 n-pad 형성부(263)가 형성된다.
상기 에칭과정 후에 다시 상기 제 2 물질층(270) 및 제 1 물질층(260)을 기초 마스크로 하여 전극층(250)을 에칭하면서 동시에 기초 마스크로 사용되는 제 2 물질층(270)을 함께 에칭한다. 이 에칭과정 또한 동일 챔버 내에서 수행되게 되며, 전극층(250)을 에칭하기 위한 반응가스와 상기 제 2 물질층(270)을 제거하기 위한 반응가스를 동시에 투입하여 에칭과정이 수행될 수도 있다.
이 과정을 통해 또한 상기 전극층(250)에는 p-pad 형성부(251)가 형성되고, 필라구조의 홈(290)이 형성되도록 하는 패턴 형성부(252)가 형성되며, 또한 n-pad 형성부(253)가 형성된다.
상기 전극층(250)이 에칭된 후에는 다시 상기 제 1 물질층(260) 및 전극층(250)을 기초 마스크로 하여 p-반도체층(240)을 에칭하게 된다. 이때, 이후 계속되는 에칭과정에서 상기 전극층(250)의 손상이 발생되지 않도록 하기 위하여 상기 제 1 물질층(260)은 제거되지 않는 것이 바람직하다.
상기 과정을 통해 상기 p-반도체층(240)에는 다른 물질층과 마찬가지로 p-pad 형성부(241)가 형성되고, 필라구조의 홈(290)이 형성되도록 하는 패턴 형성부(242)가 형성되며, 또한 n-pad 형성부(243)가 형성된다.
상기 p-반도체층(240)이 에칭된 후에는 상기 제 1 물질층(260), 전극층(250) 및 p-반도체층(240)을 기초 마스크로 하여 활성층(230)을 에칭하면서 동시에 상기 제 1 물질층(260)을 제거하게 된다.
이 에칭과정 또한 동일 챔버 내에서 수행되게 되며, 활성층(230)을 에칭하기 위한 반응가스와 상기 제 1 물질층(260)을 제거하기 위한 반응가스를 동시에 투입하여 에칭과정이 수행될 수도 있다.
상기 에칭과정을 통해 상기 활성층(230)은 도 7e에 도시된 것과 같이 p-pad 형성부(231)와 필라구조의 홈(290)이 형성되도록 하는 패턴 형성부(232) 및 n-pad 형성부(233)가 형성된다.
여기서, 제 1 물질층은 SiO2로 구성할 수도 있고, 제 2 물질층은 Cr으로 구성할 수도 있다. 그리고, 에칭과정에 있어서, 반응가스로는 SiO2층은 CF4계열 가스로, Cr층은 Cl2계열 가스로, 전극층은 Cl2 계열 가스로, p-반도체층은 BCl3 계열 가스로 에칭하는 것이 바람직하다.
상기 에칭과정을 통해 포토 크리스탈 구조와 메사구조를 갖게된 LED 소자는 도 7f에 도시된 것과 같이 p-pad 형성부(251)의 상부에 p-전극(310)을 형성시키고, n-pad 형성부(243)의 상부에 n-전극(320)을 형성시켜 LED 소자를 완성하게 된다.
여기서 p-전극(310)은 Pd, Pt, Pd/Au, Pt/Au, Ni/Au, NiO/Au 중 어느 하나 또는 이들 중 둘 이상의 합금으로 하여 구성될 수 있고, n-전극(320)은 Ni, Al/Ni/Au, Al/Ti/Au 또는 Al/Pt/Au 중 어느 하나 또는 이들 중 둘 이상의 합금으로 하여 구성될 수 있다.
상기와 같은 에칭과정은 하나의 챔버 내에서 반응가스를 교환해 가며 수행될 수도 있고, 또는 각 에칭과정이 다른 챔버 내에서 수행될 수도 있다.
이와 같은 에칭과정을 통해 포토 크리스탈 구조를 형성하기 위한 공정과 메사구조를 형성하기 위한 공정이 단일의 공정을 통해 구현되게 된다.
이상과 같이 각 실시예를 통하여 본 발명을 설명하였지만, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 요지범위 내에서 다양한 변형 실시가 가능함은 당업자에게 있어서 자명하다 할 것이다.
본 발명에 따르면, 빛의 추출 효율을 증가시킬 수 있는 포토닉 크리스탈 구조와 n-pad 영역을 형성시키기 위한 메사(mesa) 구조를 단일 공정의 나노 임프린트 기술로 구현할 수 있게 된다.
본 발명에 따르면, 포토닉 크리스탈 구조와 메사구조와 같이 상이한 두 구조를 형성시키기 위한 공정을 단일 공정으로 수행할 수 있도록 하므로 제조단가를 절감시킴은 물론 공정의 수율을 향상 및 제조공정과 제조시간을 단축시킬 수 있게 된다.
또한, 본 발명에 따르면, 기존의 옵티칼 방식의 리소그라피 공정을 통해 메사 구조와 함께 50nm급 이하의 주기를 갖는 포토닉 크리스탈 구조를 형성시킬 수 있도록 하여 광추출 효율을 증가시킬 수 있게 된다.

Claims (31)

  1. 웨이퍼에 상응하는 크기를 가지는 투명 물질의 본체;와
    불투명 물질의 n-pad 형성부;와
    상기 본체의 일측 단부면을 타공하여 형성되는 p-pad 형성부;와
    불투명 물질의 패턴 형성부;를 포함하는 것을 특징으로 하는 스탬프.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서, 상기 패턴 형성부는 필라구조로 된 것을 특징으로 하는 스탬프.
  5. 삭제
  6. 제 1 항에 있어서, 상기 불투명 물질은 Cr인 것을 특징으로 하는 스탬프.
  7. 제 1 항에 있어서, 상기 투명 물질은 석영인 것을 특징으로 하는 스탬프.
  8. 삭제
  9. 제 1 항에 있어서,
    상기 패턴 형성부는 상기 본체의 일측면에 형성되고,
    상기 n-pad 형성부는 상기 본체의 타측면에 형성되는 것을 특징으로 하는 스탬프.
  10. 제 1 항에 있어서,
    상기 패턴 형성부는 상기 본체의 일측면에 형성되고,
    상기 패턴 형성부가 형성된 동일면에 상기 n-pad 형성부가 형성되는 것을 특징으로 하는 스탬프.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 기초 LED 기판에 제 1 물질과 제 2 물질을 더 적층시키는 단계;와
    상기 제 2 물질 위에 포토 레지스트를 코팅 하는 단계;와
    제1항, 제4항, 제6항, 제7항, 제9항, 제10항 중 어느 한 항에 기재된 스탬프로 임프린트하는 단계;와
    노광된 레지스트를 기초 마스크로 하여 적층된 물질층을 차례로 에칭하는 단계;를 포함하는 임프린트를 이용한 에칭방법.
  17. 제 16 항에 있어서, 상기 임프린트 단계는 레지스트를 현상시킨 후에 레지듀얼 레이어를 제거하는 단계를 더 포함하는 것을 특징으로 하는 임프린트를 이용한 에칭방법.
  18. 제 17 항에 있어서, 상기 레지듀어 레이어는 산소프라즈마로 제거하는 것을 특징으로 하는 임프린트를 이용한 에칭방법.
  19. 제 16 항에 있어서,
    상기 에칭단계는 레지스트층과 제 2 물질층을 기초 마스크로 하여 제 1 물질 층을 에칭하는 단계;와
    상기 레지스트층 내지 제 1 물질층을 기초 마스크로 하여 전극층 에칭하는 단계;와
    상기 레지스트층 내지 전극층을 기초 마스크로 하여 P-반도체층을 에칭하는 단계;와
    상기 레지스트층 내지 p-반도체층을 기초 마스크로 하여 활성층을 에칭하는 단계;와
    상기 레지스트층, 제 2 물질 층 및 제 1 물질 층을 차례로 제거하는 단계;를 포함하는 것을 특징으로 하는 임프린트를 이용한 에칭방법.
  20. 제 16 항에 있어서, 상기 에칭단계는 레지스트층과 제 2 물질층을 기초 마스크로 하여 제 1 물질층을 에칭하는 단계;와
    상기 레지스트층을 제거하는 단계;와
    상기 제 2 물질층 및 제 1 물질층을 기초마스크로 하여 전극층을 에칭하는 단계;와
    상기 제 2 물질층을 제거하는 단계;와
    상기 제 1 물질층 및 전극층을 기초마스크로 하여 P-반도체 층을 에칭하는 단계;와
    상기 제 1 물질층, 전극층, P-반도체 층을 기초마스크로 하여 활성층을 에칭하는 단계;와
    상기 제 1 물질층을 제거하는 단계;를 포함하는 것을 특징으로 하는 임프린트를 이용한 에칭방법.
  21. 제 16 항에 있어서, 상기 에칭단계는 레지스트층과 제 2 물질층을 기초 마스크로 하여 제 1 물질층을 에칭하면서 동시에 기초마스크로 사용되는 레지스트층을 함께 에칭하는 단계;와
    상기 제 2 물질층 및 제 1 물질층을 기초마스크로 하여 전극층을 에칭하면서 동시에 기초마스크로 사용되는 제 2 물질층을 함께 에칭하는 단계;와
    상기 제 1 물질층 및 전극층을 기초마스크로 하여 P-반도체 층을 에칭는 단계;와
    상기 제 1 물질층, 전극층, P-반도체 층을 기초마스크로 하여 활성층을 에칭하면서 제 1 물질층을 함께 에칭하는 단계;를 포함하는 것을 특징으로 하는 임프린트를 이용한 에칭방법.
  22. 제 19 항 내지 제 21 항 중 어느 한 항에 있어서, 상기 제 1 물질층은 SiO2인 것을 특징으로 하는 임프린트를 이용한 에칭방법.
  23. 제 19 항 내지 제 21 항 중 어느 한 항에 있어서, 상기 제 2 물질층은 Cr인 것을 특징으로 하는 임프린트를 이용한 에칭방법.
  24. 제 19 항 내지 제 21 항 중 어느 한 항에 있어서, 상기 각 에칭단계는 하나의 챔버 내에서 수행되는 것을 특징으로 하는 임프린트를 이용한 에칭방법.
  25. 제 19 항 내지 제 21 항 중 어느 한 항에 있어서, 상기 에칭단계는 다수개의 챔버 내에서 수행되는 것을 특징으로 하는 임프린트를 이용한 에칭방법.
  26. 제 22 항에 있어서, 상기 SiO2층은 CF4계열 가스로 에칭하는 것을 특징으로 하는 임프린트를 이용한 에칭방법.
  27. 제 23 항에 있어서, 상기 Cr층은 Cl2계열 가스로 에칭하는 것을 특징으로 하는 임프린트를 이용한 에칭방법.
  28. 제 19 항 내지 제 21 항 중 어느 한 항에 있어서, 상기 전극층은 Cl2 계열 가스로 에칭하는 것을 특징으로 하는 임프린트를 이용한 에칭방법.
  29. 제 19 항 내지 제 21 항 중 어느 한 항에 있어서, 상기 p-반도체층은 BCl3 계열 가스로 에칭하는 것을 특징으로 하는 임프린트를 이용한 에칭방법.
  30. 제 19 항 또는 제 20 항에 있어서, 상기 레지스트층, 제 2 물질 층 및 제 1 물질 층을 차례로 제거하는 단계 후 p-전극과 n-전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 임프린트를 이용한 에칭방법.
  31. 제 21 항에 있어서, 제 1 물질층을 에칭한 후에 p-전극과 n-전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 임프린트를 이용한 에칭방법.
KR1020060016959A 2006-02-21 2006-02-21 임프린트를 이용한 에칭방법과 그에 사용되는 스탬프 KR100776240B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060016959A KR100776240B1 (ko) 2006-02-21 2006-02-21 임프린트를 이용한 에칭방법과 그에 사용되는 스탬프

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060016959A KR100776240B1 (ko) 2006-02-21 2006-02-21 임프린트를 이용한 에칭방법과 그에 사용되는 스탬프

Publications (2)

Publication Number Publication Date
KR20070084768A KR20070084768A (ko) 2007-08-27
KR100776240B1 true KR100776240B1 (ko) 2007-11-16

Family

ID=38612952

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060016959A KR100776240B1 (ko) 2006-02-21 2006-02-21 임프린트를 이용한 에칭방법과 그에 사용되는 스탬프

Country Status (1)

Country Link
KR (1) KR100776240B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101309112B1 (ko) 2012-03-22 2013-09-17 삼성전자주식회사 발광소자의 제조방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009008223A1 (de) * 2009-02-10 2010-08-12 Osram Opto Semiconductors Gmbh Verfahren zur Strukturierung einer Halbleiteroberfläche und Halbleiterchip
KR102160570B1 (ko) 2013-10-02 2020-09-28 삼성전자 주식회사 반도체 장치의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010106471A (ko) * 1999-07-09 2001-11-29 추후보정 소자의 캡슐화
KR20040090465A (ko) * 2003-04-15 2004-10-25 마츠시타 덴끼 산교 가부시키가이샤 반도체 발광소자 및 그 제조방법
KR20050029167A (ko) * 2005-02-17 2005-03-24 이강재 광결정 공진기를 갖는 질화물반도체 발광소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010106471A (ko) * 1999-07-09 2001-11-29 추후보정 소자의 캡슐화
KR20040090465A (ko) * 2003-04-15 2004-10-25 마츠시타 덴끼 산교 가부시키가이샤 반도체 발광소자 및 그 제조방법
KR20050029167A (ko) * 2005-02-17 2005-03-24 이강재 광결정 공진기를 갖는 질화물반도체 발광소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101309112B1 (ko) 2012-03-22 2013-09-17 삼성전자주식회사 발광소자의 제조방법

Also Published As

Publication number Publication date
KR20070084768A (ko) 2007-08-27

Similar Documents

Publication Publication Date Title
JP5054366B2 (ja) ナノ構造物が形成された基板の製造方法及び発光素子並びにその製造方法
JP5643920B1 (ja) Ｌｅｄ素子及びその製造方法
JP4857733B2 (ja) 半導体発光素子およびその製造方法
TWI518776B (zh) Etching method
US20130299792A1 (en) Porous Glass Substrate For Displays And Method Of Manufacturing The Same
CN108172673B (zh) 用于led倒装芯片的分布式布拉格反射镜图形的制作方法和结构
WO2013132993A1 (ja) 素子の製造方法
JP4963867B2 (ja) 光制御構造の作成方法、光制御構造および半導体発光素子
JP6548024B2 (ja) 凹凸構造を含む基板の製造方法及び半導体発光素子の製造方法
KR100776240B1 (ko) 임프린트를 이용한 에칭방법과 그에 사용되는 스탬프
JP5632081B2 (ja) ナノインプリントモールドを用いた発光ダイオードの製造方法、及びこの方法により製造された発光ダイオード
TWI593137B (zh) 具有異質材料結構之發光元件及其製造方法
JP2013532908A (ja) ナノインプリントモールドの製造方法、この方法により製造されたナノインプリントモールドを用いた発光ダイオードの製造方法、及びこの方法により製造された発光ダイオード
KR100994034B1 (ko) 고효율 발광 다이오드용 사파이어 기판의 제조방법
KR20160092635A (ko) 나노 임프린트 몰드 제조방법, 이 방법에 의해 제조된 나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 이 방법에 의해 제조된 발광다이오드
KR20150046051A (ko) 기록 매체 내 구조의 광학 전사 방법
WO2006095393A1 (ja) 光半導体装置とその製造方法
TW200924248A (en) Method of forming fine patterns and method of manufacturing semiconductor light emitting device using the same
CN108987542B (zh) 一种发光二极管外延片及其制作方法
KR101216664B1 (ko) 회절광학소자를 적용한 고광도 발광다이오드의 제조방법 및 이 방법을 이용하여 제조되는 고광도 발광다이오드
JP5245006B2 (ja) パターンが形成された基板の製造方法
KR20090072462A (ko) 나노렌즈의 제조방법
KR20050072640A (ko) 광자 결정 구조를 이용한 ｌｅｄ 발광소자 및 그의 제조방법
KR20060134453A (ko) 광결정 구조를 갖는 발광 소자의 제조 방법
KR100664981B1 (ko) ＩＩＩ-Ｖ 족 ＧａＮ 계 화합물 반도체 발광소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee