KR100994034B1 - 고효율 발광 다이오드용 사파이어 기판의 제조방법 - Google Patents

고효율 발광 다이오드용 사파이어 기판의 제조방법 Download PDF

Info

Publication number
KR100994034B1
KR100994034B1 KR1020080042015A KR20080042015A KR100994034B1 KR 100994034 B1 KR100994034 B1 KR 100994034B1 KR 1020080042015 A KR1020080042015 A KR 1020080042015A KR 20080042015 A KR20080042015 A KR 20080042015A KR 100994034 B1 KR100994034 B1 KR 100994034B1
Authority
KR
South Korea
Prior art keywords
light emitting
substrate
emitting diode
sapphire substrate
resin layer
Prior art date
Application number
KR1020080042015A
Other languages
English (en)
Other versions
KR20090116212A (ko
Inventor
이헌
Original Assignee
네오세미테크 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 네오세미테크 주식회사 filed Critical 네오세미테크 주식회사
Priority to KR1020080042015A priority Critical patent/KR100994034B1/ko
Publication of KR20090116212A publication Critical patent/KR20090116212A/ko
Application granted granted Critical
Publication of KR100994034B1 publication Critical patent/KR100994034B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

고효율 발광 다이오드용 사파이어 기판의 제조 방법이 개시된다. 본 발명에 따른 방법은 (a) 사파이어 기판(100) 상에 수지층(110)을 형성하는 단계; (b) 소정의 패턴(121, 122)을 갖는 몰드(120)를 이용하여 사파이어 기판(100) 상에 마스크층(111)을 형성하는 단계; (c) 마스크층(111)을 이용하여 사파이어 기판(100)을 식각하는 단계; 및 (d) 마스크층(111)을 제거하는 단계를 포함한다.
본 발명에 따르면, 나노 임프린트 공정을 사용하여 사파이어 기판을 패터닝 함으로써 포토리소그래피 공정을 사용하는 기존의 방법보다 공정 단계를 줄일 수 있으며, 이에 따른 공정 비용의 절감과 수율의 향상을 도모할 수 있다.
발광 다이오드, 난반사, 전반사, 광 방출 효율, 나노 임프린트

Description

고효율 발광 다이오드용 사파이어 기판의 제조방법{Method For Fabricating Sapphire Substrate Of High Efficiency Light Emitting Diode}
본 발명은 고효율 발광 다이오드용 사파이어 기판의 제조 방법에 관한 것이다. 보다 상세하게는 제조 공정 단계를 줄여 제조 비용이 절감되고 수율이 향상되면서 동시에 광 효율을 향상시킬 수 있는 발광 다이오드용 사파이어 기판의 제공 방법 및 이를 적용한 발광 다이오드에 관한 것이다.
발광 다이오드는 기존의 형광등, 백열등 등의 조명 장치에 비해서 수명이 길고 전력 소모가 적으며 친환경적인 장점이 있어 미래의 조명용 광원으로 주목 받고 있다.
특히, 넓은 밴드갭을 가지는 질화물계 발광 다이오드는 녹색에서 청색, 근자외선 영역대의 빛을 발광할 수 있는 장점이 있어 LCD 및 휴대폰 백라이트, 자동차용 조명, 교통신호등 등으로 응용 분야가 크게 확대되고 있는 추세에 있다.
그러나, 이러한 수요를 충족시킬 만큼 질화물계 발광 다이오드는 충분한 성능의 개선이 이루어지지 못하고 있는 실정이다. 이는 주로 발광 다이오드의 외부 광 방출 효율이 낮은 데에 기인한다.
질화물계 발광 다이오드의 광 방출 효율이 낮은 이유는 발광 다이오드의 활성층(발광층)에서 생성된 광이 외부로 방출될 수 있는 임계각의 범위가 발광 다이오드를 구성하는 층들의 굴절률의 차이로 인하여 매우 한정되기 때문이다. 따라서, 임계각 범위를 벗어난 대부분의 광은 외부로 진행하지 못하고 발광 다이오드 내부에서 흡수될 때까지 계속 전반사 됨으로써 결과적으로 광 방출 효율을 불과 수 %로 낮추게 되며 이는 발광 다이오드의 발열로 연결되는 또 다른 문제를 야기시킨다.
이와 같은 질화물계 발광 다이오드의 한계를 극복하기 위하여 p-GaN 층 또는 투명 전극층에 소정의 패턴을 삽입하여 광의 난반사를 통하여 전반사를 효과적으로 줄이려는 시도가 있어 왔다. 특히 일정한 크기의 패턴이 규칙적으로 조밀하게 배열되어 있는 서브 마이크론급의 광결정 패턴을 발광 다이오드에 도입하는 경우 광 방출 효율이 크게 증가하는 것으로 알려져 있다. 그러나, 이러한 시도는 발광 다이오드의 전체적인 제작 공정, 생산 산수율, 경제성 등을 고려했을 때 실제 상용화하기에 무리가 있다.
최근에는 이에 대한 대안으로 발광 다이오드의 기판으로 패턴화된 사파이어 기판(patterned sapphire substrate; PSS)을 사용하여 광을 난반사시켜서 광 방출 효율을 개선시키려는 연구가 주목을 받고 있다. 원래 발광 다이오드에서 PSS는 사파이어 기판과 GaN 에피층과의 격자 불일치(lattice mismatch)에 따른 전위 밀도를 감소시켜 내부 양자 효율을 증가시키는 것을 목적으로 개발된 기술이지만, PSS를 사용하게 되면 광 추출 효율 역시 향상시킬 수 있으며 상용화가 가능하다는 점 등이 알려지면서 현재 이와 관련한 많은 연구가 진행되고 있다.
그러나, 현재까지 PSS 제조 과정 즉 사파이어 기판에 소정의 패턴을 형성하는 과정은 통상적으로 반도체 집적회로 제조시 사용되는 포토리소그래피 공정을 통하여 제조되고 있으나, 일반적으로 포토리소그래피 공정은 비용이 많이 드는 공정으로서 그 결과 발광 다이오드의 제조 단가가 비싸지고 경제성이 현저히 떨어지는 문제점이 지적되어 왔다. 특히, 발광 다이오드의 광 방출 효율의 향상을 위해서는 사파이어 기판에 서브 마이크론급 패턴을 형성시켜야 하는데, 서브 마이크론급의 해상도를 위한 포토리소그래피 공정은 공정 장비 가격이 워낙 고가이기 때문에, 이를 대신하여 서브 마이크론급 패턴을 갖는 사파이어 기판을 경제적으로 제작할 수 있는 방법의 필요성이 대두 되고 있다.
이에 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 나노 임프린트 공정을 사용함으로써 제조 공정이 간단하여 제조 비용 절감과 수율 향상이 가능한 발광 다이오드용 사파이어 기판의 제조 방법 및 이를 적용한 발광 다이오드를 제공하는 것을 목적으로 한다.
또한, 본 발명은 서브 마이크론급 패턴을 형성하여 광 방출 효율을 크게 향상시킬 수 있는 발광 다이오드용 사파이어 기판의 제조 방법 및 이를 적용한 발광 다이오드를 제공하는 것을 목적으로 한다.
또한, 본 발명은 양산화가 가능한 발광 다이오드용 사파이어 기판의 제조 방법 및 이를 적용한 발광 다이오드를 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위하여, 본 발명에 따른 고효율 발광 다이오드용 기판의 제조 방법은 (a) 기판 상에 수지층을 형성하는 단계; (b) 소정의 패턴을 갖는 몰드를 이용하여 상기 기판 상에 마스크층을 형성하는 단계; (c) 상기 마스크층을 이용하여 상기 기판을 식각하는 단계; 및 (d) 상기 마스크층을 제거하는 단계를 특징으로 한다.
상기 기판은 사파이어일 수 있다.
상기 수지층은 열가소성 수지층 또는 자외선 경화성 수지층일 수 있다.
상기 (b) 단계에서 상기 마스크층을 형성하는 방법은 열 임프린트(thermal imprint)법 또는 자외선 임프린트(UV imprint)법을 포함할 수 있다.
상기 소정의 패턴은 복수개의 사다리꼴 또는 직사각형의 볼록부를 포함할 수 있다.
상기 (c) 단계에서 상기 기판을 식각하기 전에 잔여 수지층을 식각할 수 있다.
상기 잔여 수지층은 산소 플라즈마를 이용하여 식각할 수 있다.
상기 (c) 단계에서 상기 기판은 BCl3 플라즈마를 이용하여 식각할 수 있다.
상기 (c) 단계 후에 상기 사파이어 기판 상에 사다리꼴의 볼록부를 포함하는 패턴이 형성될 수 있다.
상기 (a) 내지 (d) 단계를 상기 기판의 양면에 대하여 동일하게 반복할 수 있다.
본 발명에 따르면, 나노 임프린트 공정을 이용하여 사파이어 기판에 소정의 패턴을 형성함으로써 발광 다이오드의 제조 단가가 절감되고 생산 수율이 향상되는 효과가 있다.
또한, 본 발명은 나노 임프린트 공정을 이용하여 사파이어 기판에 서브 마이크론급 패턴을 형성함으로써 발광 다이오드의 광 방출 효율이 현저하게 향상되는 효과가 있다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조하여 설명한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다.
따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다.
이하 첨부된 도면을 참조하여 본 발명의 구성을 상세하게 설명하도록 한다.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 사파이어 기판의 제조 방법의 구성을 나타내는 도면이다.
본 발명에서는 나노 임프린트법을 이용하여 서브 마이크론급 패턴을 갖는, 즉 수십 내지 수백 나노미터 범위의 사다리꼴 형상의 볼록부를 갖는 사파이어 기판을 제조하는 것을 특징적 구성으로 한다.
도 1a를 참조하면, 먼저 발광 다이오드용 기판(100)을 준비한다. 여기서, 기판(10)은 사파이어를 포함하는 것이 바람직하며 이하에서는 사파이어 기판을 예시로 하여 설명하기로 한다.
다음으로, 사파이어 기판(100) 상에 나노 임프린트 공정(또는 나노 임프린트 리소그래피 공정)을 적용하기 위한 수지층(110)을 형성한다. 수지층(110)의 재질은 나노 임프린트 방법에 따라 적절하게 선택되며, 열가소성 수지 또는 자외선 경화 수지를 포함한다. 나노 임프린트 방법에 따른 수지의 선택과 관련된 내용에 대해서는 후술한다. 수지층(110)은 통상적인 스핀 코팅법, 디스펜싱법(dispensing) 등을 사용하여 형성하는 것이 바람직하다.
다음으로, 소정의 패턴이 형성되어 있는 몰드(120)를 준비한다. 몰드(120)의 제조 과정은 다음과 같은 통상적인 방법을 따르면 된다.
일반적으로 몰드는 가공이 용이한 실리콘 기판이 사용되는데, 경우에 따라 투명한 몰드가 필요한 경우에는 유리 기판이 사용되기도 한다. 이러한 실리콘 기판 상에 감광성 수지층을 도포한 후 전자빔 리소그래피나 레이저 간섭 리소그래피 공정 및 식각 공정을 수행하여 소정의 패턴을 형성한다. 한편, 실리콘 기판 상에 바로 패턴을 형성하는 상기 방식 대신에, 실리콘 기판 상에 실리콘 산화막을 증착하고 이 실리콘 산화막 상에 패턴을 형성하여 몰드를 제조할 수도 있다.
상술한 바와 같이, PSS(patterned sapphire substrate)의 제조 목적이 발광 다이오드에서 광의 난반사에 의해 광 방출 효율이 증가되도록 사파이어 기판(100) 상에 요철 구조를 도입하는 것임을 고려할 때, 몰드(120) 상에 제조되는 패턴은 복수개의 볼록부와 오목부를 포함하도록 제조되는 것이 바람직하다. 또한, 광의 난반사에 의한 광 방출 효율의 향상치는 패턴의 크기, 형상, 주기 등에 따라서 크게 달라지는 것임을 고려할 때, 몰드(120) 상에 제조되는 패턴은 서브 마이크론급의 크기의 사다리꼴 형상의 볼록부(121)와 오목부(122)를 포함하도록 제조되는 것이 바람직하다. 그러나, 몰드(120) 상에 형성되는 패턴의 형상은 반드시 사다리꼴일 필요는 없으며 경우에 따라서는 일반적인 직사각형일 수도 있다.
이와 같이 수지층(110)이 형성된 사파이어 기판(100)과 소정의 패턴(121, 122)이 형성된 몰드(120)의 준비가 완성된 후 실제 나노 임프린트 공정이 진행된다.
도 1a에 도시한 바와 같이, 패턴(121, 122)이 형성된 몰드(120)와 수지층(110)이 형성된 기판(100)을 서로 대응시킨다. 이때, 나노 임프린트 공정에 의해 정확한 패턴의 전사가 이루어지기 위해서는 소정의 정렬(alignment) 과정이 필요할 수 있다. 그 후, 기판(100)과 몰드(120)에 소정의 압력(예를 들어, 1,000 psi 정도)을 인가하여 양자를 압착한다. 이러한 압착 과정을 통해 몰드에 형성된 패턴(121, 122)이 수지층(110)에 임프린트(전사)된다.
임프린트 과정에서는 소정의 온도가 필요하다. 임프린트 온도는 사용되는 수지층에 따라 달라진다. PMMA(polymethylmethacrylate)로 대표되는 열가소성 수지로 수지층을 형성하는 경우에는 180℃ 이상의 고온이 필요하다. 이와 같이 열가소성 수지를 사용하여 고온 고압 하에서 임프린트 과정을 수행하는 방법을 열 임프린트법(thermal imprint) 또는 핫 엠보싱법(hot embossing)이라고 한다.
그러나, 열 임프린트법은 고온 고압의 조건에서 임프린트를 수행함으로써 몰드의 양각 부분(볼록부)이 PMMA와 접촉시 변형되거나 파손되는 문제점이 있다. 또한, 기판과 몰드의 열팽창 계수의 차이로 인하여 양자의 오정렬의 문제점도 고려해 야 한다.
이와 같은 열 임프린트법의 문제점을 해결하기 위하여 개발된 것이 자외선 나노 임프린트(UV nano imprint)법이다. 자외선 나노 임프린트법은 열가소성 수지 대신에 자외선으로 경화되는 자외선 경화 수지를 시용함으로써 상온 또는 극히 낮은 온도에서 임프린트가 가능한 방법이다. 물론 자외선 나노 임프린트법의 사용을 위해서는 기판 및 몰드는 자외선이 투과할 수 있도록 유리 또는 폴리머와 같은 투명 재질을 사용하여야 한다.
이러한 임프린트 과정을 통하여 수지층(110)에 몰드(120)의 패턴(121, 122)이 반전된 패턴(111, 112)이 형성된다. 다시 말하여, 몰드(120)의 양각(볼록부, 121)은 수지층(110)에서 음각(오목부, 112)이 되고 몰드(120)의 음각(오목부, 122)은 수지층(110)에서 양각(볼록부, 111)이 된다.
한편, 임프린트 수행시 몰드 패턴(121)의 높이와 수지층(110)의 두께의 차이에 따라 수지층(110) 상에는 잔여층(113)이 남게 될 수도 있다. 이는 수지층(110)의 두께를 정확하게 조절하기가 용이하지 않기 때문에 발생할 수 있는 현상으로서, 수지층(110)의 두께가 몰드 패턴(121)의 높이보다 두꺼운 경우에는 잔여층(34)이 생기게 마련이다. 잔여층(113)은 사파이어 기판(100)에 패턴 형성시 방해가 되는 것이므로 반드시 식각하여 제거해야 한다. 잔여층(113)의 식각 방법으로는 이방성 식각이 가능한 반응성 이온 식각(reactive ion etching)법을 사용하는 것이 바람직하다. 잔여층(113)의 재질은 수지이므로 식각 가스로는 산소 가스를 사용하면 된다.
도 1b는 산소 플라즈마를 이용하여 잔여층(113)을 제거하는 단계를 나타내는 도면으로서, 도 1b의 단계를 거치면 사파이어 기판(100) 상에 사다리꼴 형상의 볼록부(111)와 오목부(112)를 갖는 수지층(110)의 패턴이 남게 된다. 이때, 사다리꼴 형상의 볼록부 패턴(111)은 향후 PSS 제조를 위한 사파이어 기판(110) 식각시 마스크층의 역할을 하게 된다.
도 1c는 사다리꼴 형상의 볼록부 패턴(111)을 마스크층으로 하여 사파이어 기판(100)을 식각하는 단계를 나타내는 도면으로서, 도 1c의 단계를 거치면 마스크층(111)의 사다리꼴 형상에 따라 사파이어 기판(100) 상에도 사다리꼴 형상의 볼록부(101)와 오목부(102)를 갖는 패턴이 형성된다. 이때, 반드시 마스크층이 사다리꼴의 볼록부 패턴을 가져야만 사파이어 기판 상에도 사다리꼴의 볼록부 패턴이 형성되는 것은 아니고 마스크층이 일반적인 직사각형의 볼록부 패턴을 가지고 있어도 식각 방법을 적절하게 선택한다면 사파이어 기판 상에 사다리꼴의 볼록부 패턴을 형성할 수 있다. 더 나아가 사파이어 기판에 사다리꼴 형상의 볼록부 패턴을 형성할 수 있다면 마스크층의 형상은 자유롭게 선택할 수 있다.
사파이어 기판(100)의 식각 방법으로는 이방성 식각이 가능한 반응성 이온 식각법을 사용하는 것이 바람직하다. 기판(100)의 재질이 사파이어인 것을 감안할 때 식각 가스로는 BCl3 가스를 사용하는 것이 바람직하다.
도 1d는 마스크층(111)을 식각하여 제거하는 단계를 나타내는 도면으로서, 도 1d의 단계를 거치면 최종적으로 사다리꼴 형상의 볼록부와 오목부를 포함하는 패턴이 형성된 PSS(100a)가 완성된다. 마스크층(111)의 식각 방법으로는 습식 식각법(wet etching)을 사용하는 것이 바람직하다.
이로써 본 발명에서는 사파이어 기판 상에 통상적인 포토리소그래피 공정을 이용하여 레지스트 패턴 형성 후 이를 마스크로 사파이어 기판을 식각하는 고가의 포토리소그래피 공정 대신에 경제적인 나노 임프린트 공정을 이용하여 서브 마이크론급 패턴을 갖는 PSS를 제조함으로써 종래기술에 비하여 광 방출 효율이 크게 향상된 PSS를 보다 낮은 단가로 간편하게 제조할 수 있다는 이점이 있다.
한편, 상기에서는 본 발명의 PSS 제조 과정이 사파이어 기판의 양면 중 어느 한 면에 대해서만 적용되는 것으로 설명되어 있지만 반드시 이에 한정되는 것은 아니며, 상기의 제조 과정을 사파이어 기판의 양 면에 동일하게 적용하면 도 1e에 도시한 바와 같이 사파이어 기판의 양 면에 동일하게 사다리꼴의 볼록부와 오목부를 포함하는 패턴을 갖는 PSS(100b)를 제조하는 것도 가능하다. 물론, PSS(100b)의 경우에는 기판 양 면에 패턴을 가지고 있으므로 PSS(100a)의 경우보다 경계면에서 광의 전반사가 줄어들고 난반사가 일어날 확률이 커져서 그 결과 발광 다이오드의 광 방출 효율을 더 높일 수 있다.
이상에서 설명한 PSS(100a, 100b)는 탑 에미팅(top emitting) 발광 다이오드 또는 플립칩(flip chip) 발광 다이오드에 적용될 수 있다.
도 2a 및 도 2b는 도 1의 방법으로 제조된 PSS를 적용한 탑 에미팅 발광 다이오드의 구성을 나타내는 도면으로서, 도 2a는 PSS(100a)가 적용된 탑 에미팅 발광 다이오드(200A)의 구성을 도 2b는 PSS(100b)가 적용된 탑 에미팅 발광 다이오 드(200B)의 구성을 각각 나타내고 있다.
도 2a 및 도 2b에 도시된 바와 같이, 탑 에미팅 발광 다이오드(200A, 200B)는 PSS(100a, 100b), n-GaN층(210), 활성층(240), p-GaN층(250), 투명 전도층(270), n 전극층(230), p 전극층(260)을 포함하여 구성된다. 탑 에미팅 발광 다이오드의 구성에 대한 상세한 설명은 생략한다.
도 3a 및 도 3b는 도 1의 방법으로 제조된 PSS를 적용한 플립칩 발광 다이오드의 구성을 나타내는 도면으로서, 도 3a는 PSS(100a)가 적용된 플립칩 발광 다이오드(300A)의 구성을 도 3b는 PSS(100b)가 적용된 플립칩 발광 다이오드(300B)의 구성을 각각 나타내고 있다.
도 3a 및 도 3b에 도시된 바와 같이, 플립칩 발광 다이오드(300A, 300B)는 도 2a 및 도 2b의 탑 에미팅 발광 다이오드를 구성하는 층들 이외에 범프층(350, 380)과 서브마운트층(360)을 더 포함한다. 즉, 플립칩 발광 다이오드(300A, 300B)는 p 전극층(340)과 n 전극층(370) 상부에 각각 범프층(350, 380)이 형성되고, 범프층(350, 380)의 상부에는 서브마운트층(360)이 형성되는 구조를 갖는다. 플립칩 발광 다이오드의 구성에 대한 상세한 설명은 생략한다.
본 발명에 따른 탑 에미팅 발광 다이오드(200A, 200B) 및 플립칩 발광 다이오드(300A, 300B)는 서브 마이크론급의 사다리꼴 형상의 패턴을 일면 또는 양면에 갖는 PSS(100a, 100b)를 채용하고 있기 때문에 활성층에서 방출된 광이 경계면에서 전반사를 일으켜 광 방출 효율이 떨어지는 문제와 이로 인한 발광 다이오드의 발열 문제를 해결할 수 있다. 다시 말하여, 본 발명에 따른 PSS를 발광 다이오드에 적 용하는 경우 광 방출 효율이 증가하고 그 만큼 다이오드 자체의 발열량을 줄일 수 있는 이점이 있다.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 사파이어 기판의 제조 방법의 구성을 나타내는 도면.
도 2a 내지 도 2b는 도 1의 방법으로 제조된 사파이어 기판을 적용한 탑 에미팅 발광 다이오드의 구성을 나타내는 도면.
도 3a 내지 도 3b는 도 1의 방법으로 제조된 사파이어 기판을 적용한 플립칩 발광 다이오드의 구성을 나타내는 도면.
<도면의 주요 부분에 대한 부호의 설명>
100: 사파이어 기판
100a, 100b: PSS
110: 수지층
120: 몰드
101, 111, 121: 볼록부
102, 112, 122: 오목부
113: 잔여층
200A, 300A: 탑 에미팅 발광 다이오드
200B, 300B: 플립칩 발광 다이오드

Claims (12)

  1. 고효율 발광 다이오드용 기판의 제조 방법으로서,
    (a) 기판 상에 수지층을 형성하는 단계;
    (b) 소정의 패턴을 갖는 몰드를 이용하여 상기 기판 상에 마스크층을 형성하는 단계;
    (c) 상기 마스크층을 이용하여 상기 기판을 식각하는 단계; 및
    (d) 상기 마스크층을 제거하는 단계
    를 포함하되,
    상기 (a) 내지 (d) 단계를 상기 기판의 양면에 대하여 동일하게 반복하는 것는 것을 특징으로 하는 방법.
  2. 제1항에 있어서,
    상기 기판은 사파이어인 것을 특징으로 하는 방법.
  3. 제1항에 있어서,
    상기 수지층은 열가소성 수지층 또는 자외선 경화성 수지층인 것을 특징으로 하는 방법.
  4. 제1항에 있어서,
    상기 (b) 단계에서 상기 마스크층을 형성하는 방법은 열 임프린트(thermal imprint)법 또는 자외선 임프린트(UV imprint)법을 포함하는 것을 특징으로 하는 방법.
  5. 제1항에 있어서,
    상기 소정의 패턴은 복수개의 사다리꼴 또는 직사각형의 볼록부를 포함하는 것을 특징으로 하는 방법.
  6. 제1항에 있어서,
    상기 (c) 단계에서 상기 기판을 식각하기 전에 잔여 수지층을 식각하는 것을 특징으로 하는 방법.
  7. 제6항에 있어서,
    상기 잔여 수지층은 산소 플라즈마를 이용하여 식각하는 것을 특징으로 하는 방법.
  8. 제2항에 있어서,
    상기 (c) 단계에서 상기 기판은 BCl3 플라즈마를 이용하여 식각하는 것을 특징으로 하는 방법.
  9. 제1항에 있어서,
    상기 (c) 단계 후에 상기 기판 상에 사다리꼴의 볼록부를 포함하는 패턴이 형성되는 것을 특징으로 하는 방법.
  10. 삭제
  11. 제1항 내지 제9항 중 어느 한 항의 제조 방법에 의해 제조된 기판을 포함하는 것을 특징으로 하는 고효율 발광 다이오드.
  12. 제11항에 있어서,
    상기 발광 다이오드의 구조는 탑 에미팅(top emitting) 구조 또는 플립칩(flip chip) 구조인 것을 특징으로 하는 고효율 발광 다이오드.
KR1020080042015A 2008-05-06 2008-05-06 고효율 발광 다이오드용 사파이어 기판의 제조방법 KR100994034B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080042015A KR100994034B1 (ko) 2008-05-06 2008-05-06 고효율 발광 다이오드용 사파이어 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080042015A KR100994034B1 (ko) 2008-05-06 2008-05-06 고효율 발광 다이오드용 사파이어 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20090116212A KR20090116212A (ko) 2009-11-11
KR100994034B1 true KR100994034B1 (ko) 2010-11-11

Family

ID=41601007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080042015A KR100994034B1 (ko) 2008-05-06 2008-05-06 고효율 발광 다이오드용 사파이어 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR100994034B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101233062B1 (ko) * 2012-04-18 2013-02-19 (주)휴넷플러스 나노 급 패턴이 형성된 고효율 질화물계 발광다이오드용 기판의 제조방법
KR101233063B1 (ko) 2012-04-19 2013-02-19 (주)휴넷플러스 나노 급 패턴이 형성된 고효율 질화물계 발광다이오드용 기판의 제조방법
KR101447083B1 (ko) * 2013-01-03 2014-10-06 주식회사 에이앤디코퍼레이션 사파이어 기판의 표면 패턴 형성 방법
KR101720895B1 (ko) * 2016-01-20 2017-03-29 경희대학교 산학협력단 나노임프린팅 방법
JP6841198B2 (ja) * 2017-09-28 2021-03-10 豊田合成株式会社 発光素子の製造方法

Also Published As

Publication number Publication date
KR20090116212A (ko) 2009-11-11

Similar Documents

Publication Publication Date Title
EP2940741B1 (en) Reversely-installed photonic crystal led chip and method for manufacturing same
US7829906B2 (en) Three dimensional features on light emitting diodes for improved light extraction
KR101233062B1 (ko) 나노 급 패턴이 형성된 고효율 질화물계 발광다이오드용 기판의 제조방법
TWI528584B (zh) 製造供高效率氮化物系發光二極體用之奈米圖案化基材之方法
JP2007168066A (ja) ナノ構造物が形成された基板の製造方法及び発光素子並びにその製造方法
KR20140030311A (ko) 광학용 기재 및 반도체 발광 소자
KR100994034B1 (ko) 고효율 발광 다이오드용 사파이어 기판의 제조방법
US10090437B2 (en) LED having etched light emitting surface for increased light extraction
JP2009054882A (ja) 発光装置の製造方法
CN103597619A (zh) 制造装置的方法
KR101023135B1 (ko) 이중요철구조의 기판을 갖는 반도체 발광소자 및 그 제조방법
KR100957570B1 (ko) 고효율 발광 다이오드용 기판의 제조방법
KR101233768B1 (ko) 나노 임프린트 몰드 제조방법, 이 방법에 의해 제조된 나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 이 방법에 의해 제조된 발광다이오드
JP5794963B2 (ja) 発光ダイオード
US20130126929A1 (en) Method for manufacturing nano-imprint mould, method for manufacturing light-emitting diode using the nano imprint mould manufactured thereby, and light-emitting diode manufactured thereby
JP5794964B2 (ja) 発光ダイオード
KR20160092635A (ko) 나노 임프린트 몰드 제조방법, 이 방법에 의해 제조된 나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 이 방법에 의해 제조된 발광다이오드
KR100875988B1 (ko) 발광 다이오드의 ｐ형 반도체층의 패터닝 방법
KR101364722B1 (ko) 나노 임프린트 몰드 제조 방법, 그것에 의해 제조된 나노 임프린트 몰드 및 그것을 이용한 발광 다이오드 제조 방법
TWI501422B (zh) 發光二極體的製備方法
KR101221075B1 (ko) 나노 임프린트를 이용한 질화갈륨계 발광 다이오드 제조방법과 이를 통해 제조된 발광 다이오드 소자
KR20090076327A (ko) 나노 임프린트 공정을 위한 스탬프 및 이를 이용한 발광소자 제조방법
KR101216664B1 (ko) 회절광학소자를 적용한 고광도 발광다이오드의 제조방법 및 이 방법을 이용하여 제조되는 고광도 발광다이오드
KR20150094220A (ko) 나노 임프린트 몰드 제조방법, 이 방법에 의해 제조된 나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 이 방법에 의해 제조된 발광다이오드
KR101254757B1 (ko) 근접장 전기 방사법에 의한 고출력 발광 다이오드 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee