KR100768634B1 - 반도체 기억 장치 - Google Patents
반도체 기억 장치 Download PDFInfo
- Publication number
- KR100768634B1 KR100768634B1 KR1020060029002A KR20060029002A KR100768634B1 KR 100768634 B1 KR100768634 B1 KR 100768634B1 KR 1020060029002 A KR1020060029002 A KR 1020060029002A KR 20060029002 A KR20060029002 A KR 20060029002A KR 100768634 B1 KR100768634 B1 KR 100768634B1
- Authority
- KR
- South Korea
- Prior art keywords
- sense amplifier
- bit lines
- switch means
- refresh
- bit
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 claims description 31
- 238000009792 diffusion process Methods 0.000 description 32
- 238000010586 diagram Methods 0.000 description 16
- 230000000694 effects Effects 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- E—FIXED CONSTRUCTIONS
- E03—WATER SUPPLY; SEWERAGE
- E03C—DOMESTIC PLUMBING INSTALLATIONS FOR FRESH WATER OR WASTE WATER; SINKS
- E03C1/00—Domestic plumbing installations for fresh water or waste water; Sinks
- E03C1/12—Plumbing installations for waste water; Basins or fountains connected thereto; Sinks
- E03C1/122—Pipe-line systems for waste water in building
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04D—ROOF COVERINGS; SKY-LIGHTS; GUTTERS; ROOF-WORKING TOOLS
- E04D13/00—Special arrangements or devices in connection with roof coverings; Protection against birds; Roof drainage ; Sky-lights
- E04D13/04—Roof drainage; Drainage fittings in flat roofs, balconies or the like
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4094—Bit-line management or control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/005—Transfer gates, i.e. gates coupling the sense amplifier output to data lines, I/O lines or global bit lines
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S285/00—Pipe joints or couplings
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Structural Engineering (AREA)
- Health & Medical Sciences (AREA)
- Hydrology & Water Resources (AREA)
- Public Health (AREA)
- Water Supply & Treatment (AREA)
- Life Sciences & Earth Sciences (AREA)
- Environmental & Geological Engineering (AREA)
- Architecture (AREA)
- Civil Engineering (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
Claims (10)
- 메모리 셀 어레이에 배치되는 복수의 워드선과 복수의 비트선의 교점에 형성되는 복수의 메모리 셀로 이루어지는 하나 또는 복수의 단위 블록과,상기 복수의 비트선의 일단측에 배치되고, 상기 단위 블록에 속하는 상기 복수의 비트선을 통해서 상기 메모리 셀의 데이터를 증폭하는 복수의 센스 앰프를 포함하는 제1 센스 앰프열과,상기 복수의 비트선의 타단측에 배치되고, 상기 단위 블록에 속하는 상기 복수의 비트선을 통해서 상기 메모리 셀의 데이터를 증폭하는 복수의 센스 앰프를 포함하는 제2 센스 앰프열과,상기 복수의 비트선의 일단과 상기 제1 센스 앰프열 간의 접속 상태를 전환하는 제1 스위치 수단과,상기 복수의 비트선의 타단과 상기 제2 센스 앰프열 간의 접속 상태를 전환하는 제2 스위치 수단과,상기 복수의 비트선의 연장 방향에서의 중앙부에 배치되고, 상기 복수의 비트선이 일단과 타단 사이에서 접속된 상태 또는 분리된 상태 중 어느 하나로 전환하는 제3 스위치 수단과,상기 단위 블록의 리프레시 동작 시에, 상기 제3 스위치 수단에 의해 상기 복수의 비트선이 분리된 상태로 하고, 상기 단위 블록을 상기 복수의 비트선의 일단측의 제1 영역과 상기 복수의 비트선의 타단측의 제2 영역으로 분할하고, 리프레시 대상인 선택 워드선이 상기 제1 영역에 속하는 경우에는 상기 제1 스위치 수단과 상기 제1 센스 앰프열을 이용해서 상기 리프레시 동작을 행함과 함께, 상기 선택 워드선이 상기 제2 영역에 속하는 경우에는 상기 제2 스위치 수단과 상기 제2 센스 앰프열을 이용해서 상기 리프레시 동작을 행하도록 제어하는 리프레시 제어 수단을 포함하는 반도체 기억 장치.
- 제1항에 있어서,상기 리프레시 제어 수단은, 상기 복수의 비트선의 프리차지 동작을 행한 후, 상기 제1 또는 제2 센스 앰프열을 이용해서 상기 복수의 비트선을 반수씩 2회의 리프레시 사이클로 나누어서 상기 리프레시 동작을 행하도록 제어하는 반도체 기억 장치.
- 제1항에 있어서,상기 메모리 셀 어레이는, 상기 제1 또는 제2 센스 앰프열을 사이에 두고 인접하는 상기 단위 블록이 그 센스 앰프열을 공유하는 공유 센스 앰프 방식으로 구성되는 반도체 기억 장치.
- 제1항에 있어서,상기 제1, 제2, 제3 스위치 수단은, 각각의 온/오프 제어를 행하는 선택 제 어선이 게이트에 접속된 트랜지스터 스위치로 구성되는 반도체 기억 장치.
- 제1항에 있어서,상기 제1 센스 앰프열 및 상기 제2 센스 앰프열에 포함되는 각각의 상기 센스 앰프는, 2개의 상기 비트선으로 이루어지는 비트선쌍을 입력하는 2개의 입력 단자를 갖고, 상기 단위 블록의 임의의 상기 워드선 상에서의 상기 비트선쌍의 2개의 교점 중 한 쪽에만 상기 메모리 셀이 형성되어 있는 반도체 기억 장치.
- 제5항에 있어서,상기 메모리 셀 어레이는 1/4 피치 셀 어레이 방식으로 구성되고,상기 제1 및 제2 스위치 수단은, 상기 각각의 센스 앰프의 상기 2개의 입력 단자에 대하여, 인접하는 4개 1조의 비트선 중의 홀수번째의 비트선쌍의 접속 상태와 짝수번째의 비트선쌍의 접속 상태를, 각각 전환 가능하게 구성되는 반도체 기억 장치.
- 제5항에 있어서,상기 메모리 셀 어레이는 1/2 피치 셀 어레이 방식으로 구성되고,상기 제1 및 제2 스위치 수단은, 상기 각각의 센스 앰프의 상기 2개의 입력 단자에 대하여, 인접하는 4개 1조의 비트선 중, 한 쪽측에서 인접하는 2개의 비트선으로 이루어지는 비트선쌍의 접속 상태와, 다른 쪽측에서 인접하는 2개의 상기 비트선으로 이루어지는 비트선쌍의 접속 상태를, 각각 전환 가능하게 구성되는 반도체 기억 장치.
- 제1항에 있어서,상기 리프레시 제어 수단은, 상기 제1 영역의 선택 워드선과 상기 제2 영역의 선택 워드선의 쌍방을 리프레시 대상으로 하고, 상기 제1 스위치 수단과 상기 제1 센스 앰프열을 이용한 리프레시 동작과, 상기 제2 스위치 수단과 상기 제2 센스 앰프열을 이용한 리프레시 동작을, 동일한 타이밍에서 행하도록 제어하는 반도체 기억 장치.
- 제1항에 있어서,상기 제1 및 제2 영역은, 상기 단위 블록에 속하는 상기 복수의 워드선 중 반수의 워드선이 속하는 영역인 반도체 기억 장치.
- 제1항에 있어서,상기 리프레시 제어 수단은, 대기 시에 데이터를 유지하기 위해 소정의 간격으로 셀프 리프레시 동작을 실행 제어하는 반도체 기억 장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005104310A JP4400497B2 (ja) | 2005-03-31 | 2005-03-31 | 半導体記憶装置 |
JPJP-P-2005-00104310 | 2005-03-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060105594A KR20060105594A (ko) | 2006-10-11 |
KR100768634B1 true KR100768634B1 (ko) | 2007-10-18 |
Family
ID=37030523
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060029002A KR100768634B1 (ko) | 2005-03-31 | 2006-03-30 | 반도체 기억 장치 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7317649B2 (ko) |
JP (1) | JP4400497B2 (ko) |
KR (1) | KR100768634B1 (ko) |
CN (1) | CN1841552B (ko) |
TW (1) | TWI304214B (ko) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4400497B2 (ja) * | 2005-03-31 | 2010-01-20 | エルピーダメモリ株式会社 | 半導体記憶装置 |
JP5064816B2 (ja) * | 2006-03-28 | 2012-10-31 | オンセミコンダクター・トレーディング・リミテッド | メモリ |
ES2906969T3 (es) * | 2007-12-21 | 2022-04-21 | Apex Europe B V | Método para imprimir un sustrato usando un rodillo anilox, un rodillo anilox para un método de impresión y un aparato de impresión |
JP2012099195A (ja) | 2010-11-04 | 2012-05-24 | Elpida Memory Inc | 半導体装置 |
KR102048255B1 (ko) | 2012-10-25 | 2019-11-25 | 삼성전자주식회사 | 비트 라인 감지 증폭기 및 이를 포함하는 반도체 메모리 장치 및 메모리 시스템 |
KR102022419B1 (ko) * | 2012-12-28 | 2019-11-04 | 에스케이하이닉스 주식회사 | 가변 저항 메모리 장치 및 그 동작 방법 |
KR102515457B1 (ko) * | 2016-03-02 | 2023-03-30 | 에스케이하이닉스 주식회사 | 센스앰프 및 이를 이용하는 메모리 장치 |
CN106251892A (zh) * | 2016-08-23 | 2016-12-21 | 格科微电子(上海)有限公司 | 大容量存储器 |
CN109979502B (zh) * | 2017-12-27 | 2021-03-16 | 华邦电子股份有限公司 | 动态随机存取存储器 |
TWI648736B (zh) * | 2017-12-27 | 2019-01-21 | 華邦電子股份有限公司 | 動態隨機存取記憶體 |
CN114203247B (zh) * | 2020-09-18 | 2024-03-26 | 长鑫存储技术有限公司 | 一种位线感测电路及存储器 |
CN114203230B (zh) | 2020-09-18 | 2023-09-15 | 长鑫存储技术有限公司 | 一种列选择信号单元电路、位线感测电路及存储器 |
EP4231301A4 (en) | 2020-09-18 | 2024-06-19 | Changxin Memory Technologies, Inc. | BITLINE SCANNING CIRCUIT AND MEMORY |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06223570A (ja) * | 1993-01-25 | 1994-08-12 | Hitachi Ltd | ダイナミック型ramとそれを用いた情報処理システム |
US5859794A (en) | 1996-06-17 | 1999-01-12 | Nuram Technology, Inc. | Multilevel memory cell sense amplifier system and sensing methods |
KR19990057325A (ko) * | 1997-12-29 | 1999-07-15 | 김영환 | 폴디드 비트라인 센싱장치 |
KR20000014493A (ko) * | 1998-08-21 | 2000-03-15 | 김영환 | 반도체 메모리 회로 |
US20030112690A1 (en) * | 2001-12-13 | 2003-06-19 | Shyuichi Tsukada | Dynamic semiconductor memory device and method of controlling refresh thereof |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08172169A (ja) * | 1994-12-16 | 1996-07-02 | Toshiba Microelectron Corp | 半導体記憶装置 |
US5812478A (en) * | 1995-01-05 | 1998-09-22 | Kabushiki Kaisha Toshiba | Semiconductor memory having improved data bus arrangement |
JPH09288888A (ja) * | 1996-04-22 | 1997-11-04 | Mitsubishi Electric Corp | 半導体記憶装置 |
KR100403631B1 (ko) | 2001-07-20 | 2003-10-30 | 삼성전자주식회사 | 비트라인 센스앰프 드라이버의 배치방법 |
JP4392680B2 (ja) | 2002-09-05 | 2010-01-06 | エルピーダメモリ株式会社 | 半導体記憶装置 |
JP4400497B2 (ja) * | 2005-03-31 | 2010-01-20 | エルピーダメモリ株式会社 | 半導体記憶装置 |
-
2005
- 2005-03-31 JP JP2005104310A patent/JP4400497B2/ja active Active
-
2006
- 2006-03-30 KR KR1020060029002A patent/KR100768634B1/ko active IP Right Grant
- 2006-03-30 TW TW095111169A patent/TWI304214B/zh active
- 2006-03-31 CN CN2006100738548A patent/CN1841552B/zh active Active
- 2006-03-31 US US11/393,666 patent/US7317649B2/en active Active
-
2007
- 2007-12-13 US US12/000,472 patent/US7471558B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06223570A (ja) * | 1993-01-25 | 1994-08-12 | Hitachi Ltd | ダイナミック型ramとそれを用いた情報処理システム |
US5859794A (en) | 1996-06-17 | 1999-01-12 | Nuram Technology, Inc. | Multilevel memory cell sense amplifier system and sensing methods |
KR19990057325A (ko) * | 1997-12-29 | 1999-07-15 | 김영환 | 폴디드 비트라인 센싱장치 |
KR20000014493A (ko) * | 1998-08-21 | 2000-03-15 | 김영환 | 반도체 메모리 회로 |
US20030112690A1 (en) * | 2001-12-13 | 2003-06-19 | Shyuichi Tsukada | Dynamic semiconductor memory device and method of controlling refresh thereof |
Also Published As
Publication number | Publication date |
---|---|
KR20060105594A (ko) | 2006-10-11 |
CN1841552A (zh) | 2006-10-04 |
JP4400497B2 (ja) | 2010-01-20 |
US20080106964A1 (en) | 2008-05-08 |
US7471558B2 (en) | 2008-12-30 |
CN1841552B (zh) | 2010-05-26 |
JP2006286090A (ja) | 2006-10-19 |
US20060221755A1 (en) | 2006-10-05 |
TW200703334A (en) | 2007-01-16 |
TWI304214B (en) | 2008-12-11 |
US7317649B2 (en) | 2008-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100768634B1 (ko) | 반도체 기억 장치 | |
US7830739B2 (en) | Semiconductor memory device | |
EP0905705B1 (en) | Space-efficient semiconductor memory having hierarchical column select line architecture | |
KR100570555B1 (ko) | 인터리빙된마스터비트라인을가지는계층적비트라인구조의반도체메모리 | |
US7239571B2 (en) | Semiconductor memory device | |
US8797778B2 (en) | Semiconductor memory device having open bit line structure | |
US6741513B2 (en) | Data memory with a plurality of memory banks | |
JP4478982B2 (ja) | 半導体記憶装置 | |
EP1398787A1 (en) | Memory device having memory cell units each composed of a memory and complementary memory cell and reading method | |
JP2008041188A (ja) | 半導体メモリ装置 | |
US7342835B2 (en) | Memory device with pre-fetch circuit and pre-fetch method | |
JP2000150820A (ja) | 半導体記憶装置 | |
JP2002074938A (ja) | 半導体記憶装置 | |
US7099178B2 (en) | Ferromagnetic random access memory | |
JPH11145426A (ja) | Dram及びそのメモリセルアレイ | |
KR100334530B1 (ko) | 분할 비트라인 구동장치 | |
US6917549B2 (en) | Integrated memory and method for operating it |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20120924 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130924 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150917 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160921 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170920 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20181004 Year of fee payment: 12 |