JP2012099195A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2012099195A JP2012099195A JP2010247947A JP2010247947A JP2012099195A JP 2012099195 A JP2012099195 A JP 2012099195A JP 2010247947 A JP2010247947 A JP 2010247947A JP 2010247947 A JP2010247947 A JP 2010247947A JP 2012099195 A JP2012099195 A JP 2012099195A
- Authority
- JP
- Japan
- Prior art keywords
- global bit
- switch
- bit lines
- bit line
- global
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 230000015654 memory Effects 0.000 claims abstract description 124
- 230000008878 coupling Effects 0.000 abstract description 16
- 238000010168 coupling process Methods 0.000 abstract description 16
- 238000005859 coupling reaction Methods 0.000 abstract description 16
- YEJRWHAVMIAJKC-UHFFFAOYSA-N 4-Butyrolactone Chemical compound O=C1CCCO1 YEJRWHAVMIAJKC-UHFFFAOYSA-N 0.000 description 17
- 238000010586 diagram Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 101100203174 Zea mays SGS3 gene Proteins 0.000 description 3
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4094—Bit-line management or control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/005—Transfer gates, i.e. gates coupling the sense amplifier output to data lines, I/O lines or global bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
【解決手段】本発明の半導体装置のメモリセルアレイにおいて、ローカルビット線LBL1〜LBL4及びグローバルビット線GBL1〜GBL4と、スイッチS1、S2と、両側のセンスアンプSA1、SA2と、スイッチS3、S4を備えている。選択ワード線WL1、WL2上の4つのメモリセルMCに対し、最初にスイッチS2を導通、スイッチS1を非導通、スイッチS3、S4をグローバルビット線GBL1、GBL2側にした状態でセンスアンプSA1、SA2の増幅動作を行い、続いてスイッチS2を非導通、スイッチS1を導通、スイッチS3、S4をグローバルビット線GBL3、GBL4側にした状態でセンスアンプSA1、SA2で増幅動作を行い、グローバルビット線間のカップリングノイズを抑制する。
【選択図】図1
Description
図1に示すように、本発明の技術思想の一例は、グローバルビット線GBLとローカルビット線LBLとに階層化されたビット線構成を有する半導体装置に対して適用されるものである。第1のグローバルビット線GBL1は第1のローカルビット線LBL1と選択的に接続され、第2のグローバルビット線GBL2は第2のローカルビット線LBL2と選択的に接続され、第1のスイッチS1により第1及び第2のグローバルビット線GBL1、GBL2の間の接続が制御される。また、第3のグローバルビット線GBL3は第3のローカルビット線LBL3と選択的に接続され、第4のグローバルビット線GBL4は第4のローカルビット線LBL4と選択的に接続され、第2のスイッチS2により第3及び第4のグローバルビット線GBL3、GBL4の間の接続が制御される。第1のセンスアンプSA1は、第3のスイッチS3により2本のグローバルビット線GBL1、GBL3との間の接続が選択的に制御される。第2のセンスアンプSA2は、第4のスイッチS4により2本のグローバルビット線GBL2、GBL4との間の接続が選択的に制御される。なお、図1では、グローバルビット線GBL1、GBL3の領域の1本のワード線WL1と、グローバルビット線GBL2、GBL4の領域の1本のワード線WL2とを例示するとともに、これらのワード線WL1、WL2と各ローカルビット線LBL1〜LBL4の交点の4つのメモリセルMCを例示している。ワード線WL1とワード線WL2は、同時に選択される。すると、前記4つのメモリセルMCからそれぞれ対応する4つのデータが、それぞれ対応するローカルビット線LBL1〜LBL4に伝送される。
図2は、本発明を適用した第1実施形態のDRAMの全体構成を示すブロック図である。図2に示すDRAMは、複数のワード線WLと複数のビット線BL(後述のローカルビット線LBL)の各交点に配置された多数のメモリセルMCを含むメモリセルアレイ10と、このメモリセルアレイ10に付随するロウ系回路11及びカラム系回路12とを備えている。ロウ系回路11には、複数のワード線WLに対応して設けられる多数の回路群が含まれ、カラム系回路12には、複数のビット線BLに対応して設けられる多数の回路群が含まれる。なお、第1実施形態では、階層化ビット線構成が採用されるので、メモリセルアレイ10のビット線BLは、上位階層のグローバルビット線GBLと下位階層のローカルビット線LBLとに階層化されるが、詳細については後述する。
次に、本発明を適用した第2実施形態のDRAMについて説明する。第2実施形態では、図2のDRAMの全体構成については共通するので、説明を省略する。図13は、第2実施形態のDRAMのうちメモリセルアレイ10及びその周辺部の構成を示す図であり、図3に対応する範囲を示している。図13に示すように、第2実施形態のメモリセルアレイ10は、階層化ビット線構成を採用している点では第1実施形態と同様であるが、オープンビット線方式を採用している点及びセンスアンプを階層化していない点では第1実施形態とは異なっている。
11…ロウ系回路
12…カラム系回路
13…ロウアドレスバッファ
14…カラムアドレスバッファ
15…入出力制御回路
16…データバッファ
17…コマンドデコーダ
18…制御回路
19…モードレジスタ
BL…ビット線
GBL…グローバルビット線
GSA…グローバルセンスアンプ
LBL…ローカルビット線
LSA…ローカルセンスアンプ
MC…メモリセル
P1、P2…プリチャージ用トランジスタ
SA…センスアンプ
S1、S2、S3、S4、S10、S11、S12、S13、S14、S20、S21、S22、S23、S24、S11a、S12a、S21a、S22a…スイッチ
WL…ワード線
MWL…メインワード線
SWL…サブワード線
MWD…メインワードデコーダ
SWD…サブワードドライバ
Claims (18)
- ローカルビット線とグローバルビット線とが階層化されたメモリセルアレイを備える半導体装置であって、
同時に選択された第1乃至第4のメモリセルにそれぞれ対応する第1乃至第4の信号をそれぞれ伝送する第1乃至第4のローカルビット線と、
前記第1乃至第4のローカルビット線にそれぞれ対応する第1乃至第4のグローバルビット線と、
前記第1のグローバルビット線の一端と前記第2のグローバルビット線の一端との間の接続を制御する第1のスイッチと、
前記第3のグローバルビット線の一端と前記第4のグローバルビット線の一端との間の接続を制御する第2のスイッチと、
第1及び第2のセンスアンプと、
前記第1のグローバルビット線の他端と前記第3のグローバルビット線の他端のいずれかを前記第1のセンスアンプと選択的に接続する第3のスイッチと、
前記第2のグローバルビット線の他端と前記第4のグローバルビット線の他端のいずれかを前記第2のセンスアンプと選択的に接続する第4のスイッチと、
前記第1乃至第4のローカルビット線と前記第1乃至第4のグローバルビット線とをそれぞれ接続する第5乃至第8のスイッチと、
前記第1乃至第8のスイッチを制御する制御回路と、
を備え、
前記第1及び第3のグローバルビット線、並びに前記第2及び第4のグローバルビット線は、それぞれ互いに物理的に隣接し、
前記制御回路は、第1の期間において、
前記第1のスイッチにより前記第1及び第2のグローバルビット線を電気的に切り離し、前記第2のスイッチを介して前記第3及び第4のグローバルビット線を電気的に接続し、前記第5及び第6のスイッチを電気的に導通させ、前記第7及び第8のスイッチを電気的に非導通とし、前記第3及び第4のグローバルビット線を所定の電位に制御し、前記第3のスイッチを介して前記第1のグローバルビット線を前記第1のセンスアンプに電気的に接続し、前記第4のスイッチを介して前記第2のグローバルビット線を前記第2のセンスアンプに電気的に接続した状態で、前記第1の信号を前記第1のセンスアンプにより増幅する第1の動作と、前記第2の信号を前記第2のセンスアンプにより増幅する第2の動作と、を行い、
前記制御回路は、更に、前記第1の期間と異なる第2の期間において、
前記第1のスイッチを介して前記第1及び第2のグローバルビット線を電気的に接続し、前記第2のスイッチにより前記第3及び第4のグローバルビット線を電気的に切り離し、前記第7及び第8のスイッチを電気的に導通させ、前記第5及び第6のスイッチを電気的に非導通とし、前記第1及び第2のグローバルビット線を前記所定の電位に制御し、前記第3のスイッチを介して前記第3のグローバルビット線を前記第1のセンスアンプに電気的に接続し、前記第4のスイッチを介して前記第4のグローバルビット線を前記第2のセンスアンプに電気的に接続した状態で、前記第3の信号を前記第1のセンスアンプにより増幅する第3の動作と、前記第3の信号を前記第2のセンスアンプにより増幅する第4の動作と、を行う、
ことを特徴とする半導体装置。 - 前記第1及び第2のグローバルビット線の少なくともいずれか一方に、前記所定の電位として第1のプリチャージ電圧を供給する第1のプリチャージ回路と、
前記第3及び第4のグローバルビット線の少なくともいずれか一方に、前記第1のプリチャージ電圧を供給する第2のプリチャージ回路と、
をさらに備え、
前記第1の期間に先立つ第1のプリチャージ期間には、前記第1のプリチャージ回路により前記第1のスイッチを介して前記第1及び第2のグローバルビット線に前記第1のプリチャージ電圧を供給し、
前記第1の期間の後であって前記第2の期間に先立つ第2のプリチャージ期間には、前記第2のプリチャージ回路により前記第2のスイッチを介して前記第3及び第4のグローバルビット線に前記第1のプリチャージ電圧を供給する、
ことを特徴とする請求項1に記載の半導体装置。 - 前記第1及び第2のグローバルビット線は第1の方向の同一直線上に配置され、前記第3及び第4のグローバルビット線は、前記第1及び第2のグローバルビット線と所定ピッチを置いて前記第1の方向の同一直線上に配置されることを特徴とする請求項2に記載の半導体装置。
- 前記第1の動作と前記第2の動作とを同一タイミングで行うとともに、前記第3の動作と前記第4の動作とを同一タイミングで行うことを特徴とする請求項3に記載の半導体装置。
- 前記第1乃至第4の動作は、少なくとも前記第1乃至第4のメモリセルのデータを保持するリフレッシュ動作である、ことを特徴とする請求項4に記載の半導体装置。
- 前記第1のセンスアンプは、前記メモリセルアレイの前記第1の方向の一方の端部に配置され、前記第2のセンスアンプは前記メモリセルアレイの前記第1の方向の他方の端部に配置される、ことを特徴とする請求項3に記載の半導体装置。
- 前記第1のセンスアンプは、その両側に隣接する第1の前記メモリセルアレイに属する前記第1及び第3のグローバルビット線、並びに第2の前記メモリセルアレイに属する前記第1及び第3のグローバルビット線を共有し、
前記第2のセンスアンプは、その両側に隣接する前記第1のメモリセルアレイに属する前記第2及び第4のグローバルビット線、並びに第3の前記メモリセルアレイに属する前記第2及び第4のグローバルビット線を共有する、ことを特徴とする請求項6に記載の半導体装置。 - 前記第1及び第2のスイッチの各々は、ゲート電圧に応じて制御される1個のトランジスタで構成し、
前記第3及び第4のスイッチの各々は、互いに異なるゲート電圧に応じて制御される2個のトランジスタで構成する、
ことを特徴とする請求項1に記載の半導体装置。 - ローカルビット線とグローバルビット線とが階層化されたシングルエンド型のメモリセルアレイを備える半導体装置であって、
同時に選択された第1乃至第4のメモリセルにそれぞれ対応する第1乃至第4の信号をそれぞれ伝送する第1乃至第4のローカルビット線と、
前記第1乃至第4のローカルビット線にそれぞれ対応する第1乃至第4のグローバルビット線と、
前記第1のグローバルビット線の一端と前記第2のグローバルビット線の一端との間の接続を制御する第1のスイッチと、
前記第3のグローバルビット線の一端と前記第4のグローバルビット線の一端との間の接続を制御する第2のスイッチと、
第1及び第2のグローバルセンスアンプと、
前記第1のグローバルビット線の他端と前記第3のグローバルビット線の他端のいずれかを前記第1のグローバルセンスアンプと選択的に接続する第3のスイッチと、
前記第2のグローバルビット線の他端と前記第4のグローバルビット線の他端のいずれかを前記第2のグローバルセンスアンプと選択的に接続する第4のスイッチと、
前記第1乃至第4のローカルビット線にそれぞれ接続する第1乃至第4のローカルセンスアンプと、
前記第1乃至第4のローカルセンスアンプのそれぞれの出力ノードと、前記第1乃至第4のグローバルビット線との間の接続をそれぞれ制御する第5乃至第8のスイッチと、
前記第1乃至第8のスイッチを制御する制御回路と、
を備え、
前記第1及び第3のグローバルビット線、並びに前記第2及び第4のグローバルビット線は、それぞれ互いに物理的に隣接し、
前記制御回路は、第1の期間において、
前記第1のスイッチにより前記第1及び第2のグローバルビット線を電気的に切り離し、前記第2のスイッチを介して前記第3及び第4のグローバルビット線を電気的に接続し、前記第5及び第6のスイッチを電気的に導通させ、前記第7及び第8のスイッチを電気的に非導通とし、前記第3及び第4のグローバルビット線を所定の電位に制御し、前記第3のスイッチを介して前記第1のグローバルビット線を前記第1のグローバルセンスアンプに電気的に接続し、前記第4のスイッチを介して前記第2のグローバルビット線を前記第2のグローバルセンスアンプに電気的に接続した状態で、前記第1の信号を前記第1のグローバルセンスアンプにより増幅する第1の動作と、前記第2の信号を前記第2のグローバルセンスアンプにより増幅する第2の動作とを行い、
前記制御回路は、更に、前記第1の期間と異なる第2の期間において、
前記第1のスイッチを介して前記第1及び第2のグローバルビット線を電気的に接続し、前記第2のスイッチにより前記第3及び第4のグローバルビット線を電気的に切り離し、前記第7及び第8のスイッチを電気的に導通させ、前記第5及び第6のスイッチを電気的に非導通とし、前記第1及び第2のグローバルビット線を前記所定の電位に制御し、前記第3のスイッチを介して前記第3のグローバルビット線を前記第1のグローバルセンスアンプに電気的に接続し、前記第4のスイッチを介して前記第4のグローバルビット線を前記第2のグローバルセンスアンプに電気的に接続した状態で、前記第3の信号を前記第1のグローバルセンスアンプにより増幅する第3の動作と、前記第3の信号を前記第2のグローバルセンスアンプにより増幅する第4の動作とを行う、
ことを特徴とする半導体装置。 - 前記第1及び第2のグローバルビット線の少なくともいずれか一方に、前記所定の電位として第1のプリチャージ電圧を供給する第1のプリチャージ回路と、
前記第3及び第4のグローバルビット線の少なくともいずれか一方に、前記第1のプリチャージ電圧を供給する第2のプリチャージ回路と、
をさらに備え、
前記第1の期間に先立つ第1のプリチャージ期間には、前記第1のプリチャージ回路により前記第1のスイッチを介して前記第1及び第2のグローバルビット線に前記第1のプリチャージ電圧を供給し、
前記第1の期間の後であって前記第2の期間に先立つ第2のプリチャージ期間には、前記第2のプリチャージ回路により前記第2のスイッチを介して前記第3及び第4のグローバルビット線に前記第1のプリチャージ電圧を供給する、
ことを特徴とする請求項9に記載の半導体装置。 - 前記第1及び第2のグローバルビット線は第1の方向の同一直線上に配置され、前記第3及び第4のグローバルビット線は、前記第1及び第2のグローバルビット線と所定ピッチを置いて前記第1の方向の同一直線上に配置されることを特徴とする請求項10に記載の半導体装置。
- 前記第1の動作と前記第2の動作とを同一タイミングで行うとともに、前記第3の動作と前記第4の動作とを同一タイミングで行う、ことを特徴とする請求項11に記載の半導体装置。
- 前記第1乃至第4の動作は、少なくとも前記第1乃至第4メモリセルのデータを保持するリフレッシュ動作である、ことを特徴とする請求項12に記載の半導体装置。
- ローカルビット線とグローバルビット線とが階層化されたオープンビット線方式のメモリセルアレイを備える半導体装置であって、
同時に選択された第1乃至第4のメモリセルにそれぞれ対応する第1乃至第4の信号をそれぞれ伝送する第1乃至第4のローカルビット線と、
前記第1乃至第4のローカルビット線にそれぞれ対応する第1乃至第4のグローバルビット線と、
前記第1のグローバルビット線の一端と前記第2のグローバルビット線の一端との間の接続を制御する第1のスイッチと、
前記第3のグローバルビット線の一端と前記第4のグローバルビット線の一端との間の接続を制御する第2のスイッチと、
差動型の第1及び第2のセンスアンプと、
前記第1のグローバルビット線の他端と前記第3のグローバルビット線の他端のいずれかを前記第1のセンスアンプと選択的に接続する第3のスイッチと、
前記第2のグローバルビット線の他端と前記第4のグローバルビット線の他端のいずれかを前記第2のセンスアンプと選択的に接続する第4のスイッチと、
前記第1乃至第4のローカルビット線と前記第1乃至第4のグローバルビット線とをそれぞれ接続する第5乃至第8のスイッチと、
前記第1乃至第4のローカルビット線のそれぞれの一端と前記第1乃至第4のグローバルビット線との間の接続をそれぞれ制御する第5乃至第8のスイッチと、
前記第1乃至第8のスイッチを制御する制御回路と、
を備え、
前記第1及び第3のグローバルビット線、並びに前記第2及び第4のグローバルビット線は、それぞれ互いに物理的に隣接し、
前記第1のセンスアンプは、その両側に隣接する第1の前記メモリセルアレイに属する前記第1及び第3のグローバルビット線のいずれか一方と、第2の前記メモリセルアレイに属する前記第1及び第3のグローバルビット線のいずれか一方と、の差電圧によってセンシングし、
前記第2のセンスアンプは、その両側に隣接する前記第1のメモリセルアレイに属する前記第2及び第4のグローバルビット線のいずれか一方と、第3の前記メモリセルアレイに属する前記第2及び第4のグローバルビット線のいずれか一方と、の差電圧によってセンシングし、
前記制御回路は、第1の期間において、
前記第1のスイッチにより前記第1及び第2のグローバルビット線を電気的に切り離し、前記第2のスイッチを介して前記第3及び第4のグローバルビット線を電気的に接続し、前記第5及び第6のスイッチを電気的に導通させ、前記第7及び第8のスイッチを電気的に非導通とし、前記第3及び第4のグローバルビット線を所定の電位に制御し、前記第3のスイッチを介して前記第1のグローバルビット線を前記第1のセンスアンプに電気的に接続し、前記第4のスイッチを介して前記第2のグローバルビット線を前記第2のセンスアンプに電気的に接続した状態で、前記第5のスイッチを介して前記第1の信号を前記第1のセンスアンプにより増幅する第1の動作と、前記第6のスイッチを介して前記第2の信号を前記第2のセンスアンプにより増幅する第2の動作とを行い、
前記制御回路は、更に、前記第1の期間と異なる第2の期間において、
前記第1のスイッチを介して前記第1及び第2のグローバルビット線を電気的に接続し、前記第2のスイッチにより前記第3及び第4のグローバルビット線を電気的に切り離し、前記第7及び第8のスイッチを電気的に導通させ、前記第5及び第6のスイッチを電気的に非導通とし、前記第1及び第2のグローバルビット線を前記所定の電位に制御し、前記第3のスイッチを介して前記第3のグローバルビット線を前記第1のセンスアンプに電気的に接続し、前記第4のスイッチを介して前記第4のグローバルビット線を前記第2のセンスアンプに電気的に接続した状態で、前記第7のスイッチを介して前記第3の信号を前記第1のセンスアンプにより増幅する第3の動作と、前記第8のスイッチを介して前記第3の信号を前記第2のセンスアンプにより増幅する第4の動作とを行う、
ことを特徴とする半導体装置。 - 前記第1及び第2のグローバルビット線の少なくともいずれか一方に、前記所定の電位として第1のプリチャージ電圧を供給する第1のプリチャージ回路と、
前記第3及び第4のグローバルビット線の少なく共いずれか一方に、前記第1のプリチャージ電圧を供給する第2のプリチャージ回路と、
をさらに備え、
前記第1の期間に先立つ第1のプリチャージ期間には、前記第1のプリチャージ回路により前記第1のスイッチを介して前記第1及び第2のグローバルビット線に前記第1のプリチャージ電圧を供給し、
前記第1の期間の後であって前記第2の期間に先立つ第2のプリチャージ期間には、前記第2のプリチャージ回路により前記第2のスイッチを介して前記第3及び第4のグローバルビット線に前記第1のプリチャージ電圧を供給する、
ことを特徴とする請求項14に記載の半導体装置。 - 前記第1及び第2のグローバルビット線は第1の方向の同一直線上に配置され、前記第3及び第4のグローバルビット線は、前記第1及び第2のグローバルビット線と所定ピッチを置いて前記第1の方向の同一直線上に配置されることを特徴とする請求項15に記載の半導体装置。
- 前記第1の動作と前記第2の動作とを同一タイミングで行うとともに、前記第3の動作と前記第4の動作とを同一タイミングで行う、ことを特徴とする請求項16に記載の半導体装置。
- 前記第1乃至第4の動作は、少なくとも前記第1乃至第4のメモリセルのデータを保持するリフレッシュ動作である、ことを特徴とする請求項17に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010247947A JP2012099195A (ja) | 2010-11-04 | 2010-11-04 | 半導体装置 |
US13/373,006 US8472272B2 (en) | 2010-11-04 | 2011-11-02 | Semiconductor device having hierarchical bit line structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010247947A JP2012099195A (ja) | 2010-11-04 | 2010-11-04 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012099195A true JP2012099195A (ja) | 2012-05-24 |
Family
ID=46019515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010247947A Ceased JP2012099195A (ja) | 2010-11-04 | 2010-11-04 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8472272B2 (ja) |
JP (1) | JP2012099195A (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012203977A (ja) * | 2011-03-28 | 2012-10-22 | Elpida Memory Inc | 半導体装置及びその制御方法並びにその情報処理システム |
JP2013157044A (ja) * | 2012-01-27 | 2013-08-15 | Elpida Memory Inc | 半導体装置 |
JP2013171602A (ja) * | 2012-02-20 | 2013-09-02 | Elpida Memory Inc | 半導体装置 |
KR102533232B1 (ko) * | 2017-11-13 | 2023-05-16 | 삼성전자주식회사 | 데이터 입출력 단위들이 서로 상이한 글로벌 라인 그룹들을 갖는 메모리 장치 |
US10403353B1 (en) * | 2018-05-10 | 2019-09-03 | Micron Technology, Inc. | Systems and methods for reducing coupling noise between propagation lines for die size efficiency |
JP2020047334A (ja) * | 2018-09-18 | 2020-03-26 | キオクシア株式会社 | 半導体装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02168490A (ja) * | 1988-12-21 | 1990-06-28 | Mitsubishi Electric Corp | 半導体記憶装置 |
JPH0329181A (ja) * | 1989-06-27 | 1991-02-07 | Mitsubishi Electric Corp | 半導体記憶装置 |
JPH09213069A (ja) * | 1996-02-09 | 1997-08-15 | Hitachi Ltd | 半導体記憶装置 |
JP2011258275A (ja) * | 2010-06-09 | 2011-12-22 | Elpida Memory Inc | 半導体装置及び情報処理システム |
JP2012064264A (ja) * | 2010-09-14 | 2012-03-29 | Elpida Memory Inc | 半導体装置及びその制御方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3350241B2 (ja) | 1994-09-16 | 2002-11-25 | 株式会社東芝 | 半導体記憶装置 |
US6333866B1 (en) | 1998-09-28 | 2001-12-25 | Texas Instruments Incorporated | Semiconductor device array having dense memory cell array and heirarchical bit line scheme |
JP4400497B2 (ja) | 2005-03-31 | 2010-01-20 | エルピーダメモリ株式会社 | 半導体記憶装置 |
JP4909619B2 (ja) * | 2006-04-13 | 2012-04-04 | パナソニック株式会社 | 半導体記憶装置 |
JP5594927B2 (ja) | 2007-04-11 | 2014-09-24 | ピーエスフォー ルクスコ エスエイアールエル | 半導体記憶装置 |
JP2008294310A (ja) | 2007-05-25 | 2008-12-04 | Elpida Memory Inc | 半導体記憶装置 |
-
2010
- 2010-11-04 JP JP2010247947A patent/JP2012099195A/ja not_active Ceased
-
2011
- 2011-11-02 US US13/373,006 patent/US8472272B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02168490A (ja) * | 1988-12-21 | 1990-06-28 | Mitsubishi Electric Corp | 半導体記憶装置 |
JPH0329181A (ja) * | 1989-06-27 | 1991-02-07 | Mitsubishi Electric Corp | 半導体記憶装置 |
JPH09213069A (ja) * | 1996-02-09 | 1997-08-15 | Hitachi Ltd | 半導体記憶装置 |
JP2011258275A (ja) * | 2010-06-09 | 2011-12-22 | Elpida Memory Inc | 半導体装置及び情報処理システム |
JP2012064264A (ja) * | 2010-09-14 | 2012-03-29 | Elpida Memory Inc | 半導体装置及びその制御方法 |
Also Published As
Publication number | Publication date |
---|---|
US20120113736A1 (en) | 2012-05-10 |
US8472272B2 (en) | 2013-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8520449B2 (en) | Semiconductor device and control method thereof | |
JP3874234B2 (ja) | 半導体集積回路装置 | |
US10347321B1 (en) | Apparatuses and methods for providing driving signals in semiconductor devices | |
JP4552258B2 (ja) | 半導体記憶装置 | |
US20030193824A1 (en) | Semiconductor memory device | |
JP2007042172A (ja) | 半導体メモリ装置 | |
JP2012123878A (ja) | 半導体装置及びその制御方法 | |
US9177619B2 (en) | Semiconductor device having hierarchical bit line structure | |
US20110205820A1 (en) | Semiconductor device | |
JP2005293759A (ja) | 半導体記憶装置 | |
US8472272B2 (en) | Semiconductor device having hierarchical bit line structure | |
JP2013171602A (ja) | 半導体装置 | |
JPH10269766A (ja) | 半導体記憶装置 | |
US8111543B2 (en) | Semiconductor memory device | |
US7619939B2 (en) | Semiconductor storage apparatus | |
US9053760B2 (en) | Semiconductor device including a sense amplifier | |
US8593895B2 (en) | Semiconductor device and control method thereof | |
US8675437B2 (en) | Semiconductor memory device | |
JPH04219689A (ja) | 半導体記憶装置およびその読出方法 | |
JP5647801B2 (ja) | 半導体記憶装置 | |
US8542547B2 (en) | Semiconductor device and data processing system | |
US6597040B2 (en) | Semiconductor device having MOS transistor for coupling two signal lines | |
US20030123310A1 (en) | Semiconductor memory device having write column select gate | |
KR20080074340A (ko) | 컬럼 선택 디코더 및 이를 포함하는 반도체 메모리 장치 | |
JPH11144454A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130730 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140304 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140602 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141202 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20150421 |