KR100755627B1 - 반도체 소자의 캐패시터 제조 방법 - Google Patents
반도체 소자의 캐패시터 제조 방법 Download PDFInfo
- Publication number
- KR100755627B1 KR100755627B1 KR1020010076663A KR20010076663A KR100755627B1 KR 100755627 B1 KR100755627 B1 KR 100755627B1 KR 1020010076663 A KR1020010076663 A KR 1020010076663A KR 20010076663 A KR20010076663 A KR 20010076663A KR 100755627 B1 KR100755627 B1 KR 100755627B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- lower electrode
- interlayer insulating
- forming
- capacitor
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
Claims (13)
- 금속 배선으로 이루어진 하부 전극이 형성되는 단계와,전체 상부에 층간 절연막을 형성한 후 비아홀을 형성하는 공정을 이용하여 상기 하부 전극의 소정 영역을 노출시키는 홀을 형성하는 단계와,상기 홀을 포함한 상기 층간 절연막 상에 유전체막 및 전도성 물질층을 형성하는 단계와,화학적 기계적 연마를 통해 상기 전도성 물질층 및 상기 유전체막을 상기 홀에만 잔류시켜, 상기 전도성 물질층으로 이루어진 상부 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
- 제 1 항에 있어서,상기 하부 전극은 Ti/TiN/Al/TiN 및 Ti/TiN/Al/Ti/TiN 중 어느 하나로 이루어진 적층 구조로 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
- 제 2 항에 있어서,상기 TiN막은 100 내지 1000Å의 두께로 형성되는 것을 특징으로 하는 반도 체 소자의 캐패시터 제조 방법.
- 제 1 항에 있어서,상기 하부 전극은 트랜치에 텅스텐을 매립하여 금속 배선을 형성하는 공정에 의해 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
- 제 4 항에 있어서,상기 트랜치에 매립된 상기 텅스텐의 두께는 500 내지 5000Å인 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
- 제 1 항에 있어서,상기 층간 절연막은 PE-TEOS, FSG 및 USG 중 어느 하나로 이루어지며, 7000 내지 10000Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
- 제 1 항에 있어서,상기 홀은 반응성 이온 식각으로 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
- 제 1 항에 있어서,상기 유전체막은 20 내지 200Å의 두께로 형성되며, Ta2O5로 이루어지는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
- 제 1 항에 있어서,상기 전도성 물질층은 4000 내지 7000Å의 두께로 형성되며, 텅스텐으로 이루어지는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
- 제 1 항에 있어서,상기 화학적 기계적 연마는 상기 층간 절연막의 두께가 2000 내지 4000Å이 될 때까지 실시되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
- 제 1 항에 있어서,상기 홀을 형성한 후 전체 상부에 접착층을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
- 제 11 항에 있어서,상기 접착층은 TiN막 또는 Ti/TiN막으로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
- 제 11 항에 있어서,상기 접착층은 100 내지 300Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010076663A KR100755627B1 (ko) | 2001-12-05 | 2001-12-05 | 반도체 소자의 캐패시터 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010076663A KR100755627B1 (ko) | 2001-12-05 | 2001-12-05 | 반도체 소자의 캐패시터 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030046204A KR20030046204A (ko) | 2003-06-12 |
KR100755627B1 true KR100755627B1 (ko) | 2007-09-04 |
Family
ID=29573203
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010076663A KR100755627B1 (ko) | 2001-12-05 | 2001-12-05 | 반도체 소자의 캐패시터 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100755627B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100967204B1 (ko) * | 2003-10-02 | 2010-07-05 | 매그나칩 반도체 유한회사 | 반도체 소자의 커패시터 제조방법 |
KR100827437B1 (ko) | 2006-05-22 | 2008-05-06 | 삼성전자주식회사 | Mim 커패시터를 구비하는 반도체 집적 회로 장치 및이의 제조 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980065645A (ko) * | 1997-01-14 | 1998-10-15 | 김광호 | 반도체소자 제조방법 |
KR20000008446A (ko) * | 1998-07-14 | 2000-02-07 | 윤종용 | 공정 토폴로지 개선을 위한 고집적 반도체 장치 및 그 제조 방법 |
KR20000053455A (ko) * | 1999-01-12 | 2000-08-25 | 루센트 테크놀러지스 인크 | 엠오엠 캐패시터를 제조하기 위한 방법 |
KR20000076942A (ko) * | 1999-03-25 | 2000-12-26 | 인피니언 테크놀로지스 노쓰 아메리카 코포레이션 | 반도체 구조 및 그 제조 방법 |
-
2001
- 2001-12-05 KR KR1020010076663A patent/KR100755627B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980065645A (ko) * | 1997-01-14 | 1998-10-15 | 김광호 | 반도체소자 제조방법 |
KR20000008446A (ko) * | 1998-07-14 | 2000-02-07 | 윤종용 | 공정 토폴로지 개선을 위한 고집적 반도체 장치 및 그 제조 방법 |
KR20000053455A (ko) * | 1999-01-12 | 2000-08-25 | 루센트 테크놀러지스 인크 | 엠오엠 캐패시터를 제조하기 위한 방법 |
KR20000076942A (ko) * | 1999-03-25 | 2000-12-26 | 인피니언 테크놀로지스 노쓰 아메리카 코포레이션 | 반도체 구조 및 그 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20030046204A (ko) | 2003-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100429877B1 (ko) | 금속-절연체-금속 커패시터 및 비아 컨택을 갖는 반도체소자의 제조 방법 | |
US6993814B2 (en) | Method of fabricating a capacitor having sidewall spacer protecting the dielectric layer | |
JP2005526378A (ja) | Mimキャパシタの形成方法 | |
US20020030216A1 (en) | Polysilicon capacitor having large capacitance and low resistance | |
KR100480641B1 (ko) | 고 커패시턴스를 지니는 금속-절연체-금속 커패시터, 이를구비하는 집적회로 칩 및 이의 제조 방법 | |
KR100533971B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR100572829B1 (ko) | 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법 | |
US7745280B2 (en) | Metal-insulator-metal capacitor structure | |
KR19980078493A (ko) | 박막커패시터 및 그의 제조방법 | |
KR100755627B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
TWI809359B (zh) | 動態隨機存取記憶體的製造方法 | |
KR100370131B1 (ko) | Mim 캐패시터 및 그의 제조방법 | |
JP4931291B2 (ja) | 半導体装置 | |
US6855617B1 (en) | Method of filling intervals and fabricating shallow trench isolation structures | |
KR100812298B1 (ko) | 엠아이엠 캐패시터 형성방법 | |
KR100800823B1 (ko) | Mim 커패시터를 갖는 반도체 소자의 배선 제조 방법 | |
CN113517273B (zh) | 电容器阵列结构及其制备方法和半导体存储器件 | |
US20240213304A1 (en) | Mim capacitor structure and fabricating method of the same | |
KR100487915B1 (ko) | 반도체소자의캐패시터형성방법 | |
KR100843940B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
KR100414733B1 (ko) | 엠아이엠 캐패시터 형성방법 | |
US20020009877A1 (en) | Method for forming via holes by using retardation layers to reduce overetching | |
KR100523168B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
KR100694991B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
KR100467781B1 (ko) | 박막 커패시터 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120720 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130821 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150716 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160718 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170719 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180717 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190716 Year of fee payment: 13 |