KR100572829B1 - 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법 - Google Patents

엠아이엠 캐패시터를 갖는 반도체 소자의제조방법 Download PDF

Info

Publication number
KR100572829B1
KR100572829B1 KR1020030102046A KR20030102046A KR100572829B1 KR 100572829 B1 KR100572829 B1 KR 100572829B1 KR 1020030102046 A KR1020030102046 A KR 1020030102046A KR 20030102046 A KR20030102046 A KR 20030102046A KR 100572829 B1 KR100572829 B1 KR 100572829B1
Authority
KR
South Korea
Prior art keywords
capacitor
insulating film
conductor
film
semiconductor device
Prior art date
Application number
KR1020030102046A
Other languages
English (en)
Other versions
KR20050069705A (ko
Inventor
박정호
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030102046A priority Critical patent/KR100572829B1/ko
Priority to US11/027,312 priority patent/US7071057B2/en
Publication of KR20050069705A publication Critical patent/KR20050069705A/ko
Application granted granted Critical
Publication of KR100572829B1 publication Critical patent/KR100572829B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 MIM 캐패시터를 갖는 반도체 소자의 제조방법에 관한 것으로, 보다 자세하게는 포토레지스트를 경화시켜 비아홀을 채워 듀얼다마신 공정을 진행함으로써, 또한 캐패시터 하부전극과 캐패시터 절연막 그리고 캐패시터 상부전극을 한 번의 식각공정으로 형성하므로써 종래의 듀얼다마신 공정을 이용한 평판형 전극구조의 MIM 캐피시터 제조공정을 단순화하여 소자의 신뢰성을 높이고 제조단가를 낮추는 방법에 관한 것이다.
본 발명의 MIM 캐패시터를 갖는 반도체 소자의 제조방법은 소정의 구조물이 형성된 반도체 기판; 상기 반도체 기판에 하부 배선용 제 1 전도체를 형성하는 단계; 상기 제 1 전도체의 상부에 제 2 절연막과 제 3 절연막을 증착하고 제 1 다마신 공정을 진행하여 복수개의 비아홀을 형성하는 단계; 상기 복수개의 비아홀에 제 2 전도체의 캐패시터 하부 전극용 컨택 플러그와 하부 배선용 컨택 플러그를 형성하는 단계; 상기 캐패시터 하부 전극용 컨택 플러그의 상부에 MIM 캐패시터를 형성하는 단계; 상기 캐패시터를 포함한 상부 전면에 제 4 절연막과 제 5 절연막을 증착하고 제 2 다마신 공정을 진행하여 트렌치를 형성하는 단계; 및 상기 트렌치에 제 3 전도체의 전도성 금속을 충진하여 캐패시터 상부 전극용 컨택 플러그와 바이어스 인가 패드용 컨택 플러그를 형성하는 단계로 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 MIM 캐패시터를 갖는 반도체 소자의 제조방법은 포토레지스트를 경화시켜 비아홀을 채워 듀얼다마신 공정을 진행함으로써, 또한 캐패시터 하부전극과 캐패시터 절연막 그리고 캐패시터 상부전극을 한 번의 식각공정으로 형성하므로써 종래의 듀얼다마신 공정을 이용한 평판형 전극구조의 MIM 캐피시터 제조공정을 단순화하여 소자의 신뢰성을 높이고 제조단가를 낮추는 효과가 있다.
평판형 캐패시터, 듀얼 다마신

Description

엠아이엠 캐패시터를 갖는 반도체 소자의 제조방법 {Method of fabricating semiconductor device with MIM capacitor}
도 1a 내지 도 1b는 종래기술에 의한 듀얼다마신 구조의 MIM 캐패시터 제조 방법을 보여주는 단면도.
도 2a 내지 도 2j는 본 발명에 의한 듀얼다마신 구조의 MIM 캐패시터 제조 방법을 보여주는 단면도.
본 발명은 MIM(Metal-Insulator-Metal) 캐패시터를 갖는 반도체 소자의 제조방법에 관한 것으로, 보다 자세하게는 포토레지스트(photoresist)를 경화시켜 비아홀(via hole)을 채워 듀얼다마신(dual damascene) 공정을 진행함으로써, 또한 캐패시터 하부전극과 캐패시터 절연막 그리고 캐패시터 상부전극을 한 번의 식각공정으로 형성하므로써 종래의 듀얼다마신 공정을 이용한 평판형 전극구조의 MIM 캐피시터 제조공정을 단순화하여 소자의 신뢰성을 높이고 제조단가를 낮추는 방법에 관한 것이다.
최근 들어 등장하고 있는 복합 반도체 소자(MML:Merged Memory Logic)는 한 칩(chip)내에 메모리 셀(cell) 어레이(array)부, 예컨대 DRAM(Dynamic Random Access Memory)과 아날로그 또는 주변회로가 함께 집적화된 소자이다. 이러한 복합 반도체 소자의 등장으로 인해 멀티미디어 기능이 크게 향상되어 종전보다 반도체 소자의 고집적화 및 고속화를 효과적으로 달성할 수 있게 되었다. 한편, 고속 동작을 요구하는 아날로그 회로에서는 고용량의 캐패시터(capacitor)를 구현하기 위한 반도체 소자 개발이 진행중에 있다. 일반적으로, 캐패시터가 PIP(Polysilicon-Insulator-Polysilicon) 구조일 경우에는 상부전극 및 하부전극을 도전성 폴리실리콘으로 사용하기 때문에 상부전극/하부전극과 유전체 박막 계면에서 산화반응이 일어나 자연산화막이 형성되어 전체 캐패시턴스(capacitance)가 낮아지는 단점이 있다. 또한, 폴리실리콘층에 형성되는 공핍층(depletion region)으로 인하여 캐패시턴스가 낮아지고, 이에 따라 고속 및 고주파 동작에 적합하지 않은 단점이 있다. 이를 해결하기 위해 캐패시터의 구조를 MIS(Metal-Insulator-Silicon) 내지 MIM(Metal-Insulator-Metal)로 변경하게 되었는데, 그 중에서도 MIM형 커패시터는 비저항이 작고 내부에 공핍에 의한 기생 캐패시턴스(parasitic capacitance)가 없기 때문에 고성능 반도체 소자에 주로 이용되고 있다. 최근에는 알루미늄에 비하여 비저항이 낮은 구리를 사용하여 반도체 소자의 금속배선을 형성하는 기술이 도입되었고, 이에 따라 구리를 전극으로 사용한 MIM 구조의 다양한 커패시터가 제안되고 있다.
도 1a 내지 도 1b는 종래의 MIM 커패시터 및 다마신 배선 구조를 갖는 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다.
먼저 도 1a를 참조하면, 반도체 기판(1) 상의 하부 절연막(10) 상에 상기 하부 절연막(10)과 단차가 없게 제1 금속 배선(15) 및 제2 금속 배선(20)을 형성한다. 상기 제1 금속 배선(15) 및 제2 금속 배선(20)이 형성된 결과물 상에 금속막을 형성한 다음, 이를 패터닝하여 상기 제2 금속 배선(20)의 상면에 접하는 캐패시터 하부전극(25)을 형성한다. 상기 하부전극(25)이 형성된 결과물 상에 유전막(30)을 형성한다. 상기 유전막(30) 상에 다른 금속막을 형성한 다음, 이를 패터닝하여 상기 하부전극(25)과 대응되는 위치에 캐패시터 상부전극(35)을 형성한다. 상기 상부전극(35)이 형성된 결과물 상에 층간절연막(40)을 형성한다.
다음 도 1b를 참조하면, 상기 층간절연막(40)의 상면을 평탄화한다. 다음에, 상기 층간절연막(40) 및 유전막(30)을 식각하여 상기 제1 금속 배선(15)의 상면을 노출시키는 비아홀(via hole, V1)을 형성한다. 상기 비아홀(V1)의 상부에 제1 트렌치(trench, T1)를 형성하고, 상기 상부전극(35)의 상면을 노출시키는 제2 트렌치(T2)를 형성한다. 다음에, 상기 비아홀(V1)과 제1 및 제2 트렌치(T1 , T2)에 Cu를 채워 넣고 CMP(chemical mechanical polish)하여 다마신 배선 구조(45)와 콘택 플러그(contact plgu, 50)를 형성한다.
그런데, 이와 같은 종래의 기술이 가진 문제점은 다음과 같다. 캐패시터의 하부전극에 바이어스(bias)를 인가하기 위한 금속배선 공정을 추가로 진행하여야 하며, 상기 비아홀과 상부전극의 트렌치를 동시에 형성하지 못하기 때문에 공정이 복잡해진다는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 포토레지스트를 경화시켜 비아홀을 채워 듀얼다마신 공정을 진행함으로써, 또한 캐패시터 하부전극과 캐패시터 절연막 그리고 캐패시터 상부전극을 한 번의 식각공정으로 형성하므로써 종래의 듀얼다마신 공정을 이용한 평판형 전극구조의 MIM 캐피시터 제조공정을 단순화하여 소자의 신뢰성을 높이고 제조단가를 낮추는 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 소정의 구조물이 형성된 반도체 기판; 상기 반도체 기판에 하부 배선용 제 1 전도체를 형성하는 단계; 상기 제 1 전도체의 상부에 제 2 절연막과 제 3 절연막을 증착하고 제 1 다마신 공정을 진행하여 복수개의 비아홀을 형성하는 단계; 상기 복수개의 비아홀에 제 2 전도체의 캐패시터 하부 전극용 컨택 플러그와 하부 배선용 컨택 플러그를 형성하는 단계; 상기 캐패시터 하부 전극용 컨택 플러그의 상부에 MIM 캐패시터를 형성하는 단계; 상기 캐패시터를 포함한 상부 전면에 제 4 절연막과 제 5 절연막을 증착하고 제 2 다마신 공정을 진행하여 트렌치를 형성하는 단계; 및 상기 트렌치에 제 3 전도체의 전도성 금속을 충진 하여 캐패시터 상부 전극용 컨택 플러그와 바이어스 인가 패드용 컨택 플러그를 형성하는 단계로 이루어진 MIM 캐패시터를 갖는 반도체 소자의 제조방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
먼저, 도 2a는 캐패시터 하부전극에 연결되는 하부 금속배선을 배선을 형성하는 단계를 보여주는 단면도이다. 보다 자세하게는, 소정의 구조물이 형성된 실리콘 기판(미도시)의 상부에 제 1 절연막(21)을 증착하고, 상기 제 1 절연막에 제 1 전도체가 형성될 영역에 다마신 패턴을 형성하여 소정의 전도성 금속을 증착하고 CMP를 거쳐 평탄화한다. 상기 평탄화 공정은 제 1 절연막의 상부면이 나타날 때까지 진행하여 제 1 전도체(22)를 형성한다. 상기 제 1 절연막과 제 1 전도체의 상부면에 제 2 절연막(23)과 제 3 절연막(24)를 차례로 증착하고, 제 1 마스크 패턴(25)을 형성한다. 여기서 상기 제 1 전도체는 추후 형성되는 캐패시터 하부전극에 바이어스를 인가하기 위한 캐패시터 하부 금속배선의 역할을 한다. 상기 제 2 절연막은 질화막, SiC(실리콘 카바이드) 또는 알루미늄 옥사이드를 이용하여 형성됨이 바람직하다. 상기 제 3 절연막은 층간 절연막의 역할을 하는 것으로서, 일반적인 실리콘 옥사이드가 사용될 수 있다.
다음, 도 2b는 복수개의 비아홀(26)을 형성하는 단계를 보여주는 단면도이다. 상기 제 1 마스크 패턴을 식각마스크로 하여 건식식각을 행하여 복수개의 비아 홀을 형성한다. 상기 복수개의 비아홀은 상기 제 1 전도체의 하부 금속배선과 캐패시터 하부전극을 연결하는 컨택 플러그(contact plug)의 역할 및 추후 설명될 패드에서 인가된 바이어스를 제 1 전도체의 하부 금속배선에 전달하기 위한 전기 배선의 역할을 한다.
다음, 도 2c는 상기 복수개의 비아홀을 절연체(27)로 매립하는 단계를 보여주는 단면도이다. 여기서 상기 절연체는 포토레지스트(photoresist, PR)임을 특징으로 한다. 우선 포토레지스틀 상기 비아홀에 형성된 구조물 전면에 스핀(spin) 코팅을 한다. 이후 상기 비아홀 주입된 상기 포토레지스트를 250 내지 350℃의 온도에서 베이킹(baking)을 한다. 이후 에치-백(etch-back) 공정을 통해 비아홀 상부에 형성된 포토레지스트를 제거해서 절연체 매립을 완료한다. 상기의 단계는 종래의 기술과 구별되는 본 발명의 특징부로서, 포토레지스트를 경화시켜 비아홀을 채워 다마신 공정을 진행함으로써 공정 단순화 및 프로세스 컨트롤(control)을 용이하게 할 수 있는 특징을 제공한다.
다음, 도 2d는 상기 절연체가 매립된 복수개의 비아홀 상부면에 바이어스 인가 패드와의 전기도선 역할을 하는 하나의 비아홀(27a)만을 개방하는 패턴(28)을 형성한다.
다음, 도 2e는 상기 패턴을 식각마스크로 하여 건식식각을 행하여 트렌치(29)를 형성하는 단계를 보여주는 단면도이다. 상기 트렌치는 상기 비아홀의 폭보다 넓음을 특징으로 한다. 상기 트렌치를 형성한 후에는 습식 식각을 행하여 상기 식각마스크로 사용된 포토레지스트를 제거하고 동시에 상기 복수개의 비아홀 에 매립된 포토레지스트(27)와 제 2 절연막(23)을 제거한다.
다음, 도 2f는 상기 복수개의 비아홀에 제 2 전도체의 전도성 금속을 증착하여, 하부 배선용 컨택 플러그(30)와 캐패시터 하부 전극용 컨택 플러그(31)을 형성하는 단계를 보여주는 단면도 이다. 상기 제 2 전도체의 전도성 금속은 TaN(탄탈륨나이트라이드) 혹은 TaN을 포함한 다층막, TiN(타이타늄나이트라이트) 혹은 TiN을 포함한 다층막, WN(텅스텐나이트라이드) 혹은 WN을 포함한 다층막으로 형성될 수 있다. 또한 상기의 TaN, TiN, WN 혹은 TaN, TiN, WN을 포함한 다층막 중의 어느 하나에 구리(Cu)를 포함하여 형성될 수 있다. 이후 CMP 공정을 진행하여 상기 금속배선을 평탄화한다.
다음, 도 2g는 캐패시터 전극을 형성하기 위한 포토레지스트 공정단계를 보여주는 단면도이다. 상기 다마신 공정에 의한 금속배선이 형성된 구조물의 상부 전면에 캐패시터 하부 전극용 금속막(32), 캐패시터 절연막(33) 그리고 캐패시터 상부 전극용 금속막(34)을 순차적으로 적층한다. 이후 캐패시터가 형성될 영역을 제외한 나머지 영역을 개방하는 포토레지스트 패턴(35)을 형성한다. 상기 캐패시터 하부전극 및 상부전극용 금속막은 TaN 혹은 TiN을 포함하는 다층막으로 형성될 수 있다. 또한 상기 캐패시터 절연막은 질화막, TEOS(Tetraethoxysilane)막, 탄탈륨계 옥사이드 중의 하나로 형성될 수 있다.
다음, 도 2h는 캐패시터가 형성되는 단계를 보여주는 단면도이다. 상기 패턴을 식각마스크로 하여 건식식각을 진행하여 캐패시터 상부전극, 캐패시터 절연막 그리고 캐패시터 하부전극을 형성한다. 이후 상기 식각마스크로 사용된 포토레지스 트를 제거하고 식각 정지막 역할을 하는 제 4 절연막(36)을 증착한다. 상기의 단계는 본 발명이 종래의 기술과 구별되는 또 하나의 특징부로서, 상기 캐패시터 하부전극과 캐패시터 절연막 그리고 캐패시터 상부전극이 한 번의 식각공정으로 형성됨으로써 종래의 방법에 비하여 마스크 패턴의 횟수를 줄일 수 있어 공정의 단순화에 기여할 수 있다.
다음, 도 2i는 캐패시터 상부전극용 컨택 플러그와 하부 배선과 연결되는 컨택 플러그를 형성하기 위한 패턴을 형성하는 단계를 보여주는 단면도이다. 상기 제 4 절연막 상부 전면에 층간 절연막 역할을 하는 제 5 절연막(37)을 증착한다. 이후 상부 전극용 컨택 플러그가 형성될 영역과 하부 배선과 연결되는 컨택 플러그가 형성될 영역을 개방하는 패턴(38)을 형성한다.
다음, 도 2j는 캐패시터 상부전극용 컨택 플러그와 하부 배선과 연결되는 컨택 플러그가 형성되는 단계를 보여주는 단면도이다. 상기 패턴을 식각마스크로 하여 상기 제 4 절연막이 노출될 때까지 제 5 절연막을 건식식각한다. 이후 제 4 절연막을 습식식각으로 제거하고, 제 3 전도체용 소정의 금속을 증착한다. 이후 CMP 공정을 진행하여 캐패시터 상부 전극용 컨택 플러그(39)와 하부 배선과 연결되는 컨택 플러그(40)를 형성한다. 상기 제 4 절연막은 상기 제 2 절연막과 동일한 물질을 사용하여 질화막, SiC(실리콘 카바이드) 또는 알루미늄 옥사이드를 이용하여 형성됨이 바람직하다. 또한 상기 제 5 절연막은 상기 제 3 절연막과 동일한 물질을 사용하여 일반적인 실리콘 옥사이드가 사용되어 형성될 수 있다. 상기 제 3 전도체용 금속은 제 2 전도체용 금속과 동일한 물질을 사용하여 TaN 혹은 TaN을 포함한 다층막, TiN 혹은 TiN을 포함한 다층막, WN 혹은 WN을 포함한 다층막으로 형성될 수 있다. 또한 상기의 TaN, TiN, WN 혹은 TaN, TiN, WN을 포함한 다층막 중의 어느 하나에 Cu를 포함하여 형성될 수 있다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
따라서, 본 발명의 MIM 캐패시터를 갖는 반도체 소자의 제조방법은 포토레지스트를 경화시켜 비아홀을 채워 듀얼다마신 공정을 진행함으로써, 또한 캐패시터 하부전극과 캐패시터 절연막 그리고 캐패시터 상부전극을 한 번의 식각공정으로 형성하므로써 종래의 듀얼다마신 공정을 이용한 평판형 전극구조의 MIM 캐피시터 제조공정을 단순화하여 소자의 신뢰성을 높이고 제조단가를 낮추는 효과가 있다.

Claims (10)

  1. MIM 캐패시터를 갖는 반도체 소자의 제조방법에 있어서,
    소정의 구조물이 형성된 반도체 기판 상부에 제 1 절연막을 증착하는 단계;
    상기 제 1 절연막에 하부 금속 배선용 제 1 전도체를 형성하는 단계;
    상기 제 1 전도체의 상부에 제 2 절연막과 제 3 절연막을 증착하고 제 1 다마신 공정을 진행하여 하부 금속 배선과 캐패시터 하부 전극을 연결하기 위한 복수개의 비아홀을 형성하는 단계;
    상기 복수개의 비아홀에 제 2 전도체의 금속을 증착시켜 캐패시터 하부 전극용 컨택 플러그와 하부 금속 배선용 컨택 플러그를 형성하는 단계;
    상기 캐패시터 하부 전극용 컨택 플러그의 상부에 MIM 캐패시터를 형성하는 단계;
    상기 캐패시터를 포함한 상부 전면에 제 4 절연막과 제 5 절연막을 증착하고 제 2 다마신 공정을 진행하여 상기 MIM 캐패시터의 상부 전극 및 하부 금속 배선용 컨택 플러그가 노출된 비아홀을 형성하는 단계; 및
    상기 비아홀에 제 3 전도체의 전도성 금속을 충진하여 캐패시터 상부 전극용 컨택 플러그와 바이어스 인가 패드용 컨택 플러그를 형성하는 단계
    를 포함하여 이루어짐을 특징으로 하는 MIM 캐패시터를 갖는 반도체 소자의 제조방법.
  2. 제 1항에 있어서,
    상기 하부 배선용 제 1 전도체를 형성하는 단계는
    제 1 절연막에 제 1 전도체가 형성될 영역을 패턴하는 단계;
    상기 패턴을 식각마스크로 하여 건식식각을 진행하여 트렌치를 형성하는 단계;
    상기 트렌치에 제 1 전도체를 증착하는 단계; 및
    상기 제 1 전도체를 CMP 공정으로 평탄화하는 단계
    를 포함하여 이루어짐을 특징으로 하는 MIM 캐패시터를 갖는 반도체 소자의 제조방법.
  3. 제 1항에 있어서,
    상기 제 1 다마신 공정은
    상기 제 3 절연막에 복수개의 비아홀을 형성하는 단계;
    상기 복수개의 비아홀에 포토레지스트를 코팅하여 경화시키는 단계;
    상기 포토레지스트가 매립된 비아홀의 상부에 하부 배선용 컨택 플러그 역할을 하는 하나의 비아홀 영역만을 개방하는 패턴을 형성하는 단계;
    상기 패턴을 식각마스크로 하여 상기 하나의 비아홀에 트렌치를 형성하는 단계;
    상기 식각마스크로 사용하였던 포토레지스트 패턴을 제거하고 동시에 상기 복수개의 비아홀에 매립된 포토레지스트를 제거하는 단계; 및
    상기 복수개의 비아홀 바닥면에 노출된 상기 제 2 절연막을 제거하는 단계
    를 포함하여 이루어짐을 특징으로 하는 MIM 캐패시터를 갖는 반도체 소자의 제조방법.
  4. 제 1항에 있어서,
    상기 MIM 캐패시터를 형성하는 단계는
    캐패시터 하부전극용 금속막, 캐패시터 절연막, 캐패시터 상부전극용 금속막을 순차적으로 적층하는 단계;
    상기 상부전극용 금속막의 상부에 캐패시터가 형성될 영역을 제외한 나머지 영역을 개방하는 패턴을 형성하는 단계; 및
    상기 패턴을 식각마스크로 하여 상기 상부전극용 금속막, 캐패시터 절연막, 하부전극용 금속막을 동시에 식각하는 단계
    를 포함하여 이루어짐을 특징으로 하는 MIM 캐패시터를 갖는 반도체 소자의 제조방법.
  5. 제 1항에 있어서,
    상기 제 2 절연막과 제 4 절연막은 식각정지막의 역할을 하고, 질화막, SiC 또는 알루미늄 옥사이드를 이용하여 형성됨을 특징으로 하는 MIM 캐패시터를 갖는 반도체 소자의 제조방법.
  6. 제 1항에 있어서,
    상기 제 3 절연막과 제 5 절연막은 층간절연막의 역할을 하고, 일반적인 실리콘 옥사이드를 이용하여 형성됨을 특징으로 하는 MIM 캐패시터를 갖는 반도체 소자의 제조방법.
  7. 제 1항에 있어서,
    상기 제 1 도전체와 제 2 도전체는 동일한 물질로 형성되며, TaN 혹은 TaN을 포함한 다층막, TiN 혹은 TiN을 포함한 다층막, WN 혹은 WN을 포함한 다층막으로 형성되거나, 상기의 TaN, TiN, WN 혹은 TaN, TiN, WN을 포함한 다층막 중의 어느 하나에 Cu를 포함하여 형성됨을 특징으로 하는 MIM 캐패시터를 갖는 반도체 소자의 제조방법.
  8. 제 1항에 있어서,
    상기 캐패시터 상부전극과 하부전극은 동일한 물질로 형성되며, TaN 혹은 TiN을 포함하는 다층막으로 형성됨을 특징으로 하는 MIM 캐패시터를 갖는 반도체 소자의 제조방법.
  9. 제 1항에 있어서,
    상기 캐패시터 절연막은 질화막, TEOS막, 탄탈륨계 옥사이드 중의 하나로 형성됨을 특징으로 하는 MIM 캐패시터를 갖는 반도체 소자의 제조방법.
  10. 제 3항에 있어서,
    상기 포토레지스트를 경화시키는 단계는 250 내지 350℃의 온도에서 이루어짐을 특징으로 하는 MIM 캐패시터를 갖는 반도체 소자의 제조방법.
KR1020030102046A 2003-12-31 2003-12-31 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법 KR100572829B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030102046A KR100572829B1 (ko) 2003-12-31 2003-12-31 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법
US11/027,312 US7071057B2 (en) 2003-12-31 2004-12-30 Methods of fabricating MIM capacitors of semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030102046A KR100572829B1 (ko) 2003-12-31 2003-12-31 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법

Publications (2)

Publication Number Publication Date
KR20050069705A KR20050069705A (ko) 2005-07-05
KR100572829B1 true KR100572829B1 (ko) 2006-04-24

Family

ID=34698946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030102046A KR100572829B1 (ko) 2003-12-31 2003-12-31 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법

Country Status (2)

Country Link
US (1) US7071057B2 (ko)
KR (1) KR100572829B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100955841B1 (ko) 2008-06-12 2010-05-04 주식회사 동부하이텍 반도체 소자의 제조 방법
KR100996160B1 (ko) 2004-02-06 2010-11-24 매그나칩 반도체 유한회사 반도체 소자의 커패시터 제조방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6916722B2 (en) * 2002-12-02 2005-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method to fabricate high reliable metal capacitor within copper back-end process
US20050255642A1 (en) * 2004-05-11 2005-11-17 Chi-Wen Liu Method of fabricating inlaid structure
KR100735521B1 (ko) * 2005-10-19 2007-07-04 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR100698089B1 (ko) * 2005-12-29 2007-03-23 동부일렉트로닉스 주식회사 커패시터를 갖는 반도체 소자 및 이의 제조방법
KR100727711B1 (ko) * 2006-06-15 2007-06-13 동부일렉트로닉스 주식회사 반도체 소자의 ｍｉｍ 커패시터 형성 방법
KR20110012348A (ko) * 2009-07-30 2011-02-09 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US8546914B2 (en) * 2011-07-19 2013-10-01 United Microelectronics Corp. Embedded capacitor structure and the forming method thereof
US9373579B2 (en) 2012-12-14 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Protecting layer in a semiconductor structure
US9368392B2 (en) 2014-04-10 2016-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure
US9391016B2 (en) * 2014-04-10 2016-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure
US9219110B2 (en) 2014-04-10 2015-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure
US9425061B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Buffer cap layer to improve MIM structure performance
JP6342728B2 (ja) * 2014-06-26 2018-06-13 ラピスセミコンダクタ株式会社 半導体装置の製造方法および半導体装置
US10546915B2 (en) * 2017-12-26 2020-01-28 International Business Machines Corporation Buried MIM capacitor structure with landing pads
CN112397386A (zh) * 2020-11-17 2021-02-23 华虹半导体(无锡)有限公司 Mim电容的制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271084B1 (en) * 2001-01-16 2001-08-07 Taiwan Semiconductor Manufacturing Company Method of fabricating a metal-insulator-metal (MIM), capacitor structure using a damascene process
US6391713B1 (en) * 2001-05-14 2002-05-21 Silicon Integrated Systems Corp. Method for forming a dual damascene structure having capacitors
US6717193B2 (en) * 2001-10-09 2004-04-06 Koninklijke Philips Electronics N.V. Metal-insulator-metal (MIM) capacitor structure and methods of fabricating same
DE10161285A1 (de) * 2001-12-13 2003-07-03 Infineon Technologies Ag Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator
US6794262B2 (en) * 2002-09-23 2004-09-21 Infineon Technologies Ag MIM capacitor structures and fabrication methods in dual-damascene structures
US20050082592A1 (en) * 2003-10-16 2005-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Compact capacitor structure having high unit capacitance

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100996160B1 (ko) 2004-02-06 2010-11-24 매그나칩 반도체 유한회사 반도체 소자의 커패시터 제조방법
KR100955841B1 (ko) 2008-06-12 2010-05-04 주식회사 동부하이텍 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
US20050170583A1 (en) 2005-08-04
KR20050069705A (ko) 2005-07-05
US7071057B2 (en) 2006-07-04

Similar Documents

Publication Publication Date Title
US7462535B2 (en) Semiconductor device with analog capacitor and method of fabricating the same
KR100698089B1 (ko) 커패시터를 갖는 반도체 소자 및 이의 제조방법
KR100505658B1 (ko) ＭＩＭ(Ｍｅｔａｌ-Ｉｎｓｕｌａｔｏｒ-Ｍｅｔａｌ)커패시터를 갖는 반도체 소자
US6646323B2 (en) Zero mask high density metal/insulator/metal capacitor
KR100796499B1 (ko) 커패시터를 갖는 반도체 소자 및 이의 제조방법
KR100572829B1 (ko) 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법
US7329939B2 (en) Metal-insulator-metal capacitor and method of fabricating same
US6391707B1 (en) Method of manufacturing a zero mask high density metal/insulator/metal capacitor
KR100806034B1 (ko) Ｍｉｍ 캐패시터를 가지는 반도체 소자 및 그 제조방법
KR100572828B1 (ko) 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법
KR100553679B1 (ko) 아날로그 커패시터를 갖는 반도체 소자 및 그 제조방법
KR100658954B1 (ko) 집적 회로용 다마신 캐패시터들
KR100415537B1 (ko) 반도체 소자 제조 방법
KR100853092B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100572830B1 (ko) 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법
KR100667914B1 (ko) 수평구조의 엠아이엠 캐패시터 및 그 제조 방법
KR100798270B1 (ko) 반도체 소자 및 그 제조 방법
KR20100079205A (ko) Ｍｉｍ 커패시터를 가지는 반도체 소자 및 방법
KR100605231B1 (ko) 반도체 소자의 엠아이엠 캐패시터 형성방법
KR100731138B1 (ko) 반도체 소자의 ｍｉｍ 커패시터 형성방법
KR100542498B1 (ko) 반도체 소자의 엠아이엠 캐패시터 형성방법
KR100955836B1 (ko) 반도체 소자의 커패시터 제조 방법
US20040108534A1 (en) Semiconductor device and manufacturing method for the same
KR20030050432A (ko) 반도체 소자의 제조 방법
KR20040066309A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130320

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140320

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150312

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160328

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180330

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 14