KR100742268B1 - 기준 클럭이 없는 4배속 오버샘플링 클럭/데이터 복원회로 - Google Patents

기준 클럭이 없는 4배속 오버샘플링 클럭/데이터 복원회로 Download PDF

Info

Publication number
KR100742268B1
KR100742268B1 KR1020050093557A KR20050093557A KR100742268B1 KR 100742268 B1 KR100742268 B1 KR 100742268B1 KR 1020050093557 A KR1020050093557 A KR 1020050093557A KR 20050093557 A KR20050093557 A KR 20050093557A KR 100742268 B1 KR100742268 B1 KR 100742268B1
Authority
KR
South Korea
Prior art keywords
phase
data
clock
output
information
Prior art date
Application number
KR1020050093557A
Other languages
English (en)
Other versions
KR20070038340A (ko
Inventor
강진구
Original Assignee
인하대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인하대학교 산학협력단 filed Critical 인하대학교 산학협력단
Priority to KR1020050093557A priority Critical patent/KR100742268B1/ko
Publication of KR20070038340A publication Critical patent/KR20070038340A/ko
Application granted granted Critical
Publication of KR100742268B1 publication Critical patent/KR100742268B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 넓은 주파수 트랙킹 범위를 가지면서 기준 클럭 없이 동작 가능한 기준 클럭이 없는 4배속 오버샘플링 클럭/데이터 복원회로를 제공한다.
본 발명은 입력 데이터를 소정 개수의 클럭으로 4배속 오버 샘플링하여 상기 클럭의 개수와 동일한 개수의 샘플링 데이터를 얻어 이 샘플링된 데이터를 이용하여 입력 데이터의 천이 위치 판단으로 제1,제2 위상 업, 다운 정보를 출력하는 위상 검출부; 상기 위상 검출부에서 출력된 제1 위상 업, 다운 정보와 제2 위상 업 정보를 이용하여 상기 입력 데이터에서 데이터의 천이 위치의 변화를 판단하여 주파수 업, 다운 정보를 출력하는 주파수 검출부; 상기 위상 검출부에 클럭을 제공하기 위한 VCO; 상기 위상 검출부 및 주파수 검출부에서 출력되는 위상, 주파수 정보로부터 VCO의 제어 신호를 출력하는 전하 펌프 및 루프 필터; VCO로부터 제공되는 소정 클럭을 바탕으로 상기 위상 검출부에서 샘플링 된 데이터중의 소정 샘플링 데이터를 복원 데이터로 출력하는 데이터 복원수단;으로 구성됨을 특징으로 한다.
클럭/데이터 복원회로, 4배속 오버샘플링, 기준 클럭, VCO, 위상, 주파수 검출기

Description

기준 클럭이 없는 4배속 오버샘플링 클럭/데이터 복원회로{REFERENCE CLOCK-LESS CLOCK AND DATA RECOVERY CIRCUIT WITH 4X OVERSAMPLING}
도 1은 본 발명에 따른 기준 클럭이 없는 4배속 오버샘플링 클럭/데이터 복원회로를 나타낸 도.
도 2는 도 1의 위상 검출기의 상세 구성도.
도 3은 도 1의 주파수 검출기의 상세 구성도.
도 4는 도 1에서의 입력 데이터의 샘플링을 위한 출력 클럭을 나타낸 도.
도 5a 내지 도 5g는 본 발명에 따른 클럭/데이터 복원회로 각부의 출력 신호를 나타낸 도.
도 6은 본 발명에 따른 클럭/데이터 복원회로의 검증을 위한 모의실험 구성도.
도 7a 및 도 7b는 본 발명의 실험 예로서 트랙킹 범위 변화에 따른 VCO 제어 전압 파형도.
도 8a 내지 도 8c는 본 발명에 따라 복원된 클럭, 랜덤한 입력 데이터, 복원된 데이터를 나타낸 도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 위상 검출기 111-118 : 제1-제8 샘플러
121-128 : 제1-제8 XOR 게이트 131-134 : 제1-제4 멀티플렉서
200 : 주파수 검출기 211,212 : 반전 게이트
213 : 오아 게이트 214-216 : 제1-제3 D플립플롭
300 : 전하 펌프 400 : 루프 필터
500 : VCO 600 : 멀티플렉서
본 발명은 데이터 통신 시스템에 사용되는 클럭/데이터 복원회로에 관한 것으로, 특히 넓은 주파수 트랙킹 범위를 가지면서 기준 클럭 없이 동작 가능한 기준 클럭이 없는 4배속 오버샘플링 클럭/데이터 복원회로에 관한 것이다.
최근 사용되고 있는 정보 및 데이터 통신 시스템, 예를 들어 기가 비트급 광 통신용 송수신기나 이더넷 시스템은 고속의 동작 속도가 요구될 뿐만 아니라 대용량의 데이터를 처리, 저장 및 전송할 수 있는 성능이 요구되고 있다.
이러한 시스템 사이에서의 데이터 송수신에서는 클럭의 동기화와 정확한 데이터의 송수신을 위해 클럭/데이터 복원회로가 사용되고 있다.
특히, 기가 비트 이더넷과 같은 광송수신기를 구현하는데 있어서 소넷(SONET)의 지터 규격을 만족시키기 위해서는 클럭/데이터 복원 회로에 사용되는 전 압제어발진기(VCO)는 수신단에서 입력 데이터에 정확하게 일치하는 주파수로 맞춰져야만 한다.
따라서 일반적으로 10Gb/s에서 동작하는 클럭/데이터 복원회로는 전압제어 크리스탈 발진기와 같은 외부 기준 클럭을 필요로 하게 되고, 동작 범위는 한 개의 데이터 속도에 제한되어지게 된다.
그러나 FEC(Foward Error Correction)을 적용하는 WDM(Wavelength Division Multiplexing) 광 통신의 경우에는 데이터 패킷에 FEC 블록의 유무에 따라 송수신 데이터 속도가 10.8Gb/s에서 9.95Gb/s의 범위를 가지게 된다.
그렇기 때문에 WDM에 적용하기 위해서는 FEC에 따라서 클럭/데이터 복원회로는 9.9Gb/s에서 10.8Gb/s사이의 어떤 데이터 속도도 지원이 가능해야 하며, 또한 클럭/데이터 복원회로에서 기준클럭이 없어지면 전체회로 구성요소가 줄어들어 회로가 단수해지면서 비용절감의 효과도 있어, 외부의 기준 클럭 없이 동작 가능한 클럭/데이터 복원회로가 요구되고 있다.
본 발명은 이러한 점을 감안한 것으로, 본 발명의 목적은 4배속 오버 샘플링 방식을 이용한 위상 검출기와 이 위상 검출기에서 나오는 출력 신호만을 이용하는 주파수 검출기를 적용함으로써 넓은 주파수 트랙킹 범위를 가지면서 기준 클럭 없이 동작이 가능한 기준 클럭이 없는 4배속 오버샘플링 클럭/데이터 복원회로를 제공함에 있다.
상기 본 발명의 목적을 달성하기 위한 본 발명에 따른 기준 클럭이 없는 4배속 오버샘플링 클럭/데이터 복원회로는, 입력 데이터를 소정 개수의 클럭으로 4배속 오버 샘플링하여 상기 클럭의 개수와 동일한 개수의 샘플링 데이터를 출력하는 복수의 샘플러와, 이 샘플링 된 데이터를 이용하여 상기 입력 데이터와 출력 클럭 위상과의 위상 위치를 판단하는 복수의 익스클루시브 오알회로와, 상기 익스클루시브 오알회로의 출력으로부터 제1,제2 위상 업 정보와 제1, 제2 위상 다운 정보를 출력하는 복수의 멀티플렉서를 포함하는 위상 검출수단; 상기 위상 검출수단에서 출력된 제1 위상 업, 다운 정보와 제2 위상 업 정보를 이용하여 출력 클럭 기준으로 입력 데이터의 천이 위치의 변화를 판단하여 주파수 업, 다운 정보를 출력하는 복수의 D플립플롭을 포함하는 주파수 검출수단; 상기 위상 검출수단에서의 위상정보를 바탕으로 클럭을 만드는 VCO; 상기 위상 검출수단 및 주파수 검출수단에서 출력되는 위상 정보 및 주파수 정보가 입력되어 각 해당하는 전류값인 상기 VCO의 제어를 위한 신호를 출력하는 전하 펌프수단; 상기 전하 펌프수단으로부터의 VCO 제어를 위한 신호를 전압값으로 변경하여 상기 VCO로 출력하는 루프 필터수단; 및 상기 VCO로부터 제공되는 소정 클럭을 바탕으로 상기 위상 검출수단에서 샘플링 된 데이터중의 소정 샘플링 데이터를 복원 데이터로 출력하는 데이터 복원수단;으로 구성됨을 특징으로 한다.
상기 위상 검출수단은 상기 입력 데이터로부터 샘플링된 데이터를 출력하는 제1-제8 샘플러; 상기 제1-제8 샘플러에 의해 샘플링된 데이터를 이용하여 상기 입력 데이터 천이 위치를 검출하는 제1-제8 익스쿨루시브 오아 게이트; 및 상기 제1-제8 익스쿨루시브 오아 게이트의 출력으로부터 상기 제1, 제2 위상 업 및 위상 다 운 정보를 출력하는 제1-제4 멀티플렉서;로 구성됨이 바람직하다.
상기 주파수 검출수단은 상기 제1 위상 업 및 다운 정보로부터 상기 주파수 업 정보를 출력하는 제1 D플립플롭; 상기 제1 위상 업 및 다운 정보의 반전 신호 및 제1 위상 다운 정보로부터 상기 주파수 다운 정보를 출력하는 제2, 제3 D플립플롭; 및 상기 제1 및 제2 위상 업 정보를 오아링하여 상기 제1-제3 D플립플롭에 클리어신호를 제공하는 오아 게이트;로 구성됨이 바람직하다.
상기 전하 펌프수단은 상기 위상 검출수단으로부터 출력되는 제1 위상 업 및 위상 다운 정보가 입력되어 해당 전류값을 출력하는 제1 전하 펌프; 상기 위상 검출수단으로부터 출력되는 제2 위상 업 및 위상 다운 정보가 입력되어 해당 전류 값을 출력하는 제2 전하 펌프; 및 상기 주파수 검출수단으로부터 출력되는 주파수 업 및 다운 정보가 입력되어 해당 전류값을 출력하는 제3 전하 펌프;로 구성됨이 바람직하다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 단, 하기 실시예는 본 발명을 예시하는 것일 뿐 본 발명의 내용이 하기 실시 예에 한정되는 것은 아니다.
도 1은 본 발명에 따른 기준 클럭이 없는 4배속 오버샘플링 클럭/데이터 복원회로의 구성도를 도시한 것으로, 본 발명의 클럭/데이터 복원회로의 구조는 기본적으로 PLL(Phase-Locked Loop)구조를 기반으로 구성된다.
도시한 바와 같이 본 발명은 크게 위상 검출기(100), 주파수 검출기(200), 전하 펌프(300), 루프 필터(400), VCO(500) 및 멀티플렉서(600)의 6개의 부분으로 구성된다.
상기 위상 검출기(100)는 2개의 연속된 입력 데이터(Input Data)를 8개의 클럭(clk0-clk3, clk0b-clk3b)으로 4배속 오버 샘플링하여 클럭의 한주기마다 8개의 샘플링 데이터(Dout0-Dout7)를 출력하며, 이 샘플링 된 데이터(Dout0-Dout7)를 이용하여 입력 데이터(Input Data)에서 0에서 1로 변하거나 또는 1에서 0으로 변하게 되는 천이 위치를 판단하여 위상 업(Phase up) 및 다운(Phase down)에 대한 제1 위상 업, 다운 정보(Pup2, Pdn2) 및 제2 위상 업, 다운
정보(Pup1,Pdn1)를 출력하도록 구성되는 것으로, 그 상세 구성은 도 2와 같다.
도 2에서와 같이, 상기 위상 검출기(100)는 차동 신호로 입력받게 되는 연속되는 2개의 입력 데이터(Input Data)에서 8개의 데이터(Dout0-Dout7) 정보를 샘플링하기 위한 제1-제8 샘플러(111-118), 상기 제1-제8 샘플러(111-118)에 의해 샘플링된 데이터(Dout0-Dout7)를 이용하여 상기 입력 데이터(Input Data)의 천이 위치를 검출하기 위한 제1-제8 익스쿨루시브 오아(이하, XOR이라 칭함) 게이트(121-128), 상기 제1-제8 XOR 게이트(121-128)를 통해 출력되는 위상 업과 위상 다운에 대한 8개의 위상차 신호(Ⅰ, Ⅱ,...,Ⅷ)들을 제1 및 제2 위상 업 및 위상 다운 정보(Pup2, Pdn2, Pup1, Pdn1)로 출력하기 위한 제1-제4 멀티플렉서(131-134)로 구성된다.
상기 주파수 검출기(200)는 데이터 속도의 1/2속도인 1/2클럭으로 동작하는 로테이셔널(Rotational) 방식의 주파수 검출기 구조를 가지며, 상기 위상 검출기(100)에서 출력된 제1 위상 업 및 다운 정보(Pup2, Pdn2)와 제2 위상 업 정보 (Pup1)를 이용하여 상기 2개의 연속된 입력 데이터(Input Data)에서 데이터의 천이의 위치가 어떻게 변하는지를 판단하여 주파수 업(Frequency up)과 주파수 다운(Frequency down)의 주파수 업, 다운 정보(Fup, Fdn)를 출력하도록 구성되는 것으로, 그 상세 구성은 도 3과 같다.
도 3에서와 같이, 상기 주파수 검출기(200)는 상기 위상 검출기(100)에서 출력된 제1 위상 업 및 다운 정보(Pup2, Pdn2)의 천이 성분만을 가지고 주파수 업 및 다운 정보(Fup, Fdn)를 출력할 수 있도록 리셋 기능이 있는 제1-제3 D플립플롭(214-216)을 이용하여 간단하게 구현된다.
또한, 상기 위상 검출기(100)에서 제1, 제2 위상 업 정보(Pup1, Pup2)가 출력되는 경우에는 클럭과 입력 데이터간의 주파수차가 잠김 상태(Locking State)에 들어갔다고 보고 주파수 검출기(200)가 더 이상 동작하지 않고 동작을 멈추도록, 상기 제1, 제2 위상 업 정보(Pup2,Pup1)를 오아(OR)링하는 오아 게이트(213)의 출력이 제1- 제3 D플립플롭(214-216)의 클리어단(CLR)으로 입력되도록 구성된다. 미설명 부호인 (211),(212)는 상기 위상 검출기(100)에서 출력된 제1 위상 업 및 다운 정보(Pup2, Pdn2)를 반전하는 반전 게이트이다.
또한, 상기 전하 펌프(300)는 상기 위상 검출기(100)와 주파수 검출기(200)에서 출력되는 제1, 제2 위상 업 및 다운 정보(Pup2, Pdn2, Pup1, Pdn1)와 주파수 업 및 다운 정보(Fup, Fdn)로부터 VCO(500)의 제어신호를 출력할 수 있도록 제1-제3 전하 펌프(310-330)로 구성된다.
상기 루프 필터(400)는 상기 제1, 제2 전하 펌프(310,320)에 각각 병렬 연결 된 저항(R11) 및 캐패시터(C11), 상기 저항(R11)에 직렬 연결된 캐패시터(C12)로 구성되되, 상기 저항(R11)과 캐패시터(C12)의 사이에 상기 제3 전하 펌프(330)의 출력라인이 연결되어 보다 빠른 주파수 락킹이 가능토록 구성된다.
상기 VCO(500)는 통상적인 딜레이 셀 4개로 구성되어 루프 필터(400)를 통해 입력되는 제어 전압에 따라 상기 위상 검출기(100)에 입력될 8개의 클럭(clk0-clk3, clk0b-clk3b)을 출력하며, 상기 멀티플렉서(600)는 상기 VCO(500)로부터 클럭(clk2)을 제공받아 상기 위상 검출기(100)에서 샘플링된 8개의 데이터(Dout0-Dout7)중 첫 번째와 다섯 번째 샘플링 데이터(Dout0, Dout4)를 복원된 데이터로 출력하도록 구성된다.
상기와 같이 구성된 본 발명의 동작은 다음과 같다.
상기 위상 검출기(100)는 기본적으로 4배속 오버 샘플링 방식을 이용하는 것으로, 입력 데이터(Input Data)를 제1-제8 샘플러(111-118)를 통해 8개의 클럭(clk0-clk3, clk0b-clk3b)으로 샘플링하여 클럭의 한주기마다 8개의 데이터(Dout0-Dout7)를 출력한다. 여기서, 상기 클럭(clk0-clk3)과 클럭(clk0b-clk3b)은 서로 위상이 반대인 클럭으로 그 관계는 도 4에 도시한 바와 같다.
그리고 제1-제8 XOR 게이트(121-128)에서 상기 제1-제8 샘플러(111-118)에서 샘플링된 8개의 데이터(Dout0-Dout7)를 이용하여 입력 데이터(Input Data)에서 0에서 1로 변하거나 1에서 0으로 변하게 되는 천이 위치를 검출하여 8개의 위상차 신호(Ⅰ, Ⅱ,...,Ⅷ)들을 출력한다.
상기 제1-제8 XOR 게이트(121-128) 중 제1, 제5 XOR 게이트(121,125)의 출 력, 제2, 제8 XOR 게이트(124,128)의 출력, 제2, 제6 XOR 게이트(122,126)의 출력, 제3, 제7 XOR 게이트(123,127)의 출력은 각각 제1-제4 멀티플렉서(131-134)에서 클럭(clk0-clk3)에 따라 멀티플렉싱되어 제1, 제2 위상 업 및 다운 정보(Pup2, Pdn2, Pup1, Pdn1)로 출력된다.
그리고 상기 주파수 검출기(200)는 상기 위상 검출기(100)로부터 제1 위상 업, 다운 정보와 제2 위상 업 정보(Pup2, Pdn2, Pup1)를 입력받아 이로부터 주파수 업 및 다운 정보(Fup, Fdn)를 전하 펌프(300)로 출력하게 된다.
즉, 위상 검출기(100)에서 출력된 제1 위상 업 및 다운 정보(Pup2, Pdn2)는 각각 반전 게이트(211,212)에서 반전된 후, 제2 D플립플롭(215)의 클럭단(clk)과 데이터 입력단(D)으로 입력된다. 또한, 상기 제1 위상 업 및 다운 정보(Pup2, Pdn2)는 제1 D플립플롭(214)의 데이터 입력단(D)과 클럭단(clk)으로 입력되고, 상기 제2 D플립플롭(215)의 출력이 제3 D플립플롭(216)의 데이터 입력단(D)으로 입력되며, 제1 위상 다운 정보(Pdn2)가 제3 D플립플롭(216)의 클럭단(clk)으로 입력되어 상기 제1, 제3 D플립플롭(214,216)에서 주파수 업, 다운 정보(Fup, Fdn)가 출력될 수 있게 된다.
이때, 상기 위상 검출기(100)로부터의 제1, 제2 위상 업 정보(Pup1,Pup2)가 오아 게이트(213)에서 오아링된 값이 상기 제1-제3 D플립플롭(214-216)의 클리어단(CLR)으로 각각 입력되는데, 이는 제1, 제2 위상 업 정보(Pup1,Pup2)가 출력되는 경우, 클럭과 입력 데이터간의 주파수 차가 잠김 상태에 들어간으로 것으로 판단하여 주파수 검출기(200)가 더 이상 동작하지 않도록 주파수 검출기(200)의 동작이 멈추도록 하기 위해서이다.
그리고 상기 위상 검출기(100)에서 출력된 제1, 제2 위상 업, 다운 정보(Pup2, Pdn2, Pup1, Pdn1) 및 주파수 검출기(200)에서 출력된 주파수 업, 다운 정보(Fup, Fdn)는 전하 펌프(300)로 입력되어 VCO(500)를 제어하기 위한 신호로 출력된다.
상기 전하 펌프(300)의 제1 전하 펌프(310)는 위상 검출기(100)로부터의 제2 위상 업 및 다운 정보(Pup1, Pdn1)를, 제2 전하 펌프(320)는 위상 검출기(100)로부터의 제1 위상 업 및 다운 정보(Pup2, Pdn2)를, 제3 전하 펌프(330)는 주파수 검출기(200)로부터의 주파수 업 및 다운 정보(Fup, Fdn)를 각각 서로 다른 전류량으로 변화하여 루프 필터(400)를 통해 VCO(500)를 제어하기 위한 전압값으로 출력하게 된다. 이때, 상기 제3 전하 펌프(330)는 루프 필터(400)의 캐패시터(C11)에 직접 연결되어 있어 보다 빠른 주파수 락킹을 가능토록 한다.
상기 VCO(500)는 루프 필터(400)로부터의 제어 전압에 의해 8개의 클럭(clk0-clk3, clk0b-clk3b)을 출력하게 된다. 이들 8개의 클럭(clk0-clk3, clk0b-clk3b)은 상기 위상 검출기(100)로 입력되어 입력 데이터(Input Data)의 샘플링시에 사용된다.
한편, 상기 멀티플렉서(600)는 상기 VCO(500)로부터 클럭(clk2)을 제공받아 상기 위상 검출기(100)에서 샘플링된 8개의 데이터(Dout0-Dout7)중 첫 번째와 다섯 번째 샘플링 데이터(Dout0, Dout4)를 복원된 데이터로 출력하게 된다.
도 5a 내지 도 5g는 본 발명의 클럭/데이터 복원회로 각부의 출력신호를 나 타낸 것으로, 도 5a는 VCO 제어 전압으로서 루프 필터(400)의 출력을, 도 5b는 제2 위상 업 정보(Pup1)를, 도 5c는 제2 위상 다운 정보(Pdn1)를, 도 5d는 제1 위상 업 정보(Pup2)를, 도 5e는 제1 위상 다운 정보(Pdn2)를, 도 5f는 주파수 업 정보(Fup)를, 도 5g는 주파수 다운 정보(Fdn)를 각각 나타낸 것이다.
도 6은 본 발명의 검증을 위한 모의 실험 구성도를 나타낸 것으로, 랜덤 데이터 발생기(700)를 통해 만들어진 데이터를 본 발명의 회로 입력으로 사용할 수 있도록 구성되어 있다.
도 7은 트랙킹 범위 변화에 따른 VCO(500)의 제어 전압 파형을 나타낸 것으로, 3.125Gbps를 기준으로 데이터 속도를 증가시킬 때 어느 범위까지 트랙킹이 가능한가를 보여 주고 있다. 도 7a는 3.5Gbps(약 상위 12%) 범위의 데이터까지 트랙킹이 가능한 것을 보여주고 있으며, 도 7b는 2.74Gbps(하위 12%) 범위의 데이터까지 트랙킹이 가능하다는 것을 보여 주고 있다.
도 8a는 복원된 클럭을, 도 8b는 6과 같이 구성된 회로에 의한 랜덤한 입력 데이터를, 도 8c는 본 발명에 따라 복원된 데이터를 각각 나타낸 것이다.
상기 도 7 및 도 8을 통해 본 발명의 클럭/데이터 복원회로가 기준 클럭의 입력 없이도 3.125Gbps를 기준으로 약 24%의 트랙킹 범위에서 데이터와 클럭을 복원하는 것을 확인할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 또는 변형하여 실시할 수 있다.
이상에서 설명한 바와 같이, 본 발명은 기준 클럭 없이 약 24% 정도의 넓은 트랙킹 범위에서 순수하게 입력 데이터만을 가지고 클럭과 데이터를 복원할 수 있어 이더넷이나 광통신용 송수신기 분야에 적용 가능하며, 기존의 회로에 비해 회로 구성요소 및 구현 사이즈가 감소하여 보다 적은 전력 소모를 가지는 광수신기 구현에 이용가능하다.

Claims (8)

  1. 입력 데이터를 소정 개수의 클럭으로 4배속 오버 샘플링하여 상기 클럭의 개수와 동일한 개수의 샘플링 데이터를 출력하는 복수의 샘플러와, 이 샘플링 된 데이터를 이용하여 상기 입력 데이터와 출력 클럭 위상과의 위상 위치를 판단하는 복수의 익스클루시브 오알회로와, 상기 익스클루시브 오알회로의 출력으로부터 제1,제2 위상 업 정보와 제1, 제2 위상 다운 정보를 출력하는 복수의 멀티플렉서를 포함하는 위상 검출수단;
    상기 위상 검출수단에서 출력된 제1 위상 업, 다운 정보와 제2 위상 업 정보를 이용하여 출력 클럭 기준으로 입력 데이터의 천이 위치의 변화를 판단하여 주파수 업, 다운 정보를 출력하는 복수의 D플립플롭을 포함하는 주파수 검출수단;
    상기 위상 검출수단에서의 위상정보를 바탕으로 클럭을 만드는 VCO;
    상기 위상 검출수단 및 주파수 검출수단에서 출력되는 위상 정보 및 주파수 정보가 입력되어 각 해당하는 전류값인 상기 VCO의 제어를 위한 신호를 출력하는 전하 펌프수단;
    상기 전하 펌프수단으로부터의 VCO 제어를 위한 신호를 전압값으로 변경하여 상기 VCO로 출력하는 루프 필터수단; 및
    상기 VCO로부터 제공되는 소정 클럭을 바탕으로 상기 위상 검출수단에서 샘플링 된 데이터중의 소정 샘플링 데이터를 복원 데이터로 출력하는 데이터 복원수단;
    으로 구성됨을 특징으로 하는 기준 클럭이 없는 4배속 오버샘플링 클럭/데이터 복원회로.
  2. 제 1 항에 있어서, 상기 입력 데이터는 2개의 연속적인 차동신호인 것을 특징으로 하는 기준 클럭이 없는 4배속 오버샘플링 클럭/데이터 복원회로.
  3. 제 2 항에 있어서, 상기 위상 검출수단은
    상기 입력 데이터로부터 샘플링된 데이터를 출력하는 제1-제8 샘플러;
    상기 제1-제8 샘플러에 의해 샘플링된 데이터를 이용하여 상기 입력 데이터 천이 위치를 검출하는 제1-제8 익스쿨루시브 오아 게이트; 및
    상기 제1-제8 익스쿨루시브 오아 게이트의 출력으로부터 상기 제1, 제2 위상 업 및 위상 다운 정보를 출력하는 제1-제4 멀티플렉서;
    로 구성됨을 특징으로 하는 기준 클럭이 없는 4배속 오버샘플링 클럭/데이터 복원회로.
  4. 제 3 항에 있어서, 상기 제1 멀티플렉서는 상기 제1 및 제5 익스쿨루시브 오아 게이트의 출력을 입력으로 받아 위상 업에 대한 제1 위상 업 정보를 출력하고, 제2 멀티플렉서는 상기 제4 및 제8 익스쿨루시브 오아 게이트의 출력을 입력으로 받아 위상 다운에 대한 제1 위상 다운 정보를 출력하고, 상기 제3 멀티플렉서는 상기 제2 및 제6 익스쿨루시브 오아 게이트의 출력을 입력으로 받아 위상 업에 대한 제2 위상 업 정보를 출력하고, 상기 제4 멀티플렉서는 상기 제3 및 제7 익스쿨루시브 오아 게이트의 출력을 입력으로 받아 위상 다운에 대한 제2 위상 다운 정보를 출력하도록 됨을 특징으로 하는 기준 클럭이 없는 4배속 오버샘플링 클럭/데이터 복원회로.
  5. 제 1 항에 있어서, 상기 주파수 검출수단은
    상기 제1 위상 업 및 다운 정보로부터 상기 주파수 업 정보를 출력하는 제1 D플립플롭;
    상기 제1 위상 업 및 다운 정보의 반전 신호 및 제1 위상 다운 정보로부터 상기 주파수 다운 정보를 출력하는 제2, 제3 D플립플롭; 및
    상기 제1 및 제2 위상 업 정보를 오아링하여 상기 제1-제3 D플립플롭에 클리어신호를 제공하는 오아 게이트;
    로 구성됨을 특징으로 하는 기준 클럭이 없는 4배속 오버샘플링 클럭/데이터 복원회로.
  6. 제 1 항에 있어서, 상기 전하 펌프수단은
    상기 위상 검출수단으로부터 출력되는 제1 위상 업 및 위상 다운 정보가 입력되어 해당 전류값을 출력하는 제1 전하 펌프;
    상기 위상 검출수단으로부터 출력되는 제2 위상 업 및 위상 다운 정보가 입력되어 해당 전류 값을 출력하는 제2 전하 펌프; 및
    상기 주파수 검출수단으로부터 출력되는 주파수 업 및 다운 정보가 입력되어 해당 전류값을 출력하는 제3 전하 펌프;
    로 구성됨을 특징으로 하는 기준 클럭이 없는 4배속 오버샘플링 클럭/데이터 복원회로.
  7. 제 6 항에 있어서, 상기 루프 필터는
    상기 제1, 제2 전하 펌프에 각각 병렬 연결된 저항 및 제1 캐패시터; 상기 저항에 직렬 연결된 제2 캐패시터로 구성되되, 상기 저항과 제2 캐패시터의 사이에 상기 제3 전하 펌프의 출력라인이 연결되어 보다 빠른 주파수 락킹이 가능토록 구성됨을 특징으로 하는 기준 클럭이 없는 4배속 오버샘플링 클럭/데이터 복원회로.
  8. 제 1 항에 있어서, 상기 데이터 복원수단은
    멀티플렉서로 구성됨을 특징으로 하는 기준 클럭이 없는 4배속 오버샘플링 클럭/데이터 복원회로.
KR1020050093557A 2005-10-05 2005-10-05 기준 클럭이 없는 4배속 오버샘플링 클럭/데이터 복원회로 KR100742268B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050093557A KR100742268B1 (ko) 2005-10-05 2005-10-05 기준 클럭이 없는 4배속 오버샘플링 클럭/데이터 복원회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050093557A KR100742268B1 (ko) 2005-10-05 2005-10-05 기준 클럭이 없는 4배속 오버샘플링 클럭/데이터 복원회로

Publications (2)

Publication Number Publication Date
KR20070038340A KR20070038340A (ko) 2007-04-10
KR100742268B1 true KR100742268B1 (ko) 2007-07-26

Family

ID=38159724

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050093557A KR100742268B1 (ko) 2005-10-05 2005-10-05 기준 클럭이 없는 4배속 오버샘플링 클럭/데이터 복원회로

Country Status (1)

Country Link
KR (1) KR100742268B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100985874B1 (ko) * 2008-07-08 2010-10-08 포항공과대학교 산학협력단 싱글 비트 블라인드 오버샘플링 데이터 복원회로 및복원방법
KR101129055B1 (ko) * 2010-04-13 2012-03-23 서울대학교산학협력단 비례이득을 적응적으로 조절하는 클록 및 데이터 복원 회로
KR102583236B1 (ko) 2016-06-30 2023-09-27 삼성전자주식회사 Prbs 패턴을 이용한 클럭 데이터 복원 회로, 그리고 그것의 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010010424A (ko) * 1999-07-20 2001-02-15 이형도 플라이 백 트랜스포머의 포커스유니트 커버 결합장치
KR20040004828A (ko) * 2002-07-05 2004-01-16 삼성에스디아이 주식회사 테이프 캐리어 패키지 및 이를 이용한 액정표시모듈
KR20050006948A (ko) * 2003-07-10 2005-01-17 학교법인 인하학원 위상선택 방법을 이용한 2엑스-오버샘플링 클록 및 데이터복원회로
KR20060059530A (ko) * 2004-11-29 2006-06-02 인하대학교 산학협력단 4배속 오버 샘플링 방식 위상 검출기를 사용하는클럭/데이터 복원 회로 및 그 제어 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010010424A (ko) * 1999-07-20 2001-02-15 이형도 플라이 백 트랜스포머의 포커스유니트 커버 결합장치
KR20040004828A (ko) * 2002-07-05 2004-01-16 삼성에스디아이 주식회사 테이프 캐리어 패키지 및 이를 이용한 액정표시모듈
KR20050006948A (ko) * 2003-07-10 2005-01-17 학교법인 인하학원 위상선택 방법을 이용한 2엑스-오버샘플링 클록 및 데이터복원회로
KR20060059530A (ko) * 2004-11-29 2006-06-02 인하대학교 산학협력단 4배속 오버 샘플링 방식 위상 검출기를 사용하는클럭/데이터 복원 회로 및 그 제어 방법

Also Published As

Publication number Publication date
KR20070038340A (ko) 2007-04-10

Similar Documents

Publication Publication Date Title
KR101301698B1 (ko) 선형 위상검출기 및 그것을 포함하는 클럭 데이터 복원회로
US8300754B2 (en) Clock and data recovery with a data aligner
US7826583B2 (en) Clock data recovery apparatus
KR0185474B1 (ko) 클록 재생 회로 및 이 클록 재생 회로를 이용한 소자들
US7366270B2 (en) PLL/DLL dual loop data synchronization utilizing a granular FIFO fill level indicator
US7170964B2 (en) Transition insensitive timing recovery method and apparatus
US8315349B2 (en) Bang-bang phase detector with sub-rate clock
US8090067B2 (en) Circuits and methods for clock and data recovery
JP2002281007A (ja) 信号発生回路、クロック復元回路、検証回路、データ同期回路およびデータ復元回路
EP1239627B1 (en) Clock/Data recovery circuit
WO2002091582A1 (en) Amplitude detection for controlling the decision instant for sampling as a data flow
US9136949B1 (en) Circuits and methods for data detection
KR20140135113A (ko) 클록 및 데이터 복원 회로에서 수신된 데이터 신호를 추적하는 시스템 및 방법
KR100742268B1 (ko) 기준 클럭이 없는 4배속 오버샘플링 클럭/데이터 복원회로
US20070081619A1 (en) Clock generator and clock recovery circuit utilizing the same
EP1113616B1 (en) Method for recovering a clock signal in a telecommunications system and circuit thereof
US10396803B2 (en) Clock and data recovery of sub-rate data
US20060018417A1 (en) Phase detection circuit and method thereof and clock recovery circuit and method thereof
JP2002094494A (ja) クロック回復回路
CN111049516A (zh) 集成电路以及包括该集成电路的时钟和数据恢复电路
JP2014225874A (ja) クロック・データ・リカバリ回路で受信データ信号を取得するためのシステム及び方法
US7023944B2 (en) Method and circuit for glitch-free changing of clocks having different phases
KR19980019934A (ko) 멀티위상 클럭을 이용한 클럭/데이터 복원용 피엘엘
Shastri et al. A 20-GSample/s (10 GHz× 2 clocks) burst-mode CDR based on injection-locking and space sampling for access networks
Jang et al. 3.125 Gbps Reference-less Clock and Data Recovery using 4X Oversampling

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130527

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140612

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160602

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170626

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee