KR100985874B1 - 싱글 비트 블라인드 오버샘플링 데이터 복원회로 및복원방법 - Google Patents
싱글 비트 블라인드 오버샘플링 데이터 복원회로 및복원방법 Download PDFInfo
- Publication number
- KR100985874B1 KR100985874B1 KR1020080066072A KR20080066072A KR100985874B1 KR 100985874 B1 KR100985874 B1 KR 100985874B1 KR 1020080066072 A KR1020080066072 A KR 1020080066072A KR 20080066072 A KR20080066072 A KR 20080066072A KR 100985874 B1 KR100985874 B1 KR 100985874B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- bit
- signal
- token
- add
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
Claims (20)
- 입력데이터(Is)의 전송 주파수(fs)와 동일한 주파수를 가지며 서로 일정한 위상차이가 있는 K(K는 정수)개의 다중위상 샘플링클럭신호(5 multi phase fs)로, 상기 입력데이터(Is)의 각각의 비트에 대하여 K배 오버 샘플링 하는 K배 오버샘플러(210);상기 K개의 다중 위상 샘플링클럭신호 중 하나의 샘플링클럭신호를 선택하고, 상기 선택된 샘플링클럭신호로 샘플링 한 샘플링 된 비트데이터(CRD)를 출력하며, 상기 K배 오버 샘플러(210)에서 샘플링의 대상이 되는 직렬 입력데이터(Is) 중 데이터가 소실되거나 중복되는 경우를 판단하고 이를 보상할 것을 지시하는 비트보상신호(Add/Drop)를 생성하는 코어스 데이터 복원장치(220); 및상기 샘플링 된 비트데이터(CRD) 및 상기 비트보상신호(Add/Drop)에 응답하여 복원이 누락될 데이터를 복원하고 중복되는 데이터는 삭제하여 비트복원데이터(RD)를 출력하는 데이터 추가/제거 기능이 있는 저장장치(230)를 구비하는 것을 특징으로 하는 싱글 비트 블라인드 오버샘플링 데이터 복원회로.
- 제1항에 있어서,상기 K는 5인 것을 특징으로 하는 5배 블라인드 오버샘플링 데이터 복원회로.
- 제2항에 있어서, 상기 코어스 데이터 복원장치(220)는,수신된 5개(D[4:0])의 상기 샘플링 된 비트데이터(CRD)를 일정시간 지연시키는 지연기(310);상기 5개(D[4:0])의 상기 샘플링 된 비트데이터(CRD)와 이전 단계에서 샘플링 된 비트데이터(D'[0])를 이용하여 하나의 샘플링윈도우를 구성하는 5개의 구간 가운데 입력데이터가 천이하는 구간을 검출하는 천이검출기(320);상기 천이검출기(320)로부터 검출한 데이터의 천이 구간 정보를 이용하여 상기 선택된 샘플링클럭신호로 샘플링 한 샘플링 된 비트데이터를 선택할 것을 지시하는 클럭선택신호(SEL) 및 상기 비트보상신호(Add/Drop)를 출력하는 위상선택 & 에러검출블록(330); 및상기 클럭선택신호(SEL)에 응답하여 상기 지연기(310)로부터 출력되는 5개(D[4:0])의 샘플링 된 비트데이터(CRD) 중 하나를 샘플링 된 비트데이터(CRD)로 선택하여 출력하는 멀티플렉서(340)를 구비하며,상기 샘플링윈도우는, 상기 5개의 다중위상 샘플링클럭신호가 각각 1회씩 샘플링 하는 총 시간 구간을 포함하는 구간인 것을 특징으로 하는 싱글 비트 블라인드 오버샘플링 데이터 복원회로.
- 제3항에 있어서, 상기 위상선택 & 에러검출블록(330)은,상기 클럭선택신호(SEL)를 출력하는 위상선택기(331); 및상기 비트보상신호(Add/Drop)를 출력하는 에러검출기(332)를 구비하는 것을 특징으로 하는 싱글 비트 블라인드 오버샘플링 데이터 복원회로.
- 제3항에 있어서, 상기 5개의 구간은,상기 샘플링윈도우(SW)의 시작 지점과 제1샘플링클럭신호(P[4])가 천이하는 지점 사이를 포함하는 제1구간;상기 제1샘플링클럭신호(P[4])가 천이하는 지점과 제2샘플링클럭신호(P[3])가 천이하는 지점 사이를 포함하는 제2구간;상기 제2샘플링클럭신호(P[3])가 천이하는 지점과 제3샘플링클럭신호(P[2])가 천이하는 지점 사이를 포함하는 제3구간;상기 제3샘플링클럭신호(P[2])가 천이하는 지점과 제4샘플링클럭신호(P[1])가 천이하는 지점 사이를 포함하는 제4구간; 및상기 제4샘플링클럭신호(P[1])가 천이하는 지점과 제5샘플링클럭신호(P[0])가 천이하는 지점 사이를 포함하는 제5구간인 것을 특징으로 하는 싱글 비트 블라인드 오버샘플링 데이터 복원회로.
- 제3항에 있어서,상기 선택된 샘플링클럭신호는 센터 피킹(center picking) 방식을 이용하여 선택하는 것을 특징으로 하는 싱글 비트 블라인드 오버샘플링 데이터 복원회로.
- 제1항에 있어서, 상기 데이터 추가/제거 기능이 있는 저장장치(230)는,직렬로 배치된 (2N+1)개 (단, N은 정수)의 데이터 추가/제거 기능이 있는 저장 셀을 구비하며,(N+1)번째 배치된 데이터 추가/제거 기능이 있는 저장 셀(730)은,N번째 데이터 추가/제거 기능이 있는 저장 셀(720)로부터 출력되는 샘플링 된 비트데이터(CRD[N])와 비트보상신호(Add[N]/Drop[N]), 제NR토큰이동지시신호(PTR[N]) 및 (N+2)번째 데이터 추가/제거 기능이 있는 저장 셀(740)로부터 출력되는 제(N+2)L토큰이동지시신호(PTL[N+2])를 수신하고,샘플링 된 비트데이터(CRD[N+1]), 비트보상신호(Add[N+1]/Drop[N+1]), 제(N+1)L토큰이동지시신호(PTL[N+1]), 제(N+1)R토큰이동지시신호(PTR[N+1]) 및 비트복원데이터(RD)를 출력하는 것을 특징으로 하는 싱글 비트 블라인드 오버샘플링 데이터 복원회로.
- 제7항에 있어서, 상기 N은,송수신단에서 사용하는 동작클럭신호의 주파수 차이와 송수신되는 패킷(packet)의 크기에 의하여 결정되는 것을 특징으로 하는 싱글 비트 블라인드 오버샘플링 데이터 복원회로.
- 제7항에 있어서, 상기 배치된 데이터 추가/제거 기능이 있는 저장 셀 중 i(i는 정수)번째 저장 셀은,(i-1)번째 데이터 추가/제거 기능이 있는 저장 셀로부터 출력되는 샘플링 된 비트데이터(CRD[i-1])를 수신하여 저장하고 동작클럭신호에 따라 샘플링 된 비트데이터(CRD[i])를 출력하는 제1D형 플립플롭(810);(i-1)번째 저장 셀로부터 출력되는 비트보상신호(Add[i-1]/Drop[i-1])와 제(i-1)R토큰이동지시신호(PTR[i-1]) 그리고 (i+1)번째 데이터 추가/제거 기능이 있는 저장 셀로부터 출력되는 제(i+1)L토큰이동지시신호(PTL[i+1])를 수신하여, 토큰신호(Token[i]), 비트보상신호(Add[i]/Drop[i]), 제(i)L토큰이동지시신호(PTL[i]) 그리고 제(i)R토큰이동지시신호(PTR[i])를 출력하는 토큰 제어회로(820);상기 제1D형 플립플롭(810)으로부터 출력되는 신호의 위상을 반전시키는 인버터(830);상기 제(i)R토큰이동지시신호(PTR[i])에 응답하여 상기 제1D형 플립플롭(810)의 출력신호 및 상기 인버터(830)의 출력신호 중 하나를 선택하여 스위칭 하는 멀티플렉서(840); 및상기 토큰신호(Token[i])에 응답하여 상기 멀티플렉서(840)로부터 출력되는 신호를 비트복원데이터(RD)로 출력하는 3상 버퍼(850)를 구비하는 것을 특징으로 하는 싱글 비트 블라인드 오버샘플링 데이터 복원회로.
- 제9항에 있어서, 상기 토큰 제어회로(820)는,(i-1)번째 데이터 추가/제거 기능이 있는 저장 셀로부터 수신된 비트추가보상신호(Add[i-1]) 및 비트삭제보상신호(Drop[i-1])를 저장하며 동작클럭신호에 응답하여 비트추가보상신호(Add[i]) 및 비트삭제보상신호(Drop[i])를 출력하는 비트보상신호 저장블록(910);비트추가보상신호(Add[i-1]), 비트삭제보상신호(Drop[i-1]), 토큰활성신호(Ten) 및 (i+1)번째 데이터 추가/제거 기능이 있는 저장 셀로부터 수신된 제(i+1)L토큰이동지시신호(PTL[i+1])에 응답하여 제(i)L토큰이동지시신호(PTL[i]) 및 제(i)R토큰이동지시신호(PTR[i])를 생성하는 토큰이동선택블록(920);비트추가보상신호(Add[i-1]), 비트삭제보상신호(Drop[i-1]), 제(i+1)L토큰이동지시신호(PTL[i+1]) 및 (i-1)번째 데이터 추가/제거 기능이 있는 저장 셀로부터 수신된 제(i-1)R토큰이동지시신호(PTR[i-1])에 응답하여 토큰활성신호(Ten)를 출력하는 토큰활성블록(930);상기 토큰활성신호(Ten) 및 상기 제(i)R토큰이동지시신호(PTR[i])에 응답하여 상기 토큰신호(Token[i])를 생성하는 토큰신호생성블록(940)을 구비하는 것을 특징으로 하는 싱글 비트 블라인드 오버샘플링 데이터 복원회로.
- 제10항에 있어서,상기 비트보상신호 저장블록(910)은, (i-1)번째 저장 셀로부터 수신된 비트추가보상신호(Add[i-1])를 저장하며 동작클럭신호에 응답하여 비트추가보상신호(Add[i])를 출력하는 제2D형 플립플롭(911); 및 (i-1)번째 저장 셀로부터 수신된 비트삭제보상신호(Drop[i-1])를 저장하며 동작클럭신호에 응답하여 비트삭제보상신호(Drop[i])를 출력하는 제3D형 플립플롭(912)을 구비하며,상기 토큰이동선택블록(920)은, 비트추가보상신호(Add[i-1]), 비트삭제보상신호(Drop[i-1]), 토큰활성신호(Ten) 및 (i+1)번째 저장 셀로부터 수신된 제(i+1)L토큰이동지시신호(PTL[i+1])에 응답하여 제(i)L토큰이동지시신호(PTL[i]) 및 R토큰이동지시신호(O1)를 생성하는 토큰이동선택회로(921); 및 동작클럭신호에 응답하여 R토큰이동지시신호(O1)를 저장하고 상기 제(i)R토큰이동지시신호(PTR[i])를 출력하는 제1저장수단(925)을 구비하며,상기 토큰활성블록(930)은, 비트추가보상신호(Add[i-1]), 비트삭제보상신호(Drop[i-1]), 제(i+1)L토큰이동지시신호(PTL[i+1]) 및 (i-1)번째 데이터 추가/제거 기능이 있는 저장 셀로부터 수신된 제(i-1)R토큰이동지시신호(PTR[i-1])에 응답하여 활성신호(O2)를 생성하는 토큰활성회로(931); 및 동작클럭신호에 응답하여 활성신호(O2)를 저장하고 토큰활성신호(Ten)를 출력하는 제2저장수단(935)을 구비하고,상기 토큰신호생성블록(940)은 2입력 제1 OR게이트인 것을 특징으로 하는 싱글 비트 블라인드 오버샘플링 데이터 복원회로.
- 제11항에 있어서, 상기 제1저장수단(925) 및 제2저장수단(935)은,각각 D형 플립플롭인 것을 특징으로 하는 싱글 비트 블라인드 오버샘플링 데 이터 복원회로.
- 제11항에 있어서,상기 토큰이동선택회로(921)는,제(i+1)L토큰이동지시신호(PTL[i+1])와 이전 동작클럭신호가 활성화되는 구간에서 결정된 토큰활성신호(Ten)를 논리 합하는 제2 OR게이트(922);제(i+1)L토큰이동지시신호(PTL[i+1])와 비트삭제보상신호(Drop[i-1])를 논리 곱하여 제(i)L토큰이동지시신호(PTL[i])를 생성하는 제1 AND게이트(923); 및상기 제2OR게이트(922)의 출력신호와 상기 비트추가보상신호(Add[i-1])를 논리 곱하여 R토큰이동지시신호(O1)를 생성하는 제2 AND게이트(924)를 구비하며,상기 토큰활성회로(931)는,제(i+1)L토큰이동지시신호(PTL[i+1])와 비트추가보상신호(Add[i-1])의 위상을 반전시킨 신호를 논리 곱하는 제3 AND게이트(932);비트추가보상신호(Add[i-1])의 위상을 반전시킨 신호, 비트삭제보상신호(Drop[i-1])의 위상을 반전시킨 신호 그리고 이전 동작클럭신호가 활성화되는 구간에서 결정된 토큰활성신호(Ten)를 논리 곱하는 제4 AND게이트(933); 및상기 제3 및 제4 AND게이트(932, 933)의 출력신호와 제(i-1)R토큰이동지시신호(PTR[i-1])를 논리 합하여 활성신호(O2)를 생성하는 제3 OR게이트(934)를 구비하는 것을 특징으로 하는 싱글 비트 블라인드 오버샘플링 데이터 복원회로.
- 제9항에 있어서, 상기 (2N+1)개의 데이터 추가/제거 기능이 있는 저장 셀은,하나의 패킷 데이터가 송수신된 후에는 하나의 데이터 추가/제거 기능이 있는 저장 셀을 제외하고는 모두 리셋 되는 것을 특징으로 하는 싱글 비트 블라인드 오버샘플링 데이터 복원회로.
- 제14항에 있어서, 상기 하나의 데이터 추가/제거 기능이 있는 저장 셀은,N+1번째 배치된 데이터 추가/제거 기능이 있는 저장 셀인 것을 특징으로 하는 싱글 비트 블라인드 오버샘플링 데이터 복원회로.
- 제14항에 있어서,상기 리셋 된 데이터 추가/제거 기능이 있는 저장 셀들은 비트복원데이터를 출력하지 않고,상기 리셋 되지 않은 데이터 추가/제거 기능이 있는 저장 셀은 비트복원데이터를 출력하는 것을 특징으로 하는 싱글 비트 블라인드 오버샘플링 데이터 복원회로.
- 수신되는 입력데이터를 각각의 비트 단위로 오버 샘플링 하여 이를 복원하는 싱글 비트 5배 블라인드 오버샘플링 데이터 복원방법에 있어서,상기 입력데이터가 전송되는 주파수에 K배되며 서로 위상차이가 있는 K개의 다중위상 샘플링클럭신호를 이용하여 상기 입력데이터 각각의 비트를 오버샘플링 하는 오버샘플링단계;상기 K배 다중위상 샘플링클럭신호 및 상기 오버샘플링단계에서 생성된 오버샘플링 된 데이터를 이용하여, 샘플링윈도우를 정의하고 하나의 샘플링윈도우 내에서 상기 입력데이터가 누락되거나 중복되는 경우가 있는가를 판단하는 복원데이터 누락/중복 확인단계;입력데이터가 누락되거나 중복되는 경우에는 이를 보상하는 복원데이터 누락/중복보상단계를 구비하는 것을 특징으로 하는 싱글 비트 5배 블라인드 오버샘플링 데이터 복원방법.
- 제17항에 있어서,상기 K는 5인 것을 특징으로 하는 싱글 비트 5배 블라인드 오버샘플링 데이터 복원방법.
- 제18항에 있어서, 상기 복원데이터 누락/중복 확인단계는,상기 샘플링윈도우 시작지점에서 제1샘플링클럭신호(P[4]) 천이지점까지의 제1구간, 제1샘플링클럭신호(P[4]) 천이지점부터 제2샘플링클럭신호(P[3]) 천이지점까지의 제2구간, 제2샘플링클럭신호(P[3]) 천이지점부터 제3샘플링클럭신호(P[2]) 천이지점까지의 제3구간, 제3샘플링클럭신호(P[2]) 천이지점부터 제4샘플링클럭신호(P[1])의 천이지점까지의 제4구간 및 제4샘플링클럭신호(P[1]) 천이지점부터 제5샘플링클럭신호(P[0]) 천이지점까지의 제5구간 가운데, 어느 구간에서 상기 입력데이터가 천이하는가를 검출하는 천이위치검출단계;상기 단계에서 검출된 천이위치에 따라 센터 피킹 방식을 이용하여 상기 5개의 다중위상 샘플링클럭신호 중 하나의 샘플링클럭신호를 선택하는 단계;선택된 샘플링클럭신호에 의해 샘플링 된 비트데이터를 이용하여 상기 입력데이터의 복원누락 또는 복원중복을 판단하는 누락/중복판단 단계를 더 구비하는 것을 특징으로 하는 싱글 비트 5배 블라인드 오버샘플링 데이터 복원방법.
- 제19항에 있어서, 상기 누락/중복판단 단계는,임의의 순간의 샘플링윈도우에서 검출된 상기 샘플링 된 비트데이터의 천이위치가 이어지는 샘플링윈도우에서 검출된 상기 샘플링 된 비트데이터의 천이위치가 서로 다를 경우,상기 입력데이터의 누락이 있거나 상기 입력데이터의 중복이 있다고 판단하는 것을 특징으로 하는 싱글 비트 5배 블라인드 오버샘플링 데이터 복원방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080066072A KR100985874B1 (ko) | 2008-07-08 | 2008-07-08 | 싱글 비트 블라인드 오버샘플링 데이터 복원회로 및복원방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080066072A KR100985874B1 (ko) | 2008-07-08 | 2008-07-08 | 싱글 비트 블라인드 오버샘플링 데이터 복원회로 및복원방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100005948A KR20100005948A (ko) | 2010-01-18 |
KR100985874B1 true KR100985874B1 (ko) | 2010-10-08 |
Family
ID=41815210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080066072A KR100985874B1 (ko) | 2008-07-08 | 2008-07-08 | 싱글 비트 블라인드 오버샘플링 데이터 복원회로 및복원방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100985874B1 (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101880655B1 (ko) | 2012-04-02 | 2018-07-20 | 삼성전자주식회사 | 데이터 복원 회로 및 데이터 복원 방법 |
KR101725335B1 (ko) | 2015-12-04 | 2017-04-11 | 동국대학교 산학협력단 | 클럭 및 데이터 복원 회로 |
CN114143157A (zh) * | 2021-11-22 | 2022-03-04 | 上海思源弘瑞自动化有限公司 | 基于fpga的以太网数据恢复方法、装置及电气设备 |
CN117435426B (zh) * | 2023-10-18 | 2024-05-07 | 成都观岩科技有限公司 | 一种芯片内串行数据溢出校验方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040075243A (ko) * | 2003-02-20 | 2004-08-27 | 삼성전자주식회사 | 고속 직렬 링크에서 데이터 복원시 에러 발생을감소시키는 데이터 복원장치 및 그 복원방법 |
JP2006262165A (ja) | 2005-03-17 | 2006-09-28 | Ricoh Co Ltd | データリカバリ方法、データリカバリ回路、データ送受信装置及び情報処理装置 |
KR20070038340A (ko) * | 2005-10-05 | 2007-04-10 | 인하대학교 산학협력단 | 기준 클럭이 없는 4배속 오버샘플링 클럭/데이터 복원회로 |
KR100819097B1 (ko) | 2006-12-05 | 2008-04-02 | 삼성전자주식회사 | 랜덤 에지 샘플링을 이용한 클럭 및 데이터 복원회로 및그 복원방법 |
-
2008
- 2008-07-08 KR KR1020080066072A patent/KR100985874B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040075243A (ko) * | 2003-02-20 | 2004-08-27 | 삼성전자주식회사 | 고속 직렬 링크에서 데이터 복원시 에러 발생을감소시키는 데이터 복원장치 및 그 복원방법 |
JP2006262165A (ja) | 2005-03-17 | 2006-09-28 | Ricoh Co Ltd | データリカバリ方法、データリカバリ回路、データ送受信装置及び情報処理装置 |
KR20070038340A (ko) * | 2005-10-05 | 2007-04-10 | 인하대학교 산학협력단 | 기준 클럭이 없는 4배속 오버샘플링 클럭/데이터 복원회로 |
KR100819097B1 (ko) | 2006-12-05 | 2008-04-02 | 삼성전자주식회사 | 랜덤 에지 샘플링을 이용한 클럭 및 데이터 복원회로 및그 복원방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20100005948A (ko) | 2010-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11063741B2 (en) | Phase control block for managing multiple clock domains in systems with frequency offsets | |
US6959058B2 (en) | Data recovery apparatus and method for minimizing errors due to clock skew | |
JP3772197B2 (ja) | Nrz/nrziデータを再生するためのデジタルアーキテクチャ | |
EP1538775B1 (en) | Data recovery method and data recovery circuit | |
US6639956B1 (en) | Data resynchronization circuit | |
TWI395425B (zh) | 用以實現虛擬大小為m之彈性緩衝器之方法、虛擬大小為m之彈性緩衝器電路及積體電路 | |
US6288656B1 (en) | Receive deserializer for regenerating parallel data serially transmitted over multiple channels | |
JP2003526984A (ja) | データクロックト回復回路 | |
KR100985874B1 (ko) | 싱글 비트 블라인드 오버샘플링 데이터 복원회로 및복원방법 | |
US5101203A (en) | Digital data regeneration and deserialization circuits | |
US7069481B2 (en) | Data recovery circuit for minimizing power consumption by non-integer times oversampling | |
US4694196A (en) | Clock recovery circuit | |
CA2122904C (en) | Method and apparatus for decoding manchester encoded data | |
US20050135518A1 (en) | Improvements to data recovery circuits using oversampling for isi compensation | |
KR100634193B1 (ko) | 천이 검출, 검증 및 기억 회로 | |
US7194057B2 (en) | System and method of oversampling high speed clock/data recovery | |
US6868134B2 (en) | Method and apparatus for recovering a clock signal from an asynchronous data signal | |
Park et al. | A single-data-bit blind oversampling data-recovery circuit with an add-drop FIFO for USB2. 0 high-speed interface | |
US20090257537A1 (en) | Data recovery circuit of semiconductor memory apparatus that minimizes jitter during data transmission | |
US7366207B1 (en) | High speed elastic buffer with clock jitter tolerant design | |
US10218491B2 (en) | Receiving circuit, integrated circuit, and receiving method | |
US5148450A (en) | Digital phase-locked loop | |
JP2020068458A (ja) | 受信装置および送受信システム | |
JP2010183429A (ja) | クロック抽出回路 | |
TW201330556A (zh) | 信號等化裝置及其方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130710 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140612 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150609 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160704 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170901 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20180618 Year of fee payment: 9 |