KR100730262B1 - 래치 클럭 생성 회로 및 시리얼-패러럴 변환 회로 - Google Patents

래치 클럭 생성 회로 및 시리얼-패러럴 변환 회로 Download PDF

Info

Publication number
KR100730262B1
KR100730262B1 KR1020050091058A KR20050091058A KR100730262B1 KR 100730262 B1 KR100730262 B1 KR 100730262B1 KR 1020050091058 A KR1020050091058 A KR 1020050091058A KR 20050091058 A KR20050091058 A KR 20050091058A KR 100730262 B1 KR100730262 B1 KR 100730262B1
Authority
KR
South Korea
Prior art keywords
latch
signal
circuit
generation circuit
output
Prior art date
Application number
KR1020050091058A
Other languages
English (en)
Other versions
KR20060051814A (ko
Inventor
쯔또무 무라따
고사꾸 히오끼
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20060051814A publication Critical patent/KR20060051814A/ko
Application granted granted Critical
Publication of KR100730262B1 publication Critical patent/KR100730262B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00Parallel/series conversion or vice versa
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)
  • Shift Register Type Memory (AREA)

Abstract

본원 발명은, 전력 소비를 억제한 래치 클럭 생성 회로 및 시리얼-패러럴 변환 회로를 제공한다. 래치 신호 생성 회로(22)는, EXNOR 소자(24), NOR 소자(26) 및 D-FF(28)를 구비하고, EXNOR 소자(24) 및 NOR 소자(26)는, 제어 신호 Xn-1과 피드백 신호 Xn-1의 조합에 의해, 래치 신호 LCKn의 레벨을 제어한다. D-FF(28)는 래치 신호의 반전 신호를 받아, 래치 신호가 로우 레벨로 되는 타이밍에서 Xn을 EXNOR 소자(24) 및 다음 단의 래치 신호 생성 회로(22)의 EXNOR 소자(24)에 출력한다.
래치 신호 생성 회로, D 플립플롭, 래치 신호, EXNOR 소자, NOR 소자, 시리얼 데이터, 데이터 유지 회로

Description

래치 클럭 생성 회로 및 시리얼-패러럴 변환 회로{LATCH CLOCK GENERATION CIRCUIT AND SERIAL-PARALLEL CONVERSION CIRCUIT}
도 1은 실시예의 시리얼-패러럴 변환 회로의 구성 블록도.
도 2는 래치 클럭 생성 회로 및 래치 소자 세트의 블록도.
도 3은 래치 신호 생성 회로의 회로도.
도 4는 실시예에서의 타이밍차트.
도 5는 실시예의 변형예에서의 래치 클럭 생성 회로의 구성도.
도 6은 실시예의 변형예에서의 래치 신호 생성 회로의 회로도.
도 7은 종래의 시리얼-패러럴 변환 회로의 구성 블록도.
도 8은 종래의 래치 클럭 생성 회로의 동작에서의 타이밍차트.
<도면의 주요 부분에 대한 부호의 설명>
10 : 시리얼-패러럴 변환 회로
20 : 래치 클럭 생성 회로
22 : 래치 신호 생성 회로
24 : EXNOR 소자
26 : NOR 소자
28 : D 플립플롭
30 : 래치 클럭 생성 회로
32 : 래치 신호 생성 회로
34 : 스위치
40 : 래치 소자 세트
42 : 래치 소자
50 : 패러럴 출력 회로
70 : 래치 클럭 생성 회로
72 : 래치 신호 생성 회로
74 : D 플립플롭
76 : AND 소자
90 : 플립플롭 세트
92 : D 플립플롭
[특허 문헌1] 일본 특개평05-037400호 공보
[특허 문헌2] 일본 특개2000-195287호 공보
[특허 문헌3] 일본 특개2001-075543호 공보
본 발명은, 시스템 클럭에 동기하여 복수의 출력 단자로부터 순차적으로 래 치 신호를 출력하는 래치 클럭 생성 회로 및 그 래치 클럭 생성 회로를 포함하는 시리얼-패러럴 변환 회로에 관한 것이다.
시스템 클럭에 동기하여 복수의 출력 단자로부터의 출력을 순차적으로 변화시키는 래치 클럭 생성 회로가 다양한 전기 회로에서 이용되고 있다. 예를 들면, 시계열적으로 수신되는 시리얼 데이터를 패러럴 데이터로서 일괄 출력하는 시리얼-패러럴 변환 회로에 내장되어, 데이터를 유지하는 복수의 래치 회로에 대한 트리거 신호를 생성하기 위해 이용된다.
래치 클럭 생성 회로(70)는, 도 7에 도시한 바와 같이, 복수의 래치 신호 생성 회로(72)를 구비한다. 각 래치 신호 생성 회로(72)는, 시스템 클럭 신호 GCLK를 받아, 그 시스템 클럭에 동기하여 각각 래치 신호 LCKn을 출력한다.
래치 신호 생성 회로(72)는, 도 7에 도시한 바와 같이, D 플립플롭(D-FF)(74) 및 AND 소자(76)를 구비한다. D-FF(74)의 입력 단자 D에는 전단으로부터의 제어 신호 Xn-1 또는 라인 클럭 신호 STP가 입력되며, 클럭 단자 C에는 시스템 클럭 신호 GCLK의 반전 신호가 입력된다. D-FF(74)의 출력 단자 Q는, AND 소자(76)와 다음 단의 래치 신호 생성 회로(72)에 포함되는 D-FF(74)의 입력 단자 D에 접속된다. 또한, AND 소자(76)에는, 시스템 클럭 신호 GCLK도 입력된다.
D-FF(74)의 입력 단자 D에 공급되는 제어 신호 Xn-1 또는 라인 클럭 신호 STP가 하이 레벨인 경우, 시스템 클럭 신호 GCLK가 로우 레벨로 되는 타이밍에서, D-FF(74)의 출력 단자 Q로부터 하이 레벨의 제어 신호 Xn이 출력된다. 따라서, AND 소자(76)는, 시스템 클럭 신호 GCLK가 다음에 하이 레벨로 변화된 타이밍에서, 하이 레벨의 래치 신호 LCKn을 출력 단자로부터 출력한다.
제어 신호 Xn-1 또는 라인 클럭 신호 STP가 로우 레벨인 경우, 시스템 클럭 신호 GCLK가 로우 레벨로 되는 타이밍에서, D-FF(74)의 출력 단자 Q로부터 로우 레벨의 신호가 출력된다. 이 때, AND 소자(76)는, 시스템 클럭 신호 GCLK의 레벨에 상관없이, 로우 레벨의 래치 신호 LCKn을 출력 단자로부터 출력한다.
도 8에, 래치 클럭 생성 회로(70) 동작에서의 타이밍차트를 도시한다. 도 8에서는 래치 신호 생성 회로(72)가 4개 설치되어 있는 경우의 타이밍차트를 도시하고 있다. 래치 클럭 생성 회로(70)에 입력되는 라인 클럭 신호 STP는, 외부의 컨트롤부(도시 생략)에 의해 생성된다. 라인 클럭 신호 STP는, 시스템 클럭 신호 GCLK의 주기에 래치 신호 생성 회로(72)의 개수를 곱한 시간 이상의 주기를 갖는다. 예를 들면 래치 신호 생성 회로(72)가 n개 있는 경우, 라인 클럭 신호 STP의 주기는, 시스템 클럭 신호 GCLK의 주기의 n배 이상으로 한다. 이 경우, 라인 클럭 신호 STP는, 시스템 클럭 신호 GCLK의 주기 A의 4배의 시간과 대기 시간 T와의 합, 즉 4A+T의 주기를 갖는 것으로 한다. 라인 클럭 신호 STP는 1주기에서, 시스템 클럭 신호 GCLK에 동기하여 1클럭분의 시간만큼 하이 레벨로 된다. 초단의 래치 신호 생성 회로(72)에 포함되는 D-FF(74)의 입력 단자 D에는, 이 라인 클럭 신호 STP가 입력된다.
시각 t0에서 라인 클럭 신호 STP가 하이 레벨로 되며, 계속해서 시각 t1에서 시스템 클럭 신호 GCLK가 로우 레벨로 되면 초단의 D-FF(74)의 출력 단자 Q로부터 하이 레벨의 제어 신호 X0이 출력된다. 시각 t2에서, 시스템 클럭 신호 GCLK가 하 이 레벨로 되면, 초단의 AND 소자(76)로부터 하이 레벨의 래치 신호 LCK0이 출력된다. 제2 단의 D-FF(74)는, 초단의 D-FF(74)로부터 제어 신호 X0을 받기 때문에, 시각 t3에서 시스템 클럭 신호 GCLK가 로우 레벨로 되면 제2 단의 D-FF(74)의 출력 단자 Q로부터 하이 레벨의 제어 신호 X1이 출력된다. 시각 t4에서, 시스템 클럭 신호 GCLK가 하이 레벨로 되면, 제2 단의 AND 소자(76)로부터 하이 레벨의 래치 신호 LCK1이 출력된다. 이하 마찬가지로, 제3 단, 제4 단의 래치 신호 생성 회로(72)로부터 제어 신호 및 래치 신호가 출력된다.
이에 의해, 라인 클럭 신호 STP의 1주기 동안에, 초단으로부터 최종 단까지의 래치 신호 생성 회로(72)로부터, 시스템 클럭 신호 GCLK에 동기하여 하이 레벨의 래치 신호 LCK0, LCK1, …이 순차적으로 출력된다.
시리얼-패러럴 변환 회로는, 도 7에 도시한 바와 같이, 복수의 플립플롭 세트(90)를 포함하여 구성된다. 각 플립플롭 세트(90)는, 시리얼 전송로 Dn과 동수의 D-FF(92)로 구성된다. 각 플립플롭 세트(90)에 포함되는 D-FF(92)의 입력 단자 D에는, 시계열적으로 송신되어 오는 데이터 Dn[0]∼Dn[17](데이터 세트 Dn[0, 17])이 각각 입력된다. 각 플립플롭 세트(90)에 포함되는 D-FF(92)의 클럭 단자 C에는, 래치 클럭 생성 회로(70)에 포함되는 래치 신호 생성 회로(72)로부터 출력되는 래치 신호 LCKn이 각각 플립플롭 세트(90)마다 공통으로 입력된다.
따라서, 시스템 클럭 신호 GCLK에 동기하여 래치 신호 LCK0, LCK1, …이 초단으로부터 최종 단을 향하여 하이 레벨로 변화될 때마다, 그 시점에서 입력되어 있는 데이터가 각 플립플롭 세트(90)에 유지되게 된다.
여기서, 시스템 클럭 신호 GCLK에 동기시켜 시리얼 데이터 Dn[0, 17]을 입력함으로써, 시스템 클럭 신호 GCLK에 동기시켜 각 플립플롭 세트(90)에 데이터 Dn[0, 17]을 순차적으로 유지 및 출력시킬 수 있다. 이와 같이 하여, 시리얼 데이터가 패러럴 데이터로 변환된다.
특허 문헌1에는, 데이터의 취득을 짧은 주기에서 가능하게 하고, 플립플롭 세트에 상당하는 회로나, 래치 클럭 생성 회로에 상당하는 회로의 규모를 작게 하여, 전력 소비를 삭감한 시리얼-패러럴 변환 회로에 대한 기재가 있다.
또한 특허 문헌2에는, 래치 신호 생성 회로에 포함되는 D-FF를 단순한 게이트 회로로 변경함으로써, 래치 클럭 생성 회로의 소비 전력의 저감화를 도모하는 시리얼-패러럴 변환 회로에 대한 기재가 있다.
또한 특허 문헌3에는, 스위치를 통해 시스템 클럭 신호를 수신하는 래치 신호 생성 회로에 대한 기재가 있다. 이 스위치의 개폐를 제어함으로써, 유의의 레벨로 된 단의 래치 신호 생성 회로만, 시스템 클럭 신호가 선택적으로 공급된다. 그 때문에 래치 신호 생성 회로에서의 소비 전력을 저감시킬 수 있다.
상기한 바와 같이, 종래의 래치 클럭 생성 회로(70)는, 다수의 D-FF(74)를 포함하고, 시스템 클럭 신호 GCLK에 동기하여 동작한다. 시스템 클럭 신호 GCLK는 고주파이기 때문에, 래치 클럭 생성 회로(70)에서 소비되는 전력은 커진다. 휴대 전화나 디지털 카메라용의 LCD 컨트롤러에 이용되는 시리얼-패러럴 변환 회로에서는, 전력 절약화의 필요성이 높아, 래치 클럭 생성 회로에서의 소비 전력이 문제로 된다.
본 발명은, 상기 종래 기술의 문제를 감안하여 이루어진 것으로, 처리 속도를 유지하면서, 전력 소비를 억제한 래치 클럭 생성 회로 및 시리얼-패러럴 변환 회로를 제공하는 것을 목적으로 한다.
본 발명은, 소정의 주기로 변화되는 시스템 클럭 신호를 받아, 상기 시스템 클럭 신호의 정수배의 주기로 래치 펄스를 출력하는 래치 신호 생성 회로를 복수 포함하고, 상기 복수의 래치 신호 생성 회로가 직렬로 접속된 래치 클럭 생성 회로로서, 상기 래치 신호 생성 회로는, 시스템 클럭 신호에 기초하여 래치 신호를 출력하는 게이트 회로와, 상기 게이트 회로로부터 출력된 래치 신호를 유지함과 함께, 다음 단의 래치 신호 생성 회로의 게이트 회로에의 제어 신호 및 자단의 게이트 회로에의 피드백 신호로서 출력하는 출력 동기 회로를 포함하고, 상기 게이트 회로는, 제어 신호와 상기 피드백 신호를 받아, 상기 제어 신호와 상기 피드백 신호의 조합에 따라, 상기 시스템 클럭 신호의 1클럭분의 펄스를 반전시킨 상기 래치 신호를 출력하는 것을 특징으로 한다.
여기서, 상기 게이트 회로는, 상기 시스템 클럭 신호의 1클럭분의 펄스를 반전시킨 래치 펄스를 출력하는 것이 바람직하다. 또한, 상기 피드백 신호와 상기 제어 신호를 공통 신호로 하는 것이 바람직하다.
구체적으로는, 상기 게이트 회로는, 제어 신호와 피드백 신호를 받아 게이트 신호를 출력하는 EXNOR 소자와, 시스템 클럭 신호와 상기 EXNOR 소자로부터 출력된 게이트 신호를 받아, 시스템 클럭 신호가 변화된 타이밍에서 래치 펄스를 출력하는 NOR 소자를 포함하는 회로로 하는 것이 바람직하다.
또한, 본 발명은, 상기 본 발명에서의 래치 클럭 생성 회로를 포함하는 시리얼-패러럴 변환 회로로서, 시리얼 데이터가 입력되는 입력 단자를 구비하고, 복수의 래치 신호 생성 회로로부터 출력되는 래치 신호 중 어느 하나를 받아, 입력 단자로부터 입력되는 상기 시리얼 데이터를 유지 및 출력하는 래치 회로를 복수 포함하는 데이터 유지 회로를 구비하는 것을 특징으로 한다.
여기서, 상기 래치 회로는, 래치 신호 생성 회로로부터 출력되는 래치 신호의 하강 타이밍에서, 입력 단자로부터 입력되는 상기 시리얼 데이터를 유지하는 것이 바람직하다.
또한, 데이터 유지 회로에 포함되는 복수의 래치 회로로부터의 출력을 받아, 출력 제어 신호에 동기하여 이들의 출력을 일괄하여 출력하는 패러럴 출력 회로를 구비하는 것도 바람직하다.
여기서, 래치 회로의 입력 단자에 입력되는 상기 시리얼 데이터는, 시스템 클럭 신호에 동기하여 갱신되는 것이 바람직하다.
<실시예>
시리얼-패러럴 변환 회로(10)는, 도 1에 도시한 바와 같이, 래치 클럭 생성 회로(20), 래치 소자 세트(40) 및 패러럴 출력 회로(50)를 구비한다. 본 실시예에서의 시리얼-패러럴 변환 회로(10)도, 종래 기술과 마찬가지로, 시계열로 송신되어 오는 데이터 Dn[0, 17]을 받아, 소정 비트 수의 패러럴 데이터로 변환하여 출력한 다.
래치 클럭 생성 회로(20)는, 도 2에 도시한 바와 같이, 래치 신호 생성 회로(22)를 복수 접속한 구성을 갖는다.
각 래치 신호 생성 회로(22)는, 도 3에 도시한 바와 같이, EXNOR 소자(24), NOR 소자(26) 및 D-FF(28)를 구비한다. EXNOR 소자(24)는, 제어 신호 Xn-1 또는 라인 클럭 신호 STP와 D-FF(28)로부터의 출력 신호 Xn을 받아, 게이트 신호 CKENBn을 출력한다. NOR 소자(26)는, EXNOR 소자(24)로부터의 게이트 신호 CKENBn과 외부로부터의 시스템 클럭 신호 GCLK를 받아, 래치 신호 LCKn을 출력한다. NOR 소자(26)가 출력하는 래치 신호 LCKn은 래치 소자 세트(40)에 출력된다.
D-FF(28)의 입력 단자 D에는 라인 클럭 신호 STP가 입력된다. D-FF(28)의 클럭 단자 C에는, NOR 소자(26)로부터 출력되는 래치 신호 LCKn의 반전 신호가 입력된다. D-FF(28)의 출력 단자 Q로부터는 제어 신호 Xn이 출력된다. 제어 신호 Xn은, 다음 단의 래치 신호 생성 회로(22)의 EXNOR 소자(24)에 제어 신호 X(n+1)-1로서 입력됨과 함께, 자단의 EXNOR 소자(24)에 피드백 신호로서 입력된다.
EXNOR 소자(24)와 NOR 소자(26)를 조합한 회로는, 래치 신호 LCKn의 레벨을 제어하는 게이트 회로로서의 역할을 한다.
EXNOR 소자(24)는, 제어 신호 Xn-1과 제어 신호 Xn이 동 레벨인 경우, 출력 단자로부터 하이 레벨의 게이트 신호 CKENBn을 출력한다. NOR 소자(26)는, 게이트 신호 CKENBn이 하이 레벨인 경우, 시스템 클럭 신호 GCLK의 레벨에 상관없이, 로우 레벨의 래치 신호 LCKn을 출력한다. 이 때, D-FF(28)는, 라인 클럭 신호 STP의 레 벨에 상관없이, 그때까지의 제어 신호 Xn의 출력 레벨을 유지하여 출력 단자 Q로부터 출력한다.
제어 신호 Xn-1과 제어 신호 Xn이 서로 다른 레벨인 경우, EXNOR 소자(24)는 로우 레벨의 게이트 신호 CKENBn을 출력한다. NOR 소자(26)는, 게이트 신호 CKENBn이 로우 레벨인 경우, 시스템 클럭 신호 GCLK의 반전 신호를 래치 신호 LCKn으로서 출력한다. 즉, 시스템 클럭 신호 GCLK가 하이 레벨인 경우에는 래치 신호 LCKn은 로우 레벨로 되며, 시스템 클럭 신호 GCLK가 로우 레벨인 경우에는 래치 신호 LCKn은 하이 레벨로 된다. 다음으로, D-FF(28)는, 래치 신호 LCKn이 하강하는 타이밍에서, 라인 클럭 신호 STP와 동 레벨의 제어 신호 Xn을 출력 단자 Q로부터 출력한다.
다음으로, 래치 클럭 생성 회로(20)에서의 처리에 대하여, 도 4의 타이밍차트를 참조하여 설명한다.
초단의 래치 신호 생성 회로(22)에 포함되는 D-FF(28)의 입력 단자 D에는, 라인 클럭 신호 STP가 입력된다. 라인 클럭 신호 STP는, 외부의 컨트롤부(도시 생략)에 의해 생성된다. 라인 클럭 신호 STP는, 도 4에 도시한 바와 같이, 시스템 클럭 신호 GCLK의 주기에 래치 신호 생성 회로(22)의 개수를 곱한 시간의 2배 이상의 주기를 갖는다. 예를 들면 래치 신호 생성 회로(22)(또는, 그것에 대응하는 래치 소자 세트(40))가 n개 있는 경우, 라인 클럭 신호 STP의 주기는, 시스템 클럭 신호 GCLK의 주기의 2n배 이상으로 한다. 본 실시예에서는, 래치 신호 생성 회로(22)가 4개 설치되어 있기 때문에, 라인 클럭 신호 STP는, 시스템 클럭 신호 GCLK 의 주기 A의 4배의 시간과 대기 시간 T와의 합의 2배의 주기, 즉 2*(4A+T)의 주기를 갖는 것으로 한다. 이 라인 클럭 신호 STP의 전반의 반주기가 하이 레벨로 되며, 후반의 반주기가 로우 레벨로 된다.
시각 t0보다 전에서는, 라인 클럭 신호 STP는 로우 레벨인 것으로 한다. 시각 t0에서, 시스템 클럭 신호 GCLK가 로우 레벨로 되는 타이밍에 동기하여 라인 클럭 신호 STP가 하이 레벨로 된다. 이 때, 초단의 래치 신호 생성 회로(22)의 EXNOR 소자(24)에 피드백되는 제어 신호 X0은 로우 레벨이기 때문에, EXNOR 소자(24)는 로우 레벨의 게이트 신호 CKENB0을 출력한다. 초단의 래치 신호 생성 회로(22)의 NOR 소자(26)는, 이 게이트 신호 CKENB0을 받아, 시스템 클럭 신호 GCLK가 로우 레벨인 동안, 래치 신호 LCK0을 하이 레벨로 한다.
시각 t1에서는, 시스템 클럭 신호 GCLK가 하이 레벨로 변화된다. 그와 함께 초단의 래치 신호 LCK0은 로우 레벨로 된다. 래치 신호 LCK0이 로우 레벨로 되는 타이밍에서, 초단의 래치 신호 생성 회로(22)의 D-FF(28)는, 라인 클럭 신호 STP를 래치하여 출력 단자 Q로부터 하이 레벨의 제어 신호 X0을 출력한다. 초단의 래치 신호 생성 회로(22)의 EXNOR 소자(24)는 피드백 신호 X0을 받아, 하이 레벨의 게이트 신호 CKENB0을 출력한다. 제2 단의 래치 신호 생성 회로(22)에 포함되는 EXNOR 소자(24)는, 하이 레벨의 제어 신호 X0과 로우 레벨의 제어 신호 X1을 받아, 로우 레벨의 게이트 신호 CKENB1을 출력한다. 제2 단의 래치 신호 생성 회로(22)에 포함되는 NOR 소자(26)는, 이 게이트 신호 CKENB1을 받고, 시스템 클럭 신호 GCLK는 하이 레벨이기 때문에, 래치 신호 LCK1을 로우 레벨로 유지한다.
시각 t2에서는, 시스템 클럭 신호 GCLK가 로우 레벨로 변화된다. 초단의 래치 신호 생성 회로(22)에서는 게이트 신호 CKENB0이 하이 레벨이기 때문에, 래치 신호 LCK0은 로우 레벨로 유지된다. 한편, 제2 단의 래치 신호 생성 회로(22)에서는 게이트 신호 CKENB1이 로우 레벨이기 때문에, 래치 신호 LCK1은 하이 레벨로 된다.
시각 t3에서는 시스템 클럭 신호 GCLK가 하이 레벨로 변화된다. 그와 함께 제2 단의 래치 신호 LCK1은 로우 레벨로 된다. 래치 신호 LCK1이 로우 레벨로 되는 타이밍에서 제2 단의 래치 신호 생성 회로(22)의 D-FF(28)는, 라인 클럭 신호 STP를 래치하여 출력 단자 Q로부터 하이 레벨의 제어 신호 X1을 출력한다. 제2 단의 래치 신호 생성 회로(22)의 EXNOR 소자(24)는 피드백 신호 X1을 받아, 하이 레벨의 게이트 신호 CKENB1을 출력한다. 제3 단의 래치 신호 생성 회로(22)에 포함되는 EXNOR 소자(24)는, 하이 레벨의 제어 신호 X1과 로우 레벨의 제어 신호 X2를 받아, 로우 레벨의 게이트 신호 CKENB2를 출력한다.
시각 t3 이후에도 마찬가지로 처리가 행해져, 제3 단 이후의 래치 신호 생성 회로(22)로부터 래치 신호 LCKn이 순차적으로 출력된다.
라인 클럭의 반주기 후의 시각 th에서, 시스템 클럭 신호 GCLK가 로우 레벨로 되는 타이밍에 동기하여 라인 클럭 신호 STP는 로우 레벨로 된다.
이 때, 초단의 래치 신호 생성 회로(22)의 EXNOR 소자(24)에 피드백되는 제어 신호 X0은 하이 레벨이기 때문에, EXNOR 소자(24)는 로우 레벨의 게이트 신호 CKENB0을 출력한다. 초단의 NOR 소자(26)는, 이 게이트 신호 CKENB0을 받아, 시스 템 클럭 신호 GCLK가 로우 레벨인 동안, 래치 신호 LCK0을 하이 레벨로 한다.
이와 같이, 라인 클럭 신호 STP의 전반의 반주기와 마찬가지로, 초단으로부터 최종 단까지의 각 래치 신호 생성 회로(22)로부터 래치 펄스가 순서대로 출력된다.
본 실시예에 따르면, 각 래치 신호 생성 회로(22)로부터 다음 단에 출력되는 제어 신호 Xn을 자단의 게이트 회로에의 피드백 신호로서 이용함으로써, EXNOR 소자(24)와 NOR 소자(26)로 이루어지는 게이트 회로의 작용에 의해, 래치 신호 LCKn이 하이 레벨로 되고 나서 시스템 클럭 신호 GCLK의 반주기 후에, 라인 클럭 신호 STP에 상관없이 래치 신호 LCKn을 로우 레벨로 복귀시킬 수 있다. 이에 의해, 라인 클럭 신호 STP의 주파수를 저감시킬 수 있어, 회로 전체로서의 소비 전력을 저감할 수 있다.
또한, 본 실시예에 따르면, 래치 신호 LCKn이 로우 레벨로 유지되고 있는 동안, D-FF(28)가 동작하지 않기 때문에 래치 클럭 생성 회로(20)에서의 소비 전력을 종래보다 저감할 수 있다.
각 래치 소자 세트(40)는, 시리얼 전송로와 동수의 래치 소자(42)로 구성된다. 각 래치 소자 세트(40)에 포함되는 래치 소자(42)의 입력 단자 D에는, 시계열적으로 송신되어 오는 데이터 Dn[0]∼Dn[17](데이터 세트 Dn[0, 17])이 각각 입력된다. 각 래치 소자 세트(40)에 포함되는 래치 소자(42)의 클럭 단자 C에는, 래치 클럭 생성 회로(20)에 포함되는 래치 신호 생성 회로(22)로부터 출력되는 래치 신호 LCKn이 각각 래치 소자 세트(40)마다 공통으로 입력된다. 래치 소자(42)의 출 력 단자 Q는, 패러럴 출력 회로(50)에 접속된다.
래치 소자(42)는, 클럭 단자 C에 입력되는 래치 신호 LCKn이 로우 레벨로 변화되는 타이밍에서 입력 단자 D에 입력되어 있는 데이터를 유지 및 출력한다. 따라서, 시스템 클럭 신호 GCLK에 동기하여 래치 신호 LCK0, LCK1, …가 초단으로부터 최종 단을 향하여 로우 레벨로 변화될 때마다, 그 시점에서 입력되어 있는 데이터 Dn[0, 17]이 각 래치 소자 세트(40)에 유지되게 된다.
여기서, 시스템 클럭 신호 GCLK에 동기시켜 시리얼 데이터 Dn[0, 17]을 입력함으로써, 시스템 클럭 신호 GCLK에 동기시켜 각 래치 소자 세트(40)에 데이터 Dn[0, 17]을 순차적으로 유지 및 출력시킬 수 있다. 이와 같이 하여, 시리얼 데이터가 패러럴 데이터로 변환된다.
또한, 도 2에서는 시계열적으로 송신되어 오는 데이터 Dn의 수를 18로 하고 있지만, 그 수는 적절하게 변경할 수 있다.
도 4의 타이밍차트에 있는 바와 같이, 최종 단의 래치 신호 생성 회로(22)가 하이 레벨의 래치 신호 LCK3을 출력한 후, 패러럴 출력 회로는, 외부의 컨트롤부로부터 하이 레벨의 패러럴 출력 신호 LATCK를 받는다. 시스템 클럭 신호 STP의 반주기 후, 패러럴 출력 신호 LATCK가 로우 레벨로 되는 타이밍에서, 각 래치 소자 세트(40)의 각 래치 소자(42)에 유지되어 있는 데이터를, 일괄하여 복수의 화소에 대한 표시 드라이버에 출력한다. 이에 의해, 시리얼-패러럴 변환 회로(10)는, 종래 기술과 마찬가지로, 시계열로 송신되어 오는 데이터를 받아, 소정의 비트 수의 패러럴 데이터로 변환하여 출력한다.
본 실시예에 따르면, 데이터 유지 회로로서, 래치 신호 LCKn이 로우 레벨로 되는 타이밍에서 데이터를 유지하는 래치 소자를 사용할 수 있다. 이러한 래치 소자는, D-FF에 비해 회로 규모를 작게 할 수 있음과 함께, 소자의 수가 억제되기 때문에 전력 소비를 억제할 수도 있다.
또한, 본 실시예에 따르면, 게이트 회로에 상당하는 부분은, EXNOR 소자(24)와 NOR 소자(26)로 이루어지는 간단한 구성이기 때문에, 래치 신호 생성 회로(22)의 회로 규모는 그다지 확대되지 않는다. 그리고, 데이터 유지 회로로서 래치 소자(42)를 이용함으로써, 시리얼-패러럴 변환 회로(10) 전체로서는, 회로 규모를 억제한 상태 그대로 소비 전력을 종래보다 저감할 수 있다.
또한, 본 실시예에서의 래치 신호 생성 회로(22)에 포함되는 EXNOR 소자(24)를 EXOR 소자로 대체하고, NOR 소자(26)를 AND 소자로 대체함으로써, 래치 소자 대신에 D-FF를 데이터 유지 회로로서 사용할 수도 있다.
<변형예>
지금까지는, 래치 신호는 초단으로부터 최종 단을 향하여 순차적으로 출력되었지만, 최종 단으로부터 초단을 향하여 순차적으로 출력하는 것을 가능하게 하는 실시예에 대하여 설명한다.
변형예에서의 래치 클럭 생성 회로(30)는, 도 5에 도시한 바와 같이, 래치 신호 생성 회로(32)를 복수 접속한 구성을 갖는다. 도 6에 도시한 바와 같이, 각 래치 신호 생성 회로(32)는, 스위치(34), EXNOR 소자(24), NOR 소자(26) 및 D-FF(28)을 구비한다. 스위치(34)는, 순 입력단 DIL 및 역 입력단 DIR을 구비하고, 스위치 단자 LR에 입력되는 절환 신호 LR에 기초하여, 이들 입력단 중 어느 한쪽을 절환하여 출력단에 접속한다.
순 입력단 DIL에는 전단으로부터 제어 신호 Xn-1이 입력되며, 역 입력단 DIR에는 후단으로부터 제어 신호 Xn+1이 입력된다. 단, 초단의 순 입력단 DIL과, 최종 단의 역 입력단 DIR에는 라인 클럭 신호 STP의 신호가 입력된다. 래치 출력의 순서를 지정하는 절환 신호 LR은, 스위치 단자 LR에 입력된다. 스위치(34)의 출력단은 EXNOR 소자(24)의 입력단에 접속되어 있다. EXNOR 소자(24) 이후의 구성은 이미 기재되어 있는 실시예와 마찬가지이다. 또한, 출력단 Xn은 다음 단의 순 입력단 DIL에 접속됨과 함께, 전단의 역 입력단 DIR에 접속된다.
스위치(34)는 절환 신호 LR을 받는다. 절환 신호 LR이 하이 레벨이면 순 입력단 DIL과 EXNOR 소자(24)를 접속한다. 절환 신호 LR이 로우 레벨이면 역 입력단 DIR과 EXNOR 소자(24)를 접속한다. 이에 의해, 스위치(34)는 한쪽으로부터 입력된 제어 신호 EXNOR 소자(24)에 출력한다. EXNOR 소자(24) 이후의 동작은, 이미 기재하고 있는 실시예에 기재한 동작과 동일하기 때문에, 설명을 생략한다. 단, D-FF(28)의 출력 신호 Xn은, 다음 단의 스위치(34)의 순 입력 단자 DIL과, 전단의 스위치(34)의 역 입력 단자 DIR에 출력된다. 그와 함께, 그 D-FF(28)를 포함하는 래치 신호 생성 회로(32)의 EXNOR 소자(24)에, 피드백 신호로서 출력된다.
래치 클럭 생성 회로(30)는, 절환 신호 LR을 제어함으로써, 각 래치 클럭 생성 회로(32)의 래치 출력의 순서를 제어한다. 절환 신호 LR이 하이 레벨인 경우에는, 스위치(34)는 순 입력단 DIL과 EXNOR 소자(24)를 접속하기 때문에, EXNOR 소자 (24)는 전단의 출력 신호 Xn-1 또는 라인 클럭 신호 STP를 제어 신호로서 받는다. 그 때문에 후단으로 진행하는 순서로, 순차적으로 래치 신호가 출력된다. 절환 신호 LR이 로우 레벨인 경우에는, 스위치(34)는 역 입력단 DIR과 EXNOR 소자(24)를 접속하기 때문에, EXNOR 소자(24)는 후단의 출력 신호 Xn+1 또는 라인 클럭 신호 STP를 제어 신호로서 받는다. 그 때문에 전단으로 되돌아가는 순서로, 순차적으로 래치 신호가 출력된다.
본 실시예에 따르면, 절환 신호 LR의 신호를 하이 레벨로 함으로써, 초단의 래치 신호 생성 회로(32)로부터 최종 단의 래치 신호 생성 회로(32)를 향하여, 순차적으로 하이 레벨의 래치 신호 LCKn을 출력할 수 있을 뿐만 아니라, 절환 신호 LR의 신호를 로우 레벨로 함으로써, 최종 단의 래치 신호 생성 회로(32)로부터 초단의 래치 신호 생성 회로(32)를 향하여, 순차적으로 하이 레벨의 래치 신호 LCKn을 출력할 수 있다.
본 발명에 따르면, 래치 클럭 생성 회로에서의 소비 전력을 종래보다 저감할 수 있다. 또한, 시리얼-패러럴 변환 회로 전체에서의 소비 전력도 저감할 수 있다.
또한, 본 발명에 따르면, 게이트 개폐 회로를 이용함으로써, 래치 신호의 출력을 시스템 클럭 신호에 대하여 반주기 어긋나게 하는 것이 가능하게 되어, 데이터 유지 회로로서 래치 회로를 사용할 수 있게 된다. 그 때문에 종래의 데이터 유지 회로가 D-FF 구성되어 있는 경우보다, 소자를 줄일 수 있기 때문에, 전력 소비 를 줄일 수 있다.

Claims (6)

  1. 소정의 주기를 가지는 시스템 클럭 신호를 받아, 상기 시스템 클럭 신호의 정수배의 주기로 래치 신호를 출력하는 래치 신호 생성 회로를 복수 포함하고, 상기 복수의 래치 신호 생성 회로가 직렬로 접속된 래치 클럭 생성 회로로서,
    상기 래치 신호 생성 회로는,
    시스템 클럭 신호에 기초하여 래치 신호를 출력하는 게이트 회로와,
    상기 게이트 회로로부터 출력된 래치 신호를 유지함과 함께, 다음 단의 래치 신호 생성 회로의 게이트 회로에의 제어 신호 및 자단(自段)의 게이트 회로에의 피드백 신호로서 출력하는 출력 동기 회로를 포함하고,
    상기 게이트 회로는, 제어 신호와 상기 피드백 신호를 받아, 상기 제어 신호와 상기 피드백 신호의 조합에 따라, 상기 시스템 클럭 신호의 1클럭분의 펄스를 반전시킨 상기 래치 신호를 출력하는
    것을 특징으로 하는 래치 클럭 생성 회로.
  2. 제1항에 있어서,
    상기 게이트 회로는,
    제어 신호와 피드백 신호를 받아 게이트 신호를 출력하는 EXNOR 소자와,
    시스템 클럭 신호와 상기 EXNOR 소자로부터 출력된 게이트 신호를 받아, 시스템 클럭 신호가 변화된 타이밍에서 래치 펄스를 출력하는 NOR 소자
    를 포함하는 것을 특징으로 하는 래치 클럭 생성 회로.
  3. 제1항 또는 제2항에 있어서,
    자단의 게이트 회로에의 상기 피드백 신호는, 다음 단의 래치 신호 생성 회로의 게이트 회로에의 상기 제어 신호인 것을 특징으로 하는 래치 클럭 생성 회로.
  4. 제1항 또는 제2항의 래치 클럭 생성 회로를 포함하는 시리얼-패러럴 변환 회로로서,
    시리얼 데이터가 입력되는 입력 단자를 구비하고, 복수의 래치 신호 생성 회로로부터 출력되는 래치 신호 중 어느 하나를 받아, 입력 단자로부터 입력되는 상기 시리얼 데이터를 유지 및 출력하는 래치 회로를 복수 포함하는 데이터 유지 회로
    를 구비하는 것을 특징으로 하는 시리얼-패러럴 변환 회로.
  5. 제4항에 있어서,
    데이터 유지 회로에 포함되는 복수의 래치 회로로부터의 출력을 받아, 출력 제어 신호에 동기하여 이들의 출력을 일괄하여 출력하는 패러럴 출력 회로를 구비하는 것을 특징으로 하는 시리얼-패러럴 변환 회로.
  6. 제4항에 있어서,
    래치 회로의 입력 단자에 입력되는 상기 시리얼 데이터는, 시스템 클럭 신호 에 동기하여 갱신되는 것을 특징으로 하는 시리얼-패러럴 변환 회로.
KR1020050091058A 2004-09-30 2005-09-29 래치 클럭 생성 회로 및 시리얼-패러럴 변환 회로 KR100730262B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00285800 2004-09-30
JP2004285800A JP2006101269A (ja) 2004-09-30 2004-09-30 ラッチクロック生成回路及びシリアル−パラレル変換回路

Publications (2)

Publication Number Publication Date
KR20060051814A KR20060051814A (ko) 2006-05-19
KR100730262B1 true KR100730262B1 (ko) 2007-06-20

Family

ID=36098323

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050091058A KR100730262B1 (ko) 2004-09-30 2005-09-29 래치 클럭 생성 회로 및 시리얼-패러럴 변환 회로

Country Status (5)

Country Link
US (1) US7310057B2 (ko)
JP (1) JP2006101269A (ko)
KR (1) KR100730262B1 (ko)
CN (1) CN1767048A (ko)
TW (1) TWI282556B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012083279A2 (en) * 2010-12-17 2012-06-21 Mosys, Inc. Low power serial to parallel converter

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007086500A1 (ja) * 2006-01-26 2007-08-02 Nec Corporation 入力回路及び該入力回路を備える半導体集積回路
JP4355345B2 (ja) * 2007-02-23 2009-10-28 インターナショナル・ビジネス・マシーンズ・コーポレーション 集積回路における電圧変動を抑制する回路
JP4796983B2 (ja) * 2007-03-08 2011-10-19 オンセミコンダクター・トレーディング・リミテッド シリアル/パラレル変換回路、液晶表示駆動回路
JP5780729B2 (ja) * 2010-09-27 2015-09-16 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー ドライブ回路
CN104537994B (zh) * 2014-12-30 2017-04-12 深圳市华星光电技术有限公司 一种应用于平板显示器的goa驱动电路及平板显示器
CN104537995A (zh) * 2014-12-30 2015-04-22 深圳市华星光电技术有限公司 栅极驱动电路以及移位寄存器
JP6451505B2 (ja) * 2015-05-28 2019-01-16 株式会社ソシオネクスト 受信回路、受信回路のタイミング調整方法、半導体装置
US9680501B1 (en) * 2016-04-20 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. De-serialization circuit and method of operating the same
JP2017219586A (ja) * 2016-06-03 2017-12-14 株式会社ジャパンディスプレイ 信号供給回路及び表示装置
US10141949B1 (en) * 2017-11-07 2018-11-27 Cavium, Llc Modular serializer and deserializer
JP7224637B2 (ja) * 2019-03-28 2023-02-20 ザインエレクトロニクス株式会社 送信装置、受信装置、送受信装置および送受信システム
CN110943756B (zh) * 2019-10-21 2021-04-13 西安空间无线电技术研究所 基于并行spi总线的行列矩阵式波控***数据传输方法
CN112821889B (zh) * 2019-11-15 2024-02-20 京东方科技集团股份有限公司 输出控制电路、数据传输方法和电子设备
CN112865805B (zh) * 2019-11-27 2024-04-05 京东方科技集团股份有限公司 数据传输电路、显示设备和数据传输方法
TWI767811B (zh) 2021-07-30 2022-06-11 臺灣塑膠工業股份有限公司 碳纖維束的處理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0652073A (ja) * 1992-07-29 1994-02-25 Toshiba Corp 通信インタフェースボードのテスト装置
JPH06150965A (ja) * 1992-11-04 1994-05-31 Yuasa Corp ナトリウム−硫黄電池の電槽
JPH06259387A (ja) * 1993-03-04 1994-09-16 Internatl Business Mach Corp <Ibm> 手続き実行プロセス及びシステム
JPH07120214A (ja) * 1993-10-27 1995-05-12 Mitsutoyo Corp 光学式測定装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3612906A (en) * 1970-09-28 1971-10-12 Us Navy Pulse synchronizer
JPH0537400A (ja) 1991-07-23 1993-02-12 Fujitsu Ltd シリアル/パラレル変換回路
JPH05232196A (ja) * 1992-02-25 1993-09-07 Mitsubishi Electric Corp テスト回路
US5572536A (en) * 1994-05-26 1996-11-05 Texas Instruments Incorporated Digital circuitry with improved parallel signature analysis capability
US6052073A (en) * 1998-03-23 2000-04-18 Pmc-Sierra Ltd. Serial to parallel converter enabled by multiplexed flip-flop counters
JP2000195287A (ja) 1998-12-28 2000-07-14 Hitachi Ltd シフトレジスタ及びシリアル/パラレル変換回路並びに通信用lsi
KR100329590B1 (ko) * 2000-05-25 2002-03-21 대표이사 서승모 고주파 주파수합성기용 듀얼 모듈러스 프리스케일러
JP3326691B2 (ja) 2000-07-18 2002-09-24 ソニー株式会社 ディスプレイ
JP4748896B2 (ja) * 2001-08-10 2011-08-17 ルネサスエレクトロニクス株式会社 同期型データ転送処理装置
JP4095367B2 (ja) * 2002-07-23 2008-06-04 株式会社東芝 半導体集積回路装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0652073A (ja) * 1992-07-29 1994-02-25 Toshiba Corp 通信インタフェースボードのテスト装置
JPH06150965A (ja) * 1992-11-04 1994-05-31 Yuasa Corp ナトリウム−硫黄電池の電槽
JPH06259387A (ja) * 1993-03-04 1994-09-16 Internatl Business Mach Corp <Ibm> 手続き実行プロセス及びシステム
JPH07120214A (ja) * 1993-10-27 1995-05-12 Mitsutoyo Corp 光学式測定装置

Non-Patent Citations (9)

* Cited by examiner, † Cited by third party
Title
미국 특허 제5,457,698호
미국 특허 제5,572,536호
미국 특허 제6,052,073호
미국 특허 제6,150,965호
미국 특허 제6,411,669호
미국 특허 제6,630,853호
미국 특허 제7,120,214호
미국특허 제6,259,387호
미국특허 제7,721,545호

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012083279A2 (en) * 2010-12-17 2012-06-21 Mosys, Inc. Low power serial to parallel converter
WO2012083279A3 (en) * 2010-12-17 2012-10-26 Mosys, Inc. Low power serial to parallel converter

Also Published As

Publication number Publication date
US7310057B2 (en) 2007-12-18
CN1767048A (zh) 2006-05-03
JP2006101269A (ja) 2006-04-13
TWI282556B (en) 2007-06-11
TW200611273A (en) 2006-04-01
KR20060051814A (ko) 2006-05-19
US20060066356A1 (en) 2006-03-30

Similar Documents

Publication Publication Date Title
KR100730262B1 (ko) 래치 클럭 생성 회로 및 시리얼-패러럴 변환 회로
KR100602585B1 (ko) 반도체장치
JP4322548B2 (ja) データ形式変換回路
US5999030A (en) Flip-flop circuit
US20020005793A1 (en) Serial/parallel converter
KR20000076708A (ko) 직병렬 변환 회로
US6943595B2 (en) Synchronization circuit
KR940005006B1 (ko) 분할비율이 변화될 수 있는 주파수 분할회로
JPH11145786A (ja) フリップフロップのリセット回路
KR100333564B1 (ko) 인터페이스 회로
KR100336756B1 (ko) 클럭 분주 회로
KR101006843B1 (ko) 출력신호를 안정적으로 생성하는 동기화 회로
US7253673B2 (en) Multi-phase clock generator and generating method for network controller
KR19990023415A (ko) 플립플롭회로 및 회로설계시스템
US8841939B2 (en) Switching control circuit and switching device
KR20000045407A (ko) 지연장치
JP2896276B2 (ja) 論理回路
JPH08223043A (ja) マンチェスタ符号化回路
KR19990038952A (ko) 고속 디지털 데이터 리타이밍 장치
KR20040031532A (ko) 전력절약모드를 갖고 글리치가 없는 비동기 디지털멀티플렉서
KR19990015712A (ko) 반도체 메모리장치의 입력버퍼
KR19980074434A (ko) 음성 신호 인터페이스 회로
JPH0983499A (ja) ビット位相同期回路、ビット位相同期装置及びデータラッチタイミング判定回路
JPH11355130A (ja) ビット同期回路
KR20020017637A (ko) 다중 입력 클럭 선택기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee