KR100680870B1 - 질화물 반도체 기판 및 그 제조방법과 질화물 반도체기판을 이용한 질화물 반도체 장치 - Google Patents

질화물 반도체 기판 및 그 제조방법과 질화물 반도체기판을 이용한 질화물 반도체 장치 Download PDF

Info

Publication number
KR100680870B1
KR100680870B1 KR1020027016787A KR20027016787A KR100680870B1 KR 100680870 B1 KR100680870 B1 KR 100680870B1 KR 1020027016787 A KR1020027016787 A KR 1020027016787A KR 20027016787 A KR20027016787 A KR 20027016787A KR 100680870 B1 KR100680870 B1 KR 100680870B1
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
layer
substrate
protective film
semiconductor layer
Prior art date
Application number
KR1020027016787A
Other languages
English (en)
Other versions
KR20030032965A (ko
Inventor
고자키도쿠야
기요쿠히로유키
초초가즈유키
마에가와히토시
Original Assignee
니치아 카가쿠 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니치아 카가쿠 고교 가부시키가이샤 filed Critical 니치아 카가쿠 고교 가부시키가이샤
Publication of KR20030032965A publication Critical patent/KR20030032965A/ko
Application granted granted Critical
Publication of KR100680870B1 publication Critical patent/KR100680870B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3054—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping
    • H01S5/3063—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping using Mg

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Lasers (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

질화물 반도체 기판은 (a) 지지기판, (b) 주기적인 T형상 횡단면을 가지며, 지지기판상에 주기적으로 배열된 스트라이프형상, 그리드형상 또는 섬형상으로부터 성장한 제 1 질화물 반도체층과, (c) 지지기판을 피복하고, 제 1 질화물 반도체층의 윗면과 측면으로부터 성장하고 제 2 질화물 반도체층 아래에 공동이 형성되는 제 2 질화물 반도체 기판을 포함한다.
제 1 질화물 반도체층은 기판의 노출부로부터 측방향으로 성장된다. 성장은 제 1 질화물 반도체층이 지지기판을 피복하기전에 중단된다. 그래서 제 1 질화물 반도체층이 주기적인 T형상 단면을 가진다. 그 다음 보호층이 제거되고, 제 2 질화물 반도체층이 기판을 피복하도록 제 1 질화물 반도체층의 윗면과 측면으로부터 성장된다.
질화물 반도체 기판, 측방향 성장

Description

질화물 반도체 기판 및 그 제조방법과 질화물 반도체 기판을 이용한 질화물 반도체 장치{NITRIDE SEMICONDUCTOR SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME, AND NITRIDE SEMICONDUCTOR DEVICE USING NITRIDE SEMICONDUCTOR SUBSTRATE}
본 발명은 질화물 반도체(InxAlyGa1-x-yN, 0
Figure 112002040833318-pct00001
X, 0
Figure 112002040833318-pct00002
Y, X + Y
Figure 112002040833318-pct00003
1)를 성장하기 위한 방법에 관한 것으로, 구체적으로는 질화물 반도체 기판을 만들기 위하여 사용될 수 있는 질화물 반도체를 성장하기 위한 방법에 관한 것이다.
최근에 사파이어, 스피넬 또는 질화물 반도체의 격자상수와 다른 격자상수를 가지는 탄화실리콘과 같은 다른 재료로 만들어진 기판상에 질화물 반도체의 성장에 대한 여러가지 연구가 행하여지고 있다.
예를 들면, 에피택시얼 측방향성장(epitaxial lateral overgrowth: ELOG) GaN을 성장하는 방법이 JPN. J. Appl. Phys., vol.37(1998), pp. L309~L312에 개시되어 있으며, 여기에서 낮은 전위(轉位)밀도를 가지는 질화물 반도체가 SiO2의 보호막이나 또는 사파이어의 C면상에 성장되어 있는 질화물 반도체에 부분적으로 다른 물질을 성장한 후, 100 Torr의 감소된 압력하에서, 이들 성장된 층위에 질화물을 성장함으로써 얻어진다.
ELOG 성장공정에서, 감소된 전위결함을 가지는 질화물 반도체가 보호막상에 측방향으로 질화물 반도체를 의도적으로 성장함으로써 보호막상에 형성될 수 있다. 질화물 반도체가 성장할 때, 보호막의 개구부내에서만 전위가 발생하여 성장한다.
그러나, SiO2등의 보호막이 넓은 스트라이프폭을 가지는 경우에, 보호막위에서의 질화물 반도체의 측방향성장이 충분히 진행하지 않아, 결국 비정상적인 성장으로 된다.
또한, 보호막의 양측에 노출되어 있는 질화물 반도체로부터 측방향으로 성장하는 2개의 질화물 반도체막이 보호막의 중앙에서 서로 만나 접합하는 동안에 질화물 반도체가 기상증착공정에 의하여 측방향으로 성장되는 경우, 전위가 접합부에서 국부적으로 집중한다. 이것은, 부분적으로는 SiO2등의 보호막상에서 측방향으로 성장하는 동안 질화물 반도체의 전면이 경사되는 사실로 인한 것이다. 소자층이 상술한 바와같은 질화물 반도체 기판상에 에피택시얼 성장에 의해 형성되는 경우, 미세한 피트들이 전위가 집중되어 있는 접합부에서 발생되기 쉽다. 피트들이 소자층을 성장하기 위한 목적으로 기판을 가열하는 공정에서 질소의 전위에 의하여 발생된다. 에피택시얼 성장이 계속됨에 따라 피트들이 더욱 크게 성장한다.
그 결과, 단일의 연속 질화물 반도체 기판이 기상증착공정에 의해 보호막상에 측방향으로 질화물 반도체층을 성장시켜서 형성되는 경우에도, 통상의 단결정 기판과 동일한 방법으로 취급될 수 없다. 반도체 레이저의 활성층이 접합부 근방을 결점이 없도록 유지하여야 하기 때문에 소자를 형성하는데 충분한 크기의 영역 을 확보하기가 곤란하다. 또한, 단일의 질화물 반도체 기판의 표면은 균일하게 보이게 되기 때문에 기판의 윗면을 봄으로써 접합부를 인식하여 정확하게 소자패턴 형성을 수행하는 것이 곤란하였다. 더욱이나, 단일의 연속 질화물 반도체 기판이 사파이어등의 위에 보호막을 사용함으로써 측방향으로 질화물 반도체를 성장시켜서 형성되는 경우에, 그와 같은 구조는 뒤틀리기 쉽다. 이는 서로 적층되어 있는 사파이어, 보호막 및 질화물 반도체층이 다른 열팽창계수를 가지기 때문이다.
또한, 다른 재료의 기판은 최종단계에서 질화물 반도체 기판으로부터 제거되어도 된다. 다른 재료의 기판은 연마하거나 또는 엑시머 레이저(excimer laser)로 기판과 질화물 반도체 사이의 계면을 조사하고, 그것에 의하여 계면에서의 화학적 결합을 파괴함으로써 제거될 수 있다. 그러나, 연마나 또는 엑시머 레이저 수단에 의하여 제거하는 것은 장시간이 걸리기 때문에 사파이어와 같은 다른 재료의 기판을 제거하는 것은 용이하지 않았다.
본 발명의 목적은 보호막으로 측방향 결정 성장에 의해 제조되고, 보호막상에 질화물 반도체층들을 접합함으로써 소자에서 야기되는 악영향을 억압할 수 있는 질화물 반도체 기판의 새로운 구조를 제공하는 것이다. 본 발명의 다른 또 하나의 목적은 질화물 반도체 기판이 뒤틀어지는 것을 방지하는 것이다. 본 발명의 또 하나의 다른 목적은 질화물 반도체 기판과는 다른 재료로 만들어지는 기판을 분리하는 것이 용이하도록 하는 것이다.
상술한 문제점들을 해결하기 위하여, 제 1 발명에 따른 질화물 반도체 기판 은, (A) 지지기판, (B) 지지용 기판의 표면상에 제공되는 주기적인 스트라이프, 그리드 또는 섬형상으로 형성된 부분에서 시작하여 측방향으로 질화물 반도체들을 성장하고, 상기 막들이 서로 접합하기전에 측방향성장을 중단시킴으로써 형성되는 T형상의 단면을 주기적으로 배열한 제 1 질화물 반도체층, 그리고 (C) 제 1 질화물 반도체층의 측면이 측방향성장되어 있는, 제 1 질화물 반도체층의 윗면 또는 윗면 및 측면으로부터 핵(core)으로써 성장되고 지지기판의 전면을 피복하며 그 접합부 아래에 공동이 형성되는 제 2 질화물 반도체층을 구비한다.
상술한 구조를 가지는 질화물 반도체 기판은, (A) 지지기판상에 스트라이프, 그리드 또는 섬형상의 개구부를 가지는 보호막을 형성하는 단계, (B) 지지기판의 노출부로부터 보호막위에 제 1 질화물 반도체를 측방향성장하고 보호막이 덮여지지 않는 상태에서 상기 성장을 중단시키는 단계, (C) 보호막을 제지하여서 측방향성장되어 있는 제 1 질화물 반도체층 아래에 공동을 형성하는 단계, 그리고 (D) 제 1 질화물 반도체층의 윗면 또는 윗면 및 상기 제 1 질화물 반도체층의 측방향성장부분인 측면으로부터 측방향으로 제 2 질화물 반도체층을 성장시키는 단계에 의하여 제조될 수 있다. 지지기판은 사파이어와 같은 다른 재료로 만들어진 기판이나 또는 전 표면위에 질화물 반도체층으로 피복된 다른 재료의 기판층의 어느 하나이어도 된다. 사파이어등으로 만들어진 기판이 사용되는 경우에, 제 1 질화물 반도체를 성장시키기전에 기판상에 저온성장의 버퍼층을 형성하는 것이 바람직하다. 제 2 질화물 반도체층이 제 1 질화물 반도체층의 윗면으로부터 성장하는 경우에 제 2 질화물 반도체층의 양측부분은 보호막이 제거되지 않는 경우에도 공동위에서 서로 접합하기 때문에 보호막을 제거하는 단계가 생략되어도 된다.
본 발명의 제 1 면에 따르면 보호막을 넓게 형성하는 때에도 보이드(voids)가 없는 질화물 반도체가 성장될 수 있다. 또한, 제 2 질화물 반도체가 제 1 질화물 반도체의 측면으로부터 성장될 때, 제 2 질화물 반도체층은 공동위에서 성장하기 때문에, 다른 방법으로는 발생되는 스트레인이 억제될 수 있다. 더욱이, 성장하는 결정의 전면이 보호막위에서 성장하는 경우에 있어서와 같이 경사하지 않기 때문에 접합부내의 전위집중이 경감될 수 있다. 또한, 질화물 반도체의 굴절율과는 상당히 다른 굴절율을 가지는 제 2 질화물 반도체층의 접합부 아래에 그와같은 공동이 존재하기 때문에 기판의 전체면을 덮는 제 2 질화물 반도체층의 윗면 위로부터도 접합부를 위치시키는 것이 더욱 용이하게 된다. 공동은 스트레인을 경감시키기 때문에, 기판과 질화물 반도체층 사이의 열팽창계수의 차이로 인한 기판의 뒤틀림이 완화될 수 있다.
또한, 질화물 반도체층은 지지기판상에 이어지지 않는 원주형상 구조에 의하여 지지되기 때문에 질화물 반도체층과 지지기판사이의 결합강도가 감소한다. 그 결과, 엑시머 레이저를 사용하는 종래 방법뿐만 아니라 진동 또는 열적충격과 같은 기계적인 박리기술이 지지기판을 제거하는데 이용될 수 있다. 지지기판은 예를 들면, 그 이면상에서 지지기판을 연마하고, 그리고 연마하는 동안 발생된 진동을 이용함으로써 기계적으로 박리될 수 있다. 연마하는 동안 전체의 지지기판이 이 진동에 의하여 박리된다. 기계적인 박리기술이 사용될 때 지지기판을 짧은 시간에 제거될 수 있다. 박리가 일어난 계면은 변하는 경향이 있지만, 박리후에 그 이면 상에 지지기판을 연마함으로써 균일한 질화물 반도체 기판이 얻어질 수 있다.
질화물 반도체층에 의하여 다른 재료의 기판이 지지기판으로써 사용될 때, 다른 재료의 기판을 피복하는 질화물 반도체층은, (a) 질화물 반도체층이 이후에 성장되어지는 온도보다도 더 낮은 온도에서 성장된 질화물 반도체 버퍼층(이하 저온성장 버퍼층이라 한다); (b) 저온성장 버퍼층과 질화 갈륨층의 적층체; (c) 저온성장 버퍼층, 질화 갈륨층 및 질화 알루미늄 갈륨층의 적층체; 또는 저온성장 버퍼층, 질화 갈륨층 및 질화 인듐 갈륨층의 적층체이어도 된다.
상술한 구성중에서, 질화물 반도체(c)(= 저온성장 버퍼층, 질화 갈륨층 및 질화 알루미늄 갈륨층의 적층체)의 사용은 후속공정에서 지지기판 표면상에 질화물 반도체층의 분해를 억제하여, 다른 방법으로는 지지기판 표면에서 발생되는 V형상의 홈 발생을 방지하는 효과를 가진다. 또한, 질화 갈륨층과 질화 알루미늄 갈륨층 사이의 열팽창계수의 차이에 의하여 발생되는 스트레스를 이용함으로써 지지기판을 박리시키는 것이 보다 용이하게 된다. 질화물 반도체층(d)(= 저온성장 버퍼층, 질화 갈륨층 및 질화 인듐 갈륨층의 적층체)가 사용될 때, 질화 인듐 갈륨층이 질화 갈륨의 기계적 강도보다 더 약한 기계적 강도를 가진다는 사실을 이용함으로써 지지기판의 박리가 더욱 용이하게 된다.
스트라이프, 그리드 또는 섬형상의 개구부가 지지기판위의 보호막위에 형성되어 있다. 스트라이프, 그리드 또는 섬형상의 개구부를 형성하는 것이 바람직하다. 스트라이프, 그리드 또는 섬형상의 개구부가 형성될 때, 질화물 반도체층이 평면내에서 많은 방향으로 성장하여서 지지기판을 박리시키는 것을 보다 용이하게 하여준다.
개구부에 의하여 둘러싸여지게 되는 보호막이 다각형 또 원형상을 가지도록 그리드형상의 개구부를 형성하는 더욱 바람직하다. 개구부에 의하여 둘러싸여지게 되는 보호막의 영역이 다각형 또는 원형상으로 될 때, 제 2 질화물층의 접합부가 보호막의 중앙에서 점으로 되어서 전위가 집중되는 접합부의 영역을 최소화 시키는 것을 가능하게 하여준다.
제 1 질화물 반도체층을 성장한 후 보호막이 제거되는 동안, 보호막이 전부 제거되지 않아도 되며 제 2 질화물 반도체층 아래에서 적어도 공동이 형성되도록 보호막을 제거하는 것이면 충분하다. 예를 들면, 접합부 아래에서만 제거되거나 또는 그 두께가 경감되면 보호막은 건식에칭 또는 습슥에칭에 의하여 제거되어도 되며, 어느쪽이던 보호막이 질화물 반도체의 결정성을 저하시킴이 없이 제거될 수 있다. 건식에칭은 제거되어야 할 보호막의 깊이를 용이하게 제어할 수 있다.
지지기판의 표면을 노출하도록 보호막이 제거될 때, 보호막위에 질화물 반도체를 성장하는 동안 보호막의 분해에 의해 야기되는 문제, 즉 비정상의 성장 및 질화물 반도체의 결정성 저하가 완화될 수 있다.
보호막은 산화실리콘, 질화실리콘, 산화티타늄 또는 산화지르코늄, 또는 이들 물질의 다층막 또는 1200℃이상의 고융점을 가지는 금속으로 만들어진 막으로 만들어진다. 보호막용의 그러한 물질은 질화물 반도체가 이들 물질층위에서 용이하게 성장하는 것을 허용하지 않는 성질을 가지기 때문에 보호막이 이들 물질층위에서 측방향으로 성장하기 위하여 사용되는 것이 바람직하다.
제 2 발명에 따른 질화물 반도체 기판은 지지기판의 표면에 제공되는 주기적인 스트라이프, 또는 그리드형상으로 형성된 기판의 부분에서 시작하여 측방향으로 성장되는 질화물 반도체층을 가지며, 각각의 시작점으로부터 성장되는 질화물 반도체층의 2개막은 서로 접합하지 않고 틈을 개재하여 서로 대향하고 있다.
그래서, 본 발명의 질화물 반도체 기판은 측방향으로 성장한 종래기판과는 대조적으로 각각의 시작점으로부터 성장되어서 서로 접합하지 않고 틈을 개재하여 서로 대향하도록 배치되는 질화물 반도체층의 2개막의 구성에 의하여 특징된다. 측방향으로 성장된 질화물 반도체층의 2개막이 틈새을 개재하여 서로 대향 배치되는 질화물 반도체 기판의 경우에 있어서도, 레이저 또는 LED와 같은 소자를 만드는 결정이 기상에피택시얼공정에 의하여 편평하게 성장될 수 있음을 본 발명자들이 알아내었다. 또한, 본 발명자들은 전위가 집중되어지는 접합이 전혀 없는 상태로 에피택시얼 성장이 시작되기 때문에 종래기술에서 문제로 되어 있는 기판 가열시 질소의 전위로 인한 피트발생이 전혀 일어나지 않음을 알아내었다. 또한, 본 발명은 종래기술에 의해 얻어진 것들보다도 더 양호한 결정성을 가지는 편평한 소자층을 성장하는 것을 가능하게 하여준다.
상술한 바와같은 구조를 가지는 질화물 반도체 기판은, 예를 들면 지지기판상에 스트라이프, 그리드 또는 섬모양 형상을 가지는 보호막을 형성하여 지지기판의 노출부로부터 보호막위에 질화물 반도체를 측방향으로 성장시키고 보호막이 완전히 피복되지 않는 상태에서 성장을 중단시킴으로써 제조될 수 있다. 지지기판은 사파이어와같은 다른 재료로 만들어진 기판이나 또는 그 전 표면위에 질화물 반도 체층으로 피복된 다른 재료의 기판의 어느 하나를 사용하여도 된다.
측방향성장 질화물 반도체 아래의 보호막을 제거함으로써 공동을 형성하는 것이 바람직하다. 공동의 형성은 후속 소자형성 공정에서 틈을 위치시키는 것이 더욱 용이하게 하여준다. 또한, 다른 물질의 기판과 질화물 반도체 사이의 열팽창계수의 차이에 의하여 발생되는 스트레인이 완화될 수 있고, 이것에 의해 질화물 반도체 기판의 뒤틀림을 억제한다. 지지기판의 바람직한 구조 및 조성, 보호막의 재료 및 형상 그리고 보호막을 제거하는 방법은 제 1 발명의 것들과 유사하다.
본 발명의 질화물 반도체 기판은 (A) 제 1 발명 또는 제 2 발명에 따라 얻어지는 낮은 전위밀도를 가진 질화물 반도체층, (B) 하라이드기상 에피택시공정(이하, HVPE공정이라 함)에 의해 성장한 질화물 반도체층의 전위를 분산시키기 위한 두꺼운 질화물 반도체층, 그리고 (C) 제 1 발명 또는 제 2 발명과 유사한 방법에 의하여 형성되는 질화물 반도체층을 구비할 수 있다. 제 1 발명 또는 제 2 발명에 따라 얻어진 질화물 반도체층에서, 전위가 보호막의 개구부위에 남아있게 된다. HVPE 성장공정에 의하여 형성된 두꺼운 질화물 반도체층의 수단에 의해 전위를 분산시킴으로써 질화물 반도체층이 전 영역에 걸쳐서 비교적 낮은 전위밀도를 가지게 만들어질 수 있다. HVPE 성장의 질화물 반도체층의 밑면상에 제 1 발명 또는 제 2 발명에 따라 층들을 성장함으로써 더욱 보다 낮은 전위밀도를 가진 질화물 반도체 기판이 얻어질 수 있다.
도 1a 내지 도 1d는 실시예 1의 질화물 반도체 기판을 제조하기 위한 방법을 나타내는 개략단면도이다.
도 2a 내지 도 2c는 보호막의 패턴을 나타내는 개략도이다.
도 3a 내지 도 3c는 보호막의 패턴을 나타내는 개략도이다.
도 4는 스트라이프방향이 방향설정면에서 약간 오프셋되어 있는 상태에서, 스트라이프 보호막이 형성되어 있는 것을 나타내는 기판의 주면측에서의 평면도이다.
도 5는 실시예 1의 질화물 반도체 기판 또 하나의 다른예를 개략적으로 나타내는 단면도이다.
도 6은 실시예 1의 질화물 반도체 기판의 다른 또 하나의 예를 개략적으로 나타내는 단면도이다.
도 7은 실시예 1의 질화물 반도체 기판의 또 다른 하나의 예를 개략적으로 나타내는 단면도이다.
도 8은 실시예 2의 질화물 반도체 기판을 제조하기 위한 공정을 나타내는 개략단면도이다.
도 9는 도 8에 나타낸 질화물 반도체상에서 소자를 형성하기 위한 제조공정을 개략적으로 나타내는 단면도이다.
도 10은 실시예 2의 또 다른 하나 예의 질화물 반도체 기판을 사용하는 질화물 반도체 장치를 개략적으로 나타내는 단면도이다.
도 11은 실시예 2의 또 하나의 다른 실시예의 질화물 반도체 기판을 사용하는 질화물 반도체 장치를 개략적으로 나타내는 단면도이다.
도 12는 실시예 3의 질화물 반도체 기판을 개략적으로 나타내는 단면도이다.
도 13은 접합부의 보다 더 상세한 부분을 나타내는 개략단면도이다.
도 14a 및 도 14b는 실시예 6(도 14a) 및 비교예 1(도 14b)에서의 질화물 반도체 기판의 CL영상이다.
이하 첨부도면을 참조하여 본 발명을 상세하게 설명한다.
[실시예 1]
제 1 실시예는 제 1 발명에 따른 질화물 반도체 기판에 관하여 아래에 설명한다. 도 1a 내지 도 1d는 제 1 발명에 따라 질화물 반도체 기판을 제조하기 위한 방법의 예를 단계별로 나타내는 개략도이다.
도 1a는 다른 재료의 기판(1)상에 질화물 반도체를 성장하고 보호막의 스트라이프를 성장하는 공정을 나타내는 개략단면도이다. 다른 재료의 기판(1)은 C면, R면 또는 A면에 주면을 가지는 사파이어 또는 스피넬(MgAl2O4), 또는 SiC(6H, 4H, 3C), ZnS, ZnO, GaAs, Si 또는 질화물 반도체에 유사한 격자상수를 가지는 산화물과 같은 절연물질로 만들어진다.
또한, 버퍼층(도시안됨)이 기판(1)상에 질화물 반도체를 성장하기 전에 기판(1)상에 형성되어도 된다. 버퍼층은 AlN, GaN, AlGaN, 또는 InGaN등이어도 된다. 버퍼층은 300~900℃ 범위의 온도에서 0.5㎛ 내지 10Å 범위의 두께로 성장된다. 이것은 기판(1)과 질화물 반도체(2)사이의 격자상수 부정합을 완화는 목적이 며, 결정결함을 감소시키기 위하여 바람직하다.
기판(1)상에 형성된 질화물 반도체(2)는 언도프의 GaN 또는 Si, Ge, Sn 또는 S와 같은 n형 불순물로 도프된 GaN으로 만들어져도 된다. 질화물 반도체(2)는 결정표면상에서 보다 작은 피트를 가져서 바람직한 거울면을 형성하는 것을 가능하게 하여주는 바람직하기로는 1.5㎛ 이상의 두께로 900 내지 1000℃ 범위내의 온도에서 기판(1)상에 형성된다. 질화물 반도체(2)는 GaN막과 AlxGa1-xN 막(0 ＜ x ＜ 1, 바람직하기로는 0 ＜ x
Figure 112002040833318-pct00004
0.5)을 적층하거나 또는 GaN막과 InyGa1-yN막(0 ＜ y
Figure 112002040833318-pct00005
1)을 적층함으로써 형성되어도 된다. 이들 구조를 사용하는 것은 GaN 막과 AlxGa1-xN 사이의 열팽창계수의 차에 의하여 발생되는 스트레스와 InyGa1-yN 막의 낮은 강도를 이용함으로써 기판(1)을 제거하는 것을 보다 용이하게 하여준다. 이 경우에, AlxGa1-xN 막과 InxyGa1-yN 막막을 n형 불순물로 도프되거나 또는 언도프이어도 된다.
질화물 반도체(2)의 표면일부에 형성되는 보호막(3)은 질화물 반도체가 그 위에 용이하게 성장되는 것을 허용하지 않는 재료로 만들어진다. 바람직하기로는 보호막은 산화실리콘(SiOx), 질화실리콘(SixNy), 산화티타늄(TiOx ) 또는 산화지르코늄(ZrOx)과 같은 산화물 또는 질화물이나 또는 이들 물질의 다층막으로 만들어진다.
상술한 재료이외에도 텅스텐과 몰리브덴과 같은 1200℃ 이상의 융점을 가지는 금속이 사용되어도 된다.
보호막(3)은 CVD, 스퍼터링 또는 증착에 의하여 형성되며, 그 다음 그 위에 피복되는 레지스트막으로, 포트리소그래피공정에 의하여 스트라이프 또는 그리드형상을 형성하기 위해 에칭된다. 스트라이프 또는 그리드형상으로 보호막을 에칭함으로써 스트라이프 또는 섬형상의 개구부가 보호막에 형성된다. 대안으로써, 보호막(3)은 역시 보호막(3)내에 그리드형상의 개구부를 형성하도록 섬형상으로 잔류하게 남겨져도 된다. 보호막의 스트라이프 또는 그리드의 폭은 제한되지 않지만, 바람직하기로는 스트라이프의 경우에 5 내지 20㎛ 범위내이다. 보호막이 그리드형상의 개구부를 형성하기 위하여 섬형상으로 형성될 때 섬은 10㎛이하의 폭으로, 바람직하기로는 5㎛이하의 폭으로 만들어지며 그리드형상의 개구부로 10 내지 30㎛, 바람직하기로는 10 내지 20㎛ 범위내의 폭으로 만들어진다.
보호막을 완전히 피복하도록 제 1 질화물 반도체를 형성하는 것이 필요하지 아니하므로 보호막의 두께는 한정되지 않으며 두께가 0.05 내지 10㎛ 범위내이면 된다.
도 2a 내지 도 2c와 도 3a 내지 도 3c는 에칭후 기판의 평면도이다. 도 2a는 질화물 반도체(2)상에 형성되는 보호막(3)이 스트라이프형상으로 에칭되는 경우를 나타낸다. 도 2b 및 도 2c는 섬모양의 개구부를 형성하기 위하여 보호막이 그리드형상으로 에칭되는 경우를 나타낸다. 섬모양의 개구부는 도 2b 및 도 2c에 도시된 바와같은 다각형(삼각형, 직사각형, 육각형등) 또는 원으로 형성되어도 된다.
도 3b 및 도 3c는 보호막(3)이 그리드형상의 개구부를 형성하기 위해 섬형상으로 잔류하도록 남겨지는 경우를 나타낸다. 보호막(3)은 도 3a 및 도 3c에 나타낸 바와같은 다각형(삼각형, 직사각형, 육각형등)이나 또는 도 3b에 나타낸 바와같 은 원으로 형성되어도 된다. 보호막(3)의 섬들이 가능하는 한 일정한 간격으로 밀집배치되며 배열되어있는 것이 바람직하다. 도 3a에서 예를 들면, 보호막(3)의 육가형섬들이 벌집형상으로 배열되고(6개의 육각형에 의해 둘러싸여져 있는 각 육각형으로 인접 육각형들의 각각의 한 변이 서로 대향하여 있다), 한편, 도 3c에서 인접삼각형의 각각의 한 변은 서로 대향하여 있고, 6개의 삼각형은 하나의 육각형을 형성하고 육각형들은 벌집배열로 배치되어 있다. 이들 배열로서, 보호막(3)의 섬들간의 거리(개구부의 폭)가 균일하게 될 수 있고, 보호막(3)의 섬들은 고밀도로 배열될 수 있다. 보호막(3)은 도 2 및 도 3에 나타낸 형상으로 제한되지 않으며 질화물 반도체(2)이 주기적으로 노출되는 한 어느 형상을 가져도 된다.
도 2a 및 도 2c에 나타낸 섬이나 또는 도 3a 내지 도 3c에 나타낸 그리드의 형상으로 보호막(3)에 개구부를 형성하는 것은 제 1 질화물 반도체층(4)의 후속성장이 많은 방향(도면에서 화살표로 나타냄)에서 일어나기 때문에 제 1 질화물 반도체층(4) 아래의 지지기판을 박리시키는 것이 더욱 용이하게 된다고 하는 이점을 가진다.
도 3에 나타낸 바와같은 섬형상으로 보호막(3)을 남기도록 함으로써 그리드형상의 개구부를 형성하는 것은 후에 성장되어질 제 2 질화물 반도체층(5)의 접합부가 보호막(3) 중심에서 점으로 되어서 전위가 집중되는 접합부의 면적을 최소화하는 것을 가능하게 하여 준다고 하는 이점을 가진다.
보호막이 스트라이프로 형성되는 경우에, 편평한 성장표면의 양호한 결정이 방향설정면(orientation feat surface)의 직각방향으로부터 좌측 또는 우측으로 각 도 θ= 0.1 내지 1°에서 설정된 성장방향을 가진 사파이어의 A면에 설정된 방향설정면으로 도 4에 나타낸 바와같이 스트라이프를 배열함으로써 얻어질 수 있다.
그 다음 도 1b에 나타낸 바와같이, 제 1 질화물 반도체(4)는 핵(core)으로써 질화물 반도체(2)를 사용하여 보호막내에서 개구부를 통하여 성장되고, 보호막(3)상에서 제 1 질화물 반도체(4)의 측방향성장은 보호막이 완전하게 피복되기 전에 중단된다. 이와같이 성장한 제 1 질화물 반도체(4)는 도 1b에 나타낸 바와같은 주기적인 T형상의 단면을 가진다.
보호막(3)위에 형성된 질화물 반도체(2)에서 성장되는 제 1 질화물 반도체(4)에 대하여서는 제한은 없지만 GaN의 질화물 반도체가 바람직하다.
제 1 질화물 반도체(4)는 p형 불순물 또는 n형 불순물로 도프되어도 되고 언도프되어도 된다.
제 1 질화물 반도체(4)의 바람직한 두께는 보호막(3)의 두께 및 크기에 따라 달라진다. 보호막의 표면상에서 측면으로 성장된 양호한 결정성의 부분을 가지는 것이 필요하기 때문에, 제 1 질화물 반도체(4)는 바람직하기로는 보호막의 두께보다 적어도 1.5배 더 크고 1.5 내지 2㎛ 범위내의 두께를 가지게 성장되는 것이다.
그 다음 도 1c에 나타낸 바와같이, 보호막(3)상에서 제 1 질화물 반도체(4)의 측방향성장이 도중에서 중단된 상태에서 보호막이 제거된다.
보호막은 에칭에 의하여 제거될 수 있다. 에칭공정에 대하여 전혀 제한은 없지만, 건식에칭 또는 습식에칭이 사용되어도 된다. 등방성 건식에칭는 에칭공정을 제어하는 것을 더욱 용이하게 하여준다.
보호막을 제거함으로써, 측방향으로 성장한 제 1 질화물 반도체(4)의 일부 아래에 공동이 형성된다. 그 결과, 제 1 질화물 반도체(4)상에서 성장된 질화물 반도체에서 제 1 질화물 반도체의 측면으로의 성장동안 보호막과의 계면에서의 스트레스발생이 억제된다.
이어서, 도 1d에 나타낸 바와같이, 보호막(3)이 제거되어 있는 제 1 질화물 반도체상에 제 2 질화물 반도체(5)가 제 1 질화물반도체(4)의 윗면 및 측면으로부터 성장된다.
제 2 질화물 반도체(5)는 언도프의 GaN, Si, Ge, Sn 또는 S와 같은 n형 불순물로 도프된 GaN이나 또는 Mg와 같은 p형 불순물로 도프된 GaN으로 만들어져도 된다. 제 2 질화물 반도체(5)는 900 내지 1100℃ 범위내의 온도에서 성장된다. 상술한 재료중에서, Mg도프는 제 2 질화물 반도체(5)가 제 1 질화물 반도체(4)내의 틈을 메우는 것을 더욱 용이하게 하여준다. 한편, 언도프는 안정한 전기성질을 제공하여준다.
제 2 질화물 반도체(5)가 공동위에서 성장하기 때문에, 보호막상의 성장에 대한 낮은 선택성 때문에 종래 기술에서 사용될 수 없는 AlxGa1-xN(0 ＜ x ＜ 1)이 또한 사용될 수 있다.
제 2 질화물 반도체층(5)의 두께는 바람직하기로는 GaN의 경우, 5 내지 20㎛ 범위내이고, AlxGa1-xN의 경우 2 내지 15㎛ 범위내이다.
제 2 질화물 반도체(5)는 다중층구조, 바람직하기로는 초격자구조를 가져도 된다. 각층의 두께는 바람직하기로는 10Å ~ 2㎛이다. 제 2 질화물 반도체층(5)이 다중층으로될 때, 예를 들면, 콘택트층이나 또는 클래드층까지의 기능층으로써 역할을 하여도 된다. 이 것은 소자의 전체 두께를 경감하여 주고 따라서 소자의 뒤틀림을 억제한다. 다중층구조의 또 하나의 이점은 전위가 수직방향으로 진행하는 것을 방지하는 것이다. AlxGa1-xN은 측방향성장을 가속시키는 상황에서 성장되어서 전위의 상방향으로의 진행을 효율적으로 방지하기 때문에 GaN/AlxGa1-xN(0 ＜ x ＜ 1) 다중층이 제 2 질화물 반도체(5)에 대하여 바람직하다. 예를 들면, 각각 200Å 두께를 가지는 GaN과 AlxGa1-xN쌍이 초격자층으로써 50회 반복된다.
제 2 질화물 반도체(5)가 측방향성장에 의하여 얻어지게 된 양호한 결정성을 가지는 제 1 질화물 반도체의 윗면과 측면으로부터 성장되기 때문에 보호막(3)의 개구부위에서만 잔류하는 결정결함을 가져서 결정결함이 제 2 질화물 반도체내에서 제거된다. 도 1d는 제 1 질화물 반도체(4)의 윗면 및 측면으로부터 측방향으로 핵으로써 제 2 질화물 반도체(5)를 성장하는 경우를 나타내고 있지만, 또한 제 2 질화물 반도체(5)는 제 1 질화물 반도체(4)의 윗면으로부터 성장되어도 된다. 제 2 질화물 반도체(5)가 제 1 질화물 반도체(4)의 윗면으로부터만 성장될 때, 제 2 질화물 반도체층의 양측부분은 보호막이 제거되지 않는 경우에도 공동위에서 서로 접합하기 때문에 보호막을 제거하는 단계가 생략되어도 된다.
도 5에 나타낸 바와같이, 질화물 반도체(2)를 노출하도록 보호막(3)을 완전하게 제거함으로써, SiO2등으로 만들어지는 보호막이 1000℃ 보다 높은 온도에서 분 해하여서 소자가 기판상에 형성될 때 보호막상에 위치된 질화물 반도체로 확산하는 거와 같은 문제가 방지될 수 있다. 그래서 질화물 반도체의 분해된 SiO2의 침입이 결정성의 저항 또는 비정상적인 성장을 야기시키는 것과 같은 문제가 해결된다.
또한, 완전하게 제거되어있는 보호막을 가진 제 1 질화물 반도체의 윗면과 측면으로부터 측방향으로 제 2 질화물 반도체(5)를 성장시키는 경우에서도 공동이 제 2 질화물 반도체내에 남게 되어서 많은 결정결함을 포함하는 질화물 반도체(2)로부터 결정결함의 전파를 억제한다.
도 6에 나타낸 바와같이, 질화물 반도체(2)가 측방향 성장의 제 1 질화물 반도체(4)의 일부아래에 남겨져 있는 컬럼과 같은 보호막(3)의 일부로서 노출될 때까지 보호막(3)이 제거되어도 된다. 이 경우에, 역시 SiO2등으로 만들어진 보호막이 1000℃위의 온도에서 분해되고 리액티브소자가 기판상에 형성되는 보호막위에 위치된 질화물 반도체로 확산되어서 결정성의 저하나 또는 비정상적인 성장을 일으키게 하는 문제가 방지될 수 있다.
도 5 및 도 6에 나타낸 본 발명의 일면에 있어서, 보호막(3)을 통하여 노출된 질화물 반도체(2)의 표면이 공정동안 분해하여서 V형상의 홈이 질화물 반도체(2)에서 발생되는 경향이 있다. 질화물 반도체(2)의 분해로 인한 V형상 홈의 형성은 제 1 및 제 2 질화물 반도체(4, 5)의 오염을 야기시킬 수 있다. 그러나, V형상 홈의 형성은 지지기판을 박리시키는 것을 더욱 용이하게 하여주고 또한 제 2 질화물 반도체(5)의 접합부에서 전위를 억제하는 데 기여할 수 있다. V형상 의 홈을 의도적으로 형성하기 위하여 질화물 반도체층(2)의 표면은 바람직하기로는 질화 갈륨 또는 질화 인듐 갈륨이다. V형상 홈의 형성을 억제하기 위하여 질화물 반도체(2)의 표면은 바람직하기로는 질화 알루미늄 갈륨이다.
질화물 반도체 기판은 또한 도 7에 나타낸 바와같이 기판(1)상에 질화물 반도체(2)를 성장시킴이 없이 보호막(3)을 성장함으로써 만들어도 된다.
이 실시예에 따른 질화물 반도체 기판은, (1) 질화물 반도체의 접합부에서의 전위농도가 완화되고, (2) 접합부를 위치시키는 것이 용이하며, (3) 뒤틀림이 억제되는 특징을 가진다. 따라서 상기 기판을 반도체 레이저와 같은 질화물 반도체 장치를 제조하는 것을 용이하게 하여준다. 반도체 레이저가 제조될 때, 반도체 레이저의 횡모드를 제어하는 목적으로 제공되는 스트라이프가 바람직하기로는 제 1 질화물 반도체(4)를 성장시작점과 제 2 질화물 반도체(5)의 접합부사이의 영역에서 형성되는 것이다. 이 영역에서의 전위의 수가 107㎝-2이하이다. 이 것은 제 1 질화물 반도체(4)의 성장시작점으로 된 영역, 즉 보호막(3)의 개구부영역은 높은 전위밀도를 가지고 있고, 제 2 질화물 반도체(5)의 접합부는 종래기술에 비교하여 상당히 보다 낮게 만들어 있지만, 다른 부위보다도 더욱 높은 전위밀도를 가지기 때문이다. 리지도파로 반도체 레이저 소자의 경우에서의 리지나 또는 매입형 헤테로정션 반도체 레이저의 경우에 있어서의 매입스트라이프가 제 1 질화물 반도체(4)의 성장시작점과 제 2 질화물 반도체(5)의 접합부 사이의 영역에 형성된다. 접합부영역의 전위밀도가 종래기술 비교하여 더욱 낮게 만들어지기 때문에 접합부에 휠씬 근접하는 레이저의 스트라이프형상을 형성하는 것이 가능하여서 레이저 장치의 수명을 연장한다.
[실시예 2]
제 2 실시예가 제 2 발명에 따른 질화물 반도체에 관련하여 이하에 설명된다. 도 8a 내지 8c는 제 2 발명에 따른 질화물 반도체 기판을 제조하기 위한 방법의 예를 나타낸다. 도 8a 내지 도 8c에 나타낸 공정은 도 1a 내지 도 1c에서 나타낸 제 1 실시예의 것과 유사하며, 도 1a 내지 도 1c와 관련하여 설명된 제조조건이 이 공정에도 적용될 수 있다. 도 8a는 다른 재료로 만들어진 기판(1)상에 질화물 반도체를 성장한 후 보호막의 스트라이프를 형성하는 공정을 나타내는 개략단면도이다. 버퍼층(도시안됨)이 기판(1)상에 질화물 반도체(2)를 성장하기전에 기판(1)상에 형성되어도 된다.
그 다음 도 8b에 나타낸 바와같이, 제 1 질화물 반도체(4)가 핵으로써 질화물 반도체(2)를 사용하여 보호막내의 개구부를 통하여 성장되고, 인접개구부로부터 성장하는 제 1 질화물 반도체(4)의 두 영역이 서로 접합되어서 보호막(3)이 완전하게 피복되기전에 보호막(3)에서의 제 1 질화물 반도체의 측방향 성장이 중지된다.
도 8b의 상태에서 질화물 반도체 기판이 기판으로써 사용될 수 있지만, 도 8c에 나타낸 바와같은 보호막(3)을 제거하는 것이 더욱 바람직하다. 질화물 반도체(2)를 노출하도록 보호막(3)을 제거함으로써 리액티브소자가 기판상에 형성될 때 SiO2등으로 만들어지는 보호막이 1000℃ 위의 온도에서 분해하여서 보호막상에 위치 하는 질화물 반도체로 확산하는 것과 같은 문제가 방지될 수 있다.
그래서, 질화물 반도체의 분해된 SiO2의 침입이 결정성의 저하나 또는 비정상적인 성장을 야기시킨다는 문제가 해결된다. 또한 보호막(3)이 제거될 때에, 소자를 형성한 후 제 1 질화물 반도체(4) 아래에 공동이 형성되기 때문에 틈(4a)을 인식하면서 소자패턴이 형성될 수 있다. 더욱이, 질화물 반도체 기판은 기판(1)과 질화물 반도체층(4)사이의 스트레인을 경감함으로써 뒤틀림이 제한될 수 있다.
상술한 바와같이 형성된 질화물 반도체 기판은 측방향으로 성장한 질화물 반도체층(4)의 각각의 부분이 서로 접합하지 않는 구조를 가지며 질화물 반도체층(4)은 주기적인 T형상의 단면을 가진다. 즉, 기판의 윗층에서 질화물 반도체(4)의 각각 부분들 사이에 틈이 존재하지만, 질화물 반도체층은 연속적인 시트가 아닌 질화물 반도체층위에서도 편평한 형상으로 에피택시얼로 성장될 수 있다.
도 9a 및 도 9b는 도 8에 나타낸 방법에 의하여 얻어진 질화물 반도체 기판상에 소자형성층을 에피택시얼로 성장함으로써 질화물 반도체 소자를 제조하는 공정을 나타내는 개략도이다. 먼저, 도 9a에 나타낸 바와같이, 도 8에서 나타낸 방법에 의하여 얻어지는 질화물 반도체 기판이 기상 에피택시얼 성장장치에 재치된 후 질화물 반도체를 성장하는데 적합한 약 900 내지 1200℃로 가열된다. 이 가열공정에서, 측방향으로 성장된 질화물 반도체(4)의 각 부분이 서로 접합하지 않기 때문에 본 실시예의 질화물 반도체 기판에서 피트들이 발생되지 않는다. 종래기술의 공정에서는 전위가 집중되어 있는 측방향 성장의 접합부에서 질소의 전위때문에 질화물 반도체의 성장온도에 도달하기전에 피트들이 질화물 반도체 기판의 표면에 발생하게 된다.
그 다음 도 9b에 나타낸 바와같이, n형 콘택트층(6)이 질화물 반도체 기판상에 직접 형성되고, n형 클래드층, 활성층 및 p형 클래드층을 포함하는 질화물 반도체(7)가 연속적인 에피택시얼 성장에 의해 형성된다. n형 콘택트층(6)과 그 위에 형성되는 질화물 반도체층(7)은 레이저 또는 LED와 같은 질화물 반도체 장치를 구성한다. n형 콘택트층(6)을 큰 두께로 형성함으로써 질화물 반도체층(4)내의 틈이 메워질수 있어서 편평한 표면을 형성한다. n형 콘택트층(6)은 예를 들면, 두께가 바람직하기로는 5 내지 10㎛ 범위내에 있는 AlxGa1-xN(0
Figure 112002040833318-pct00006
x ＜ 0.5)으로 만들어질 수 있다. n형 콘택트층(6)을 포함하는 전체 소자형성층이 900 내지 1200℃ 범위내에서 질화물 반도체 성장온도를 유지하면서 계속적으로 성장되는 것이 바람직하다. 질화물 반도체 기판상에 직접 콘택트층(6)을 형성하는 대신에, 900 내지 1200℃ 범위내의 온도에서 질화물 반도체 기판상에 GaN과 같은 질화물 반도체로 만들어지는 버퍼층을 성장한 후에 n형 콘택트층(6)이 형성되어도 된다. 또한, n형 콘택트층(6)을 직접 형성하는 대신에, Mg로 도프된 질화물 반도체층(바람직하기로는 GaN층)을 성장한 후에 n형 콘택트층(6)이 형성되어도 된다. Mg로 도프된 질화물 반도체층은 측방향으로 성장하는 것이 더욱 용이하기 때문에 질화물 반도체 기판에서의 틈(4a)이 충분히 메워질 수 있다.
반도체 레이저가 n형 콘택트층(6)과 질화물 반도체층(7)으로 구성될 때, 반 도체 레이저의 횡모드를 제어하기 위한 목적으로 제공되는 스트라이프는 제 1 질화물 반도체(4)의 성장시작점과 제 2 질화물 반도체(5)의 접합부 사이의 영역에 형성되는 것이 바람직하다. 이 영역에서의 전위의 수는 107㎝-2보다 많지 않는다. 이것은 제 1 질화물 반도체(4)의 성장시작점으로 된 영역, 즉 보호막(3)의 개구부가 높은 전위밀도를 가지며 질화물 반도체(4)의 인접부분들 사이의 틈(4a)의 중앙이 다른 부분보다 더 높은 전위밀도를 가지기 때문이다. 리지도파로 반도체 레이저의 경우에서 리지 또는 매입형 헤테로 정션 반도체 레이저 경우에서의 매입 스트라이프는 제 1 질화물 반도체(4)의 성장시작점과 질화물 반도체층(4)의 틈(4a)의 중앙과의 사이에 형성된다.
도 8c에 나타낸 바와같이 질화물 반도체(2)를 노출하도록 SiO2등으로 만들어진 보호막(3)을 완전히 제거하는 것이 바람직하지만, 보호막(3)의 일부분이 도 10에 나타낸 바와같이 제 1 질화물 반도체(4)의 아래에 잔류하도록 컬럼과 같이 남겨져도 된다. 이 경우에, 또한 SiO2등으로 만들어진 보호막이 1000℃ 위의 온도에서 분해하여서 보호막(3)상에 위치된 질화물 반도체(6, 7)로 확산함으로써 리액티브소자가 기판위에 형성될 때 결정성의 저하나 또는 비정상적인 성장을 초래한다고 하는 문제가 방지될 수 있다.
질화물 반도체 기판은 역시 기판(1)사에 질화물 반도체(2)를 성장함이 없이 직접 제 1 질화물 반도체층(4)을 측방향으로 성장하고 기판의 전체 표면이 피복되기전에 측방향 성장을 중지시킴으로써 제조될 수 있다. 지지기판의 바람직한 구조 및 조성, 보호막의 재료 및 형상 그리고 보호막을 제거하는 방법은 제 1 실시예의 것들과 유사하다.
[실시예 3]
도 12a 및 도 12b는 본 발명의 제 3 실시예에 따른 질화물 반도체 기판을 나타내는 개략단면도이다. 이 실시예에서, 두꺼운 질화물 반도체층(8)이 제 1 또는 제 2 실시예의 공정에 의하여 얻어지는 질화물 반도체층상에서 전위를 분산시키기 위하여 HVPE공정에 의하여 성장되고(이하 제 1 측방향 성장이라 한다), 그 다음 질화물 반도체층이 제 1 또는 제 2 실시예 것들과 유사한 방법에 의하여 성장되며(이하 제 2 측방향 성장이라 한다), 이것에 의해 질화물 반도체 기판을 구성한다.
제 1 및 제 2 측방향 성장은 제 1 실시예 또는 제 2 실시예중의 어느 하나의 방법에 의해 수행되어도 된다. 그들은 역시 4개의 가능한 조합중의 어느 하나로 조합되어도 된다. 이들의 2가지는 도 12a 및 도 12b를 참조하여 아래에 설명된다.
도 12a는 제 1 실시예의 것과 유사한 방법에 의해 수행되는 제 1 측방향 성장과 제 2 실시예의 것과 유사한 방법에 의해 수행되는 제 2 측방향 성장의 예를 나타낸 것이다. 공정은 사파이어등으로 만들어진 기판(1)상에 질화물 반도체층(2), 제 1 질화물 반도체층(4) 및 제 2 질화물 반도체층(5)을 형성하는 점까지는 제 1 실시예의 것과 유시하다. 그 다음 두꺼운 HVPE층(8)이 제 2 질화물 반도체층(5)상에 형성된다. 전위가 보호막(3)의 개구부위에 위치되는 제 2 질화물 반도체층(5)의 영역(5b)에 집중되지만, 전위는 두꺼운 두께로 형성되는 HVPE층(8)으로 인하여 전체의 HVPE층(8)위에 균일하게 분포된다. 그 다음 T형상 단면을 가 지는 질화물 반도체층(4')이 제 2 실시예의 것과 유사한 방법에 의하여 HVPE층(8)상에 형성되며 다시 소자형성층(6, 7)이 형성된다.
도 12b는 제 2 실시예의 것과 유사한 방법에 의하여 수행되는 제 1 측방향 성장과 제 1 실시예의 것과 유사한 방법에 의하여 수행되는 제 2 측방향 성장의 예를 나타낸 것이다. 공정은 사파이어등으로 만들어진 기판(1)상에 질화물 반도체층(2)과 T형상 단면을 가지는 제 2 질화물 반도체층(4)을 형성하는 점까지는 제 2 실시예의 것과 유사하다. 그 다음, 두꺼운 HVPE층(8)이 T형상 횡단면을 가지는 질화물 반도체층(2)상에 형성된다. 전위가 보호막(3)의 개구부위에 위치되는 질화물 반도체층(4)의 영역(4b)에 집중되지만 전위는 두꺼운 두께로 형성되는 HVPE층(8)으로 인하여 전체의 HVPE층(8)위에 균일하게 분포된다. 그 다음 제 1 질화물 반도체층(4')과 제 2 질화물 반도체층(5')이 제 1 실시예의 것과 유사한 방법에 의하여 HVPE층(8)상에 형성되고, 다시 소자형성층(6, 7)이 형성된다.
이 실시예에 따르면, 제 1 측방향 성장에 의하여 얻어진 질화물 반도체층에 잔류하는 전위가 HVPE 성장공정에 의하여 형성된 두꺼운 질화물 반도체층(8)에 의하여 균일하게 분포되고 제 2 측방향 성장은 질화물 반도체층(8)의 밑면상에서 수행되며, 이것에 의해 더욱 낮은 전위밀도를 가지는 질화물 반도체 기판을 얻는다. 두꺼운 HVPE층(8)은 전위를 균일하게 분포시키기 위해 바람직하다. HVPE층의 두께는 적어도 10㎛, 바람직하기로는 50㎛이상, 더욱 바람직하기로는 200㎛이상, 더욱 더 바람직하기로는 400㎛이상이다.
본 발명의 질화물 반도체 기판을 제조하기 위한 방법에 있어서, 상기 질화물 반도체(2), 제 1 질화물 반도체(4) 및 제 2 질화물 반도체(5)를 성장하는 방법으로 한정되지 않는다. 예를 들면, 그러한 방법은 MOVPE(유기금속 기상증착), HVPE(할라이드 기상증착), MBE(분자빔에피택시) 및 MOCVD(유기금속 화학 기상증착)가 사용되어도 된다.
건식에칭 또는 습식에칭이 보호막내에 개구부를 형성하고 보호막을 제거하기 위하여 사용되어도 되지만, 이방성에칭이 개구부를 형성하기 위해 사용되는 것이 바람직하고 등방성에칭이 보호막을 제거하기 위해 사용되는 것이 바람직하다.
이하에 본 발명의 예에 대하여 설명한다. 그러나 본 발명은 이들 예에 한정되는 것은 아니다.
[예 1]
C면에 주면을 가지고 A면에 방향설정면을 가진 사파이어 기판(1)이 사용된다. GaN의 버퍼층이 캐리어가스로서 수소를 사용하고 원료가스로서 암모니아 및 TMG(트리메틸-갈륨)를 사용하는 MOCVD공정에 의해 510℃의 온도에서 사파이어 기판(1)상에 200Å의 두께로 형성된다.
버퍼층을 성장한 후, TMG의 공급만이 중단되고, 온도가 1050℃로 상승된다. 온도가 1050℃에 도달하였을 때, 언도프 GaN으로 만들어지는 질화물 반도체(2)가 TMG, 암모니아 및 실란가스를 원료가스로서 사용함으로써 2.5㎛ 두께로 성장된다.
SiO2로 만들어지는 보호막(3)이 질화물 반도체(2)상에 CVD공정에 의해 0.5㎛두께로 형성되고, 스트라이프형상의 포토마스크를 형성한 후, 14㎛의 스트라이프폭 과 6㎛의 개구부 크기를 가지며 SiO2로 만들어진 보호막(3)이 에칭에 의해 형성된다. 보호막(3)의 스트라이프방향은 사파이어 A면에 수직하게 설정된다. 2개의 인접 질화물 반도체(4)의 틈은 약 2㎛이다.
그 다음 GaN으로 만들어지는 제 1 질화물 반도체(4)가 원료가스로서 TMG, 암모니아, 실란가스 및 Cp2Mg(싸이클로펜타디에닐 마그네슘)를 사용하는 MOCVD공정에 의해 감압하에 1050℃의 온도에서 2㎛의 두께로 성장된다. 이 공정에서, 제 1 질화물 반도체(4)가 SiO2 보호막의 개구부로부터 성장되고 보호막상에서 측방향으로 성장된다. 성장은 제 1 질화물 반도체(4)가 완전히 SiO2 보호막을 피복하기전에 중지된다.
그 다음 SiO2 보호막이 에칭가스로서 산소 및 CF4를 사용하여 120℃의 온도에서 등방성 건식에칭에 의하여 0.3㎛ 깊이로 에칭된다.
GaN으로 만들어지는 제 2 질화물 반도체(5)가 원료가스로서 TMG, 암모니아, 실란가스 및 Cp2Mg(싸이클로펜타디에닐 마그네슘)를 사용하는 MOCVD 공정에 의해 대기압하에 1050℃의 온도에서 15㎛ 깊이로, 측방향 성장되어 있는 제 1 질화물 반도체의 측면 및 윗면으로부터 성장된다. 감압이 역시 제 2 질화물 반도체(5)를 성장시키는데 사용되어도 된다.
상술한 바와같이 만들어진 제 2 질화물 반도체(5)의 표면의 CL(cathode luminescence)관측에서 보호막의 개구부 위에서 결정결함이 나타나 있다. 보호막 위에 성장된 제 2 질화물 반도체(5)의 표면상에 거의 결정결함이 관측되지 않으며, 양호한 결정성을 보이고 있다. 결함의 수는 약 6x106㎝-2이다.
[예 2]
C면에 주면을 그리고 A면에 방향설정면을 가지는 사파이어 기판(1)이 사용된다. GaN의 버퍼층이 캐리어가스로서 수소를 사용하고 원료가스로서 암모니아 및 TMG(트리메틸-갈륨)를 사용하는 MOCVD 공정에 의해 510℃의 온도에서 사파이어 기판(1)상에 200Å 두께로 성장된다.
버퍼층을 성장한 후에, SiO2로 만들어진 보호막이 CVD 공정에 의해 0.5㎛ 두께로 버퍼층상에 형성되고, 스트라이프형상의 포토마스크를 형성한 후에 14㎛의 스트라이프 폭과 6㎛의 개구부 크기를 가지며 SiO2로 만들어진 보호막이 에칭에 의해 형성된다. 보호막(3)의 스트라이프방향은 사파이어 A면에 수직하게 설정된다.
그 다음 GaN으로 만들어진 제 1 질화물 반도체(4)가 원료가스로서 TMG, 암모니아, 실란가스 및 Cp2Mg(싸이클로 펜타디에닐 마그네슘)를 사용하는 MOCVD공정에 의해 감압하에 1050℃의 온도에서 15㎛두께로 성장된다. 이 공정에서, 제 1 질화물 반도체(4)는 SiO2보호막의 개구부로부터 성장되고 보호막위에서 측방향으로 성장된다. 성장은 제 1 질화물 반도체가 SiO2보호막을 완전히 피복하기전에 중지된다. 두 개의 인접 질화물 반도체(4)의 틈은 약 2㎛두께이다.
그 다음 SiO2보호막(3)이 에칭가스로서 산소와 CF4를 사용하여 120℃의 온도 에서 등방에칭에 의해 0.3㎛의 깊이로 에칭된다.
GaN으로 만들어진 제 2 질화물 반도체(5)가 원료가스로서 TMG, 암모니아, 실란가스 및 Cp2Mg(싸이클로펜타디에닐 마그네슘)를 사용하는 MOCVD 공정에 의해 대기압하에 1050℃의 온도에서 15㎛의 두께로, 제 1 질화물 반도체의 측면 및 윗면으로부터 성장된다. 상술한 바와 같이 만들어진 제 2 질화물 반도체(5)의 표면의 CL(Cathode luminescence) 관측은 예 1과 유사한 결과를 제공하여 준다.
[예 3]
제 2 질화물 반도체가, 제 1 질화물 반도체가 노출될 때까지 보호막을 에칭하는 것을 제외하고는, 실시예 1과 유사하게 성장된다.
예 1과 실질적으로 유사한 만족스런 결과가 얻어진다.
[예 4]
제 2 질화물 반도체가, 사파이어 기판이 노출될 때까지 보호막을 에칭하는 것을 제외하고는, 예 2와 유사하게 성장된다.
예 2와 실질적으로 유사한 만족스런 결과가 얻어진다.
[예 5]
제 2 질화물 반도체가, 기판상에 직접 보호막을 형성한 후에 버퍼층을 형성하는 것을 제외하고는 예 2와 유사하게 성장된다. 즉, C면에 주면을, 그리고 A면에 방향설정면을 가진 사파이어 기판(1)이 사용되고, SiO2로 만들어지는 보호막이 기판상에 CVD 공정에 의하여 0.5㎛ 두께로 형성되며, 스트라이프형상의 포토마스크를 형성한 후, 14㎛의 스트라이프폭과 6㎛의 개구부 크기를 가지며 SiO2로 만들어지는 보호막이 에칭에 의해 형성된다. 보호막(3)의 스트라이프방향은 사파이어 A면에 수직하게 설정된다.
그 다음 GaN의 버퍼층이, 캐리어가스로서, 수소를 사용하고 원료가스로서 암모니아와 TMG(트리메틸-갈륨)를 사용하는 MOCVD 공정에 의해 510℃의 온도에서 사파이어기판(1) 상에 200Å의 두께로 형성된다. 그 다음 GaN으로 만들어지는 제 1 질화물 반도체(4)가 원료가스로서 TMG 암마니아, 실란가스 및 Cp2Mg(싸이클로펜타디에닐 마그네슘)를 사용하는 MOCVD 공정에 의해 감압하에 1050℃의 온도에서 15㎛의 두께로 성장된다.
이 경우에, 버퍼층이 사파이어 뿐만 아니라 SiO2보호막상에 어느정도까지 성장하지만, SiO2막상의 버퍼층은 조악한 막품질을 가진다. 그 결과, 제 1 질화물 반도체(4)는 사파이어 상에 성장하여있는 버퍼층의 부분(SiO2의 개구부)으로부터만 성장을 시작하여 예 2와 유사하게 측방향으로 성장한다. 그래서 예 2와 유사한 만족스런 결과가 얻어진다.
[예 6]
질화물 반도체 기판은, 측 방향 성장의 질화물 반도체(4)의 덮개부분 아래에서 컬럼같이 보호막의 일부를 남기면서 기판의 사파이어가 노출될 때까지 보호막을 에칭하는 것을 제외하고는 예 1과 유사하게 성장된다. 질화물 반도체(4)의 다리부 분(canopy part)의 양측에 잔류된 보호막의 폭은 약 3.5㎛이다. 보호막은 CHF3를 200℃에서 이방성 에칭에 의해 에칭된다.
제 2 질화물 반도체 표면의 CL(Cathode luminescence) 관측이 도 14a에 도시되어있다. 결함이 보호막의 개구부 위에서 관측되지만 접합부를 제외하고는 보호막 위에서 성장된 제 2 질화물 반도체(5)의 표면상에는 결정결함이 거의 관측되지 않는다. 결함의 수는 6x106㎝-2이다. 접합부에서 결함이 약간 관측되지만 결함의 량은 종래기술 보다는 훨씬 적다.
[예 7]
질화물 반도체 기판은, 도 3a에 나타낸 바와 같이 벌집형상으로 배열된 육각형에 보호막을 형성하는 것 이외에는, 예 6과 유사하게 성장된다. 보호막은 육각형의 측면이 방향설정면(A면)에 평행하게 되도록 배열된다. 육각형의 직경 a는 약 20㎛이고, 인접육각형이 간격 b는 약 5㎛이다. 육각형의 중앙을 제외하고는 보호막 위에 성장된 제 2 질화물 반도체(5)의 표면상에서 결정결함이 전혀 관측되지 않는다.
[예 8]
질화물 반도체 기판이, 제 1 및 제 2 질화물 반도체층(4, 5)에 대한 도핑물질을 제외하고는, 예 6과 유사하게 성장된다. 제 1 질화물 반도체층(4)은 불순물질을 도핑함이 없이 성장되고 제 2 질화물 반도체층은 불순물물질로서 Si를 도프하도록 SiH4로 성장된다.
예 6과 실질적으로 유사한 만족스런 결과가 얻어진다.
[예 9]
질화물 반도체기판이, 제 2 질화물 반도체층(5)에 대한 도핑물질을 제외하고는 예 8과 유사하게 성장된다. 제 2 질화물 반도체층(5)은 불순물 물질로서 Mg를 도핑하는 Cp2Mg로 성장된다.
예 8과 실질적으로 유사한 만족스런 결과가 얻어진다.
[예 10]
질화물 반도체 기판이, 제 2 질화물 반도체층(5)에 대한 도핑물질을 제외하고는, 예 8과 유사하게 성장된다. 제 2 질화물 반도체층(5)은 불순물 물질 Si와 Mg를 도프하도록 SiH4와 CP2Mg로 성장된다.
예 8과 실질적으로 만족스런 유사한 결과가 얻어진다.
[예 11]
질화물 반도체 기판이, 제 2 질화물 반도체층(5)에 대한 도핑물질을 제외하고는 예 8과 유사하게 성장된다. 제 2 질화물 반도체층(5)이 불순물 물질을 도핑함이 없이 성장된다.
예 8과 실질적으로 유사한 만족스런 결과가 얻어진다.
[비교예 1]
C면에 주변을 그리고 A면에 방향설정면을 가지는 사파이어기판(1)이 사용된다. GaN의 버퍼층이 캐리어가스로서 수소를 사용하고 원료가스로서 암모니아와 TMG(트리메틸-갈륨)를 사용하는 MOCVD 공정에 의해 510℃의 온도에서 사파이어기판(1)상에 200Å의 두께로 성장된다. 버퍼층을 성장한 후에 TMG 공급반이 중단되고 온도가 1050℃로 상승된다. 온도가 1050℃에 도달하였을 때, 언도프 GaN으로 만들어지는 질화물 반도체(2)가 원료가스로서 TMG, 암모니아와 실란가스를 사용함으로서 2.5㎛ 두께로 성장된다.
SiO2로 만들어지는 보호막(3)이 질화물 반도체(2)상에 CVD 공정에의해 0.5㎛ 두께로 형성되고, 스트라이프형상이 포토마스크를 형성한 후에 14㎛의 스트라이프폭과 6㎛의 개구부폭을 가지며 SiO2로 만들어지는 보호막(3)이 에칭에 의해 형성된다. 보호막(3)의 스트라이프 방향은 사파이어 A면에 수직하게 설정된다.
그 다음 GaN으로 만들어지는 제 1 질화물 반도체(4)가 원료가스로서 TMG, 암모니아, 실란가스 그리고 Cp2Mg(싸이클로 펜타디에닐 마그네슘)을 사용하는 MOCVD 공정에 의해 감압하에 1050℃의 온도에서 15㎛의 두께로 성장된다. 이 공정에서, 제 1 질화물 반도체(4)가 SiO2 보호막의 개구부로부터 성장되어서 보호막상에서 측 방향으로 성장된다. 성장은 제 1 질화물 반도체층이 SiO2 보호막을 완전히 피복할 때까지 계속된다.
제 2 질화물 반도체(4)의 표면의 CL(Cathode luminescence) 관측이 도 14b에 도시되어 있다. 결함이 보호막의 개구부 뿐만아니라 질화물 반도체(4)의 접합부에서도 관측된다.
본 발명은 첨부도면을 참조하여 바람직한 실시예에 관련하여 충분하게 설명되었지만, 여러 가지 수정과 변경이 이루어질 수 있음은 본 발명의 기술분야에서 통상의 지식을 가진 이들에게 자명한 것이다. 본 발명의 정신 및 범위를 일탈하지 않는 것과 같은 수정과 변경은 첨부된 청구범위들에 의하여 정의되는 본 발명에 포함됨을 이해하여야 한다.
발명의 상세한 설명에 포함되어 있음

Claims (30)

  1. 지지기판(1; 1과 2);
    상기 지지기판(1; 1과 2)의 표면상에 제공되는 주기적인 스트라이프 형상, 그리드(grid) 형상 또는 섬 형상으로 형성된 부분에서 시작하여 상기 지지기판(1; 1과 2)상에 횡방향으로 성장되고, 상기 각 시작점으로부터 횡방향으로 성장하는 질화물 반도체층의 막이 서로 접합하지 않고, 간격을 개재하여 대향하고 있는 제 1 질화물 반도체층(4); 그리고
    상기 제 1 질화물 반도체층(4)의 윗면 또는 윗면 및 측면으로부터 핵으로서 횡방향으로 성장되어서 상기 지지기판(1; 1과 2)의 전 표면을 피복하며, 공동이 그의 접합부분 아래에 형성되어 있는 제 2 질화물 반도체층(5)을 구비하는 질화물 반도체 장치.
  2. 제 1 항에 있어서,
    상기 제 1 질화물 반도체층(4)은 주기적인 스트라이프 형상, 그리드 형상 또는 섬 형상의 개구부를 가진 보호막(3)을 개재하여 상기 지지기판((1; 1과 2)상에 성장되는 질화물 반도체 장치.
  3. 제 2 항에 있어서,
    상기 보호막(3)은 그리드 형상의 개구부에 의하여 둘러싸여진 원 또는 직사각형 형상을 가지는 질화물 반도체 장치.
  4. 제 2 항에 있어서,
    상기 보호막(3)의 일부가 상기 제 1 질화물 반도체층(4)의 횡방향 성장 부분에 기둥(column) 같이 남겨지면서, 상기 지지기판(1; 1과 2)이 노출될 때까지 상기 보호막(3)이 제거되는 질화물 반도체 장치.
  5. 제 2 항에 있어서,
    상기 보호막(3)은 산화실리콘, 질화실리콘, 산화티타늄, 산화지르코늄 또는 이들 재료의 다층막 또는 1200℃ 이상의 고융점을 가지는 금속막으로 이루어지는 질화물 반도체 장치.
  6. 제 1 항에 있어서,
    상기 지지기판(1과 2)은 서로 다른 재료로 만들어지는 기판(1)의 전체 표면에 걸쳐서 질화물 반도체층(2)을 성장하여 형성되는 질화물 반도체 장치.
  7. 제 1 항에 있어서,
    상기 지지기판(1과 2)은 서로 다른 재료로 만들어진 기판(1)상에 버퍼층을 개재하여 질화 갈륨층과 질화 갈륨 알루미늄층을 성장하여 형성되는 질화물 반도체 장치.
  8. 제 1 항에 있어서,
    상기 지지기판(1과 2)은 서로 다른 재료로 만들어진 기판(1)상에 버퍼층을 개재하여 질화 갈륨층, 질화 갈륨 인듐층을 성장하여 형성되는 질화물 반도체 장치.
  9. 제 1 항에 있어서,
    상기 지지기판(1; 1과 2)은 일부분 또는 전부가 제거되는 질화물 반도체 장치.
  10. 제 1 항에 있어서,
    상기 제 1 질화물 반도체층(4)과 상기 제 2 질화물 반도체층(5)의 모두는 n형 또는 p형 불순물로 도프되는 질화물 반도체 장치.
  11. 지지기판(1; 1과 2);
    상기 지지기판(1; 1과 2)의 표면상에 제공되는 주기적인 스트라이프 형상, 그리드 형상 또는 섬 형상을 형성되는 부분에서 시작하여 상기 지지기판(1; 1과 2)상에서 횡방향으로 성장하고, 인접하는 시작점으로부터 횡방향으로 성장하는 질화물 반도체층의 막이 서로 접합하지 않는 질화물 반도체층(4); 그리고
    상기 질화물 반도체층상에 직접 형성되고, 공동이 그의 접합부분 아래에 형성되어 있는 n형 콘택층(6)을 구비하는 질화물 반도체 장치.
  12. 지지기판(1; 1과 2); 그리고
    상기 지지기판(1; 1과 2)의 표면상에 제공되는 주기적인 스트라이프 형상, 그리드 형상 또는 섬 형상으로 형성된 부분에서 시작하여 질화물 반도체막을 횡방향으로 성장하고 서로 접합하기 전에 횡방향 성장을 정지시킴으로써 형성된 T형상 횡단면을 주기적으로 배치한 질화물 반도체층(4)을 구비하고,
    상기 질화물 반도체층(4)의 횡방향 성장부분 아래에 공동이 형성되어 있는 질화물 반도체 장치.
  13. 제 12 항에 있어서,
    상기 질화물 반도체층(4)은 주기적인 스트라이프 형상, 그리드 형상 또는 섬 형상의 개구부를 가진 보호막(3)을 개재하여 상기 지지기판(1; 1과 2)상에 성장되는 질화물 반도체 장치.
  14. 제 13 항에 있어서,
    상기 보호막(3)은, 이 보호막(3)의 일부분이 상기 질화물 반도체층(4)의 횡방향 성장부분 아래에 기둥과 같이 남겨지면서, 상기 지지기판(1; 1과 2)이 노출될 때까지 제거되는 질화물 반도체 장치.
  15. 제 13 항에 있어서,
    상기 보호막(3)은 산화실리콘, 질화실리콘, 산화티타늄, 또는 산화지르코늄, 또는 이들 재료의 다층막 또는 1200℃이상의 고융점을 가지는 금속막으로 만들어지는 질화물 반도체 장치.
  16. 제 12 에 있어서,
    상기 지지기판(1과 2)은 서로 다른 재료로 만들어지는 기판(1)의 전 표면에 걸쳐서 질화물 반도체로 만들어진 오버층(over layer)(2)으로 성장함으로써 형성되는 질화물 반도체 장치.
  17. 제 16 항에 있어서,
    상기 지지기판(1; 1과 2)의 상기 오버층(2) 표면은 상기 질화물 반도체층(4)의 인접 시작부분 사이에서 노출되어 있는 질화물 반도체 장치.
  18. 제 17 항에 있어서,
    상기 오버층(2)의 노출부분에 V형상의 흠이 형성되어 있는 질화물 반도체 장치.
  19. 제 12 항에 있어서,
    상기 지지기판(1과 2)은 서로 다른 재료로 만들어진 기판(1)상에 버퍼층을 개재하여 질화 갈륨과 질화 갈륨 알루미늄층을 성장함으로써 형성되는 질화물 반도체 장치.
  20. 제 12 항에 있어서,
    상기 지지기판(1과 2)은 서로 다른 재료로 만들어지는 기판(1)상에 버퍼층을 개재하여 질화 갈륨층과 질화 갈륨 인듐층을 성장함으로써 형성되는 질화물 반도체 장치.
  21. 제 12 항에 있어서,
    상기 지지기판(1과 2)은 서로 다른 재료로 만들어지는 기판(1)상에 버퍼층을 개재하여 질화 갈륨층을 성장함으로써 형성되는 질화물 반도체 장치.
  22. 제 21 항에 있어서,
    상기 버퍼층은 질화 갈륨으로 만들어지는 질화물 반도체 장치.
  23. 지지기판(1; 1과 2);
    상기 지지기판(1; 1과 2)의 표면상에 제공되는 주기적인 스트라이프 형상, 그리드 형상 또는 섬 형상으로 형성된 부분에서 시작하여 질화물 반도체막을 횡방향으로 성장시키고 상기 반도체막이 서로 접합하기 전에 상기 횡방향 성장을 중지시킴으로써 형성되는 주기적으로 배치된 T형상 횡단면을 가지는 제 1 질화물 반도체층(4); 그리고
    상기 제 1 질화물 반도체층(4)의 윗면 또는 윗면 및 측면으로부터 핵으로서 횡방향으로 성장되어서 상기 지지기판(1; 1과 2)의 전 표면을 피복하는 제 2 질화물 반도체층(5)을 구비하고,
    상기 제 2 질화물 반도체층(5)의 접합부분 아래에 공동이 형성되어 있는 질화물 반도체 장치.
  24. 제 23 항에 있어서,
    상기 제 1 질화물 반도체층(4)은 주기적인 스트라이프 형상, 그리드 형상 또는 섬 형상의 개구부를 가지는 보호막(3)을 개재하여 상기 지지기판(1; 1과 2)상에 성장되는 질화물 반도체 장치.
  25. 제 24 항에 있어서,
    상기 보호막(3)은 상기 그리드 형상의 개구부에 의하여 둘러싸여지는 원형 또는 직사각형을 가지는 질화물 반도체 장치.
  26. 제 23 항에 있어서,
    상기 지지기판(1과 2)은 서로 다른 재료로 만들어진 기판(1)의 전체 표면에 걸쳐서 질화물 반도체층을 성장시킴으로써 형성되는 질화물 반도체 장치.
  27. 제 23 항에 있어서,
    상기 지지기판(1과 2)은 서로 다른 재료로 만들어진 기판(1)상에 버퍼층을 개재하여 질화 갈륨층과 질화 갈륨 알루미늄층을 성장시킴으로써 형성되는 질화물 반도체 장치.
  28. 제 23 항에 있어서,
    상기 지지기판(1과 2)은 서로 다른 재료로 만들어진 기판(1)상에 버퍼층을 개재하여 질화 갈륨층과 질화 갈륨 인듐층을 성장시킴으로써 형성되는 질화물 반도체 장치.
  29. 제 23 항에 있어서,
    상기 지지기판(1; 1과 2)은 일부분 또는 전부 제거되는 질화물 반도체 장치.
  30. 제 24 항에 있어서,
    상기 보호막(3)은 산화실리콘, 질화실리콘, 산화티타늄, 또는 산화지르코늄, 또는 이들 재료의 다층막 또는 1200℃이상의 고융점을 가지는 금속막으로 만들어지는 질화물 반도체 장치.
KR1020027016787A 2000-06-19 2001-06-19 질화물 반도체 기판 및 그 제조방법과 질화물 반도체기판을 이용한 질화물 반도체 장치 KR100680870B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000183707 2000-06-19
JPJP-P-2000-00183707 2000-06-19
JP2000402378 2000-12-28
JPJP-P-2000-00402378 2000-12-28

Publications (2)

Publication Number Publication Date
KR20030032965A KR20030032965A (ko) 2003-04-26
KR100680870B1 true KR100680870B1 (ko) 2007-02-09

Family

ID=26594222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027016787A KR100680870B1 (ko) 2000-06-19 2001-06-19 질화물 반도체 기판 및 그 제조방법과 질화물 반도체기판을 이용한 질화물 반도체 장치

Country Status (9)

Country Link
US (3) US6627974B2 (ko)
EP (1) EP1320870B1 (ko)
KR (1) KR100680870B1 (ko)
CN (1) CN1280961C (ko)
AU (2) AU2001274545B2 (ko)
CA (1) CA2412999C (ko)
MY (1) MY128305A (ko)
TW (1) TW508841B (ko)
WO (1) WO2001099155A2 (ko)

Families Citing this family (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177688B1 (en) * 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
US6627974B2 (en) * 2000-06-19 2003-09-30 Nichia Corporation Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
JP2002280314A (ja) * 2001-03-22 2002-09-27 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法、及びそれに基づくｉｉｉ族窒化物系化合物半導体素子
US6653166B2 (en) * 2001-05-09 2003-11-25 Nsc-Nanosemiconductor Gmbh Semiconductor device and method of making same
US6784074B2 (en) 2001-05-09 2004-08-31 Nsc-Nanosemiconductor Gmbh Defect-free semiconductor templates for epitaxial growth and method of making same
US7105865B2 (en) * 2001-09-19 2006-09-12 Sumitomo Electric Industries, Ltd. AlxInyGa1−x−yN mixture crystal substrate
US7638346B2 (en) * 2001-12-24 2009-12-29 Crystal Is, Inc. Nitride semiconductor heterostructures and related methods
US8545629B2 (en) 2001-12-24 2013-10-01 Crystal Is, Inc. Method and apparatus for producing large, single-crystals of aluminum nitride
US7008839B2 (en) 2002-03-08 2006-03-07 Matsushita Electric Industrial Co., Ltd. Method for manufacturing semiconductor thin film
US8809867B2 (en) * 2002-04-15 2014-08-19 The Regents Of The University Of California Dislocation reduction in non-polar III-nitride thin films
DE60326572D1 (de) * 2002-05-15 2009-04-23 Panasonic Corp Lichtemittierendes halbleiterelement und zugehöriges produktionsverfahren
JP2004014938A (ja) * 2002-06-10 2004-01-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
DE10237013A1 (de) * 2002-08-13 2004-03-04 Micronas Gmbh Verfahren zur Herstellung einer festen Verbindung zweier Schichten eines Mehrschichtensystems sowie Mehrschichtensystem
US7087444B2 (en) * 2002-12-16 2006-08-08 Palo Alto Research Center Incorporated Method for integration of microelectronic components with microfluidic devices
US20060276043A1 (en) * 2003-03-21 2006-12-07 Johnson Mark A L Method and systems for single- or multi-period edge definition lithography
KR101170889B1 (ko) * 2003-05-21 2012-08-06 쌩-고벵 크리스톡스 에 드테끄퇴르 마스크를 통한 측면 성장에 의한 질화갈륨 기판의 제조 방법 및 이에 의해 제조된 장치
US7579263B2 (en) * 2003-09-09 2009-08-25 Stc.Unm Threading-dislocation-free nanoheteroepitaxy of Ge on Si using self-directed touch-down of Ge through a thin SiO2 layer
US7326477B2 (en) * 2003-09-23 2008-02-05 Saint-Gobain Ceramics & Plastics, Inc. Spinel boules, wafers, and methods for fabricating same
KR100512580B1 (ko) * 2003-12-31 2005-09-06 엘지전자 주식회사 결함이 적은 질화물 반도체 박막 성장 방법
KR100533910B1 (ko) * 2004-01-15 2005-12-07 엘지전자 주식회사 고품질 질화물 반도체 박막 성장 방법
US20050221515A1 (en) * 2004-03-30 2005-10-06 Katsunori Yanashima Method for producing semiconductor light emitting device, method for producing semiconductor device, method for producing device, method for growing nitride type III-V group compound semiconductor layer, method for growing semiconductor layer, and method for growing layer
US7622318B2 (en) * 2004-03-30 2009-11-24 Sony Corporation Method for producing structured substrate, structured substrate, method for producing semiconductor light emitting device, semiconductor light emitting device, method for producing semiconductor device, semiconductor device, method for producing device, and device
US7445673B2 (en) * 2004-05-18 2008-11-04 Lumilog Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof
US7527742B2 (en) * 2005-06-27 2009-05-05 Momentive Performance Materials Inc. Etchant, method of etching, laminate formed thereby, and device
KR100682881B1 (ko) * 2005-01-19 2007-02-15 삼성코닝 주식회사 결정 성장 방법
US7919815B1 (en) 2005-02-24 2011-04-05 Saint-Gobain Ceramics & Plastics, Inc. Spinel wafers and methods of preparation
KR20060127743A (ko) * 2005-06-06 2006-12-13 스미토모덴키고교가부시키가이샤 질화물 반도체 기판과 그 제조 방법
US7399686B2 (en) * 2005-09-01 2008-07-15 International Business Machines Corporation Method and apparatus for making coplanar dielectrically-isolated regions of different semiconductor materials on a substrate
JP2007115887A (ja) * 2005-10-20 2007-05-10 Rohm Co Ltd 窒化物半導体素子およびその製法
JP5140962B2 (ja) * 2005-10-28 2013-02-13 日亜化学工業株式会社 窒化物半導体基板の製造方法
US7977703B2 (en) * 2005-11-22 2011-07-12 Rohm Co., Ltd. Nitride semiconductor device having a zinc-based substrate
EP1954857B1 (en) * 2005-12-02 2018-09-26 Crystal Is, Inc. Doped aluminum nitride crystals and methods of making them
KR100695453B1 (ko) * 2006-01-12 2007-03-16 서울옵토디바이스주식회사 (Ａｌ,Ⅰｎ,Ｇａ)Ｎ 반도체층을 형성하는 방법 및 그(Ａｌ,Ⅰｎ,Ｇａ)Ｎ 반도체층을 갖는 발광 다이오드
US20070224784A1 (en) * 2006-03-22 2007-09-27 Soloviev Stanislav I Semiconductor material having an epitaxial layer formed thereon and methods of making same
US20070224235A1 (en) 2006-03-24 2007-09-27 Barron Tenney Medical devices having nanoporous coatings for controlled therapeutic agent delivery
US9034103B2 (en) * 2006-03-30 2015-05-19 Crystal Is, Inc. Aluminum nitride bulk crystals having high transparency to ultraviolet light and methods of forming them
US7560364B2 (en) * 2006-05-05 2009-07-14 Applied Materials, Inc. Dislocation-specific lateral epitaxial overgrowth to reduce dislocation density of nitride films
WO2007133044A1 (en) * 2006-05-15 2007-11-22 Epivalley Co., Ltd. Manufacturing method of nitride semiconductor substrate and iii-nitride semiconductor light emitting device
TWI334164B (en) * 2006-06-07 2010-12-01 Ind Tech Res Inst Method of manufacturing nitride semiconductor substrate and composite material substrate
US8815275B2 (en) * 2006-06-28 2014-08-26 Boston Scientific Scimed, Inc. Coatings for medical devices comprising a therapeutic agent and a metallic material
TWI393174B (zh) * 2009-03-23 2013-04-11 Ind Tech Res Inst 氮化物半導體基板及其製造方法
TWI305006B (en) * 2006-08-31 2009-01-01 Ind Tech Res Inst Nitride semiconductor and method for forming the same
US8188573B2 (en) * 2006-08-31 2012-05-29 Industrial Technology Research Institute Nitride semiconductor structure
TWI319893B (en) * 2006-08-31 2010-01-21 Nitride semiconductor substrate, method for forming a nitride semiconductor layer and method for separating the nitride semiconductor layer from the substrate
TWI309439B (en) * 2006-09-05 2009-05-01 Ind Tech Res Inst Nitride semiconductor and method for forming the same
CN107059116B (zh) 2007-01-17 2019-12-31 晶体公司 引晶的氮化铝晶体生长中的缺陷减少
US9771666B2 (en) 2007-01-17 2017-09-26 Crystal Is, Inc. Defect reduction in seeded aluminum nitride crystal growth
CN101652832B (zh) * 2007-01-26 2011-06-22 晶体公司 厚的赝晶氮化物外延层
US8080833B2 (en) * 2007-01-26 2011-12-20 Crystal Is, Inc. Thick pseudomorphic nitride epitaxial layers
WO2008115135A1 (en) * 2007-03-16 2008-09-25 Sebastian Lourdudoss Semiconductor heterostructures and manufacturing thereof
US8815273B2 (en) 2007-07-27 2014-08-26 Boston Scientific Scimed, Inc. Drug eluting medical devices having porous layers
JP2010535541A (ja) * 2007-08-03 2010-11-25 ボストン サイエンティフィック リミテッド 広い表面積を有する医療器具用のコーティング
KR101459754B1 (ko) * 2007-09-06 2014-11-13 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US20090118812A1 (en) * 2007-11-02 2009-05-07 Boston Scientific Scimed, Inc. Endoprosthesis coating
US20090118821A1 (en) * 2007-11-02 2009-05-07 Boston Scientific Scimed, Inc. Endoprosthesis with porous reservoir and non-polymer diffusion layer
TW200921943A (en) * 2007-11-14 2009-05-16 Univ Nat Central Light emitting diode and light source composed of light emitting diode array
CN101452976B (zh) * 2007-12-06 2011-03-30 泰谷光电科技股份有限公司 高亮度发光二极管结构
EP2271380B1 (en) 2008-04-22 2013-03-20 Boston Scientific Scimed, Inc. Medical devices having a coating of inorganic material
WO2009132176A2 (en) * 2008-04-24 2009-10-29 Boston Scientific Scimed, Inc. Medical devices having inorganic particle layers
TWI375983B (en) * 2008-05-02 2012-11-01 Ind Tech Res Inst Nitride semiconductor substrate and method for forming the same
KR100956202B1 (ko) 2008-05-09 2010-05-04 삼성엘이디 주식회사 수직형 발광소자의 제조 방법
US20100200880A1 (en) * 2008-06-06 2010-08-12 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Semiconductor wafers and semiconductor devices and methods of making semiconductor wafers and devices
US8395168B2 (en) * 2008-06-06 2013-03-12 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Semiconductor wafers and semiconductor devices with polishing stops and method of making the same
EP2303350A2 (en) * 2008-06-18 2011-04-06 Boston Scientific Scimed, Inc. Endoprosthesis coating
TWI415295B (zh) * 2008-06-24 2013-11-11 Advanced Optoelectronic Tech 半導體元件的製造方法及其結構
US8034697B2 (en) * 2008-09-19 2011-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of devices by epitaxial layer overgrowth
TWI401729B (zh) * 2008-10-16 2013-07-11 Advanced Optoelectronic Tech 阻斷半導體差排缺陷之方法
US20110232564A1 (en) * 2008-12-02 2011-09-29 Sumitomo Electric Industries, Ltd. Method of growing gallium nitride crystal and method of manufacturing gallium nitride crystal
WO2010072273A1 (en) * 2008-12-24 2010-07-01 Saint-Gobain Cristaux & Detecteurs Manufacturing of low defect density free-standing gallium nitride substrates and devices fabricated thereof
TWI398908B (zh) * 2009-02-27 2013-06-11 Lextar Electronics Corp 半導體層的形成方法
TWI405257B (zh) * 2009-04-08 2013-08-11 Advanced Optoelectronic Tech 分離基板與半導體層的方法
KR20120036816A (ko) * 2009-06-01 2012-04-18 미쓰비시 가가꾸 가부시키가이샤 질화물 반도체 결정 및 그 제조 방법
JP5647497B2 (ja) * 2010-02-10 2014-12-24 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 半導体基板、その製造方法、半導体デバイス及びその製造方法
US8860183B2 (en) * 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
US8481411B2 (en) * 2009-06-10 2013-07-09 Seoul Opto Device Co., Ltd. Method of manufacturing a semiconductor substrate having a cavity
KR101220433B1 (ko) * 2009-06-10 2013-02-04 서울옵토디바이스주식회사 반도체 기판, 그 제조 방법, 반도체 소자 및 그 제조 방법
US20100314551A1 (en) * 2009-06-11 2010-12-16 Bettles Timothy J In-line Fluid Treatment by UV Radiation
TWI487141B (zh) * 2009-07-15 2015-06-01 Advanced Optoelectronic Tech 提高光萃取效率之半導體光電結構及其製造方法
US8673662B2 (en) * 2009-07-29 2014-03-18 Tien-Tsai Lin Light-emitting diode cutting method and product thereof
US9029866B2 (en) * 2009-08-04 2015-05-12 Gan Systems Inc. Gallium nitride power devices using island topography
US9818857B2 (en) 2009-08-04 2017-11-14 Gan Systems Inc. Fault tolerant design for large area nitride semiconductor devices
KR20120041237A (ko) 2009-08-04 2012-04-30 갠 시스템즈 인크. 아일랜드 매트릭스 갈륨 나이트라이드 마이크로파 및 전력 트랜지스터
KR101640830B1 (ko) * 2009-08-17 2016-07-22 삼성전자주식회사 기판 구조체 및 그 제조 방법
CN102640307B (zh) 2009-08-26 2015-04-01 首尔伟傲世有限公司 制造半导体基底的方法和制造发光装置的方法
TWI502768B (zh) * 2009-12-31 2015-10-01 Epistar Corp 光電半導體裝置及其製造方法
JP5570838B2 (ja) * 2010-02-10 2014-08-13 ソウル バイオシス カンパニー リミテッド 半導体基板、その製造方法、半導体デバイス及びその製造方法
US8716049B2 (en) * 2010-02-23 2014-05-06 Applied Materials, Inc. Growth of group III-V material layers by spatially confined epitaxy
US8791508B2 (en) 2010-04-13 2014-07-29 Gan Systems Inc. High density gallium nitride devices using island topology
JP5665171B2 (ja) * 2010-05-14 2015-02-04 住友電気工業株式会社 Ｉｉｉ族窒化物半導体電子デバイス、ｉｉｉ族窒化物半導体電子デバイスを作製する方法
CN103038400B (zh) 2010-06-30 2016-06-22 晶体公司 使用热梯度控制的大块氮化铝单晶的生长
TWI506816B (zh) * 2010-07-30 2015-11-01 Dowa Electronics Materials Co Semiconductor device and method for manufacturing semiconductor element
TWI501421B (zh) * 2010-09-21 2015-09-21 Epistar Corp 光電元件及其製造方法
KR101638975B1 (ko) * 2010-10-26 2016-07-12 삼성전자주식회사 중공 부재 패턴을 구비한 질화물 반도체 기판 및 제조방법
KR101105868B1 (ko) 2010-11-08 2012-01-16 한국광기술원 화학적 리프트 오프 방법을 이용한 ⅰⅰⅰ족 질화물 기판의 제조방법
GB2485346A (en) * 2010-11-08 2012-05-16 Nanogan Ltd High quality devices growth on pixelated patent templates
TWI419367B (zh) 2010-12-02 2013-12-11 Epistar Corp 光電元件及其製造方法
CN102544287B (zh) * 2010-12-10 2016-06-22 晶元光电股份有限公司 光电元件及其制造方法
CN102544249A (zh) * 2010-12-31 2012-07-04 展晶科技(深圳)有限公司 发光二极管晶粒及其制作方法
KR20120079392A (ko) * 2011-01-04 2012-07-12 (주)세미머티리얼즈 반도체 발광소자의 제조방법
TWI506809B (zh) * 2011-01-06 2015-11-01 Advanced Optoelectronic Tech 發光二極體晶粒及其製作方法
KR101253198B1 (ko) * 2011-07-05 2013-04-10 엘지전자 주식회사 무분극 이종 기판, 이를 이용한 질화물계 발광 소자 및 그 제조방법
US8962359B2 (en) 2011-07-19 2015-02-24 Crystal Is, Inc. Photon extraction from nitride ultraviolet light-emitting devices
TWI460885B (zh) * 2011-12-09 2014-11-11 Univ Nat Chiao Tung 具有空氣介質層之半導體光電元件及空氣介質層之製作方法
JP6051524B2 (ja) * 2012-01-18 2016-12-27 セイコーエプソン株式会社 半導体基板及び半導体基板の製造方法
JP5906108B2 (ja) 2012-03-23 2016-04-20 キヤノン株式会社 フォトニック結晶の製造方法及び面発光レーザの製造方法
KR101504731B1 (ko) * 2012-11-30 2015-03-23 주식회사 소프트에피 3족 질화물 반도체 적층체
EP2743966B1 (en) 2012-12-14 2020-11-25 Seoul Viosys Co., Ltd. Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same
KR20140083357A (ko) * 2012-12-26 2014-07-04 서울바이오시스 주식회사 기판 분리 방법 및 이를 이용한 반도체 소자 제조 방법
US20150280057A1 (en) 2013-03-15 2015-10-01 James R. Grandusky Methods of forming planar contacts to pseudomorphic electronic and optoelectronic devices
KR20150072066A (ko) * 2013-12-19 2015-06-29 서울바이오시스 주식회사 반도체 성장용 템플릿, 성장 기판 분리 방법 및 이를 이용한 발광소자 제조 방법
DE102014106505A1 (de) * 2014-05-08 2015-11-12 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Halbleiterschichtenfolge
JP6503819B2 (ja) * 2015-03-23 2019-04-24 Tdk株式会社 アルミナ基板
US9666754B2 (en) * 2015-05-27 2017-05-30 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor substrate and substrate for semiconductor growth
CN105244316A (zh) * 2015-10-19 2016-01-13 中国电子科技集团公司第四十六研究所 一种掩膜辅助制备多孔GaN层的方法
US9780218B1 (en) * 2016-05-02 2017-10-03 United Microelectronics Corp. Bottom-up epitaxy growth on air-gap buffer
CN111094637B (zh) * 2017-09-27 2022-04-22 日本碍子株式会社 基底基板、功能元件及基底基板的制造方法
JP6966343B2 (ja) * 2018-01-31 2021-11-17 京セラ株式会社 結晶成長方法および半導体素子の製造方法
WO2020186205A1 (en) * 2019-03-13 2020-09-17 The Regents Of The University Of California Substrate for removal of devices using void portions
CN109950201B (zh) * 2019-03-25 2021-11-23 京东方科技集团股份有限公司 光电器件外延结构的制造方法
DE112019007354B4 (de) * 2019-05-23 2023-08-03 Mitsubishi Electric Corporation Verfahren zur herstellung eines halbleitersubstrats und verfahren zur herstellung einer halbleitereinheit
JP7298111B2 (ja) * 2019-06-07 2023-06-27 日亜化学工業株式会社 発光素子及びその製造方法
WO2021217301A1 (zh) * 2020-04-26 2021-11-04 苏州晶湛半导体有限公司 半导体结构的制作方法及半导体结构
CN113809212A (zh) * 2020-06-17 2021-12-17 晶元光电股份有限公司 发光元件
JP7318603B2 (ja) * 2020-07-09 2023-08-01 豊田合成株式会社 Ｉｉｉ族窒化物半導体素子の製造方法
TWI789764B (zh) * 2021-05-21 2023-01-11 友達光電股份有限公司 發光元件及其製造方法與發光裝置的製造方法
US20230155070A1 (en) * 2021-11-12 2023-05-18 Lumileds Llc Thin-film led array with low refractive index patterned structures and reflector
CN114300580B (zh) * 2021-12-30 2024-06-04 长春理工大学 一种探测器材料及其制备方法
CN116978991B (zh) * 2023-09-22 2023-12-12 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1981002948A1 (en) 1980-04-10 1981-10-15 Massachusetts Inst Technology Methods of producing sheets of crystalline material and devices made therefrom
US5362682A (en) 1980-04-10 1994-11-08 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
JP3060973B2 (ja) 1996-12-24 2000-07-10 日本電気株式会社 選択成長法を用いた窒化ガリウム系半導体レーザの製造方法及び窒化ガリウム系半導体レーザ
US6348096B1 (en) 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
DE19715572A1 (de) 1997-04-15 1998-10-22 Telefunken Microelectron Verfahren zum Herstellen von epitaktischen Schichten eines Verbindungshalbleiters auf einkristallinem Silizium und daraus hergestellte Leuchtdiode
TW427039B (en) 1997-06-16 2001-03-21 Matsushita Electric Ind Co Ltd Manufacturing method for semiconductor, manufacturing method for semiconductor device, manufacturing method for semiconductor substrate
JP3036495B2 (ja) * 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
US6091085A (en) * 1998-02-19 2000-07-18 Agilent Technologies, Inc. GaN LEDs with improved output coupling efficiency
JP4390090B2 (ja) 1998-05-18 2009-12-24 シャープ株式会社 ＧａＮ系結晶膜の製造方法
US6265289B1 (en) 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
KR100580307B1 (ko) 1998-07-14 2006-05-16 후지쯔 가부시끼가이샤 반도체 레이저 및 반도체 장치
US6335546B1 (en) * 1998-07-31 2002-01-01 Sharp Kabushiki Kaisha Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device
US6240115B1 (en) * 1998-08-27 2001-05-29 Agilent Technologies, Inc. Epitaxial facet formation for laser diodes based on III-V material systems
US6252261B1 (en) 1998-09-30 2001-06-26 Nec Corporation GaN crystal film, a group III element nitride semiconductor wafer and a manufacturing process therefor
JP4032538B2 (ja) * 1998-11-26 2008-01-16 ソニー株式会社 半導体薄膜および半導体素子の製造方法
US6177359B1 (en) 1999-06-07 2001-01-23 Agilent Technologies, Inc. Method for detaching an epitaxial layer from one substrate and transferring it to another substrate
JP2001189531A (ja) 1999-12-27 2001-07-10 Ricoh Co Ltd 半導体基板および半導体発光素子およびその作製方法
US6261929B1 (en) * 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
US6627974B2 (en) * 2000-06-19 2003-09-30 Nichia Corporation Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
US6599362B2 (en) 2001-01-03 2003-07-29 Sandia Corporation Cantilever epitaxial process
JP3679720B2 (ja) 2001-02-27 2005-08-03 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法

Also Published As

Publication number Publication date
CN1280961C (zh) 2006-10-18
CA2412999C (en) 2008-08-26
CA2412999A1 (en) 2001-12-27
AU7454501A (en) 2002-01-02
EP1320870A2 (en) 2003-06-25
WO2001099155A2 (en) 2001-12-27
CN1441982A (zh) 2003-09-10
US20010053618A1 (en) 2001-12-20
AU2001274545B2 (en) 2005-06-23
KR20030032965A (ko) 2003-04-26
US20030160232A1 (en) 2003-08-28
WO2001099155A3 (en) 2003-04-17
TW508841B (en) 2002-11-01
EP1320870B1 (en) 2016-11-30
US6627520B2 (en) 2003-09-30
US6627974B2 (en) 2003-09-30
US20030032288A1 (en) 2003-02-13
US6861729B2 (en) 2005-03-01
MY128305A (en) 2007-01-31

Similar Documents

Publication Publication Date Title
KR100680870B1 (ko) 질화물 반도체 기판 및 그 제조방법과 질화물 반도체기판을 이용한 질화물 반도체 장치
JP3589200B2 (ja) 窒化物半導体基板及びその製造方法、並びにその窒化物半導体基板を用いた窒化物半導体素子
AU2001274545A1 (en) Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
US6606335B1 (en) Semiconductor laser, semiconductor device, and their manufacture methods
JP4880456B2 (ja) 窒素化合物系半導体装置およびその製造方法
US6608327B1 (en) Gallium nitride semiconductor structure including laterally offset patterned layers
US20030194828A1 (en) Methods of fabricating gallium nitride semiconductor layers by lateral growth into trenchers, and gallium nitride semiconductor structures fabricated thereby
JP3823775B2 (ja) 窒化物半導体基板の製造方法
JP2003051612A (ja) 窒化物系半導体素子
WO2006041134A1 (ja) 窒化化合物半導体素子およびその製造方法
JP3441415B2 (ja) 半導体結晶の製造方法
JP3462370B2 (ja) ＧａＮ系結晶成長用基板およびその用途
JP3890726B2 (ja) Ｉｉｉ族窒化物半導体の製造方法
JP4075867B2 (ja) 窒化物半導体基板
WO2021085556A1 (ja) 半導体素子および半導体素子の製造方法
JP3698061B2 (ja) 窒化物半導体基板及びその成長方法
JP2000077770A (ja) 半導体レ―ザおよび半導体レ―ザの形成方法
JP3849855B2 (ja) 窒化物半導体基板の製造方法
JP2002270970A (ja) 窒化物半導体発光素子
JP4232326B2 (ja) 低欠陥窒化物半導体の成長方法
AU2004201000B2 (en) Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
JP4121740B2 (ja) 半導体素子の製造方法
JP3823781B2 (ja) 窒化物半導体基板およびその製造方法
JP2001156002A (ja) 半導体基材及びその作製方法
JPH05315208A (ja) 化合物半導体基板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180103

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 14