TWI506816B - Semiconductor device and method for manufacturing semiconductor element - Google Patents

Semiconductor device and method for manufacturing semiconductor element Download PDF

Info

Publication number
TWI506816B
TWI506816B TW100126333A TW100126333A TWI506816B TW I506816 B TWI506816 B TW I506816B TW 100126333 A TW100126333 A TW 100126333A TW 100126333 A TW100126333 A TW 100126333A TW I506816 B TWI506816 B TW I506816B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
pillar
forming
manufacturing
Prior art date
Application number
TW100126333A
Other languages
English (en)
Other versions
TW201208119A (en
Inventor
Yoshitaka Kadowaki
Tatsunori Toyota
Original Assignee
Dowa Electronics Materials Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Electronics Materials Co filed Critical Dowa Electronics Materials Co
Publication of TW201208119A publication Critical patent/TW201208119A/zh
Application granted granted Critical
Publication of TWI506816B publication Critical patent/TWI506816B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H01S5/0216—Bonding to the substrate using an intermediate compound, e.g. a glue or solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Led Devices (AREA)
  • Weting (AREA)
  • Semiconductor Lasers (AREA)

Description

半導體元件與半導體元件之製造方法
本發明係關於一種半導體元件與半導體元件之製造方法，尤其係關於一種具有於支持基板上形成有化合物半導體層之構成之半導體元件與半導體元件之製造方法。
化合物半導體之III族氮化物半導體，因其帶隙寬，故作為藍色、綠色等之LED(發光二極體)、LD(雷射二極體)等發光元件之材料而廣泛使用。於此類發光元件中，p型半導體層(p型層)與n型半導體層(n型層)藉由磊晶成長進行積層而構成。
為了優質且低成本地製造該構造，通常進行的係藉由於由III族氮化物半導體以外之材料所構成之成長基板上磊晶成長p型層與n型層而獲得。該情形時，為了獲得尤其優質之半導體層，可使用之成長基板之材料有限。例如，III族氮化物半導體之代表之氮化鎵(GaN)，可藉由MOCVD(有機金屬氣相成長-)法或HVPE(氫化物氣相成長，Hydride Vapor Phase Epitaxy)等，於由SiC、藍寶石等所構成之成長基板上成長。
然而，因藍寶石為絕緣體，故必須在積層於其上之半導體層之上面設置2個電接觸部，且因其與導電體基板相比會縮小同一基板面積中之有效發光面積，並且於同一面具有兩個電極，故有電流密度局部性地變高，由於發熱導致元件之劣化之問題。
因此，揭示有一種利用有掀離技術(lift-off technology)之發光元件之製造方法(例如，參照專利文獻1)。該製造方法中，係於藍寶石基板上依序形成n型層、p型層、p側電極之後，在p側電極側重新接合導電性之基板作為支持基板。
專利文獻1：日本特開2007-234671號公報
然而，根據掀離技術，需要對藍寶石進行以下之操作，即於將化合物半導體層自成長基板剝離時藉由蝕刻液等自周邊蝕刻掀離層(lift-off layer)，故掀離層與化合物半導體層緩慢地剝離，故存在有由於因成長時成長基板與化合物半導體層之熱膨脹係數之不同而產生之內部應力，而於化合物半導體層發生斷裂之可能性的問題。
鑒於上述問題，本發明之目的在於提供一種於掀離(lift off)時不會發生由於化合物半導體層之內部應力而引起之化合物半導體層之斷裂的半導體元件與半導體元件之製造方法。
為達成上述目的，本發明之半導體元件與半導體元件之製造方法係以如下方式構成。
第1半導體元件之製造方法係製造具備有於支持基板上接合有半導體層之構成之半導體元件，具備如下步驟：元件區域形成步驟，其係於成長基板上經由掀離層形成由半導體層所構成之元件區域；柱狀物形成步驟，其係於成長基板上形成柱狀物；接合步驟，其係於支持基板接合半導體層及柱狀物之上部；掀離步驟，其係藉由除去掀離層來分離半導體層之下面與成長基板，且不分離柱狀物與成長基板；及分離步驟，其係分離柱狀物與支持基板。
第2半導體元件之製造方法：在上述方法中，較佳為柱狀物形成步驟具備於柱狀物之一部分形成犧牲層之犧牲層形成步驟，且於分離柱狀物與支持基板之步驟，除去犧牲層。
第3半導體元件之製造方法：在上述方法中，較佳為柱狀物具備由與半導體層相同之材料所構成之核部。
第4半導體元件之製造方法：在上述方法中，較佳為於元件區域形成步驟中，將構成半導體層之材料經由掀離層形成於成長基板上之後，實施蝕刻，藉此形成元件區域與核部，且於柱狀物形成步驟中，將在掀離步驟中不會除去之保護層形成於核部側面。
第5半導體元件之製造方法：在上述方法中，較佳為於在成長基板上形成掀離層之步驟中，具有除去應形成柱狀物之區域內之掀離層之步驟，且將構成半導體層之材料經由掀離層形成於該成長基板而部分不經由掀離層形成於成長基板上之後，實施蝕刻，同時形成元件區域及在掀離步驟中不會掀離之核部。
第6半導體元件之製造方法：在上述方法中，較佳為於在成長基板上形成掀離層之步驟中，具有於元件區域、及作為應形成柱狀物之區域內部之區域內選擇性地形成掀離層之步驟，且在將構成半導體層之材料經由掀離層形成於成長基板上而部分不經由掀離層形成於成長基板上之後，實施蝕刻，同時形成元件區域及在掀離步驟中不會掀離之核部。
第7半導體元件之製造方法係製造具備於支持基板上接合有半導體層之構成之半導體元件，具備如下步驟：元件區域形成步驟，其係於成長基板上經由掀離層形成由半導體層所構成之元件區域；柱狀物形成步驟，其係於支持基板上形成柱狀物；接合步驟，其係於支持基板接合半導體層，於成長基板接合柱狀物；掀離步驟，其係藉由除去掀離層而分離半導體層之下面與成長基板，且不分離柱狀物與成長基板；及分離步驟，其係分離柱狀物與支持基板。
第8半導體元件之製造方法：在上述方法中，較佳為柱狀物形成步驟具備於支持基板上形成犧牲層之犧牲層形成步驟，且於分離柱狀物與支持基板之步驟，除去犧牲層。
第9半導體元件之製造方法：在上述方法中，較佳為半導體層於成長基板側具備有n型層、及形成於該n型層上之p型層。
第10半導體元件之製造方法：在上述方法中，較佳為在接合步驟前，於元件區域中之半導體層之表面、及支持基板之表面，分別形成導電性材料。
第11半導體元件之製造方法：在上述方法中，較佳為形成接合於n型層之n型電極，形成接合於p型層之p型電極，且向n型電極與p型電極之間施加有10伏特逆向電壓時之漏電流為10μA以下。
第1半導體元件，其係藉由如上述第1至第10之半導體元件之製造方法製造而成。根據本發明，可提供一種於掀離時不會發生由於化合物半導體層之內部應力而引起之化合物半導體層之斷裂的半導體元件與半導體元件之製造方法。
以下，根據附圖對本發明之適宜之實施形態(實施例)進行說明。
以下，對本發明之第1實施形態之半導體元件之製造方法進行說明。該半導體元件中所使用之n型、p型之半導體層係藉由於成長基板上磊晶成長而獲得。然而，於實際製造之半導體元件中，係將該成長基板除去，於有成長基板側之相反側連接有與成長基板不同之支持基板。
圖1係表示藉由本發明之第1實施形態之半導體元件之製造方法製造半導體元件之步驟的流程圖。圖2係本發明之第1實施形態之半導體元件之製造方法之各步驟的基板的剖面圖。此處，對於該半導體元件，就製造以氮化物半導體為材料之發光二極體(LED)之情形進行說明。氮化物半導體係例如以Alx Iny Gaz N(0≦x≦1，0≦y≦1，0≦z≦1，x+y+z=1)之式所表示之半導體。該LED利用氮化物半導體之n型層與p型層之積層體之發光。又，於圖2中揭示有僅LED之1個元件之構成，實際上，可於單個支持基板上形成複數個LED，且可在基板上形成有複數個元件之後將其等分離成各個元件，或者，將其等串列或並列地連接而使用。
第1實施形態之半導體元件之製造方法具有化合物半導體層形成步驟(步驟S11)、元件區域形成步驟(步驟S12)、柱狀物形成步驟(步驟S13)、犧牲層形成步驟(步驟S14)、p側電極形成步驟(步驟S15)、接合層形成步驟(步驟S16)、支持基板接合前步驟(步驟S17)、接合步驟(步驟S18)、剝離步驟(步驟S19)、n側電極形成步驟(步驟S20)、及線接合(wire bonding)步驟(步驟S21)，且剝離步驟(步驟S19)由掀離步驟(步驟S191)與犧牲層蝕刻步驟(步驟S192)構成，於剝離步驟(步驟S19)之掀離步驟(步驟S191)中，維持柱狀物之接合。即，於掀離步驟(步驟S191)中，藉由除去掀離層而分離半導體層之下面與成長基板，且不分離柱狀物與成長基板。
於化合物半導體層形成步驟(步驟S11)，在成長基板上，形成掀離層(金屬緩衝層)、及掀離層上之化合物半導體層。首先，如圖2(a)所示，於成長基板11上，形成金屬緩衝層12。作為成長基板11，尤佳為使用藍寶石單晶((0001)基板)。又，作為其上之金屬緩衝層12，可使用例如100左右膜厚之鈧(Sc)。金屬緩衝層12之成膜可藉由濺鍍法、真空蒸鍍法等而進行。
接著，於此狀態進行氮化處理，例如設定為氨氣環境1040℃以上高溫之步驟。藉此，金屬緩衝層(金屬層：Sc層)12表面得以氮化，而形成氮化鈧層(金屬氮化物層：ScN層)12s。該ScN層12s之厚度可藉由處理時間、溫度等之調整而設定。
接著，於具有ScN層12s之Sc金屬緩衝層12上，依序成膜n型氮化物半導體層(n型半導體層：n型層)13、p型氮化物半導體層(p型半導體層：p型層)14(磊晶成長步驟)。該成膜係利用例如有機金屬氣相成長法(MOCVD法)而進行，且係分別向n型層13摻雜作為施體之雜質，向p型層14摻雜作為受體之雜質。藉由該磊晶成長步驟，形成由n型層13與p型層14所構成之積層體15，並於其中形成氮化物半導體之pn接合而成發光層16。於ScN層12s上，可使晶體缺陷較少之n型層13及p型層14成長。從而，可使得該積層體15中之氮化物半導體高品質化，且可提高發光強度。
於元件區域形成步驟(步驟S12)，至少將化合物半導體層(積層體)15之一部分藉由蝕刻除去而同時形成元件區域15a、核部21a及分離槽20(圖2(b))。在形成元件區域時，將用於接合成長基板11與支持基板之核部21a保留並形成於元件區域之周圍。該核部21a係由化合物半導體層(積層體)15所形成者。如圖2(b)所示，分離槽20具有自圖2之上側(p型層14側)到達成長基板11表面之深度。藉此，積層體15於基板11上發生分割。於圖2(b)中，表示了一方向之剖面，但該分離槽20亦可沿與此不同之方向形成，而形成由分離槽20所包圍之複數個區域之元件區域15a。
分離槽20之形成係以例如以下之方式進行。於化合物半導體層(積層體)15藉由CVD成膜SiO2 ，利用抗蝕劑進行圖案化，以BHF進行蝕刻，藉此形成SiO2 遮罩。其後，以SiO2 為遮罩進行化合物半導體層之乾式蝕刻，進行蝕刻直至藍寶石基板露出。其後，使用BHF除去SiO2 遮罩。
於柱狀物形成步驟(步驟S13)，以被覆核部21a及金屬緩衝層之方式形成保護膜22並形成柱狀物21。其係為了使核部21a在掀離步驟中不掀離。保護膜22藉由例如成膜SiO2 (1μm)等而形成(圖2(c))。圖2(c)中，保護膜22亦被覆於核部21a之上部，但亦可僅將掀離步驟中不會除去之保護層形成於核部側面。又，保護層只要為於掀離步驟中不溶解、剝離之材料即可，亦可使用金屬、樹脂等材料，亦可藉由以被覆核部及金屬緩衝層之方式形成犧牲層或接合層而使犧牲層或接合層兼作保護層。
於犧牲層形成步驟(步驟S14)，在柱狀物21之上部成膜例如Cr(250)作為犧牲層23，成膜例如Pt/Au(2000/1μm)作為接合層24(圖2(d))。
於p側電極形成步驟(步驟S15)，在存在於最上面之p型層14之整個面，成膜可與P型層14獲得歐姆性接觸之材料作為p側電極25。例如，成膜Ni/Au(50/200)，進行退火。
於接合層形成步驟(步驟S16)，例如，成膜Pt/Au(2000/2μm)作為接合層26(圖2(d))。
於支持基板接合前步驟(步驟S17)，在不同於上述構造而另外準備之支持基板30之一面之主面上，形成導電性接合層31(圖2(e))。
支持基板30，可使用機械性強度充分且熱傳導率高之任意基板，其導電率亦為任意。例如，可使用作為半導體基板之一種之單晶矽(Si)基板。導電性接合層31係使用可藉由加熱壓接來形成可與接合層24與接合層26接合之導電性材料，例如成膜Ti/Pt/Au/Sn/Au(100/2000/1000/2000/1μm)作為接合層。
於接合步驟(步驟S18)，接合化合物半導體層15、柱狀物21與支持基板30(圖2(f))。
如圖2(f)所示，以使導電性接合層31與接合層24、26直接接觸之方式，以高溫進行加壓接合圖2(d)之構造、及圖2(e)之構造。例如，以施加12 kN之荷重、300℃ 60分鐘、真空環境之接合條件進行熱壓接。藉由該步驟，積層體15a及柱狀物21經由p側電極25及接合層26、犧牲層23及接合層24、導電性接合層31而接合於支持基板30。
於剝離步驟(步驟S19)，除去掀離層(金屬緩衝層)12並剝離成長基板11。該剝離步驟由掀離步驟(步驟S191)與犧牲層蝕刻步驟(步驟S192)構成。於掀離步驟(步驟S191)，維持柱狀物21之接合(圖2(g))。
掀離步驟(步驟S191)例如藉由將已接合之基板40浸漬於鹽酸來進行化學蝕刻而溶解掀離層(金屬緩衝層)12(圖2(g))。又，犧牲層蝕刻步驟(步驟S192)例如藉由使用Cr選擇蝕刻液(硝酸鈰銨(Ceric ammonium nitrate))進行化學蝕刻而溶解犧牲層23，剝離藍寶石基板11。
於該剝離步驟之掀離步驟(步驟S191)中，因維持柱狀物21之接合，故使得化合物半導體層15a之應力緩和，不會發生斷裂，從而可自藍寶石基板11剝離化合物半導體層(元件區域)15a。
因此，於該剝離步驟後，經過n側電極形成步驟(步驟S20)與線接合步驟，最終，可製造無斷裂之高品質LED(半導體元件)。
圖3係表示藉由本發明之第2實施形態之半導體元件之製造方法製造半導體元件之步驟之流程圖。圖4係本發明之第2實施形態之半導體元件之製造方法之各步驟的基板的剖面圖。該第2實施形態，在形成分離槽之後，以於成長基板上不設置掀離層之方式形成柱狀物。而且，較佳為柱狀物由金屬或樹脂形成。更佳為柱狀物由在掀離步驟中不會被化學蝕刻之金屬或樹脂形成。
第2實施形態之半導體元件之製造方法具有化合物半導體層形成步驟(步驟S31)、元件區域形成步驟(步驟S32)、柱狀物形成步驟(步驟S33)、犧牲層形成步驟(步驟S34)、p側電極形成步驟(步驟S35)、接合層形成步驟(步驟S36)、支持基板接合前步驟(步驟S37)、接合步驟(步驟S38)、剝離步驟(步驟S39)、n側電極形成步驟(步驟S40)、及線接合步驟(步驟S41)，且剝離步驟(步驟S39)由掀離步驟(步驟S391)與犧牲層蝕刻步驟(步驟S392)構成，於剝離步驟(步驟S39)之掀離步驟(步驟S391)中，維持柱狀物之接合。即，於掀離步驟(步驟S391)中，藉由除去掀離層而分離半導體層之下面與成長基板，且不分離柱狀物與成長基板。
於化合物半導體層形成步驟(步驟S31)，在成長基板上，形成掀離層(金屬緩衝層)、及掀離層上之化合物半導體層(圖4(a))。因該步驟與第1實施形態之步驟S11相同故省略說明。
於元件區域形成步驟(步驟S32)，至少將化合物半導體層(積層體)15之一部分藉由蝕刻除去而形成元件區域與分離槽50(圖4(b))。該步驟，除了於元件區域之周圍不形成核部以外，其他均與第1實施形態之步驟S12相同故而省略說明。
於柱狀物形成步驟(步驟S33)，在分離槽之區域50之一部分之元件區域之周圍形成與元件區域大致相同高度之柱狀物51。對於柱狀物51而言，首先，於分離槽之區域之一部分形成晶種層(seed layer)52，藉由鍍Ni等形成支柱53。藉由晶種層52與支柱53而形成柱狀物51(圖4(c))。再者，支柱53亦可使用不會被後步驟使用之蝕刻液蝕刻之抗蝕劑來代替鍍Ni而形成。
於犧牲層形成步驟(步驟S34)，在柱狀物51之上部成膜例如Cr/Pt/Au(250/2000/1μm)作為犧牲層23與接合層24(圖4(d))。該步驟與第1實施形態之步驟S14相同。
於p側電極形成步驟(步驟S35)，與第1實施形態之步驟S15同樣地，在存在於最上面之p型層14之整個面，成膜可與P型層14獲得歐姆性接觸之材料作為p側電極25。例如，成膜Ni/Au(50/200)，進行退火。
於接合層形成步驟(步驟S36)，與第1實施形態之步驟S16同樣地，成膜Pt/Au(2000/2μm)作為接合層26(圖4(e))。
於支持基板接合前步驟(步驟S37)，在不同於上述構造而另外準備之支持基板30之一面之主面上，形成導電性接合層31。再者，因該步驟以後，進行與第1實施形態中之步驟S17～步驟S21為止之步驟相同之操作，故省略剖面圖與具體之說明。
於接合步驟(步驟S38)，接合化合物半導體層15、柱狀物51與支持基板30。
於剝離步驟(步驟S39)，除去掀離層(金屬緩衝層)12並剝離成長基板11。該剝離步驟由掀離步驟(步驟S391)與犧牲層蝕刻步驟(步驟S392)構成。於掀離步驟(步驟S391)，維持柱狀物51之接合。
掀離步驟(步驟S391)例如藉由將已接合之基板40浸漬於鹽酸來進行化學蝕刻而溶解掀離層(金屬緩衝層)12。又，犧牲層蝕刻步驟(步驟S392)例如藉由使用Cr選擇蝕刻液(硝酸鈰銨)進行化學蝕刻而溶解犧牲層23，剝離藍寶石基板11。
於該剝離步驟之掀離步驟(步驟S391)中，因維持柱狀物51之接合，故使得化合物半導體層15a之應力緩和，不會發生斷裂，從而可自藍寶石基板11剝離化合物半導體層(元件區域)15a。
因此，於該剝離步驟後，經過n側電極形成步驟(步驟S40)與線接合步驟(步驟S41)，最終，可製造無斷裂之高品質LED(半導體元件)。
圖5係表示藉由本發明之第3實施形態之半導體元件之製造方法製造半導體元件之步驟的流程圖。圖6係本發明之第3實施形態之半導體元件之製造方法之各步驟的基板的剖面圖。該第3實施形態之特徵在於：於化合物半導體層形成步驟中，設有形成金屬緩衝層之步驟與去除設置柱狀物(核部)之區域之金屬緩衝層的步驟，其後，具有形成化合物半導體層之步驟。
第3實施形態之半導體元件之製造方法具有化合物半導體層形成步驟(步驟S51)、元件區域形成步驟(步驟S52)、犧牲層形成步驟(步驟S53)、p側電極形成步驟(步驟S54)、接合層形成步驟(步驟S55)、支持基板接合前步驟(步驟S56)、接合步驟(步驟S57)、剝離步驟(步驟S58)、n側電極形成步驟(步驟S59)、及線接合步驟(步驟S60)，且剝離步驟(步驟S58)由掀離步驟(步驟S581)與犧牲層蝕刻步驟(步驟S582)構成，於剝離步驟(步驟S58)之掀離步驟(步驟S581)，維持柱狀物之接合。即，於掀離步驟(步驟S191)，藉由除去掀離層而分離半導體層之下面與成長基板，且不分離柱狀物與成長基板。又，於化合物半導體層形成步驟(步驟S51)，具有金屬緩衝層形成步驟(步驟S511)、去除形成柱狀物(核部)之區域之金屬緩衝層之步驟(步驟S512)、及化合物半導體層堆積步驟(步驟S513)。
於化合物半導體層形成步驟(步驟S51)，係使用選擇性地形成之金屬緩衝層。首先，進行形成金屬緩衝層之步驟(步驟S511)。於該步驟，在成長基板上，形成掀離層(金屬緩衝層)。首先，如圖6(a)所示，於成長基板11上，形成金屬緩衝層12。作為成長基板11，尤佳為使用藍寶石單晶((0001)基板)。又，作為其上之金屬緩衝層12，可使用例如100左右膜厚之鈧(Sc)。金屬緩衝層12之成膜可藉由濺鍍法、真空蒸鍍法等而進行。
執行下一去除形成柱狀物(核部)之區域之金屬緩衝層之步驟(步驟S512)。藉此，如圖6(a)所示，於成長基板11上設置堆積有金屬緩衝層之區域12b及未堆積金屬緩衝層之區域60。可利用以抗蝕劑等為遮罩之掀離法或蝕刻法。
接著，於此狀態進行氮化處理，例如設定為氨氣環境1040℃以上高溫之步驟。藉此，金屬緩衝層(金屬層：Sc層)12表面得以氮化，而形成氮化鈧層(金屬氮化物層：ScN層)12s。該ScN層12s之厚度可藉由處理時間、溫度等之調整而設定。
於化合物半導體層堆積步驟(步驟S513)，在具有ScN層12s之堆積有Sc金屬緩衝層之區域12b與未堆積之區域60上，依序成膜n型氮化物半導體層(n型半導體層：n型層)13、p型氮化物半導體層(p型半導體層：p型層)14(磊晶成長步驟)。該成膜係利用例如有機金屬氣相成長法(MOCVD法)而進行，且係分別向n型層13摻雜作為施體之雜質，向p型層14摻雜作為受體之雜質。藉由該磊晶成長步驟，形成由n型層13與p型層14所構成之積層體15，並於其中形成氮化物半導體之pn接合而成發光層16。於ScN層12s上，可使晶體缺陷較少之n型層13及p型層14成長。因此，可使得該積層體15中之氮化物半導體高品質化，且可提高發光強度。
於元件區域形成步驟(步驟S52)，至少將化合物半導體層(積層體)15之一部分藉由蝕刻除去而形成元件區域與分離槽61(圖6(b))。在形成元件區域時，保留用於接合成長基板11與支持基板之柱狀物(核部)62而形成。該柱狀物(核部)62係由未堆積金屬緩衝層之區域60所堆積之化合物半導體層(積層體)而形成者。
分離槽61之形成係以例如以下之方式進行。於化合物半導體層15藉由CVD成膜SiO2 ，利用抗蝕劑進行圖案化，以BHF進行蝕刻，藉此形成SiO2 遮罩。其後，以SiO2 為遮罩進行化合物半導體層之乾式蝕刻，進行蝕刻直至藍寶石基板露出。其後，使用BHF除去SiO2 遮罩。
於犧牲層形成步驟(步驟S53)，在柱狀物(核部)62之上部成膜Cr/Pt/Au(250/2000/1μm)作為犧牲層23與接合層24(圖6(d))。該步驟與第1實施形態之步驟S14相同。
於p側電極形成步驟(步驟S54)，與第1實施形態之步驟S15同樣地，在存在於最上面之p型層14之整個面，成膜可與P型層14獲得歐姆性接觸之材料作為p側電極25。例如，成膜Ni/Au(50/200)，進行退火。
於接合層形成步驟(步驟S55)，與第1實施形態之步驟S16同樣地成膜Pt/Au(2000/2μm)作為接合層26(圖6(e))。
於支持基板接合前步驟(步驟S56)，在不同於上述構造而另外準備之支持基板30之一面之主面上，形成導電性接合層31。再者，因該步驟以後，進行與第1實施形態之步驟S17～步驟S21為止之步驟相同之操作，故省略剖面圖與具體之說明。
於接合步驟(步驟S57)，接合化合物半導體層15、柱狀物62及支持基板30。
於剝離步驟(步驟S58)，除去掀離層(金屬緩衝層)12並剝離成長基板11。該剝離步驟由剝離步驟(步驟S581)與犧牲層蝕刻步驟(步驟S582)構成。於掀離步驟(步驟S581)，維持柱狀物(核部)62之接合。
掀離步驟(步驟S581)例如藉由將已接合之基板40浸漬於鹽酸來進行化學蝕刻而溶解掀離層(金屬緩衝層)12。又，犧牲層蝕刻步驟(步驟S392)例如藉由使用Cr選擇蝕刻液(硝酸鈰銨)進行化學蝕刻而溶解犧牲層23，剝離藍寶石基板11。
於該剝離步驟之掀離步驟(步驟S581)中，因維持柱狀物62之接合，故使得化合物半導體層15a之應力緩和，不會發生斷裂，從而可自藍寶石基板11剝離化合物半導體層(元件區域)15a。
因此，於該剝離步驟後，經過n側電極形成步驟(步驟S59)與線接合步驟(步驟S60)，最終，可製造無斷裂之高品質LED(半導體元件)。
又，亦可使化合物半導體層形成步驟(步驟S51)中之金屬緩衝層(金屬層：Sc層)12之圖案、及元件區域形成步驟(步驟S52)中之柱狀物(核部)62之圖案，與圖6之例不同。圖7係表示該情形時之製造步驟之步驟剖面圖。圖7(a)～(e)對應於圖6(a)～(e)，其中僅Sc層12b與柱狀物62之圖案之位置關係不同。此處，進行保留元件區域、及作為應形成柱狀物(核部)之區域之內部之區域內的金屬緩衝層(Sc層12)，而除去其等以外之區域之金屬緩衝層之步驟，來取代圖5中之去除形成柱狀物(核部)之區域之金屬緩衝層之步驟(步驟S512)。
於圖7(c)中，與圖6(c)之情形同樣地，柱狀物62藉由蝕刻而形成。此處，在圖6之情形時，於形成柱狀物62之部位未形成有Sc層12(12b)，與此相對地，此處係設定為於柱狀物62之內部形成Sc層12(12b)。此處，柱狀物62之內部之Sc層12設定為不自n型層13露出。如此，柱狀物62與Sc層12之設定，亦可與圖6之情形同樣地進行。
此時而形成為柱狀物62之內部之Sc層12為不自n型層13露出，故即便於掀離步驟中蝕刻柱狀物62中之Sc層12亦不受蝕刻，而維持柱狀物62與成長基板11之間之接合。因此，後步驟可與圖6之製造方法同樣地進行。該情形時，與圖6之製造方法相比而言，於圖7(c)之狀態下，元件區域之高度與柱狀部62之高度同等。因此，在接合步驟中視為重要之該等之高度調整變得尤其容易。又，亦可將柱狀物62內部之Sc層12作為微影製程(lithography)或接合時之對準標記而使用。
圖8係表示藉由本發明之第4實施形態之半導體元件之製造方法製造半導體元件之步驟之流程圖。圖9係本發明之第4實施形態之半導體元件之製造方法之各步驟的基板的剖面圖。於該第4實施形態，在支持基板上形成犧牲層，並以該犧牲層為基礎形成柱狀物。而且，較佳為柱狀物由金屬形成。進而，較佳為柱狀物由無法化學蝕刻之金屬形成。
第4實施形態之半導體元件之製造方法具有化合物半導體層形成步驟(步驟S71)、元件區域形成步驟(步驟S72)、p側電極形成步驟(步驟S73)、接合層形成步驟(步驟S74)、支持基板接合前步驟(步驟S75)、接合步驟(步驟S76)、剝離步驟(步驟S77)、n側電極形成步驟(步驟S78)、及線接合步驟(步驟S79)。而且，支持基板接合前步驟(步驟S75)具有犧牲層形成步驟(步驟S751)、柱狀物形成步驟(步驟S752)、接合層形成步驟(步驟S753)。又，剝離步驟(步驟S77)由掀離步驟(步驟S771)與犧牲層蝕刻步驟(步驟S772)構成，於剝離步驟(步驟S77)之掀離步驟(步驟S771)中，維持柱狀物之接合。即，於掀離步驟(步驟S771)中，藉由除去掀離層而分離半導體層之下面與成長基板，且不分離柱狀物與成長基板。
於化合物半導體層形成步驟(步驟S71)，在成長基板11上，形成掀離層(金屬緩衝層)、及掀離層上之化合物半導體層。因該步驟與第1實施形態中之步驟S11相同故省略說明。
於元件區域形成步驟(步驟S72)，至少將化合物半導體層(積層體)15之一部分藉由蝕刻除去而形成元件區域與分離槽50。該步驟中，除了於元件區域之周圍不形成核部以外，其他均與第1實施形態之步驟S12相同故而省略說明。
於p側電極形成步驟(步驟S73)，與第1實施形態之步驟S15同樣地，在存在於最上面之p型層14之整個面上，成膜可與P型層14獲得歐姆性接觸之材料作為p側電極25。例如，成膜Ni/Au(50/200)，進行退火。
於接合層形成步驟(步驟S74)，與第1實施形態之步驟S16同樣地成膜Pt/Au(2000/2μm)作為接合層80(圖8(b))。
於支持基板接合前步驟(步驟S75)，首先，執行犧牲層形成步驟(步驟S751)。於犧牲層形成步驟(步驟S751)中，在不同於上述構造而另外準備之支持基板30之一面之主面上，成膜Cr(250)作為犧牲層81。再者，圖9(a)中，將支持基板30朝向下而表示。
於柱狀物形成步驟(步驟S752)，以形成於支持基板30之犧牲層81為基礎形成與形成於成長基板11上之元件區域大致相同高度之柱狀物82。對於柱狀物82而言，首先，以犧牲層81為基礎形成晶種層82a，藉由鍍Ni等形成支柱82b。藉由晶種層82a與支柱82b而形成柱狀物82(圖9(a))。再者，支柱82b亦可使用不會被後步驟使用之蝕刻液蝕刻之抗蝕劑來代替鍍Ni而形成。
於接合層形成步驟(步驟S753)，在支持基板30上與柱狀物82上成膜Pt/Au(2000/2μm)作為接合層83(圖9(a))。
於接合步驟(步驟S76)，藉由接合圖9(b)所示之接合層80與圖9(a)所示之接合層83而接合化合物半導體層15與支持基板30，接合柱狀物82與成長基板11(圖9(c))。
於剝離步驟(步驟S77)，除去掀離層(金屬緩衝層)12並剝離成長基板11。該剝離步驟由掀離步驟(步驟S771)與犧牲層蝕刻步驟(步驟S772)構成。於掀離步驟(步驟S771)中，維持柱狀物82之接合(圖9(d))。
掀離步驟(步驟S771)例如藉由將已接合之基板40浸漬於鹽酸進行化學蝕刻而溶解金屬緩衝層12。又，犧牲層蝕刻步驟(步驟S772)例如藉由使用Cr選擇蝕刻液(硝酸鈰銨)進行化學蝕刻而溶解犧牲層81，剝離藍寶石基板11。
於該剝離步驟之掀離步驟(步驟S771)中，因維持柱狀物82之接合，故使得化合物半導體層(元件區域)15a之應力緩和，不會發生斷裂，從而可自藍寶石基板11剝離化合物半導體層(元件區域)15a。
因此，於該剝離步驟後，經過n側電極形成步驟(步驟S78)與線接合步驟(步驟S79)，最終，可製造無斷裂之高品質LED(半導體元件)。
再者，於上述實施形態中，係使用藍寶石作為成長基板11而進行說明，但作為成長基板11，除了藍寶石以外，只要為經由緩衝層12等可使優質之GaN或AlGaN等III族氮化物半導體(n型層13、p型層14)成長者，亦可使用其他材料，例如AlN模板或SiC等。
又，支持基板30，除使用矽以外，亦可使用任意材料。其中，因支持基板30成為所製造之LED之機械性支持基板之同時，亦作為散熱基板，故較佳為具有高機械性強度，且具有高熱傳導率者。支持基板30之材料可自廣泛範圍之材料中選擇，可使用各種絕緣性基板、金屬基板、半導體基板。又，亦可使用於機械性強度及熱傳導率較高之絕緣性陶瓷基板上預先形成有金屬配線之金屬陶瓷接合基板。
再者，於上述例，積層體均設定為以由氮化物半導體所構成之n型層13、p型層14而構成者。然而，明確的是即便為其他之情形，亦可獲得同樣之效果。例如，明確的是可同樣地製造並非利用單純之pn接合之LED，而為於n型層與p型層之間設有為活化層之多重量子井構造之構造之LED或LD(雷射二極體)。於該情形時，在磊晶成長步驟中，於成長基板11上形成n型層13，於其上形成活化層後形成p型層14。
上述實施形態中之柱狀物係為於例如將成長基板設為底面、將支持基板設為頂部時，暫時性地承擔底面與頂部之間之柱之作用者，其並不限於大致圓柱或多角柱等，關於其形狀、大小及配置關係，可為各種形態。其中，當在某些掀離法中使用化學蝕刻之情形時，不應使用例如會如包圍四方之壁般完全阻塞掀離層化學蝕刻之蝕刻液可到達之路經者。為了使應力相對於被掀離之部分之形狀均等地分散，較佳之形態為規則性地配置。
上述實施形態中之柱狀物需要於掀離後進行剝離。為了使剝離容易化較佳為於柱狀物之一部分設置犧牲層，柱狀物本身兼具犧牲層之功能之情形亦佳。又，於本實施形態中將柱狀物之剝離部位設定為支持基板側，係為了避免將元件各個分離時之不良影響，剝離部位亦可為成長基板側，其位置為任意。為了基板再利用等之目的，亦可將柱之兩側剝離。
上述實施形態中之犧牲層在對掀離層進行掀離時未剝離，為於此後之犧牲層蝕刻步驟可不對元件或接合層造成不良影響地進行分離之層即可。於化學掀離之情形時，為不同於作為掀離層之金屬緩衝層與犧牲層之選擇蝕刻液即可。金屬緩衝層可選擇例如Sc、Cr、Zr、Hf等(及該等之氮化物)。犧牲層可選擇於金屬緩衝層所選擇者以外之材料，例如Cr、Ni、Ti等金屬或樹脂、接著劑等。再者，分離犧牲層之方法並不限於蝕刻，亦可使用熱或光、機械方法等。接合層可使用上述選擇以外之材料，例如Pt、Au等貴金屬。根據掀離層之種類，及根據選擇蝕刻液之種類或分離方法，該等之組合涉及諸多種。
實施形態第1～第4中，相對較佳為如第1及第3之柱狀物般，具備由與半導體層相同之材料所構成之核部。其原因在於與使用由不同於半導體層之材料所構成之柱狀物之第2及第4相比而言，關於達成與支持基板接合時所必要，且配合與半導體層之高度之精度，易於進行品質管理。
(實施例1-1)
實際上，於實施形態第1所例示之步驟形成化合物半導體層，進行藍寶石基板剝離。於藍寶石單晶基板(0001)面上藉由濺鍍法成膜100膜厚之鈧(Sc)作為金屬緩衝層。
接著，於氨氣環境以1200℃進行10分鐘之氮化處理，而氮化金屬緩衝層，形成氮化鈧層(ScN層)。
接著，於ScN層上，依序以MOCVD法成膜2μm之非摻雜AlGaN、摻雜Si之n型AlGaN層(1.5μm)、MQW活化層(0.1μm)、摻雜Mg之p型AlGaN層(0.3μm)。
於p型AlGaN層上藉由CVD成膜SiO2 ，利用抗蝕劑進行圖案化，以BHF進行蝕刻藉此形成SiO2 遮罩，進行化合物半導體層之乾式蝕刻，進行蝕刻直至藍寶石基板露出。其後，使用BHF除去SiO2 遮罩，於直徑850μm之圓形元件區域、及元件區域之周邊，形成直徑約90μm之核部。
以被覆核部整體之方式藉由CVD成膜SiO2 (1μm)作為保護膜。於核部之上部之保護膜上成膜Cr(250)作為犧牲層，成膜Pt/Au(2000/1μm)作為接合層。
又，於元件區域之p型層整個面上，成膜Ni/Au(50/200)作為p側電極並以550℃進行15分鐘之退火。其後，成膜Pt/Au(2000/2μm)作為接合層。
使用p型單晶矽(Si)基板作為支持基板30，成膜Ti/Pt/Au/Sn/Au(100/2000/1000/2000/1μm)作為支持基板側之接合層。對元件區域及柱狀物側之接合層、與支持基板側之接合層，以施加12kN之荷重、300℃60分鐘、於真空環境進行熱壓接。
將已接合之基板浸漬於鹽酸24小時以溶解Sc及ScN而進行化學掀離。其後，使用Cr選擇蝕刻液(硝酸鈰銨)溶解犧牲層，剝離藍寶石基板。
藉由光學顯微鏡之表面觀察，將藍寶石基板剝離後之化合物半導體層之品質與先前之製造方法進行比較。
此處，在作為比較對照之先前之製造方法，係於元件區域之周圍未設置柱狀物地進行藍寶石基板剝離。圖10(a)係表示未形成核部、未設置柱狀物地剝離藍寶石基板之支持基板與化合物半導體層之圖，圖10(b)係表示設置實施例1之柱狀物而剝離藍寶石基板，其後，分離柱狀物之支持基板與化合物半導體層之圖。本實施例中，以包圍相對於各元件之半導體層相等且直徑為850μm之圓形半導體層之方式，於1邊850μm之四角形之頂點之位置處，配置有直徑約90μm之圓柱形柱狀物。自該四角形之對角線側所觀察到之1個元件之剖面例示於實施形態第1～4的剖面圖。圖10之符號70表示支持基板，符號71表示先前之方法之化合物半導體層，符號72表示本發明中之化合物半導體層。又，圖10(b)之符號73表示剝離柱狀物後之痕跡(接合層24之犧牲層23側之面)。如圖10(a)及電子顯微鏡照片(圖10(c))所示，於先前之製造方法，金屬顯微鏡及SEM觀察到在藍寶石基板剝離後之化合物半導體層之中央部處發生斷裂。認為自化合物半導體層之外周部進行蝕刻，而於藍寶石基板即將剝離之前保留於中央部之微小區域內，產生基板與化合物半導體層及支持基板之間之應力之集中，其結果，於剝離後觀察到如此之斷裂。然而，由圖10(b)可知，本發明之製造方法，於化合物半導體層不會發生斷裂。即便於本發明之製造方法藉由電子顯微鏡進行觀察亦未觀察到例如圖10(c)般之斷裂。從而得知，可確認於實施例中之藍寶石基板掀離時不會發生斷裂，且藉由自周邊蝕刻掀離層而掀離之化合物半導體層之蝕刻之進行可抑制應力集中之部位之斷裂。
(實施例1-2)
於實施形態1所例示之步驟中，除了當犧牲層及接合層兼作保護層時，省略保護層之形成步驟，以被覆核部整體之方式成膜Cr(250)作為犧牲層，成膜Pt/Au(2000/1μm)作為接合層，形成Pt/Au(2000/1μm)作為元件區域之接合層以外，其他均與實施例1同樣地進行。獲得與圖10(b)同樣之結果，於化合物半導體層未發生斷裂。
(實施例2)
如實施形態第2所例示之步驟般，除了未形成核部，形成Pt/Au/Pt/Pd(500/7500/500/500)為晶種層，藉由厚度3μm之鍍Ni形成柱狀物，形成Pt/Au(2000/1μm)作為柱狀物與元件區域之接合層以外，其他均與實施例1同樣地進行。獲得與圖10(b)相同之結果，於化合物半導體層未發生斷裂。
(實施例3)
如實施形態第3所例示之步驟般，藉由形成抗蝕劑遮罩並進行蝕刻而除去核部所處之位置之金屬緩衝層，未形成保護膜地將Pt/Au(2000/1μm)作為柱狀物與元件區域之接合層，除此以外與實施例1同樣地進行。獲得與圖10(b)同樣之結果，於化合物半導體層未發生斷裂。
(實施例4)
又，如實施形態第4所例示之步驟般，除了於支持基板側經由剝離層形成柱狀物以外其他均與實施例2同樣地進行。未發現剝離如圖10(b)之符號73所示之柱狀物之痕跡，於化合物半導體層未發生斷裂。
又，對實施例1及比較例中所製成之樣品，進而藉由乾式蝕刻除去已剝離之化合物半導體層之非摻雜之AlGaN層，於所露出之n型AlGaN層形成Ti/Al，並進行I-V測定。於逆向電壓Vr(-10μA)中，實施例1為10 V以上，相對於此比較例1較低為約6 V。認為由於發生斷裂而導致漏電流增加。由此可知根據本發明，能夠獲得漏電流較少之元件。
關於以上實施形態所說明之構成、形狀、大小及配置關係僅係以能夠理解、實施本發明之程度概略性地表示者，且數值及各構成之組成(材質)等僅為例示。因此，本發明並非限於所說明之實施形態者，只要不脫離申請專利範圍所示之技術思想之範圍便可變更為各種形態。
本發明之半導體元件與半導體元件之製造方法可利用於LED光學系統元件等半導體元件與製造半導體元件之方法。
11．．．成長基板
12．．．掀離層(金屬緩衝層)(金屬層：Sc層)
12b．．．堆積有金屬緩衝層之區域
13．．．n型氮化物半導體層(n型半導體層：n型層)
14．．．p型氮化物半導體層(p型半導體層：p型層)
15．．．化合物半導體層(積層體)
15a．．．元件區域
16．．．發光層
20、50、61．．．分離槽
21、51、82．．．柱狀物
21a．．．核部
22．．．保護膜
23、81．．．犧牲層
24、26、80．．．接合層
25．．．P型電極
30、70．．．支持基板
31．．．導電性接合層
40．．．已接合之基板
52、82a．．．晶種層
53、82b．．．支柱
60．．．未堆積金屬緩衝層之區域
62．．．柱狀物(核部)
71．．．先前之方法之化合物半導體層
72．．．本發明中之化合物半導體層
73．．．剝離柱狀物後之痕跡
圖1係表示藉由本發明之第1實施形態之半導體元件之製造方法製造半導體元件之步驟的流程圖。
圖2係本發明之第1實施形態之半導體元件之製造方法之各步驟的1個元件之基板的剖面圖。
圖3係表示藉由本發明之第2實施形態之半導體裝置之製造方法製造半導體裝置之步驟之流程圖。
圖4係本發明之第2實施形態之半導體裝置之製造方法之各步驟的1個元件之基板的剖面圖。
圖5係表示藉由本發明之第3實施形態之半導體裝置之製造方法製造半導體裝置之步驟之流程圖。
圖6係本發明之第3實施形態之半導體裝置之製造方法之各步驟的1個元件之基板的剖面圖。
圖7係本發明之第3實施形態之半導體裝置之製造方法之變形例之各步驟的1個元件之基板的剖面圖。
圖8係表示藉由本發明之第4實施形態之半導體裝置之製造方法製造半導體裝置之步驟之流程圖。
圖9係本發明之第4實施形態之半導體裝置之製造方法之各步驟的1個元件之基板的剖面圖。
圖10係表示藍寶石基板剝離後之化合物半導體層之情況之圖，(a)為藉由先前之製造方法者，(b)為藉由本發明之製造方法者。(c)為電子顯微鏡照片。
11．．．成長基板
12．．．掀離層(金屬緩衝層)(金屬層：Sc層)
13．．．n型氮化物半導體層(n型半導體層：n型層)
14．．．p型氮化物半導體層(p型半導體層：p型層)
15．．．化合物半導體層(積層體)
15a．．．元件區域
16．．．發光層
20．．．分離槽
21．．．柱狀物
21a．．．核部
22．．．保護膜
23．．．犧牲層
24、26．．．接合層
25．．．P型電極
30．．．支持基板
31．．．導電性接合層
40．．．基板

Claims (11)

  1. 一種半導體元件之製造方法，係製造具備有於支持基板上接合有半導體層之構成之半導體元件，具備如下步驟：元件區域形成步驟，其係於成長基板上經由掀離層形成由該半導體層所構成之元件區域；柱狀物形成步驟，其係於該成長基板上形成柱狀物；接合步驟，其係於支持基板接合該半導體層及該柱狀物之上部；掀離步驟，其係藉由除去該掀離層來分離該半導體層之下面與該成長基板，且不分離該柱狀物與該成長基板；及分離步驟，其係分離該柱狀物與該支持基板。
  2. 如申請專利範圍第1項之半導體元件之製造方法，其中，該柱狀物形成步驟具備於該柱狀物之一部分形成犧牲層之犧牲層形成步驟，且於分離該柱狀物與該支持基板之步驟，除去該犧牲層。
  3. 如申請專利範圍第1項之半導體元件之製造方法，其中，該柱狀物具備由與該半導體層相同之材料所構成之核部。
  4. 如申請專利範圍第3項之半導體元件之製造方法，其中，於該元件區域形成步驟中，將構成該半導體層之材料經由該掀離層而形成於該成長基板上之後，實施蝕刻，藉此形成該元件區域與該核部；且於該柱狀物形成步驟中，將在該掀離步驟中不會除 去之保護層形成於該核部側面。
  5. 如申請專利範圍第3項之半導體元件之製造方法，其中，於在該成長基板上形成該掀離層之步驟中，具有除去應形成該柱狀物之區域內之該掀離層之步驟，且將構成該半導體層之材料經由該掀離層形成於該成長基板上而部分不經由掀離層形成於該成長基板上之後，實施蝕刻，而同時形成該元件區域及在掀離步驟中不會掀離之該核部。
  6. 如申請專利範圍第3項之半導體元件之製造方法，其中，於在該成長基板上形成該掀離層之步驟中，具有於該元件區域、及作為應形成該柱狀物之區域內部之區域選擇性地形成該掀離層的步驟，且將構成該半導體層之材料經由該掀離層形成於該成長基板上而部分不經由掀離層形成於該成長基板上之後，實施蝕刻，而同時形成該元件區域與在掀離步驟中不會掀離之該核部。
  7. 如申請專利範圍第1項之半導體元件之製造方法，其中，該半導體層於該成長基板側具備有n型層、及形成於該n型層上之p型層。
  8. 如申請專利範圍第1項之半導體元件之製造方法，其中，於該接合步驟前，於該元件區域中之該半導體層之表面、及該支持基板之表面，分別形成導電性材料。
  9. 如申請專利範圍第7項之半導體元件之製造方法，其中，形成接合於該n型層之n型電極，形成接合於該p型層之p型電極，且向該n型電極與該p型電極之間施加有 10伏特逆向電壓時之漏電流為10μA以下。
  10. 一種半導體元件之製造方法，係製造具備於支持基板上接合有半導體層之構成之半導體元件，具備如下步驟：元件區域形成步驟，其係於成長基板上經由掀離層形成由該半導體層所構成之元件區域；柱狀物形成步驟，其係於該支持基板上形成柱狀物；接合步驟，其係於該支持基板接合該半導體層，於該成長基板接合該柱狀物；掀離步驟，其係藉由除去該掀離層來分離該半導體層之下面與該成長基板，且不分離該柱狀物與該成長基板；及分離步驟，其係分離該柱狀物與該支持基板。
  11. 如申請專利範圍第10項之半導體元件之製造方法，其中，該柱狀物形成步驟具備於該支持基板上形成犧牲層之犧牲層形成步驟，且於分離該柱狀物與該支持基板之步驟，除去該犧牲層。
TW100126333A 2010-07-30 2011-07-26 Semiconductor device and method for manufacturing semiconductor element TWI506816B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010172283 2010-07-30

Publications (2)

Publication Number Publication Date
TW201208119A TW201208119A (en) 2012-02-16
TWI506816B true TWI506816B (zh) 2015-11-01

Family

ID=45418213

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100126333A TWI506816B (zh) 2010-07-30 2011-07-26 Semiconductor device and method for manufacturing semiconductor element

Country Status (7)

Country Link
US (1) US8765584B2 (zh)
EP (1) EP2506316B1 (zh)
JP (1) JP4836218B1 (zh)
KR (1) KR101255489B1 (zh)
CN (1) CN103038902B (zh)
TW (1) TWI506816B (zh)
WO (1) WO2012014448A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811593B (zh) 2012-11-12 2018-06-19 晶元光电股份有限公司 半导体光电元件的制作方法
TWI549170B (zh) * 2013-07-29 2016-09-11 晶元光電股份有限公司 選擇性轉移半導體元件的方法
WO2015013864A1 (zh) * 2013-07-29 2015-02-05 晶元光电股份有限公司 选择性转移半导体元件的方法
WO2016027186A1 (en) * 2014-08-19 2016-02-25 Koninklijke Philips N.V. Sapphire collector for reducing mechanical damage during die level laser lift-off
JP6807334B2 (ja) * 2015-05-13 2021-01-06 ルミレッズ ホールディング ベーフェー ダイレベルのリフトオフの最中におけるメカニカルダメージを低減するためのサファイアコレクタ
WO2018008168A1 (ja) 2016-07-04 2018-01-11 三菱電機株式会社 半導体装置及びその製造方法
KR101902566B1 (ko) * 2017-07-25 2018-09-28 엘지디스플레이 주식회사 발광 표시 장치 및 이의 제조 방법
CN108878605B (zh) * 2018-05-04 2020-01-14 厦门三安光电有限公司 发光元件、发光元件阵列及其发光装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273463A (ja) * 2002-03-14 2003-09-26 Nichia Chem Ind Ltd 窒化物半導体レーザ素子及びその製造方法
JP2009218495A (ja) * 2008-03-12 2009-09-24 Mitsubishi Chemicals Corp 半導体発光素子および半導体発光装置
JP2010147166A (ja) * 2008-12-17 2010-07-01 Stanley Electric Co Ltd 半導体素子の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300788A (en) * 1991-01-18 1994-04-05 Kopin Corporation Light emitting diode bars and arrays and method of making same
US6852968B1 (en) * 1999-03-08 2005-02-08 Canon Kabushiki Kaisha Surface-type optical apparatus
US6627974B2 (en) * 2000-06-19 2003-09-30 Nichia Corporation Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
JP2006013548A (ja) * 2005-09-12 2006-01-12 Sony Corp 窒化物半導体素子およびその製造方法
KR100649763B1 (ko) * 2005-12-09 2006-11-27 삼성전기주식회사 수직구조 질화물 발광소자의 제조방법
JP4770513B2 (ja) 2006-02-27 2011-09-14 豊田合成株式会社 発光素子およびその製造方法
JPWO2008004437A1 (ja) * 2006-07-05 2009-12-03 パナソニック株式会社 半導体発光素子及び製造方法
US7754511B2 (en) * 2008-07-08 2010-07-13 High Power Opto. Inc. Laser lift-off method
JP5537801B2 (ja) * 2008-12-17 2014-07-02 キヤノンマシナリー株式会社 位置決め装置、位置決め方法、およびボンディング装置
JP5225133B2 (ja) 2009-02-06 2013-07-03 学校法人 名城大学 ＧａＮ系化合物半導体の成長方法及び成長層付き基板
JP4793468B2 (ja) * 2009-03-31 2011-10-12 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
KR100993077B1 (ko) * 2010-02-17 2010-11-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법, 발광소자 패키지
CN101931039B (zh) * 2010-08-23 2012-07-25 安徽三安光电有限公司 具有双层交错贯穿孔洞的氮化镓基发光二极管及其制作工艺

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273463A (ja) * 2002-03-14 2003-09-26 Nichia Chem Ind Ltd 窒化物半導体レーザ素子及びその製造方法
JP2009218495A (ja) * 2008-03-12 2009-09-24 Mitsubishi Chemicals Corp 半導体発光素子および半導体発光装置
JP2010147166A (ja) * 2008-12-17 2010-07-01 Stanley Electric Co Ltd 半導体素子の製造方法

Also Published As

Publication number Publication date
US20120256327A1 (en) 2012-10-11
KR101255489B1 (ko) 2013-04-16
CN103038902A (zh) 2013-04-10
TW201208119A (en) 2012-02-16
JP2012049520A (ja) 2012-03-08
KR20120057654A (ko) 2012-06-05
EP2506316A4 (en) 2015-10-28
EP2506316B1 (en) 2017-09-06
US8765584B2 (en) 2014-07-01
CN103038902B (zh) 2015-08-19
WO2012014448A1 (ja) 2012-02-02
EP2506316A1 (en) 2012-10-03
JP4836218B1 (ja) 2011-12-14

Similar Documents

Publication Publication Date Title
TWI506816B (zh) Semiconductor device and method for manufacturing semiconductor element
US8415180B2 (en) Method for fabricating wafer product and method for fabricating gallium nitride based semiconductor optical device
US9773940B2 (en) Semiconductor substrate, semiconductor device, and manufacturing methods thereof
US9318653B2 (en) Luminescent device and manufacturing method for luminescent device and semiconductor device
JP5774712B2 (ja) 半導体素子およびその製造方法
JP5237780B2 (ja) 半導体発光素子の製造方法
KR20080088278A (ko) 수직형 발광 다이오드 제조방법
TWI509828B (zh) 製造氮化物半導體裝置的方法
US8481411B2 (en) Method of manufacturing a semiconductor substrate having a cavity
US20160133792A1 (en) Semiconductor substrate and method of fabricating the same
JP2010056457A (ja) 発光素子アレイの製造方法
KR20120080560A (ko) 수직형 발광 다이오드 제조방법
KR101018244B1 (ko) 질화물계 반도체 발광소자의 제조방법
KR20110113311A (ko) 기판 분리 기술을 이용한 발광 다이오드 제조방법