JP7298111B2 - 発光素子及びその製造方法 - Google Patents

発光素子及びその製造方法 Download PDF

Info

Publication number
JP7298111B2
JP7298111B2 JP2019106647A JP2019106647A JP7298111B2 JP 7298111 B2 JP7298111 B2 JP 7298111B2 JP 2019106647 A JP2019106647 A JP 2019106647A JP 2019106647 A JP2019106647 A JP 2019106647A JP 7298111 B2 JP7298111 B2 JP 7298111B2
Authority
JP
Japan
Prior art keywords
dielectric
semiconductor layer
layer
semiconductor
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019106647A
Other languages
English (en)
Other versions
JP2020202222A (ja
Inventor
祐介 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2019106647A priority Critical patent/JP7298111B2/ja
Priority to US16/893,633 priority patent/US11393953B2/en
Publication of JP2020202222A publication Critical patent/JP2020202222A/ja
Application granted granted Critical
Publication of JP7298111B2 publication Critical patent/JP7298111B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

本発明は、発光素子及びその製造方法に関する。
特許文献１には、発光素子の光取り出し面側に配光制御用の透光層を配置した発光素子が開示されている。このような発光素子において、配光特性をより簡易的に制御することが望まれている。
特開２０１１－２５８６７５号公報
本発明の一実施形態は、配光特性を簡易的に制御することができる発光素子及びその製造方法を提供する。
本発明の一実施形態において、発光素子は、第１導電形の第１半導体層と、第２導電形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた発光層と、を含む半導体積層体と、前記第１半導体層と接して設けられた誘電体部材と、を含む。前記発光層からの光の波長に対する前記第１半導体層の屈折率は、前記波長に対する前記誘電体部材の屈折率と異なる。前記誘電体部材は、第１誘電体部分及び第２誘電体部分を含む。前記第２半導体層から前記第１半導体層に向かう第１方向に対して垂直な第２方向において、前記第１半導体層の一部は、前記第１誘電体部分と前記第２誘電体部分との間にある。前記第１誘電体部分は、第１面及び第２面を含む。前記第１方向において、前記第１面は、前記第２面と前記第１半導体層との間にある。前記第１面は、前記第１方向に対して傾斜している。
本発明の一実施形態において、発光素子の製造方法は、基板と、誘電体層と、前記基板と前記誘電体層との間に設けられた半導体部材と、を含む構造体を準備する工程を含む。前記製造方法は、前記誘電体層の一部を除去することにより、前記半導体部材の表面を露出させるとともに、前記誘電体層から誘電体部材を形成する工程を含む。前記製造方法は、前記露出された前記表面に前記誘電体部材を覆い発光層を含む半導体積層体を成長させる工程を含む。前記製造方法は、前記基板を除去する工程を含む。前記誘電体部材を形成する工程において、前記誘電体部材は第１面及び第２面を含み、前記第１面は、前記半導体積層体と接し前記半導体部材から前記半導体積層体に向かう第１方向に対して傾斜する。前記第２面は、前記第１面と前記半導体部材との間に位置する、前記誘電体部材を形成する。
本発明の一実施形態によれば、配光特性を簡易的に制御することができる発光素子及びその製造方法が提供される。
図１は、第１実施形態に係る発光素子を例示する模式的断面図である。 図２は、第１実施形態に係る発光素子を例示する模式的平面図である。 図３は、第１実施形態に係る発光素子を例示する模式的断面図である。 図４は、第１実施形態に係る発光素子を例示する模式的断面図である。 図５は、第１実施形態に係る発光素子を例示する模式的断面図である。 図６は、第１実施形態に係る発光素子を例示する模式的断面図である。 図７は、第２実施形態に係る発光素子の製造方法を例示するフローチャート図である。 図８は、第２実施形態に係る発光素子の製造方法を例示する模式的断面図である。 図９は、第２実施形態に係る発光素子の製造方法を例示する模式的断面図である。 図１０は、第２実施形態に係る発光素子の製造方法を例示する模式的断面図である。 図１１は、第２実施形態に係る発光素子の製造方法を例示する模式的断面図である。 図１２は、第２実施形態に係る発光素子の製造方法を例示する模式的断面図である。 図１３は、第２実施形態に係る発光素子の製造方法を例示する模式的断面図である。 図１４は、第２実施形態に係る発光素子の製造方法を例示する模式的断面図である。 図１５は、第２実施形態に係る発光素子の製造方法を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの長さや比率が異なって表される場合もある。本願明細書において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る発光素子を例示する模式的断面図であり、図２のI-I線断面図である。図２は、第１実施形態に係る発光素子を例示する模式的平面図であり、発光素子を図１の矢印ＡＡが指す方向に見た平面図である。
図１に示すように、本実施形態に係る発光素子１１０は、半導体積層体１５及び誘電体部材４０を含む。半導体積層体１５は、第１半導体層１１、第２半導体層１２及び発光層１３を含む。発光層１３は、第１半導体層１１と第２半導体層１２との間に設けられる。第１半導体層１１、第２半導体層１２及び発光層１３は、例えば、窒化物半導体である。窒化物半導体は、例えば、ＩｎｘＡｌｙＧａ１－ｘ－ｙＮ（０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）などの窒化ガリウム系の半導体材料である。
第１半導体層１１は、第１導電形である。第２半導体層１２は、第２導電形である。例えば、第１導電形はｎ形であり、第２導電形は、ｐ形である。第１導電形はｐ形であり、第２導電形は、ｎ形でも良い。以下に説明する例では、第１導電形がｎ形であり、第２導電形がｐ形である。例えば、第１半導体層１１は、ｎ形のＧａＮを含む。例えば、第２半導体層１２は、ｐ形のＧａＮまたはｐ形のＡｌＧａＮを含む。
第２半導体層１２から第１半導体層１１に向かう方向を、第１方向とする。第１方向は、例えば、Ｚ軸方向である。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
半導体積層体１５は、例えば、Ｘ－Ｙ平面に対して実質的に平行である。例えば、第１半導体層１１及び第２半導体層１２は、Ｘ－Ｙ平面に対して実質的に平行である。
例えば、第１半導体層１１は、第１半導体領域１１ａ及び第２半導体領域１１ｂを含む。発光層１３は、Ｚ軸方向において、第２半導体領域１１ｂと第２半導体層１２との間に設けられる。第１半導体領域１１ａ上に発光層１３と第２半導体層１２とが設けられる。第２半導体領域１１ｂから第１半導体領域１１ａの方向は、実質的にＸ－Ｙ平面に沿う。
この例では、発光素子１１０に第１電極５１及び第２電極５２が設けられる。第１電極５１は、第１半導体層１１と電気的に接続される。第２電極５２は、第２半導体層１２と電気的に接続される。例えば、第１電極５１は、第１半導体領域１１ａ上に設けられ、第１半導体層１１と接続される。第１電極５１と第２電極５２との間に電圧が印加されると、半導体積層体１５に電流が流れ、発光層１３から光が出射する。
誘電体部材４０は、第１半導体層１１と接して設けられる。発光層１３からの光の波長に対する第１半導体層１１の屈折率は、その光の波長に対する誘電体部材４０の屈折率と異なる。例えば、第１半導体層１１は、ＧａＮを含み、誘電体部材４０は、ＳｉＯ２を含む。発光層１３から出射する光のピーク波長は、例えば、４３０ｎｍ以上５４０ｎｍ以下である。１つの例において、発光層１３から出射する光のピーク波長は、例えば、約４５０ｎｍである。約４５０ｎｍの波長におけるＧａＮの屈折率は、約２．７である。約４５０ｎｍの波長におけるＳｉＯ２の屈折率は、約１．５である。互いに接する誘電体部材４０及び第１半導体層１１は、屈折率が異なるため、誘電体部材４０及び第１半導体層１１の界面を通過する光の進行方向が変化する。
図１に示すように、誘電体部材４０は、例えば、第１誘電体部分４１及び第２誘電体部分４２を含む。第１方向に対して垂直な１つの方向を第２方向とする。第２方向は、例えば、Ｘ軸方向である。図１に示すように、第２方向において、第１半導体層１１の一部１１ｐは、第１誘電体部分４１と第２誘電体部分４２との間にある。
図１に示すように、複数の第１誘電体部分４１と、複数の第２誘電体部分４２と、が設けられても良い。複数の第１誘電体部分４１の間隔は、同じとしても良い。複数の第１誘電体部分４１の間隔は、例えば１μｍ以上３μｍ以下とすることができる。ここで、複数の第１誘電体部分４１の間隔とは、隣り合う第１誘電体部分４１の間の最短距離である。複数の第２誘電体部分４２の間隔についても第１誘電体部分４１の間隔と同様とすることができる。
図２に示すように、本実施形態では、誘電体部材４０は、複数の部分を含む。複数の部分の１つに含まれる１つの領域が、複数の第１誘電体部分４１の１つに対応する。複数の部分に含まれるその１つの別の領域が、複数の第２誘電体部分４２の１つに対応する。第１実施形態では、図２に示すように、誘電体部材４０は、上面視における第１半導体層１１の面積を２等分する線を境界線として、第１誘電体部分４１が配置された第１領域Ｒ１と、第２誘電体部分４２が配置された第２領域Ｒ２とに分けられる。実施形態において、誘電体部材４０に含まれる複数の部分の形状（パターン）は任意である。例えば、誘電体部材４０は、「渦巻き状」の１つのパターンを有しても良い。この場合、「渦巻き状」のパターンの１つの領域が、第１誘電体部分４１となり、「渦巻き状」のパターンの別の１つの領域が、第２誘電体部分４２となる。
図１に示すように、第１誘電体部分４１は、第１面４１ａ及び第２面４１ｂを含む。第１方向（Ｚ軸方向）において、第１面４１ａは、第２面４１ｂと第１半導体層１１との間にある。第１面４１ａは、第１半導体層１１の側の面である。第１面４１ａは、第１半導体層１１と接する。第２面４１ｂは、例えば、第１半導体層１１に覆われていない。第２面４１ｂは、例えば、第１半導体層１１から露出する。
本実施形態においては、第１面４１ａは、第１方向（Ｚ軸方向）に対して傾斜している。第１面４１ａは、第１方向（Ｚ軸方向）に延伸する軸に対して傾斜している。後述するように、第１方向（Ｚ軸方向）に進行し、第１面４１ａを通過する光の進行方向が、第１面４１ａにおいて変化する。
図１に示すように、第２誘電体部分４２は、第３面４２ｃ及び第４面４２ｄを含む。第１方向（Ｚ軸方向）において、第３面４２ｃは、第４面４２ｄと第１半導体層１１との間にある。第３面４２ｃは、第１半導体層１１の側の面である。第３面４２ｃは、第１半導体層１１と接する。第４面４２ｄは、例えば、第１半導体層１１に覆われていない。第４面４２ｄは、例えば、第１半導体層１１から露出する。
第１誘電体部分４１及び第２誘電体部分４２の断面形状は、例えば、三角形、または、四角形である。第１誘電体部分４１の断面形状が三角形であるとき、第１誘電体部分４１は、第１面４１ａ、第２面４１ｂ、及び第１面４１ａと第２面４１ｂを繋ぐ他の面を有する。他の面は、第２面４１ｂと垂直である。これにより、第１方向（Ｚ軸方向）に進行する光の進行方向が他の面により変化することを低減できる。第２誘電体部分４２の断面形状が三角形であるとき、第２誘電体部分４２は、第３面４２ｃ、第４面４２ｄ、及び第３面４２ｃと第４面４２ｄを繋ぐ他の面を有する。他の面は、第４面４２ｄと垂直である。これにより、第１方向（Ｚ軸方向）に進行する光の進行方向が他の面により変化することを低減できる。
本実施形態においては、第３面４２ｃは、第１方向（Ｚ軸方向）に対して傾斜している。後述するように、第３面４２ｃを通過する光の進行が、第３面４２ｃにおいて変化する。
図３は、第１実施形態に係る発光素子を例示する模式的断面図である。
図３に示すように、発光層１３から光Ｌ０が出射する。光Ｌ０は、第１誘電体部分４１の第１面４１ａに入射する。第１半導体層１１と第１誘電体部分４１との屈折率の差により、光Ｌ０の進行方向は、第１面４１ａにおいて変化する。さらに、第１誘電体部分４１と外界との屈折率の差により、光Ｌ０の進行方向は、第２面４１ｂでさらに変化しても良い。第１誘電体部分４１から出射した光Ｌ１の進行方向は、光Ｌ０の進行方向とは異なる。このように、第１実施形態によれば、配光特性を制御することができる発光素子を提供できる。第１実施形態に係る発光素子おいて、第１誘電体部分４１から出射した光Ｌ１の進行方向は、例えば、光Ｌ０の進行方向に対して第２領域Ｒ２とは反対側に傾斜する。
同様に、発光層１３出射した光Ｌ０は、第２誘電体部分４２の第３面４２ｃに入射する。第１半導体層１１と第２誘電体部分４２との屈折率の差により、第１方向（Ｚ軸方向）に進行する光Ｌ０の進行方向は、第３面４２ｃにおいて変化する。第２誘電体部分４２と外界との屈折率の差により、光Ｌ０の進行方向は、第４面４２ｄでさらに変化しても良い。第２誘電体部分４２から出射した光Ｌ２の進行方向は、光Ｌ０の進行方向とは、異なる。第１実施形態に係る発光素子おいて、第２誘電体部分４２から出射した光Ｌ２の進行方向は、例えば、光Ｌ０の進行方向に対して第１領域Ｒ１とは反対側に傾斜する。
例えば、発光素子１１０から出射する光（光Ｌ１及び光Ｌ２）の広がり角は、発光層１３から出射する光Ｌ０の広がり角とは異なる。この例では、発光素子１１０から出射する光の広がり角は、光Ｌ０の広がり角よりも大きい。本実施形態によれば、配光特性を制御することができる発光素子を提供できる。
第１面４１ａと第１方向（Ｚ軸方向）との間の角度は、第３面４２ｃと第１方向（Ｚ軸方向）との間の角度と異なっても良い。例えば、光Ｌ１とＺ軸方向との間の角度は、光Ｌ２とＺ軸方向との間の角度と異なっても良い。第１面４１ａと第１方向（Ｚ軸方向）との角度は、例えば、２０度以上６０度以下とすることできる。本実施形態に係る発光素子１１０においては、任意の配光特性を容易に得ることができる。
例えば、ディスプレイなどの表示装置の参考例において、薄膜化及び小型化のために、発光素子の配光特性を所望の状態に制御することが望まれる。配光特性の制御のために、例えば、半導体層からの光を反射または屈折させる光学部品などが半導体層上に設けられている。しかしながら、このような参考例においては、光学部品の点数が増えるため、生産性が低い。
本実施形態においては、第１面４１ａ及び第３面４２ｃなどの傾斜面を有する誘電体部材４０が半導体積層体１５に埋め込まれる。これにより、光学部品が増えることなく、第１面４１ａと第１方向（Ｚ軸方向）との間の角度、及び、第３面４２ｃと第１方向（Ｚ軸方向）との間の角度を変更することにより、発光素子の配光特性を簡易的に制御することができる。
図１に示す例においては、第１面４１ａを含む平面は、第３面４２ｃを含む平面と交差する。第１面４１ａを通過した光Ｌ１の進行方向は、第３面４２ｃを通過した光Ｌ２の進行方向とは異なる成分を含む。
この例では、図１に示すように、第１面４１ａと第３面４２ｃとの間の第２方向（例えば、Ｘ軸方向）に沿う距離ｄ１は、第２面４１ｂから発光層１３への方向（－Ｚ方向）に沿って増大する。この場合、図３に示すように、発光素子１１０から出射した光（光Ｌ１及びＬ２）の広がり角は、光Ｌ０の広がり角よりも大きくなる。第１誘電体部分４１及び第２誘電体部分４２が設けられることで、Ｘ軸方向における配光特性が広くなる。発光素子１１０は、誘電体部材４０が設けられていない発光素子の配光特性に比べて広い配光特性を有する。誘電体部材４０は、例えば、フレネルレンズとして機能する。
上記の例では、第１誘電体部分４１から第２誘電体部分４２への方向は、Ｘ軸方向に沿う。例えば、上面視において、第１半導体層１１は、第１誘電体部分４１が配置された第１領域Ｒ１と、第２誘電体部分４２が配置された第２領域Ｒ２と、を含む。第１領域Ｒ１から第２領域Ｒ２への方向は、第２方向（例えばＸ軸方向）に沿う。
誘電体部材４０は、図２に示すように、上面視において環状の部分を含んでも良い。誘電体部材４０に含まれる複数の誘電体部分の１つは、ストライプ状でも良い。誘電体部材４０に含まれる複数の誘電体部分の１つは、島状でも良い。
図４は、第１実施形態に係る発光素子を例示する模式的断面図であり、図２のIV-IV断面図である。
図２及び図４に示すように、誘電体部材４０は、第３誘電体部分４３及び第４誘電体部分４４を含んでも良い。第１方向及び第２方向を含む平面と交差する方向を第３方向とする。第３方向は、例えば、Ｙ軸方向である。第３方向（Ｙ軸方向）において、第１半導体層１１の一部１１ｐは、第３誘電体部分４３と第４誘電体部分４４との間にある。
図４に示すように、第３誘電体部分４３は、第５面４３ｅ及び第６面４３ｆを含む。第１方向（Ｚ軸方向）において、第５面４３ｅは、第６面４３ｆと第１半導体層１１との間にある。第５面４３ｅは、第１方向（Ｚ軸方向）に対して傾斜している。
第４誘電体部分４４は、第７面４４ｇ及び第８面４４ｈを含む。第１方向（Ｚ軸方向）において、第７面４４ｇは、第８面４４ｈと第１半導体層１１との間にある。第７面４４ｇは、第１方向（Ｚ軸方向）に対して傾斜する。
第３誘電体部分４３の形状や大きさは、上記した第１誘電体部分４１と同様とすることができる。第４誘電体部分４４の形状や大きさは、上記した第２誘電体部分４２と同様とすることができる。
図４に示すように、第５面４３ｅと第７面４４ｇとの間の第３方向（Ｙ軸方向）に沿う距離を距離ｄ２とする。この例では、距離ｄ２は、－Ｚ軸方向（第２面４１ｂから発光層１３への方向）に沿って増大する。このような構成により、Ｙ軸方向における配光特性を広くできる。第１誘電体部分４１、第２誘電体部分４２、第３誘電体部分４３、及び第４誘電体部分４４が設けられることで、Ｘ軸方向及びＹ軸方向における配光特性が広い発光素子とすることできる。
図５は、第１実施形態に係る発光素子を例示する模式的断面図である。
図５に示すように、本実施形態に係る発光素子１１１も、半導体積層体１５及び誘電体部材４０を含む。発光素子１１１における誘電体部材４０の構成は、発光素子１１０における誘電体部材４０の構成とは異なる。発光素子１１１におけるその他の構成は、発光素子１１０の構成と同様である。
発光素子１１１において、誘電体部材４０は、第１誘電体部分４１及び第２誘電体部分４２を含む。第１誘電体部分４１は、第１面４１ａ及び第２面４１ｂを含む。第２誘電体部分４２は、第３面４２ｃ及び第４面４２ｄを含む。第１面４１ａ及び第３面４２ｃは、第１方向（Ｚ軸方向）に対して傾斜する。発光素子１１１においては、第１面４１ａと第３面４２ｃとの間の第２方向（例えばＸ軸方向）に沿う距離ｄ１は、第２面４１ｂから発光層１３への方向（－Ｚ方向）に沿って減少する。この場合、発光素子１１１から出射した光のＸ軸方向における広がり角は、誘電体部材４０が設けられていない発光素子の光の広がり角に比べて小さくなり狭い配光特性となる。
発光素子１１１における配光特性は、発光素子１１０における配光特性とは異なる。誘電体部材４０に含まれる複数の部分の構造を変更することで、所望の配光特性が容易に得られる。
発光素子１１１における誘電体部材４０の配置パターンは、発光素子１１０における誘電体部材４０の配置パターンと同様でも良い。例えば、上面視において、第１半導体層１１は、第１誘電体部分４１が配置された第１領域Ｒ１と、第２誘電体部分４２が配置された第２領域Ｒ２と、を含む。第１領域Ｒ１から第２領域Ｒ２への方向は、第２方向（Ｘ軸方向）に沿う。
発光素子１１１において、誘電体部材４０は、第３誘電体部分４３及び第４誘電体部分４４を含んでも良い（図２及び図４参照）。第３誘電体部分４３及び第４誘電体部分４４を設けることで、Ｙ軸方向における配光特性も狭くできる。
図６は、第１実施形態に係る発光素子を例示する模式的断面図である。
図６に示すように、本実施形態に係る発光素子１１２も、半導体積層体１５及び誘電体部材４０を含む。誘電体部材４０は、第１誘電体部分４１及び第２誘電体部分４２を含む。発光素子１１２においては、誘電体部材４０に含まれる複数の誘電体部分の厚さは、互いに異なる。ここで、誘電体部分の厚さとは、誘電体部分のＺ軸方向に沿う最長の長さである。誘電体部材４０は、例えば、レンズ効果を有する。複数の誘電体部分の厚さは、例えば、第１半導体層１１のＸ－Ｙ平面内の中心部分から外側に向けて、段階的に変化する。この例では、複数の誘電体部分の厚さは、第１半導体層１１のＸ－Ｙ平面内の中心部分から外側に向けて、段階的に減少する。実施形態において、複数の誘電体部分の厚さは、第１半導体層１１のＸ－Ｙ平面内の中心部分から外側に向けて、段階的に増大しても良い。
（第２実施形態）
第２実施形態は、発光素子の製造方法に係る。
図７は、第２実施形態に係る発光素子の製造方法を例示するフローチャート図である。 図８～図１５は、第２実施形態に係る発光素子の製造方法を例示する模式的断面図である。
図７に示すように、本実施形態に係る発光素子の製造方法は、例えば、構造体の準備（ステップＳ１１０）、誘電体部材４０の形成（ステップＳ１２０）、半導体積層体１５の成長（ステップＳ１３０）、及び、基板１０ｓの除去（ステップＳ１４０）を含む。以下、これらのステップの例について、説明する。
図８に示すように、基板１０ｓの上に半導体部材１４を形成する。基板１０ｓは、例えば、シリコン基板である。半導体部材１４、例えば、窒化物半導体である。半導体部材１４は、例えば、ＧａＮ層である。半導体部材１４の結晶が、基板１０ｓの上に成長される。
図９に示すように、半導体部材１４の上に誘電体層４０ｆを形成する。誘電体層４０ｆは、例えばＳｉＯ２層である。このように、基板１０ｓ、誘電体層４０ｆ及び半導体部材１４を含む構造体１０Ａが準備される（ステップＳ１１０）。半導体部材１４は、基板１０ｓと誘電体層４０ｆとの間に設けられる。
図１０に示すように、誘電体層４０ｆの上に、マスク膜６１ｆ（後述するマスク層６１）を形成する。
図１１に示すように、誘電体層４０ｆの上のマスク膜６１ｆを加工して、マスク層６１を形成する。マスク層６１は、開口部６１ｏを有する。この例では、マスク層６１は、例えば、半導体部材１４の中心部分から外側に向けて、厚さが異なる複数の部分を含む。マスク層６１の複数の部分は、誘電体部材４０を設ける領域に対応して配置される。マスク層６１の上面は、誘電体層４０ｆの上面に対して傾斜している。誘電体層４０ｆに、マスク層６１の形状が反映される。マスク層６１の上面の傾斜角度を調整することで誘電体部材４０の上面の傾斜角度を所望の角度にできる。このようなマスク層６１は、例えば、フォトリソグラフィ及びエッチングにより得られる。マスク層６１の形成の少なくとも一部に、インプリント法が用いられても良い。
図１２に示すように、マスク層６１をマスクとして用いて、誘電体層４０ｆの一部を除去する。例えば、ドライエッチングにより、誘電体層４０ｆの一部を除去することができる。誘電体層４０ｆの一部の除去により、半導体部材１４の一部（表面１４ｆ）が露出する。誘電体層４０ｆの残った部分が誘電体部材４０となる。誘電体部材４０の上面は、マスク層６１の上面が傾斜していることにより、傾斜する。このように、誘電体層４０ｆの一部を除去することにより、半導体部材１４の表面１４ｆを露出させ、誘電体層４０ｆから誘電体部材４０を形成する（ステップＳ１２０）。
誘電体部材４０を形成する工程（ステップＳ１２０）において、誘電体部材４０は第１面４１ａ及び第２面４１ｂを含む（図１２参照）。第１面４１ａは、半導体積層体１５と接し、半導体部材１４から半導体積層体１５に向かう第１方向（Ｚ軸方向）に対して傾斜している。第２面４１ｂは、第１面４１ａと半導体部材１４との間に位置する。
図１３に示すように、上記のように、誘電体層４０ｆの一部を除去して半導体部材１４の表面１４ｆを露出させた後に、露出された表面１４ｆの上に半導体積層体１５を成長させる（ステップＳ１３０）。半導体積層体１５は、誘電体部材４０の表面を覆う。半導体積層体１５は、例えば、第１半導体層１１、第２半導体層１２及び発光層１３を含む。半導体積層体１５を成長させる工程は、露出された表面１４ｆから半導体積層体１５をエピタキシャル成長させることを含む。第１半導体層１１は、誘電体部材４０を覆う程度の厚みで成長させることが好ましい。第１半導体層１１上に成長させる発光層１３を結晶性良く成長させることができる。
図１４に示すように、半導体積層体１５をパターニングし、第１半導体層１１の一部を第２半導体層１２及び発光層１３から露出させる。この半導体積層体１５のパターニングにより、第１半導体層１１、第２半導体層１２、及び発光層１３の側面は、第１方向（Ｚ軸方向）に対して傾斜する。さらに、半導体積層体１５上に、第１電極５１及び第２電極５２を形成する。第１電極５１は、第１半導体層１１と電気的に接続される。第２電極５２は、第２半導体層１２と電気的に接続される。
図１５に示すように、基板１０ｓを除去する（ステップＳ１４０）。これにより、例えば、発光素子１１２が得られる。必要に応じて、基板１０ｓを除去する工程の後に、半導体部材１４を除去し、第２面４１ｂを半導体積層体１５から露出させても良い。半導体部材１４を残しても良い。
発光素子１１２が実装部材６６に固定される場合、基板１０ｓの除去は、発光素子１１２の実装部材６６への固定の後に行われても良い。発光素子１１２が実装部材６６に固定され、発光装置２１２が得られる。
図１５に示すように、発光装置２１２は、発光素子１１２及び実装部材６６を含む。発光素子１１２には、第１誘電体部分４１と第２誘電体部分４２を含む誘電体部材４０が設けられている。実装部材６６は、実装基板６５、第１基板電極６５ａ及び第２基板電極６５ｂを含む。第１基板電極６５ａと第１電極５１とが、接続部材５１Ｃにより電気的に接続される。第２基板電極６５ｂと第２電極５２とが、接続部材５２Ｃにより電気的に接続される。接続部材５１Ｃ及び５２Ｃは、例えば、はんだなどを含む。
発光素子１１２は、第１電極５１及び第２電極５２が、接続部材５１Ｃ及び５２Ｃにより接続されることで、実装部材６６に固定される。この実装後、基板１０ｓが除去されても良い。
実施形態において、誘電体部材４０を形成する工程（ステップＳ１２０）は、例えば、誘電体層４０ｆの上にマスク膜６１ｆ（マスク層６１）を形成すること（図１０参照）を含む。誘電体部材４０を形成する工程（ステップＳ１２０）は、例えば、マスク層６１の少なくとも一部の表面を第１方向（Ｚ軸方向）に対して傾斜させることをさらに含む（図１１参照）。誘電体部材４０を形成する工程（ステップＳ１２０）は、例えば、傾斜させた後のマスク層６１をマスクとして用いて誘電体層４０ｆの一部を除去すること（図１２参照）を含む。形成された誘電体部材４０の表面は、傾斜したマスク層６１の表面が傾斜していることにより、傾斜する。
実施形態において、発光素子の製造方法は、半導体積層体１５上に電極（例えば、第１電極５１及び第２電極５２の少なくともいずれか）を形成する工程（図１４参照）をさらに含んでも良い。基板１０ｓ上に誘電体部材４０を形成し、基板１０ｓの表面と誘電体部材４０の表面とを覆う半導体積層体１５を成長させても良い。
実施形態によれば、配光特性を制御することができる発光素子及びその製造方法を提供できる。
なお、本願明細書において、「垂直」、及び「平行」は、厳密な垂直、及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直、または、実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、発光素子に含まれる、半導体層、樹脂部材、樹脂層、反射層及び電極などのそれぞれの具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
１０Ａ…構造体、 １０ｓ…基板、 １１…第１半導体層、 １１ａ、１１ｂ…第１、第２半導体領域、 １１ｐ…一部、 １１ｐａ、１１ｐｂ…第１、第２部分領域、 １２…第２半導体層、 １３…発光層、 １４…半導体部材、 １４ｆ…表面、 １５…半導体積層体、 ４０…誘電体部材、 ４０ｆ…誘電体層、 ４１～４４…第１～第４誘電体部分、 ４１ａ…第１面、 ４１ｂ…第２面、 ４２ｃ…第３面、 ４２ｄ…第４面、 ４３ｅ…第５面、 ４３ｆ…第６面、 ４４ｇ…第７面、 ４４ｈ…第８面、 ５１、５２…第１、第２電極、 ５１Ｃ、５２Ｃ…接続部材、 ６１…マスク層、 ６１ｆ…マスク膜、 ６１ｏ…開口部、 ６５…実装基板、 ６５ａ、６５ｂ…第１、第２基板電極、 ６６…実装部材、 １１０～１１２…発光素子、 ２１２…発光装置、 ＡＡ…矢印、 Ｌ０、Ｌ１、Ｌ２…光、 Ｒ１、Ｒ２…第１、第２領域、 ｄ１、ｄ２…距離

Claims (9)

  1. 第１導電形の第１半導体層と、第２導電形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた発光層と、を含む半導体積層体と、
    前記第１半導体層と接して設けられた誘電体部材と、
    を備え、
    前記発光層からの光の波長に対する前記第１半導体層の屈折率は、前記波長に対する前記誘電体部材の屈折率と異なり、
    前記誘電体部材は、互いに不連続な複数の部分を含み、
    前記第２半導体層から前記第１半導体層に向かう第１方向に対して垂直な平面において、前記複数の部分は、環状であり、
    前記第１半導体層の一部は、前記複数の部分の間にあり、
    前記複数の部分の間の前記第１半導体層の前記一部は、前記誘電体部材に覆われず、
    前記複数の部分は、第１誘電体部分及び第２誘電体部分を含み、
    前記第１誘電体部分から前記第２誘電体部分への第２方向は、前記第１方向に対して垂直であり、
    前記第１誘電体部分は、第１面及び第２面を含み、
    前記第１方向において、前記第１面は、前記第２面と前記第１半導体層との間にあり、
    前記第１面は、前記第１方向に対して傾斜している、発光素子。
  2. 前記第２誘電体部分は、第３面及び第４面を含み、
    前記第１方向において、前記第３面は、前記第４面と前記第１半導体層との間にあり、
    前記第３面は、前記第１方向に対して傾斜し、
    前記第１面と前記第３面との間の前記第２方向に沿う距離は、前記第２面から前記発光層への方向に沿って増大する、請求項１記載の発光素子。
  3. 前記第２誘電体部分は、第３面及び第４面を含み、
    前記第１方向において、前記第３面は、前記第４面と前記第１半導体層との間にあり、
    前記第３面は、前記第１方向に対して傾斜し、
    前記第１面と前記第３面との間の前記第２方向に沿う距離は、前記第２面から前記発光層への方向に沿って減少する、請求項１記載の発光素子。
  4. 上面視において、前記第１半導体層は、前記第１誘電体部分が配置された第１領域と、前記第２誘電体部分が配置された第２領域と、を含み、
    前記第１領域から前記第２領域への方向は前記第２方向に沿う、請求項２または３に記載の発光素子。
  5. 前記複数の部分は、第３誘電体部分及び第４誘電体部分を含み、
    前記第１方向及び前記第２方向を含む平面と交差する第３方向において、前記第１半導体層の前記一部は、前記第３誘電体部分と前記第４誘電体部分との間にあり、
    前記第３誘電体部分は、第５面及び第６面を含み、
    前記第１方向において、前記第５面は、前記第６面と前記第１半導体層との間にあり、
    前記第５面は、前記第１方向に対して傾斜し、
    前記第４誘電体部分は、第７面及び第８面を含み、
    前記第１方向において、前記第７面は、前記第８面と前記第１半導体層との間にあり、
    前記第７面は、前記第１方向に対して傾斜し、
    前記第５面と前記第７面との間の前記第３方向に沿う距離は、前記第２面から前記発光層への前記方向に沿って増大または減少する、請求項２～４のいずれか１つに記載の発光素子。
  6. 前記第１面及び前記第３面は、前記第１半導体層と接しており、
    前記第２面及び前記第４面は、前記第１半導体層から露出する、請求項２～５のいずれか１つに記載の発光素子。
  7. 基板と、誘電体層と、前記基板と前記誘電体層との間に設けられた半導体部材と、を含む構造体を準備する工程と、
    前記誘電体層の一部を除去することにより、前記半導体部材の表面を露出させるとともに、前記誘電体層から誘電体部材を形成する工程と、
    前記露出された前記表面に前記誘電体部材を覆い発光層を含む半導体積層体を成長させる工程と、
    前記基板を除去する工程と、
    を備え、
    前記誘電体部材を形成する工程において、前記誘電体部材は第１面及び第２面を含み、前記第１面は、前記半導体積層体と接し前記半導体部材から前記半導体積層体に向かう第１方向に対して傾斜し、前記第２面は、前記第１面と前記半導体部材との間に位置する、前記誘電体部材を形成し、
    前記半導体積層体は、第１導電形の第１半導体層と、第２導電形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた前記発光層と、を含み、
    前記誘電体部材は、互いに不連続な複数の部分を含み、
    前記第１方向に対して垂直な平面において、前記複数の部分は、環状であり、
    前記第１半導体層の一部は、前記複数の部分の間にあり、
    前記複数の部分の間の前記第１半導体層の前記一部は、前記誘電体部材に覆われない、発光素子の製造方法。
  8. 前記誘電体部材を形成する工程は、
    前記誘電体層の上にマスク層を形成することと、
    前記マスク層の少なくとも一部の表面を前記第１方向に対して傾斜させることと、
    前記傾斜させた後の前記マスク層をマスクとして用いて前記誘電体層の前記一部を除去することと、
    を含む、請求項７記載の発光素子の製造方法。
  9. 前記基板を除去する工程の後に、前記半導体部材を除去し前記第２面を前記半導体積層体から露出させることをさらに備えた請求項７または８に記載の発光素子の製造方法。
JP2019106647A 2019-06-07 2019-06-07 発光素子及びその製造方法 Active JP7298111B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019106647A JP7298111B2 (ja) 2019-06-07 2019-06-07 発光素子及びその製造方法
US16/893,633 US11393953B2 (en) 2019-06-07 2020-06-05 Light emitting element and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019106647A JP7298111B2 (ja) 2019-06-07 2019-06-07 発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2020202222A JP2020202222A (ja) 2020-12-17
JP7298111B2 true JP7298111B2 (ja) 2023-06-27

Family

ID=73651636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019106647A Active JP7298111B2 (ja) 2019-06-07 2019-06-07 発光素子及びその製造方法

Country Status (2)

Country Link
US (1) US11393953B2 (ja)
JP (1) JP7298111B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017740A (ja) 2001-03-30 2003-01-17 Lumileds Lighting Us Llc 光取出率を改善するための発光デバイスにおける光学エレメントの形成
JP2006347863A (ja) 2005-05-19 2006-12-28 Sumitomo Chemical Co Ltd ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
JP2007116097A (ja) 2005-09-22 2007-05-10 Sony Corp 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板ならびに光源セルユニットならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法
US20120168797A1 (en) 2010-12-31 2012-07-05 Advanced Optoelectronic Technology, Inc. Light emitting diode chip and method for manufacturing the same
JP6391890B1 (ja) 2017-11-27 2018-09-19 三菱電機株式会社 光半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3035851B2 (ja) * 1988-08-02 2000-04-24 オムロン株式会社 光学装置
JPH0660323A (ja) * 1992-07-31 1994-03-04 Mitsumi Electric Co Ltd テーパ状エッチング方法
JP2000164989A (ja) 1998-11-26 2000-06-16 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法および半導体装置
JP2001176805A (ja) * 1999-12-16 2001-06-29 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法、窒化物系ｉｉｉ−ｖ族化合物結晶基板、窒化物系ｉｉｉ−ｖ族化合物結晶膜およびデバイスの製造方法
US6627974B2 (en) * 2000-06-19 2003-09-30 Nichia Corporation Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
US7619261B2 (en) * 2000-08-07 2009-11-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US7691732B2 (en) * 2008-06-18 2010-04-06 Sumitomo Electric Industries, Ltd. Manufacturing method of nitride substrate, nitride substrate, and nitride-based semiconductor device
JP4875185B2 (ja) 2010-06-07 2012-02-15 株式会社東芝 光半導体装置
KR101638975B1 (ko) * 2010-10-26 2016-07-12 삼성전자주식회사 중공 부재 패턴을 구비한 질화물 반도체 기판 및 제조방법
CN104638068B (zh) * 2013-11-07 2018-08-24 上海蓝光科技有限公司 一种用于ⅲ-ⅴ族氮化物生长的衬底结构及其制备方法
JP2015198135A (ja) * 2014-03-31 2015-11-09 株式会社東芝 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017740A (ja) 2001-03-30 2003-01-17 Lumileds Lighting Us Llc 光取出率を改善するための発光デバイスにおける光学エレメントの形成
JP2006347863A (ja) 2005-05-19 2006-12-28 Sumitomo Chemical Co Ltd ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
JP2007116097A (ja) 2005-09-22 2007-05-10 Sony Corp 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板ならびに光源セルユニットならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法
US20120168797A1 (en) 2010-12-31 2012-07-05 Advanced Optoelectronic Technology, Inc. Light emitting diode chip and method for manufacturing the same
JP6391890B1 (ja) 2017-11-27 2018-09-19 三菱電機株式会社 光半導体装置

Also Published As

Publication number Publication date
JP2020202222A (ja) 2020-12-17
US20200388724A1 (en) 2020-12-10
US11393953B2 (en) 2022-07-19

Similar Documents

Publication Publication Date Title
US8878220B2 (en) Light emitting diode with improved luminous efficiency
EP1858090A2 (en) Light emitting diode having multi-pattern structure
TWI384650B (zh) 發光二極體晶片的製造方法
JP6176032B2 (ja) 半導体発光素子
TWI610459B (zh) 微型發光二極體裝置與其製造方法
JP2011061219A (ja) 垂直構造３族窒化物発光素子およびその製造方法
US10396250B2 (en) Light emitting element including ZnO transparent electrode
JP5646503B2 (ja) オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップの製造方法
KR102022659B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR20150035211A (ko) 넓은 지향각 및 균일한 조도를 갖는 발광 소자 및 그 제조 방법
US8008686B2 (en) Light emitting diode chip
US9991425B2 (en) Light emitting device having wide beam angle and method of fabricating the same
TWI756884B (zh) 微型發光元件及微型發光元件顯示裝置
CN214203723U (zh) 具有发光元件的单元像素、像素模块及显示装置
KR100661716B1 (ko) 발광 소자 성장용 기판, 이 기판에 성장된 삼차원 구조의발광층을 구비한 발광 소자 및 그의 제조 방법
JP7298111B2 (ja) 発光素子及びその製造方法
KR100809508B1 (ko) 평면 프레즈넬 렌즈를 구비한 발광 소자 및 그 제조방법
KR20150101783A (ko) 발광 다이오드 및 그 제조 방법
US20230234055A1 (en) Optoelectronic tweezer device and fabrication method thereof
KR20130094621A (ko) 개선된 광 추출 효율을 갖는 발광 다이오드 및 그것을 제조하는 방법
KR101171330B1 (ko) 개선된 발광 효율을 갖는 발광 다이오드
JP4881492B2 (ja) 半導体発光素子
US20110260203A1 (en) Light emitting diode structure and fabrication method thereof
KR20180097979A (ko) 광 차단층을 가지는 발광 다이오드
CN111066160B (zh) 用于制造光电子半导体芯片的方法和光电子半导体芯片

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230528

R151 Written notification of patent or utility model registration

Ref document number: 7298111

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151