JP6051524B2 - 半導体基板及び半導体基板の製造方法 - Google Patents

半導体基板及び半導体基板の製造方法 Download PDF

Info

Publication number
JP6051524B2
JP6051524B2 JP2012008102A JP2012008102A JP6051524B2 JP 6051524 B2 JP6051524 B2 JP 6051524B2 JP 2012008102 A JP2012008102 A JP 2012008102A JP 2012008102 A JP2012008102 A JP 2012008102A JP 6051524 B2 JP6051524 B2 JP 6051524B2
Authority
JP
Japan
Prior art keywords
single crystal
film
silicon substrate
silicon carbide
stress relaxation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012008102A
Other languages
English (en)
Other versions
JP2013149733A5 (ja
JP2013149733A (ja
Inventor
幸宗 渡邉
幸宗 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2012008102A priority Critical patent/JP6051524B2/ja
Priority to US13/735,444 priority patent/US8847236B2/en
Priority to CN201310013795.5A priority patent/CN103219361B/zh
Publication of JP2013149733A publication Critical patent/JP2013149733A/ja
Publication of JP2013149733A5 publication Critical patent/JP2013149733A5/ja
Application granted granted Critical
Publication of JP6051524B2 publication Critical patent/JP6051524B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、半導体基板及び半導体基板の製造方法に関するものである。
ワイドバンドギャップ半導体である炭化珪素（ＳｉＣ）は、従来のシリコン（Ｓｉ）と比べて２倍以上のバンドギャップを有しており、高耐圧デバイス用の材料として注目されている。このＳｉＣは結晶形成温度がＳｉと比べて高温であるため液相からの引上げ法による単結晶インゴットの形成が困難であり、昇華法による単結晶インゴットの形成がなされている。しかしながら、昇華法においては大口径で結晶欠陥の少ないＳｉＣ基板を形成することが非常に難しい。このため、現在市販化されているＳｉＣ基板の口径は３〜４インチであり、その価格も非常に高価になっている。
ＳｉＣの種類には、その結晶構造によって、立方晶（３Ｃ‐ＳｉＣ）や六方晶（４Ｈ‐ＳｉＣ、６Ｈ‐ＳｉＣ）などのＳｉＣがある。この中でも立方晶の結晶構造を有するＳｉＣ（３Ｃ‐ＳｉＣ）は比較的に低温で形成可能であり、Ｓｉ基板上に直接エピタキシャル成長を行うことができる。そこで、ＳｉＣ基板の大口径化の手段としてＳｉ基板の表面に３Ｃ‐ＳｉＣを結晶成長させるヘテロエピタキシャル技術が検討されている。ところが、Ｓｉ、３Ｃ‐ＳｉＣの格子定数はそれぞれ０．５４３ｎｍ、０．４３６ｎｍと約２０％の差がある。また、Ｓｉと３Ｃ−ＳｉＣの熱膨張係数もそれぞれ２．５５×１０−６Ｋ−1、２．７７×１０−６Ｋ−１と約８％の差がある。このようにＳｉと３Ｃ−ＳｉＣとでは格子定数及び熱膨張係数が異なることから、結晶欠陥の少ない高品質なエピタキシャル膜を得ることが難しい。また、このような格子定数及び熱膨張係数の差は、Ｓｉ基板に大きな応力を発生させ、ウエハの反りが生じるといった問題も生じる。
このような問題を解決するための技術が検討されており、例えば、特許文献１では、炭化シリコンの成長用基板の表面にマスク層を形成した後、マスク層に開口部を形成して基板表面を露出させて単結晶炭化シリコンのエピタキシャル成長を行い、開口部の高さを開口部の幅の２１／２以上とし且つ形成する単結晶炭化シリコンの厚さを超える高さとしている。
特開平１１−１８１５６７号公報
しかしながら、単結晶炭化シリコン膜が厚膜化されて、単結晶炭化シリコン膜が基板の全面に形成された場合、格子定数及び熱膨張係数の差に起因する基板の応力は顕著なものとなり、ウエハの反りが生じてしまう。
本発明の一態様は、結晶欠陥の少ない高品質な単結晶炭化シリコン膜を形成するとともにウエハの反りを抑制することが可能な半導体基板及び半導体基板の製造方法を提供するものである。
上記課題を解決するために、本発明にかかるひとつの半導体基板は、シリコン基板と、前記シリコン基板の表面に形成された単結晶炭化シリコン膜と、前記シリコン基板の前記単結晶炭化シリコン膜が形成された側とは反対側の面に形成された、前記面に圧縮応力を加えて前記シリコン基板の応力を緩和する応力緩和膜と、を含み、前記単結晶炭化シリコン膜の前記シリコン基板の側の部分には、前記単結晶炭化シリコン膜と前記シリコン基板との間の界面に沿って複数の空隙が存在し、前記空隙の幅が、前記空隙の上部の前記単結晶炭化シリコン膜の高さの２倍以下であり、前記応力緩和膜は、第１の応力緩和膜と第２の応力緩和膜との積層構造となっており、前記第２の応力緩和膜の熱膨張係数は、前記シリコン基板の熱膨張係数よりも大きいことを特徴とする。
上記課題を解決するために、本発明にかかるひとつの半導体基板は、シリコン基板と、前記シリコン基板の表面に形成された単結晶炭化シリコン膜と、前記シリコン基板の前記単結晶炭化シリコン膜が形成された側とは反対側の面に形成された、前記面に圧縮応力を加えて前記シリコン基板の応力を緩和する応力緩和膜と、を含み、前記単結晶炭化シリコン膜の前記シリコン基板の側の部分には、前記単結晶炭化シリコン膜と前記シリコン基板との間の界面に沿って複数の空隙が存在し、前記空隙の幅が、前記空隙の上部の前記単結晶炭化シリコン膜の高さの２倍以下であり、前記応力緩和膜は、第１の応力緩和膜と第２の応力緩和膜との積層構造となっていることを特徴とする。
上記課題を解決するために、本発明にかかるひとつの半導体基板は、シリコン基板と、前記シリコン基板の表面に形成された単結晶炭化シリコン膜と、前記シリコン基板の前記単結晶炭化シリコン膜が形成された側とは反対側の面に形成された、前記面に圧縮応力を加えて前記シリコン基板の応力を緩和する応力緩和膜と、を含み、前記単結晶炭化シリコン膜の前記シリコン基板の側の部分には、前記単結晶炭化シリコン膜と前記シリコン基板との間の界面に沿って複数の空隙が存在し、前記空隙の幅が、前記空隙の上部の前記単結晶炭化シリコン膜の高さの２倍以下であることを特徴とする。
上記課題を解決するために、本発明にかかるひとつの半導体基板の製造方法は、シリコン基板の表面にマスク材を形成する第１の工程と、前記マスク材に複数の開口部を形成し、前記シリコン基板の一部を露出させる第２の工程と、露出した前記シリコン基板の表面を基点として単結晶炭化シリコンをエピタキシャル成長させ、前記単結晶炭化シリコンのエピタキシャル成長を前記マスク材の表面が一部露出した状態で止める第３の工程と、前記マスク材の少なくとも一部を除去する第４の工程と、前記第４の工程の後に前記単結晶炭化シリコンの前記エピタキシャル成長を再開させ、単結晶炭化シリコン膜を形成する第５の工程と、前記第５の工程の前に、前記シリコン基板の前記単結晶炭化シリコン膜が形成された側とは反対側の面に、前記面に圧縮応力を加えて前記シリコン基板の応力を緩和する応力緩和膜を形成する第６の工程と、を含み、前記第６の工程は、前記シリコン基板の前記単結晶炭化シリコン膜が形成された側とは反対側の面に第１の応力緩和膜を形成する工程と、前記第１の応力緩和膜の表面に第２の応力緩和膜を形成する工程と、を含み、前記第３の工程の前に、前記シリコン基板の前記単結晶炭化シリコン膜が形成された側とは反対側の面に前記第１の応力緩和膜を形成し、前記第３の工程と前記第５の工程との間に、前記第１の応力緩和膜の表面に前記第２の応力緩和膜を形成することを特徴とする。
上記課題を解決するために、本発明にかかるひとつの半導体基板の製造方法は、シリコン基板の表面にマスク材を形成する第１の工程と、前記マスク材に複数の開口部を形成し、前記シリコン基板の一部を露出させる第２の工程と、露出した前記シリコン基板の表面を基点として単結晶炭化シリコンをエピタキシャル成長させ、前記単結晶炭化シリコンのエピタキシャル成長を前記マスク材の表面が一部露出した状態で止める第３の工程と、前記マスク材の少なくとも一部を除去する第４の工程と、前記第４の工程の後に前記単結晶炭化シリコンの前記エピタキシャル成長を再開させ、単結晶炭化シリコン膜を形成する第５の工程と、前記第５の工程の前に、前記シリコン基板の前記単結晶炭化シリコン膜が形成された側とは反対側の面に、前記面に圧縮応力を加えて前記シリコン基板の応力を緩和する応力緩和膜を形成する第６の工程と、を含み、前記第３の工程の前に、前記シリコン基板の前記単結晶炭化シリコン膜が形成された側とは反対側の面に前記応力緩和膜を形成し、前記第３の工程と前記第５の工程との間に、前記応力緩和膜の膜厚を調整することを特徴とする。
上記の課題を解決するため、本発明の半導体基板は、シリコン基板と、前記シリコン基板の表面に形成された単結晶炭化シリコン膜と、前記シリコン基板の前記単結晶炭化シリコン膜が形成された側とは反対側の面に形成された、前記面に圧縮応力を加えて前記シリコン基板の応力を緩和する応力緩和膜と、を含み、前記単結晶炭化シリコン膜の前記シリコン基板の側の部分には、前記単結晶炭化シリコン膜と前記シリコン基板との間の界面に沿って複数の空隙が存在していることを特徴とする。
本発明の半導体基板によれば、複数の空隙により、シリコン基板と単結晶炭化シリコンとで格子定数及び熱膨張係数が異なることに起因して発生する単結晶炭化シリコン膜の応力を吸収することができる。また、当該シリコン基板と単結晶炭化シリコンとで格子定数及び熱膨張係数が異なることに起因して発生するシリコン基板の応力も複数の空隙で吸収することができる。さらに、応力緩和膜により、複数の空隙で吸収しきれずに残留したシリコン基板の応力を緩和することができる。具体的には、シリコン基板と単結晶炭化シリコンとで格子定数及び熱膨張係数が異なることによってシリコン基板の単結晶炭化シリコン膜が形成された面に圧縮応力が作用しても、当該面とは反対側の面（シリコン基板の応力緩和膜が形成された面）に圧縮応力が加わるので、シリコン基板に作用する圧縮応力を相殺することができる。よって、結晶欠陥の少ない高品質な単結晶炭化シリコン膜を形成するとともにウエハの反りを抑制することができる。
また、本発明の半導体基板において、前記応力緩和膜は、第１の応力緩和膜と第２の応力緩和膜との積層構造となっていてもよい。
この構成によれば、第１の応力緩和膜と第２の応力緩和膜とで互いに異なる種類の膜を構成することができる。例えば、第１の応力緩和膜と第２の応力緩和膜とで、それぞれの膜厚、形成材料の種類などの形成条件を適宜変更することができる。これにより、複数の空隙で吸収しきれずに残留したシリコン基板の応力を緩和する度合いを調整することができる。よって、ウエハの反りを抑制しやすくなる。
また、本発明の半導体基板において、前記応力緩和膜の形成材料は、酸化珪素、窒化珪素、ポリシリコン、アモルファスシリコンのうちいずれかを含んでいてもよい。
この構成によれば、シリコン基板の単結晶炭化シリコン膜が形成された側とは反対側の面に圧縮応力を加えることが可能な応力緩和膜を実現することができる。
本発明の半導体基板の製造方法は、シリコン基板の表面にマスク材を形成する第１の工程と、前記マスク材に複数の開口部を形成し、前記シリコン基板の一部を露出させる第２の工程と、露出した前記シリコン基板の表面を基点として単結晶炭化シリコンをエピタキシャル成長させ、前記単結晶炭化シリコンのエピタキシャル成長を前記マスク材の表面が一部露出した状態で止める第３の工程と、前記マスク材の少なくとも一部を除去する第４の工程と、前記第４の工程の後に前記単結晶炭化シリコンの前記エピタキシャル成長を再開させ、単結晶炭化シリコン膜を形成する第５の工程と、前記第５の工程の前に、前記シリコン基板の前記単結晶炭化シリコン膜が形成された側とは反対側の面に、前記面に圧縮応力を加えて前記シリコン基板の応力を緩和する応力緩和膜を形成する第６の工程と、を含むことを特徴とする。
本発明の半導体基板の製造方法によれば、単結晶シリコンと単結晶炭化シリコン膜との界面で発生した面欠陥が、単結晶炭化シリコンの成長に伴って上層に伝播し、マスク材の開口部の側壁に到達して消滅する。また、複数の空隙により、シリコン基板と単結晶炭化シリコンとで格子定数及び熱膨張係数が異なることに起因して発生する単結晶炭化シリコン膜の応力を吸収することができる。また、当該シリコン基板と単結晶炭化シリコンとで格子定数及び熱膨張係数が異なることに起因して発生するシリコン基板の応力も複数の空隙で吸収することができる。さらに、応力緩和膜により、複数の空隙で吸収しきれずに残留したシリコン基板の応力を緩和することができる。具体的には、シリコン基板と単結晶炭化シリコンとで格子定数及び熱膨張係数が異なることによってシリコン基板の単結晶炭化シリコン膜が形成された面に圧縮応力が作用しても、当該面とは反対側の面（シリコン基板の応力緩和膜が形成された面）に圧縮応力が加わるので、シリコン基板に作用する圧縮応力を相殺することができる。よって、結晶欠陥の少ない高品質な単結晶炭化シリコン膜を形成するとともにウエハの反りを抑制することができる。
また、本発明の半導体基板の製造方法において、前記第６の工程は、前記シリコン基板の前記単結晶炭化シリコン膜が形成された側とは反対側の面に第１の応力緩和膜を形成する工程と、前記第１の応力緩和膜の表面に第２の応力緩和膜を形成する工程と、を含んでいてもよい。
この方法によれば、第１の応力緩和膜と第２の応力緩和膜とで互いに異なる種類の応力緩和膜を構成することができる。例えば、第１の応力緩和膜と第２の応力緩和膜とで、それぞれの膜厚、形成材料の種類などの形成条件を適宜変更することができる。これにより、複数の空隙で吸収しきれずに残留したシリコン基板の応力を緩和する度合いを調整することができる。よって、ウエハの反りを抑制しやすくなる。
また、本発明の半導体基板の製造方法において、前記第３の工程の前に、前記シリコン基板の前記単結晶炭化シリコン膜が形成された側とは反対側の面に前記第１の応力緩和膜を形成し、前記第３の工程と前記第５の工程との間に、前記第１の応力緩和膜の表面に前記第２の応力緩和膜を形成してもよい。
この方法によれば、単結晶炭化シリコンのエピタキシャル成長をマスク材の表面が一部露出した状態で止める過程において、単結晶炭化シリコンをエピタキシャル成長させる初期段階で、シリコン基板と単結晶炭化シリコンとで格子定数及び熱膨張係数が異なることに起因して発生するシリコン基板の応力を、第１の応力緩和膜で吸収することができる。また、マスク材の少なくとも一部を除去した後に単結晶炭化シリコンのエピタキシャル成長を再開させ、単結晶炭化シリコン膜を形成する過程において、シリコン基板と単結晶炭化シリコンとで格子定数及び熱膨張係数が異なることに起因して発生するシリコン基板の応力を、第１の応力緩和膜と第２の応力緩和膜とで吸収することができる。すなわち、異なるタイミングでシリコン基板に発生する応力を、互いに異なる種類の応力緩和膜で吸収することができる。よって、ウエハの反りを抑制しやすくなる。
また、本発明の半導体基板の製造方法において、前記第３の工程の前に、前記シリコン基板の前記単結晶炭化シリコン膜が形成された側とは反対側の面に前記応力緩和膜を形成し、前記第３の工程と前記第５の工程との間に、前記応力緩和膜の膜厚を調整してもよい。
この方法によれば、単結晶炭化シリコンのエピタキシャル成長をマスク材の表面が一部露出した状態で止める過程において、単結晶炭化シリコンをエピタキシャル成長させる初期段階で、シリコン基板と単結晶炭化シリコンとで格子定数及び熱膨張係数が異なることに起因して発生するシリコン基板の応力を、応力緩和膜で吸収することができる。また、マスク材の少なくとも一部を除去した後に単結晶炭化シリコンのエピタキシャル成長を再開させ、単結晶炭化シリコン膜を形成する過程において、シリコン基板と単結晶炭化シリコンとで格子定数及び熱膨張係数が異なることに起因して発生するシリコン基板の応力を、膜厚が調整された応力緩和膜で吸収することができる。すなわち、異なるタイミングでシリコン基板に発生する応力を、膜厚を異ならせた応力緩和膜で吸収することができる。よって、ウエハの反りを抑制しやすくなる。
また、本発明の半導体基板の製造方法は、前記第１の工程において、前記シリコン基板の前記単結晶炭化シリコン膜が形成された側とは反対側の面に前記応力緩和膜を形成してもよい。
この方法によれば、応力緩和膜をマスク材の形成工程と同じ工程で形成することができる。よって、応力緩和膜をマスク材の形成工程と異なる工程で形成する場合に比べて、製造工程を簡素化することができる。
また、本発明の半導体基板の製造方法において、前記マスク材の形成材料は、酸化珪素、窒化珪素のいずれかを含んでいてもよい。
この方法によれば、シリコン基板の表面にマスク材を形成することを簡素な方法で実現することができる。
また、本発明の半導体基板の製造方法において、前記応力緩和膜の形成材料は、酸化珪素、窒化珪素、ポリシリコン、アモルファスシリコンのうちいずれかを含んでいてもよい。
この方法によれば、シリコン基板の単結晶炭化シリコン膜が形成された側とは反対側の面に圧縮応力を加えることが可能な応力緩和膜を実現することができる。
本発明の第１実施形態に係る半導体基板の概略構成を示す模式図である。 同、第１実施形態に係る半導体基板の製造方法を示す過程図である。 図２に続く、第１実施形態に係る半導体基板の製造方法を示す過程図である。 同、第１実施形態に係る半導体基板の製造過程においてウエハの反りが抑制される様子を示す図である。 本発明の第２実施形態に係る半導体基板の概略構成を示す模式図である。 同、第２実施形態に係る半導体基板の製造方法を示す過程図である。 本発明の第３実施形態に係る半導体基板の概略構成を示す模式図である。 同、第３実施形態に係る半導体基板の製造方法を示す過程図である。
以下、図面を参照して、本発明の実施の形態について説明する。かかる実施の形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の図面においては、各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等が異なっている。
（第１実施形態）
図１は、本発明の第１実施形態に係る半導体基板１の概略構成を示す模式図である。
図１に示すように、半導体基板１は、シリコン基板１１と、シリコン基板１１の表面に形成された単結晶炭化シリコン膜１３と、シリコン基板１１の単結晶炭化シリコン膜が形成された側とは反対側の面（シリコン基板１１の裏面）に形成された応力緩和膜１５と、を備えている。
シリコン基板１１は、例えば、ＣＺ法（チョクラルスキー法）により引上げられたシリコン単結晶インゴットをスライス、研磨して形成されている。このシリコン基板１１の表面はミラー指数（１００）で表される結晶面を成している。また、結晶面の結晶軸が数度傾いたオフセット基板を用いてもよい。
なお、本実施形態では、シリコン基板１１としてシリコン単結晶基板を用いるがこれに限らない。例えば、石英、サファイア、ステンレスからなる基板上に単結晶シリコン膜を形成したものでもよい。本願明細書において、シリコン単結晶基板、また例えば、石英、サファイア、ステンレスからなる基板上に単結晶シリコン膜を形成したものをシリコン基板という。
また、シリコン基板１１の表面はミラー指数（１００）で表される結晶面をなすものとされるが、（１００）面以外にも、（１００）面に対して５４．７３度傾斜した（１１１）面であってもよい。このようなシリコン基板１１の格子定数は０．５４３ｎｍである。
単結晶炭化シリコン膜１３は、シリコン基板１１の表面に形成されている。単結晶炭化シリコン膜１３は、立方晶炭化珪素（３Ｃ‐ＳｉＣ）がエピタキシャル成長して形成された半導体膜である。３Ｃ‐ＳｉＣは、バンドギャップ値が２．２ｅＶ以上と広く、熱伝導率や絶縁破壊電界が高いため、パワーデバイス用のワイドバンドギャップ半導体として好適である。このような３Ｃ−ＳｉＣからなる単結晶炭化シリコン膜１３の格子定数は０．４３６ｎｍである。単結晶炭化シリコン膜１３のシリコン基板１１の側の部分には、当該単結晶炭化シリコン膜１３とシリコン基板１１との間の界面に沿って複数の空隙１４が存在している。
図１において、符号ｔ１は空隙１４の高さ、符号ｔ２は空隙１４の上端から単結晶炭化シリコン膜１３の表面までの高さ、符号ｗ１は空隙１４の幅、符号ｗ２は単結晶炭化シリコン膜１３がシリコン基板１１と接している部分の幅（隣り合う２つの空隙１４の間の単結晶炭化シリコン膜１３の幅）、である。
空隙１４の高さｔ１は、単結晶炭化シリコン膜１３がシリコン基板１１と接している部分の幅ｗ１の√２倍よりも高く（ｔ１＞√２×ｗ１）、５００ｎｍ以上１０００ｎｍ以下の範囲内の高さであることが望ましい。例えば、空隙１４の高さｔ１が５００ｎｍのとき、単結晶炭化シリコン膜１３がシリコン基板１１と接している部分の幅ｗ１は３５０ｎｍ程度となる。
空隙１４の幅ｗ１は、単結晶炭化シリコン膜の膜厚により規定される。空隙１４の幅ｗ１と当該空隙１４の上端から単結晶炭化シリコン膜１３の表面までの高さｔ２との関係は、ｗ１＜２×ｔ２となる。
応力緩和膜１５は、シリコン基板１１の裏面に形成されている。応力緩和膜１５の形成材料は、例えば、酸化珪素、窒化珪素、ポリシリコン、アモルファスシリコンのうちいずれかを含む。本実施形態では、応力緩和膜１５の形成材料としてアモルファスシリコンを用いる。応力緩和膜１５は、シリコン基板１１の単結晶炭化シリコン膜１３が形成された側とは反対側の面に圧縮応力を加えてシリコン基板１１の応力を緩和する。
（半導体基板の製造方法）
図２及び図３は、本実施形態に係る半導体基板の製造方法を示す過程図である。
先ず、シリコン基板１１を用意し、単結晶シリコンを真空チャンバーに収容し、真空雰囲気下、シリコン基板１１の表面を熱処理する（図２（ａ）参照）。この熱処理により、シリコン基板１１表面は清浄化され、シリコン基板１１表面に付着した不純物は除去される。なお、以下の説明においては、シリコン基板の温度を単に「基板温度」いう場合がある。
次に、シリコン基板１１の表面にマスク材１２を形成する（図２（ｂ）参照、第１の工程）。マスク材の形成材料としては、例えば、酸化珪素、窒化珪素のいずれかを用いる。ここでは、熱酸化法を用いてシリコン基板１１の表面を熱酸化処理することにより、シリコン基板１１の表面にマスク材１２を形成する。また、マスク材１２の膜厚は、例えば５００ｎｍ以上１０００ｎｍ以下の範囲に設定する。
次に、マスク材１２をパターニングして開口部１２ｈを形成し、シリコン基板１１の表面の一部を露出させる（図２（ｃ）参照、第２の工程）。例えば、マスク材１２の上にレジストを塗布し、フォトリソグラフィ法によりレジストを所望のパターン、例えばラインアンドスペースにパターニングする。このようにパターニングされたレジストをマスクとして、マスク材１２にエッチングを施す。これにより、マスク材１２は所望のパターン形状にパターンニングされることとなり、このマスク材１２の開口部１２ｈではシリコン基板１１の表面の一部が露出することとなる。
例えば、パターニングされたマスク材１２の高さを５００ｎｍ程度、当該マスク材１２の幅を５００ｎｍ程度、マスク材１２の開口部１２ｈの幅を５００ｎｍ程度とする。
ここで、マスク材１２の開口部１２ｈの幅は、３５０ｎｍ以上１０００ｎｍ以下とする。開口部１２ｈの幅が３５０ｎｍよりも小さいと、フォトパターニングをする際にｉ線ステッパーよりも高い精度が必要となり製造コストの増大につながる。また、シリコン基板１１と単結晶炭化シリコン１３Ａとで格子定数及び熱膨張係数が異なることに起因して発生する単結晶炭化シリコン膜１３の応力を空隙１４で十分に吸収することができなくなる惧れがある。一方、開口部１２ｈの幅が１０００ｎｍよりも大きいと、マスク材１２に生じる応力が大きくなり、単結晶炭化シリコン膜１３の結晶性に影響をおよぼす惧れがある。
なお、マスク材１２のエッチングは、開口部１２ｈの側壁の垂直性が必要となるため、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ，ＲＩＥ）などドライエッチングによる異方性エッチングにより行う。
次に、単結晶炭化シリコン膜１３の原料ガスをチャンバー内に導入し、基板温度を１０００℃程度に設定する。ここで、基板温度が１０００℃を超えると、シリコン基板１１の表面近傍に導入された炭素原料ガスが熱分解等し易くなり、安定した炭素原料ガスの雰囲気を形成することが困難となるため好ましくない。
原料ガスとしては、例えば、エチレン（Ｃ２Ｈ４）ガス及びジクロルシラン（ＳｉＨ２Ｃｌ２）ガスを用いる。原料ガスの流量としては、例えばエチレン（Ｃ２Ｈ４）ガスの流量を２．５ｓｃｃｍ程度、ジクロルシラン（ＳｉＨ２Ｃｌ２）ガスの流量を１０ｓｃｃｍ程度とする。
これにより、シリコン基板１１の開口部１２ｈから露出した部分を基点として、単結晶炭化シリコン１３Ａをエピタキシャル成長させ、当該単結晶炭化シリコン１３Ａのエピタキシャル成長をマスク材１２の表面が一部露出した状態で止める（図２（ｄ）参照、第３の工程）。
例えば、パターニングされたマスク材１２の高さが５００ｎｍ程度、当該マスク材１２の幅が５００ｎｍ程度、マスク材１２の開口部１２ｈの幅が５００ｎｍ程度の場合、単結晶炭化シリコンの高さを７００ｎｍ程度まで形成することで、マスク材１２の表面が当該マスク材１２の幅方向において１００ｎｍ程度開いた状態で単結晶炭化シリコン１３Ａのエピタキシャル成長を止めることができる。本実施形態においては、前記条件にて、単結晶炭化シリコン１３Ａのエピタキシャル成長を２時間行うことで、高さが７００ｎｍ程度の単結晶炭化シリコンを形成する。
次に、選択成長された単結晶炭化シリコン１３Ａの隙間から、マスク材１２をエッチングにより除去する（図３（ａ）参照、第４の工程）。マスク材１２のエッチングは、例えば、希釈ＨＦ溶液（ＤＨＦ溶液）によるウエットエッチングにより行う。ＤＨＦによる等方性エッチングにより、マスク材１２のみを選択的に除去することができる。
次に、シリコン基板１１の裏面に、応力緩和膜１５を形成する（図３（ｂ）参照、第６の工程）。応力緩和膜１５の形成材料としては、例えば、アモルファスシリコンを用いる。なお、応力緩和膜１５の形成材料としては、熱膨張係数がシリコン基板１１の熱膨張係数よりも大きい材料を用いることが好ましい。これにより、シリコン基板１１の裏面（シリコン基板１１の応力緩和膜１５が形成された面）に圧縮応力を作用させることができる。
応力緩和膜１５の形成方法としては、例えば、プラズマＣＶＤ法やスパッタ法を用いることができる。この方法を用いる場合は、シリコン基板１１を反転し、シリコン基板１１の裏面を上面として配置することが好ましい。
なお、応力緩和膜１５の形成方法としては、熱ＣＶＤ法を用いることもできる。この方法を用いる場合は、マスク材１２を除去する前に、応力緩和膜をシリコン基板１１の両面に同時に形成し、その後、シリコン基板１１の表面側の応力緩和膜のみを除去し、続けてマスク材１２を除去する。これにより、応力緩和膜１５をシリコン基板１１の裏面のみに形成することができる。シリコン基板１１の表面側の応力緩和膜（形成材料としてアモルファスシリコンを用いた応力緩和膜）の除去は、ＤＨＦ及びオゾン水の混合液によりウエットエッチングが可能である。当該エッチングの後に、ＤＨＦによりマスク材１２をエッチングする。
次いで、エピタキシャル成長が止められた単結晶炭化シリコン１３のエピタキシャル成長を再開させ、空隙１４を覆う単結晶炭化シリコン膜１３を形成する（図３（ｃ）参照、第５の工程）。単結晶炭化シリコン１３のエピタキシャル成長を再開させる条件は、前記選択成長（第３の工程）と同じ条件にて行う。空隙１４は、シリコン基板１１と単結晶炭化シリコン膜１３との間に残存した状態で封止される。複数の空隙１４により、シリコン基板１１と単結晶炭化シリコン１３Ａとで格子定数及び熱膨張係数が異なることに起因して発生する単結晶炭化シリコン膜１３の応力が吸収される。
なお、単結晶炭化シリコン１３のエピタキシャル成長を再開させる際に、単結晶炭化シリコンの高さを７５０ｎｍ程度まで形成することで、空隙１４を埋めることもできる。さらに、単結晶炭化シリコンの高さを７５０以上の高さに形成することで、単結晶炭化シリコン膜１３の表面を平坦化させることもできる。
以上の工程により、本実施形態の半導体基板１を製造することができる。
図４は、本実施形態に係る半導体基板の製造過程においてウエハの反りが抑制される様子を示す図である。なお、ここでいう「ウエハ」は、シリコン基板、半導体基板、シリコン基板から半導体基板を製造する過程において各種膜が形成されたシリコン基板全体を含むこととする。
シリコン基板と単結晶炭化シリコンとで格子定数及び熱膨張係数が異なることに起因してシリコン基板１１には応力が発生することにより、ウエハに反りが生じる。
図４（ａ）は、シリコン基板の表面に単結晶炭化シリコンをエピタキシャル成長させた場合（基板温度をエピタキシャル成長温度まで上昇させた場合）のウエハの反りのようすを示す図である。
シリコン基板の格子定数は０．５４３ｎｍ、単結晶炭化シリコンの格子定数は０．４３６ｎｍであり約２０％の差がある。この格子定数の差に起因して、シリコン基板の表面に圧縮応力が作用し、ウエハは上反りとなる。
図４（ｂ）は、シリコン基板の表面に単結晶炭化シリコンをエピタキシャル成長させた後（基板温度が室温の場合）のウエハの反りのようすを示す図である。
この場合も、格子定数の差に起因した内部応力が残存し、シリコン基板の表面に圧縮応力が作用し、ウエハは上反りとなる。しかしながら、シリコン基板の熱膨張係数は２．５５×１０−６Ｋ−1、単結晶炭化シリコンの熱膨張係数２．７７×１０−６Ｋ−１であり約８％の差がある。シリコン基板の熱膨張係数よりも単結晶炭化シリコンの熱膨張係数のほうが大きいことから、エピタキシャル成長温度から室温へ基板温度を下げると、熱膨張係数の差により、ウエハの反りの度合いは図４（ａ）に示すウエハの反りの度合いよりも大きい。
図４（ｃ）は、シリコン基板の表面に単結晶炭化シリコンを選択的にエピタキシャル成長させた後（第３の工程の後）のウエハの反りのようすを示す図である。
本実施形態においては、複数の空隙により、シリコン基板と単結晶炭化シリコンとで格子定数及び熱膨張係数が異なることに起因して発生する単結晶炭化シリコン膜の応力、シリコン基板の応力が吸収される。よって、ウエハの反りの度合いは図４（ｂ）に示すウエハの反りの度合いよりも小さくなる。
図４（ｄ）は、単結晶炭化シリコンのエピタキシャル成長を再開させて単結晶炭化シリコン膜を形成した後、室温に維持されたとき（最終製品）のウエハの反りのようすを示す図である。
本実施形態においては、応力緩和膜により、複数の空隙で吸収しきれずに残留したシリコン基板の応力が緩和される。具体的には、シリコン基板と単結晶炭化シリコンとで格子定数及び熱膨張係数が異なることによってシリコン基板の表面に圧縮応力が作用しても、当該面とは反対側の面（シリコン基板の裏面）に圧縮応力が加わるので、シリコン基板に作用する圧縮応力が相殺される。よって、ウエハの反りは抑制される。
本実施形態の半導体基板１、半導体基板の製造方法によれば、シリコン基板１１と単結晶炭化シリコン膜１３との界面で発生した面欠陥が、単結晶炭化シリコン１３Ａの成長に伴って上層に伝播し、マスク材１２の開口部１２ｈの側壁に到達して消滅する。また、複数の空隙１４により、シリコン基板１１と単結晶炭化シリコン１３Ａとで格子定数及び熱膨張係数が異なることに起因して発生する単結晶炭化シリコン膜１３の応力を吸収することができる。また、当該シリコン基板１１と単結晶炭化シリコン１３Ａとで格子定数及び熱膨張係数が異なることに起因して発生するシリコン基板１１の応力も複数の空隙１４で吸収することができる。さらに、応力緩和膜１５により、複数の空隙１４で吸収しきれずに残留したシリコン基板１１の応力を緩和することができる。具体的には、シリコン基板１１と単結晶炭化シリコン１３Ａとで格子定数及び熱膨張係数が異なることによってシリコン基板１１の単結晶炭化シリコン膜１３が形成された面に圧縮応力が作用しても、当該面とは反対側の面（シリコン基板１１の応力緩和膜１５が形成された面）に圧縮応力が加わるので、シリコン基板１１に作用する圧縮応力を相殺することができる。よって、結晶欠陥の少ない高品質な単結晶炭化シリコン膜１３を形成するとともにウエハの反りを抑制することができる。
また、応力緩和膜１５の形成材料がアモルファスシリコンを含んでいるので、シリコン基板１１の単結晶炭化シリコン膜１３が形成された側とは反対側の面に圧縮応力を加えることが可能な応力緩和膜１５を実現することができる。
また、マスク材１２の形成材料が酸化珪素を含んでいるので、シリコン基板１１の表面にマスク材１２を形成することを簡素な方法で実現することができる。
（第２実施形態）
図５は、本発明の第２実施形態に係る半導体基板２の概略構成を示す模式図である。
図５に示すように、本実施形態に係る半導体基板２は、応力緩和膜が第１の応力緩和膜２１と第２の応力緩和膜２２との積層構造となっている点が第１実施形態に係る半導体基板１と異なる。その他の構成は、第１実施形態と同様の構成であるため、同じ符号を付し、その照射な説明は省略する。
図５に示すように、半導体基板２は、シリコン基板１１と、シリコン基板１１の表面に形成された単結晶炭化シリコン膜１３と、シリコン基板１１の単結晶炭化シリコン膜が形成された側とは反対側の面（シリコン基板１１の裏面）に形成された第１の応力緩和膜２１と、第１の応力緩和膜２１の表面（第１の応力緩和膜２１のシリコン基板１１とは反対側の面）に形成された第２の応力緩和膜２２と、を備えている。
本実施形態では、第１の応力緩和膜２１の形成材料としては、酸化珪素を用いる。第２の応力緩和膜２２の形成材料としては、アモルファスシリコンを用いる。第１の応力緩和膜２１及び第２の応力緩和膜２２は、シリコン基板１１の単結晶炭化シリコン膜１３が形成された側とは反対側の面に圧縮応力を加えてシリコン基板１１の応力を緩和する。
（半導体基板の製造方法）
図６は、本実施形態に係る半導体基板の製造方法を示す過程図である。なお、本実施形態に係る半導体基板の製造方法においてシリコン基板１１表面を清浄化するための熱処理工程は、上述した第１実施形態に係る半導体基板の製造方法の熱処理工程（図２（ａ））と同一であるため、その詳細な説明は省略する。
本実施形態においては、シリコン基板１１の表面にマスク材１２を形成するとともにシリコン基板１１の裏面に第１の応力緩和膜２１を形成する（図６（ａ）参照、第１の工程）。ここでは、熱酸化法を用いてシリコン基板１１の表面及び裏面を熱酸化処理することにより、シリコン基板１１の表面にマスク材１２を形成するとともにシリコン基板１１の裏面に第１の応力緩和膜２１を形成する。また、マスク材１２の膜厚及び第１の応力緩和膜２１の膜厚は、例えば５００ｎｍに設定する。
なお、シリコン基板１１の裏面に対して適切な圧縮応力を加えるために、第１の応力緩和膜２１の膜厚を調整することもできる。エッチャントとしては、例えば、ＨＦにＮＨ４Ｆを混ぜたＢＨＦ溶液を用いることができる。このとき、シリコン基板１１の表面のマスク材１２がエッチングされないように、シリコン基板１１の表面をレジスト膜により保護する。レジスト膜は、シリコン基板１１の裏面の第１の応力緩和膜２１のエッチングが終了した後、除去する。
次に、マスク材１２をパターニングして開口部１２ｈを形成し、シリコン基板１１の表面の一部を露出させる（第２の工程）。例えば、パターニングされたマスク材１２の高さを５００ｎｍ程度、当該マスク材１２の幅を５００ｎｍ程度、マスク材１２の開口部１２ｈの幅を５００ｎｍ程度とする。
なお、マスク材１２のエッチングは、開口部１２ｈの側壁の垂直性が必要となるため、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ，ＲＩＥ）などドライエッチングによる異方性エッチングにより行う。
次に、単結晶炭化シリコン膜１３の原料ガスをチャンバー内に導入し、基板温度を１０００℃程度に設定する。原料ガスとしては、例えば、エチレン（Ｃ２Ｈ４）ガス及びジクロルシラン（ＳｉＨ２Ｃｌ２）ガスを用いる。原料ガスの流量としては、例えばエチレン（Ｃ２Ｈ４）ガスの流量を２．５ｓｃｃｍ程度、ジクロルシラン（ＳｉＨ２Ｃｌ２）ガスの流量を１０ｓｃｃｍ程度とする。
これにより、シリコン基板１１の開口部１２ｈから露出した部分を基点として、単結晶炭化シリコン１３Ａをエピタキシャル成長させ、当該単結晶炭化シリコン１３Ａのエピタキシャル成長をマスク材１２の表面が一部露出した状態で止める（図６（ｂ）参照、第３の工程）。
例えば、パターニングされたマスク材１２の高さが５００ｎｍ程度、当該マスク材１２の幅が５００ｎｍ程度、マスク材１２の開口部１２ｈの幅が５００ｎｍ程度の場合、単結晶炭化シリコンの高さを７００ｎｍ程度まで形成することで、マスク材１２の表面が当該マスク材１２の幅方向において１００ｎｍ程度開いた状態で単結晶炭化シリコン１３Ａのエピタキシャル成長を止めることができる。本実施形態においては、前記条件にて、単結晶炭化シリコン１３Ａのエピタキシャル成長を２時間行うことで、高さが７００ｎｍ程度の単結晶炭化シリコンを形成する。
次に、選択成長された単結晶炭化シリコン１３Ａの隙間から、マスク材１２をエッチングにより除去する（図６（ｃ）参照、第４の工程）。このとき、シリコン基板１１の裏面の第１の応力緩和膜２１をレジスト膜により保護し、エッチングされないようにする。マスク材１２のエッチングは、例えば、ＨＦにＮＨ４Ｆを混ぜたＢＨＦ溶液によるウエットエッチングにより行う。ＢＨＦによる等方性エッチングにより、マスク材１２のみを選択的に除去することができる。第１の応力緩和膜２１を保護するレジスト膜は、マスク材１２のエッチングが終了した後、除去する。
次に、第１の応力緩和膜２１の表面に、第２の応力緩和膜２２を形成する（図６（ｄ）参照、第６の工程）。第２の応力緩和膜２２の形成材料としては、例えば、アモルファスシリコンを用いる。なお、第２の応力緩和膜２２の形成材料としては、熱膨張係数がシリコン基板１１の熱膨張係数よりも大きい材料を用いることが好ましい。これにより、シリコン基板１１の裏面（シリコン基板１１の第１の応力緩和膜２１が形成された面）に圧縮応力を作用させることができる。
第２の応力緩和膜２２の形成方法としては、例えば、プラズマＣＶＤ法やスパッタ法を用いることができる。この方法を用いる場合は、シリコン基板１１を反転し、シリコン基板１１の裏面を上面として配置することが好ましい。
なお、第２の応力緩和膜２２の形成方法としては、熱ＣＶＤ法を用いることもできる。この方法を用いる場合は、マスク材１２を除去する前に、応力緩和膜をシリコン基板１１の両面に同時に形成し、その後、シリコン基板１１の表面側の応力緩和膜のみを除去し、続けてマスク材１２を除去する。これにより、第２の応力緩和膜２２をシリコン基板１１の裏面のみに形成することができる。シリコン基板１１の表面側の応力緩和膜（形成材料としてアモルファスシリコンを用いた応力緩和膜）の除去は、ＤＨＦ及びオゾン水の混合液によりウエットエッチングが可能である。当該エッチングの後に、ＤＨＦによりマスク材１２をエッチングする。
次いで、エピタキシャル成長が止められた単結晶炭化シリコン１３のエピタキシャル成長を再開させ、空隙１４を覆う単結晶炭化シリコン膜１３を形成する（第５の工程）。単結晶炭化シリコン１３Ａのエピタキシャル成長を再開させる条件は、前記選択成長（第３の工程）と同じ条件にて行う。空隙１４は、シリコン基板１１と単結晶炭化シリコン膜１３との間に残存した状態で封止される。複数の空隙１４により、シリコン基板１１と単結晶炭化シリコン１３Ａとで格子定数及び熱膨張係数が異なることに起因して発生する単結晶炭化シリコン膜１３の応力が吸収される。
なお、単結晶炭化シリコン１３のエピタキシャル成長を再開させる際に、単結晶炭化シリコンの高さを７５０ｎｍ程度まで形成することで、空隙１４を埋めることもできる。さらに、単結晶炭化シリコンの高さを７５０以上の高さに形成することで、単結晶炭化シリコン膜１３の表面を平坦化させることもできる。
以上の工程により、本実施形態の半導体基板２を製造することができる。
本実施形態の半導体基板２、半導体基板の製造方法によれば、第１の応力緩和膜２１と第２の応力緩和膜２２とで互いに異なる種類の膜を構成することができる。例えば、第１の応力緩和膜２１と第２の応力緩和膜２２とで、それぞれの膜厚、形成材料の種類などの形成条件を適宜変更することができる。これにより、複数の空隙１４で吸収しきれずに残留したシリコン基板１１の応力を緩和する度合いを調整することができる。よって、ウエハの反りを抑制しやすくなる。
また、単結晶炭化シリコン１３Ａのエピタキシャル成長をマスク材１２の表面が一部露出した状態で止める過程において、単結晶炭化シリコン１３Ａをエピタキシャル成長させる初期段階で、シリコン基板１１と単結晶炭化シリコン１３Ａとで格子定数及び熱膨張係数が異なることに起因して発生するシリコン基板１１の応力を、第１の応力緩和膜２１で吸収することができる。また、マスク材１２を除去した後に単結晶炭化シリコン１３Ａのエピタキシャル成長を再開させ、単結晶炭化シリコン膜１３を形成する過程において、シリコン基板１１と単結晶炭化シリコン１３Ａとで格子定数及び熱膨張係数が異なることに起因して発生するシリコン基板１１の応力を、第１の応力緩和膜２１と第２の応力緩和膜２２とで吸収することができる。すなわち、異なるタイミングでシリコン基板１１に発生する応力を、互いに異なる種類の応力緩和膜２１，２２で吸収することができる。よって、ウエハの反りを抑制しやすくなる。
（第３実施形態）
図７は、本発明の第３実施形態に係る半導体基板３の概略構成を示す模式図である。
図７に示すように、本実施形態に係る半導体基板３は、応力緩和膜の形成材料として酸化珪素を用いている点が第１実施形態に係る半導体基板１と異なる。その他の構成は、第１実施形態と同様の構成であるため、同じ符号を付し、その照射な説明は省略する。
図７に示すように、半導体基板３は、シリコン基板１１と、シリコン基板１１の表面に形成された単結晶炭化シリコン膜１３と、シリコン基板１１の単結晶炭化シリコン膜が形成された側とは反対側の面（シリコン基板１１の裏面）に形成された応力緩和膜３１と、を備えている。
本実施形態では、応力緩和膜３１の形成材料としては、酸化珪素を用いる。応力緩和膜３１は、シリコン基板１１の単結晶炭化シリコン膜１３が形成された側とは反対側の面に圧縮応力を加えてシリコン基板１１の応力を緩和する。
（半導体基板の製造方法）
図８は、本実施形態に係る半導体基板の製造方法を示す過程図である。なお、本実施形態に係る半導体基板の製造方法においてシリコン基板１１表面を清浄化するための熱処理工程は、上述した第１実施形態に係る半導体基板の製造方法の熱処理工程（図２（ａ））と同一であるため、その詳細な説明は省略する。
本実施形態においては、シリコン基板１１の表面にマスク材１２を形成するとともにシリコン基板１１の裏面に応力緩和膜３１を形成する（図８（ａ）参照、第１の工程）。ここでは、熱酸化法を用いてシリコン基板１１の表面及び裏面を熱酸化処理することにより、シリコン基板１１の表面にマスク材１２を形成するとともにシリコン基板１１の裏面に応力緩和膜３１を形成する。また、マスク材１２の膜厚及び応力緩和膜３１の膜厚は、例えば５００ｎｍに設定する。
なお、シリコン基板１１の裏面に対して適切な圧縮応力を加えるために、応力緩和膜３１の膜厚を調整することもできる。エッチャントとしては、例えば、ＨＦにＮＨ４Ｆを混ぜたＢＨＦ溶液を用いることができる。このとき、シリコン基板１１の表面のマスク材１２がエッチングされないように、シリコン基板１１の表面をレジスト膜により保護する。レジスト膜は、シリコン基板１１の裏面の応力緩和膜３１のエッチングが終了した後、除去する。
次に、マスク材１２をパターニングして開口部１２ｈを形成し、シリコン基板１１の表面の一部を露出させる（第２の工程）。例えば、パターニングされたマスク材１２の高さを５００ｎｍ程度、当該マスク材１２の幅を５００ｎｍ程度、マスク材１２の開口部１２ｈの幅を５００ｎｍ程度とする。
なお、マスク材１２のエッチングは、開口部１２ｈの側壁の垂直性が必要となるため、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ，ＲＩＥ）などドライエッチングによる異方性エッチングにより行う。
次に、単結晶炭化シリコン膜１３の原料ガスをチャンバー内に導入し、基板温度を１０００℃程度に設定する。原料ガスとしては、例えば、エチレン（Ｃ２Ｈ４）ガス及びジクロルシラン（ＳｉＨ２Ｃｌ２）ガスを用いる。原料ガスの流量としては、例えばエチレン（Ｃ２Ｈ４）ガスの流量を２．５ｓｃｃｍ程度、ジクロルシラン（ＳｉＨ２Ｃｌ２）ガスの流量を１０ｓｃｃｍ程度とする。
これにより、シリコン基板１１の開口部１２ｈから露出した部分を基点として、単結晶炭化シリコン１３Ａをエピタキシャル成長させ、当該単結晶炭化シリコン１３Ａのエピタキシャル成長をマスク材１２の表面が一部露出した状態で止める（図８（ｂ）参照、第３の工程）。
例えば、パターニングされたマスク材１２の高さが５００ｎｍ程度、当該マスク材１２の幅が５００ｎｍ程度、マスク材１２の開口部１２ｈの幅が５００ｎｍ程度の場合、単結晶炭化シリコンの高さを７００ｎｍ程度まで形成することで、マスク材１２の表面が当該マスク材１２の幅方向において１００ｎｍ程度開いた状態で単結晶炭化シリコン１３Ａのエピタキシャル成長を止めることができる。本実施形態においては、前記条件にて、単結晶炭化シリコン１３Ａのエピタキシャル成長を２時間行うことで、高さが７００ｎｍ程度の単結晶炭化シリコンを形成する。
次に、選択成長された単結晶炭化シリコン１３Ａの隙間から、マスク材１２をエッチングにより除去する（図８（ｃ）参照、第４の工程）。このとき、シリコン基板１１の裏面の応力緩和膜３１をレジスト膜により保護し、エッチングされないようにする。マスク材１２のエッチングは、例えば、ＨＦにＮＨ４Ｆを混ぜたＢＨＦ溶液によるウエットエッチングにより行う。ＢＨＦによる等方性エッチングにより、マスク材１２のみを選択的に除去することができる。応力緩和膜３１を保護するレジスト膜は、マスク材１２のエッチングが終了した後、除去する。
このとき、シリコン基板１１の裏面に対して適切な圧縮応力を加えるために、応力緩和膜３１の膜厚を調整することもできる。エッチャントとしては、例えば、希釈ＨＦ溶液（ＤＨＦ溶液）を用いることができる。
次いで、エピタキシャル成長が止められた単結晶炭化シリコン１３のエピタキシャル成長を再開させ、空隙１４を覆う単結晶炭化シリコン膜１３を形成する（第５の工程）。単結晶炭化シリコン１３Ａのエピタキシャル成長を再開させる条件は、前記選択成長（第３の工程）と同じ条件にて行う。空隙１４は、シリコン基板１１と単結晶炭化シリコン膜１３との間に残存した状態で封止される。複数の空隙１４により、シリコン基板１１と単結晶炭化シリコン１３Ａとで格子定数及び熱膨張係数が異なることに起因して発生する単結晶炭化シリコン膜１３の応力が吸収される。
なお、単結晶炭化シリコン１３のエピタキシャル成長を再開させる際に、単結晶炭化シリコンの高さを７５０ｎｍ程度まで形成することで、空隙１４を埋めることもできる。さらに、単結晶炭化シリコンの高さを７５０以上の高さに形成することで、単結晶炭化シリコン膜１３の表面を平坦化させることもできる。
以上の工程により、本実施形態の半導体基板３を製造することができる。
本実施形態の半導体基板３、半導体基板の製造方法によれば、単結晶炭化シリコン１３Ａのエピタキシャル成長をマスク材１２の表面が一部露出した状態で止める過程において、単結晶炭化シリコン１３Ａをエピタキシャル成長させる初期段階で、シリコン基板１１と単結晶炭化シリコン１３Ａとで格子定数及び熱膨張係数が異なることに起因して発生するシリコン基板１１の応力を、応力緩和膜で吸収することができる。また、マスク材１２を除去した後に単結晶炭化シリコン１３Ａのエピタキシャル成長を再開させ、単結晶炭化シリコン膜１３を形成する過程において、シリコン基板１１と単結晶炭化シリコン１３Ａとで格子定数及び熱膨張係数が異なることに起因して発生するシリコン基板１１の応力を、膜厚が調整された応力緩和膜３１で吸収することができる。すなわち、異なるタイミングでシリコン基板１１に発生する応力を、膜厚を異ならせた応力緩和膜３１で吸収することができる。よって、ウエハの反りを抑制しやすくなる。
また、応力緩和膜３１をマスク材１２の形成工程と同じ工程で形成することができる。よって、応力緩和膜３１をマスク材１２の形成工程と異なる工程で形成する場合に比べて、製造工程を簡素化することができる。
１，２，３…半導体基板、１１…シリコン基板、１２…マスク材、１２ｈ…開口部、１３…単結晶シリコン膜、１３Ａ…単結晶シリコン、１４…空隙、１５，３１…応力緩和膜、２１…第１の応力緩和膜、２２…第２の応力緩和膜

Claims (7)

  1. シリコン基板と、
    前記シリコン基板の表面に形成された単結晶炭化シリコン膜と、
    前記シリコン基板の前記単結晶炭化シリコン膜が形成された側とは反対側の面に形成された、前記面に圧縮応力を加えて前記シリコン基板の応力を緩和する応力緩和膜と、を含み、
    前記単結晶炭化シリコン膜の前記シリコン基板の側の部分には、前記単結晶炭化シリコン膜と前記シリコン基板との間の界面に沿って複数の空隙が存在し、
    前記空隙の幅が、前記空隙の上部の前記単結晶炭化シリコン膜の高さの２倍以下であり、
    前記応力緩和膜は、第１の応力緩和膜と第２の応力緩和膜との積層構造となっており、
    前記第２の応力緩和膜の熱膨張係数は、前記シリコン基板の熱膨張係数よりも大きいことを特徴とする半導体基板。
  2. 前記応力緩和膜の形成材料は、酸化珪素、窒化珪素、ポリシリコン、アモルファスシリコンのうちいずれかを含むことを特徴とする請求項１に記載の半導体基板。
  3. シリコン基板の表面にマスク材を形成する第１の工程と、
    前記マスク材に複数の開口部を形成し、前記シリコン基板の一部を露出させる第２の工程と、
    露出した前記シリコン基板の表面を基点として単結晶炭化シリコンをエピタキシャル成長させ、前記単結晶炭化シリコンのエピタキシャル成長を前記マスク材の表面が一部露出した状態で止める第３の工程と、
    前記マスク材の少なくとも一部を除去する第４の工程と、
    前記第４の工程の後に前記単結晶炭化シリコンの前記エピタキシャル成長を再開させ、単結晶炭化シリコン膜を形成する第５の工程と、
    前記第５の工程の前に、前記シリコン基板の前記単結晶炭化シリコン膜が形成された側とは反対側の面に、前記面に圧縮応力を加えて前記シリコン基板の応力を緩和する応力緩和膜を形成する第６の工程と、
    を含み、
    前記第６の工程は、
    前記シリコン基板の前記単結晶炭化シリコン膜が形成された側とは反対側の面に第１の応力緩和膜を形成する工程と、
    前記第１の応力緩和膜の表面に第２の応力緩和膜を形成する工程と、
    を含み、
    前記第３の工程の前に、前記シリコン基板の前記単結晶炭化シリコン膜が形成された側とは反対側の面に前記第１の応力緩和膜を形成し、
    前記第３の工程と前記第５の工程との間に、前記第１の応力緩和膜の表面に前記第２の応力緩和膜を形成することを特徴とする半導体基板の製造方法。
  4. シリコン基板の表面にマスク材を形成する第１の工程と、
    前記マスク材に複数の開口部を形成し、前記シリコン基板の一部を露出させる第２の工程と、
    露出した前記シリコン基板の表面を基点として単結晶炭化シリコンをエピタキシャル成長させ、前記単結晶炭化シリコンのエピタキシャル成長を前記マスク材の表面が一部露出した状態で止める第３の工程と、
    前記マスク材の少なくとも一部を除去する第４の工程と、
    前記第４の工程の後に前記単結晶炭化シリコンの前記エピタキシャル成長を再開させ、単結晶炭化シリコン膜を形成する第５の工程と、
    前記第５の工程の前に、前記シリコン基板の前記単結晶炭化シリコン膜が形成された側とは反対側の面に、前記面に圧縮応力を加えて前記シリコン基板の応力を緩和する応力緩和膜を形成する第６の工程と、
    を含み、
    前記第３の工程の前に、前記シリコン基板の前記単結晶炭化シリコン膜が形成された側とは反対側の面に前記応力緩和膜を形成し、
    前記第３の工程と前記第５の工程との間に、前記応力緩和膜の膜厚を調整することを特徴とする半導体基板の製造方法。
  5. 前記第１の工程において、前記シリコン基板の前記単結晶炭化シリコン膜が形成された側とは反対側の面に前記応力緩和膜を形成することを特徴とする請求項４に記載の半導体基板の製造方法。
  6. 前記マスク材の形成材料は、酸化珪素、窒化珪素のいずれかを含むことを特徴とする請求項３〜５のいずれか一項に記載の半導体基板の製造方法。
  7. 前記応力緩和膜の形成材料は、酸化珪素、窒化珪素、ポリシリコン、アモルファスシリコンのうちいずれかを含むことを特徴とする請求項３〜６のいずれか一項に記載の半導体基板の製造方法。
JP2012008102A 2012-01-18 2012-01-18 半導体基板及び半導体基板の製造方法 Active JP6051524B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012008102A JP6051524B2 (ja) 2012-01-18 2012-01-18 半導体基板及び半導体基板の製造方法
US13/735,444 US8847236B2 (en) 2012-01-18 2013-01-07 Semiconductor substrate and semiconductor substrate manufacturing method
CN201310013795.5A CN103219361B (zh) 2012-01-18 2013-01-15 半导体基板及半导体基板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012008102A JP6051524B2 (ja) 2012-01-18 2012-01-18 半導体基板及び半導体基板の製造方法

Publications (3)

Publication Number Publication Date
JP2013149733A JP2013149733A (ja) 2013-08-01
JP2013149733A5 JP2013149733A5 (ja) 2015-03-05
JP6051524B2 true JP6051524B2 (ja) 2016-12-27

Family

ID=48779367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012008102A Active JP6051524B2 (ja) 2012-01-18 2012-01-18 半導体基板及び半導体基板の製造方法

Country Status (3)

Country Link
US (1) US8847236B2 (ja)
JP (1) JP6051524B2 (ja)
CN (1) CN103219361B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150072066A (ko) * 2013-12-19 2015-06-29 서울바이오시스 주식회사 반도체 성장용 템플릿, 성장 기판 분리 방법 및 이를 이용한 발광소자 제조 방법
JP2015192006A (ja) 2014-03-28 2015-11-02 セイコーエプソン株式会社 半導体ウェハー、受光センサー製造方法及び受光センサー
US9362368B2 (en) 2014-10-31 2016-06-07 Seiko Epson Corporation Substrate with silicon carbide film, method for producing substrate with silicon carbide film, and semiconductor device
CN105576013B (zh) 2014-10-31 2020-04-21 精工爱普生株式会社 带碳化硅膜基板及其制造方法、以及半导体装置
JP6592961B2 (ja) * 2015-05-19 2019-10-23 セイコーエプソン株式会社 炭化ケイ素基板および炭化ケイ素基板の製造方法
CN106504975B (zh) * 2015-09-06 2019-12-27 中芯国际集成电路制造（天津）有限公司 提高关键尺寸精确性的方法
CN108987250B (zh) * 2017-06-02 2021-08-17 上海新昇半导体科技有限公司 衬底及其制作方法
CN111183521B (zh) * 2017-08-29 2024-01-16 美光科技公司 具有包含高能带隙材料的串驱动器的装置和***以及形成方法
CN107946215A (zh) * 2017-11-23 2018-04-20 长江存储科技有限责任公司 晶圆翘曲状态调整方法
JP7129888B2 (ja) * 2018-11-07 2022-09-02 東京エレクトロン株式会社 成膜方法及び半導体製造装置
CN112908839B (zh) * 2019-12-03 2021-10-01 上海积塔半导体有限公司 减少碳化硅晶圆弯曲度的方法
WO2021217301A1 (zh) * 2020-04-26 2021-11-04 苏州晶湛半导体有限公司 半导体结构的制作方法及半导体结构

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5335375A (en) * 1976-09-13 1978-04-01 Hitachi Ltd Heating method
JPS6126227A (ja) * 1984-07-16 1986-02-05 Matsushita Electric Ind Co Ltd 半導体装置
JPS61225816A (ja) * 1985-03-29 1986-10-07 Sharp Corp 化合物半導体装置の製造方法
JPS6313324A (ja) * 1986-07-03 1988-01-20 Rohm Co Ltd 基板の製造方法
JPH01125917A (ja) * 1987-11-11 1989-05-18 Sharp Corp 化合物半導体基板
US5562770A (en) * 1994-11-22 1996-10-08 International Business Machines Corporation Semiconductor manufacturing process for low dislocation defects
JP3880717B2 (ja) 1997-12-19 2007-02-14 Ｈｏｙａ株式会社 炭化珪素の製造方法
DE60043122D1 (de) * 1999-03-17 2009-11-19 Mitsubishi Chem Corp Halbleiterbasis ihre Herstellung und Halbleiterkristallhersetllungsmethode
JP3589200B2 (ja) * 2000-06-19 2004-11-17 日亜化学工業株式会社 窒化物半導体基板及びその製造方法、並びにその窒化物半導体基板を用いた窒化物半導体素子
US6627974B2 (en) * 2000-06-19 2003-09-30 Nichia Corporation Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
JP3528814B2 (ja) * 2001-05-02 2004-05-24 日亜化学工業株式会社 窒化物半導体から成る単体基板の製造方法
TWI222104B (en) * 2001-09-06 2004-10-11 Toshiba Ceramics Co Semiconductor wafer and method of fabricating the same
JP2003218031A (ja) * 2002-01-28 2003-07-31 Toshiba Ceramics Co Ltd 半導体ウェーハの製造方法
JP2003113000A (ja) * 2001-10-05 2003-04-18 Hitachi Cable Ltd 半導体エピタキシャルウェハ及びその製造方法
JP4457576B2 (ja) * 2003-05-08 2010-04-28 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物結晶およびその製造方法
EP2104135B1 (en) * 2008-03-20 2013-06-12 Siltronic AG A semiconductor wafer with a heteroepitaxial layer and a method for producing the wafer
EP2251897B1 (en) * 2009-05-13 2016-01-06 Siltronic AG A method for producing a wafer comprising a silicon single crystal substrate having a front and a back side and a layer of SiGe deposited on the front side
JP2011171567A (ja) * 2010-02-19 2011-09-01 Elpida Memory Inc 基板構造物の製造方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20130181230A1 (en) 2013-07-18
US8847236B2 (en) 2014-09-30
JP2013149733A (ja) 2013-08-01
CN103219361B (zh) 2017-05-10
CN103219361A (zh) 2013-07-24

Similar Documents

Publication Publication Date Title
JP6051524B2 (ja) 半導体基板及び半導体基板の製造方法
JP5696543B2 (ja) 半導体基板の製造方法
JP2015503215A (ja) 炭化ケイ素エピタキシャル成長法
JP6123408B2 (ja) 単結晶４Ｈ−ＳｉＣ基板及びその製造方法
JP6361747B2 (ja) 炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置
JP5585268B2 (ja) 単結晶炭化珪素膜付き基材及び単結晶炭化珪素膜の製造方法並びに単結晶炭化珪素膜付き基材の製造方法
JP6248532B2 (ja) ３Ｃ−ＳｉＣエピタキシャル層の製造方法、３Ｃ−ＳｉＣエピタキシャル基板および半導体装置
JP4331773B2 (ja) 半導体装置及びその製造方法
JPH11268989A (ja) 単結晶の製造方法
CN105575770B (zh) 带碳化硅膜基板及其制造方法、以及半导体装置
JP2000178740A (ja) 炭化珪素膜及びその製造方法
JP6592961B2 (ja) 炭化ケイ素基板および炭化ケイ素基板の製造方法
JP2016092399A (ja) 炭化ケイ素膜付き基板、炭化ケイ素膜付き基板の製造方法、及び、半導体装置
JP3754294B2 (ja) 炭化珪素単結晶基板の製造方法及び半導体装置の製造方法
JP2012204602A (ja) 立方晶炭化珪素膜の製造方法
JP4546982B2 (ja) 半導体装置の製造方法
JP2010278211A (ja) 炭化シリコン膜の製造方法
JP6070736B2 (ja) 半導体基板
JP6988710B2 (ja) ２次元材料デバイスの作製方法
JP4557505B2 (ja) 半導体基板の製造方法
JP2010278215A (ja) 炭化シリコン膜の製造方法
JP2017095305A (ja) 半導体基板の製造方法、半導体基板および半導体装置
JP2010278210A (ja) 炭化シリコン膜の製造方法
JP5556112B2 (ja) 立方晶炭化珪素半導体基板
JP2005012196A (ja) 歪みシリコン基板ウエハの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161114

R150 Certificate of patent or registration of utility model

Ref document number: 6051524

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150