JP5140962B2 - 窒化物半導体基板の製造方法 - Google Patents
窒化物半導体基板の製造方法 Download PDFInfo
- Publication number
- JP5140962B2 JP5140962B2 JP2006224023A JP2006224023A JP5140962B2 JP 5140962 B2 JP5140962 B2 JP 5140962B2 JP 2006224023 A JP2006224023 A JP 2006224023A JP 2006224023 A JP2006224023 A JP 2006224023A JP 5140962 B2 JP5140962 B2 JP 5140962B2
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- pattern
- plane
- semiconductor substrate
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02516—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Led Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
このような方法により、転位欠陥を低減させるために、種々の材料及び形状のパターンを異種基板上に形成し、その上に窒化物半導体層を成長させることにより(11−22)面を形成し、さらに、成長を続けて、面同士を接合させる。
また、異種基板と窒化物半導体との、格子定数、熱膨張係数差等から、窒化物半導体層内に応力が発生し、窒化物半導体層を異種基板から切り離して、フリースタンディングの状態とした時に、反りが発生するという問題もある。
しかし、このような要求に応える窒化物半導体基板は実用化されていないのが現状である。
本発明は、上記のような課題に鑑みてなされたものであり、低転位であり、特に、窒化物半導体基板に内在する応力を抑制させて、反りの少ない窒化物半導体基板の製造方法を提供することを目的とする。
基板上に第1の窒化物半導体層を成長させ、
該第1の窒化物半導体層に、(11−20)面と等価である面を備える枠体で囲まれ、平面形状において大きさが異なる互いに相似である2以上の凹部を有するパターンを形成し、
該第1の窒化物半導体パターンにおける(11−20)面と等価である面を成長核として第2の窒化物半導体層を成長させることを含み、
前記枠体は、隣接する枠体と頂点のみで接触するように規則的に配置されて構成されるか、
基板上に、第1の窒化物半導体パターンを形成し、該第1の窒化物半導体パターンを成長核として第2の窒化物半導体層を成長させる窒化物半導体基板の製造方法であって、
第1の窒化物半導体パターンは、平面形状が正三角形の複数の枠体によって形成され、該枠体の頂点のみを、隣接する枠体と共有するように規則的に配置されて構成されることを特徴とする。
基板上に、(11−20)面と等価である面を備える枠体で囲まれ、平面形状において大きさが異なる互いに相似である2以上の凹部を有するパターンが形成され、かつ前記枠体は、隣接する枠体と頂点のみで接触するように規則的に配置されて構成された第1の窒化物半導体と、該第1の窒化物半導体上に形成された第2の窒化物半導体層とを有するか、
基板上に、第1の窒化物半導体パターンと、該第1の窒化物半導体パターン上に成長させた第2の窒化物半導体層とを有する窒化物半導体基板であって、
第1の窒化物半導体パターンは、平面形状が正三角形の複数の枠体によって形成され、該枠体の頂点のみを、隣接する枠体と共有するように規則的に配置されて構成されたことを特徴とする。
本発明における第1の窒化物半導体層は、式InxAlyGa1-x-yN(0≦x、0≦y、0≦x+y≦1)で表される窒化物半導体からなる層を意味する。これに加えて、III族元素としてBを一部に有してもよいし、V族元素としてNの一部をP、Asで置換したものであってもよい。また、この窒化物半導体層はi型として成長させてもよいし、n型不純物として、Si、Ge、Sn、S、O、Ti、Zr、CdなどのIV族元素、あるいはVI族元素等のいずれか1以上を含有していてもよいし、p型不純物として、Mg、Zn、Be、Mn、Ca、Sr等を含有していてもよい。不純物を含有させる場合には、その濃度は、例えば、5×1016/cm3以上、1×1021/cm3以下の範囲とすることが適当である。
実施例
C面を主面とし、オリフラ面をA面とし、約0.5°のオフ角を有するサファイア基板を準備した。
このサファイア基板上に、MOCVD装置を用いて、500℃にて、キャリアガスとして水素、原料ガスとして、NH3を8slm、TMG(トリメチルガリウム)を35μmol/分で供給しながら、3分間、バッファ層を成長させた。得られたバッファ層の膜厚は0.02μmであった。
得られた窒化物半導体基板について、転位密度と反りを測定するとともに、CL(カソードルミネセンス)像を撮影した。
それらの結果を表1に示す。また、CL像は、実施例のものを図3、ストライプ状のパターンを用いたものを図4、正六角形のパターンを用いたものを図5に示す。
また、六角形形状のパターンでは、基板剥離後の反りは減少するが、六角形の頂点にそれぞれ貫通転位が発生するために、ストライプ状のものよりも転位が少ないものの、やはり、十分な低転位化が図れなかった。
11 枠体
12 第2の窒化物半導体層
13 空洞
14 基板
Claims (15)
- 基板上に第1の窒化物半導体層を成長させ、
該第1の窒化物半導体層に、(11−20)面と等価である面を備える枠体で囲まれ、平面形状において大きさが異なる互いに相似である2以上の凹部を有するパターンを形成し、
該第1の窒化物半導体パターンにおける(11−20)面と等価である面を成長核として第2の窒化物半導体層を成長させることを含み、
前記枠体は、隣接する枠体と頂点のみで接触するように規則的に配置されて構成される窒化物半導体基板の製造方法。 - サファイア基板の(0001)面上に、第1の窒化物半導体パターンを形成し、該第1の窒化物半導体パターンを成長核として第2の窒化物半導体層を成長させる窒化物半導体基板の製造方法であって、
第1の窒化物半導体パターンは、(11−20)面と等価である面を備え、かつ平面形状が正三角形の複数の枠体によって形成され、該枠体の頂点のみを、隣接する枠体と共有するように規則的に配置されて構成される窒化物半導体基板の製造方法。 - 第1の窒化物半導体パターンの(11−20)面と等価である面を備える枠体で囲まれたパターンは、平面形状が三角形である請求項1に記載の窒化物半導体基板の製造方法。
- 第1の窒化物半導体パターンは、前記(11−20)面と等価である面を内周と外周とに有する請求項1又は3に記載の窒化物半導体基板の製造方法。
- 第1の窒化物半導体パターンは、平面形状において枠体の内周及び外周が、大きさが異なる互いに相似である2以上の凹部を構成している請求項1〜4に記載の窒化物半導体基板の製造方法。
- 第1の窒化物半導体パターンは、平面形状において枠体の内周及び外周が正三角形である請求項1〜5に記載の窒化物半導体基板の製造方法。
- 第2の窒化物半導体層を、ファセット成長させる請求項1〜6のいずれか1つに記載の窒化物半導体基板の製造方法。
- ファセット成長は、(11−22)面と等価である面を成長面とするものである請求項7に記載の窒化物半導体基板の製造方法。
- 第1の窒化物半導体パターンの(11−20)面と等価である面で囲まれたパターンは、平面形状が正三角形の複数の枠体によって形成され、該複数の正三角形の三つの頂点がそれぞれ同一方向に向いて配置されている請求項1、3〜8のいずれか1つに記載の窒化物半導体基板の製造方法。
- 第1の窒化物半導体パターンの(11−20)面と等価である面を備える枠体で囲まれたパターンは、平面形状が正三角形の複数の枠体によって形成され、前記パターンが、該枠体の3つで包囲され、該枠体の外周形状と同じ形状の凹部を有してなる請求項1、3〜9のいずれか1つに記載の窒化物半導体基板の製造方法。
- 第2の窒化物半導体層を成長させた後、基板を除去する請求項1〜10のいずれか1つに記載の窒化物半導体基板の製造方法。
- 基板上に、(11−20)面と等価である面を備える枠体で囲まれ、平面形状において大きさが異なる互いに相似である2以上の凹部を有するパターンが形成され、かつ前記枠体は、隣接する枠体と頂点のみで接触するように規則的に配置されて構成された第1の窒化物半導体と、該第1の窒化物半導体上に形成された第2の窒化物半導体層とを有する窒化物半導体基板。
- サファイア基板の(0001)面上に、第1の窒化物半導体パターンと、該第1の窒化物半導体パターン上に成長させた第2の窒化物半導体層とを有する窒化物半導体基板であって、
第1の窒化物半導体パターンは、(11−20)面と等価である面を備え、かつ平面形状が正三角形の複数の枠体によって形成され、該枠体の頂点のみを、隣接する枠体と共有するように規則的に配置されて構成された窒化物半導体基板。 - 第1の窒化物半導体パターンは、平面形状において枠体の内周及び外周が相似である請求項12又は13に記載の窒化物半導体基板。
- 第1の窒化物半導体パターンにおける枠体の一単位が、平面形状において内周及び外周が正三角形である請求項12〜14に記載の窒化物半導体基板。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006224023A JP5140962B2 (ja) | 2005-10-28 | 2006-08-21 | 窒化物半導体基板の製造方法 |
US11/525,906 US7608525B2 (en) | 2005-10-28 | 2006-09-25 | Method for manufacturing nitride semiconductor substrate |
PL380915A PL218607B1 (pl) | 2005-10-28 | 2006-10-26 | Sposób wytwarzania azotkowego podłoża półprzewodnikowego oraz azotkowe podłoże półprzewodnikowe |
US12/480,342 US7615472B2 (en) | 2005-10-28 | 2009-06-08 | Method for manufacturing nitride semiconductor substrate |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005314688 | 2005-10-28 | ||
JP2005314688 | 2005-10-28 | ||
JP2006224023A JP5140962B2 (ja) | 2005-10-28 | 2006-08-21 | 窒化物半導体基板の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012212398A Division JP5454647B2 (ja) | 2005-10-28 | 2012-09-26 | 窒化物半導体基板の製造方法、窒化物半導体基板及び発光素子 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007150250A JP2007150250A (ja) | 2007-06-14 |
JP2007150250A5 JP2007150250A5 (ja) | 2009-06-25 |
JP5140962B2 true JP5140962B2 (ja) | 2013-02-13 |
Family
ID=37995163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006224023A Expired - Fee Related JP5140962B2 (ja) | 2005-10-28 | 2006-08-21 | 窒化物半導体基板の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7608525B2 (ja) |
JP (1) | JP5140962B2 (ja) |
PL (1) | PL218607B1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112008000409T5 (de) * | 2007-02-16 | 2009-12-24 | Sumitomo Chemical Company, Limited | Epitaxiales Substrat für einen Feldeffekttransistor |
JP4915618B2 (ja) | 2007-06-06 | 2012-04-11 | 澁谷工業株式会社 | 導電性ボールの配列装置 |
JP4888377B2 (ja) * | 2007-12-22 | 2012-02-29 | 日立電線株式会社 | 窒化物半導体自立基板 |
US9029866B2 (en) * | 2009-08-04 | 2015-05-12 | Gan Systems Inc. | Gallium nitride power devices using island topography |
US9818857B2 (en) | 2009-08-04 | 2017-11-14 | Gan Systems Inc. | Fault tolerant design for large area nitride semiconductor devices |
EP2465141B1 (en) * | 2009-08-04 | 2021-04-07 | GaN Systems Inc. | Gallium nitride microwave and power switching transistors with matrix layout |
JP5365454B2 (ja) * | 2009-09-30 | 2013-12-11 | 住友電気工業株式会社 | Iii族窒化物半導体基板、エピタキシャル基板及び半導体デバイス |
JP5458874B2 (ja) * | 2009-12-25 | 2014-04-02 | 日亜化学工業株式会社 | 窒化物半導体の成長方法 |
US8791508B2 (en) | 2010-04-13 | 2014-07-29 | Gan Systems Inc. | High density gallium nitride devices using island topology |
EP2387081B1 (en) * | 2010-05-11 | 2015-09-30 | Samsung Electronics Co., Ltd. | Semiconductor light emitting device and method for fabricating the same |
TWI455426B (zh) * | 2011-02-16 | 2014-10-01 | Advanced Optoelectronic Tech | 半導體鐳射器及其製造方法 |
WO2014021259A1 (ja) * | 2012-08-03 | 2014-02-06 | シャープ株式会社 | 窒化物半導体素子構造体とその製造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4148047A (en) * | 1978-01-16 | 1979-04-03 | Honeywell Inc. | Semiconductor apparatus |
WO1993003502A1 (en) * | 1991-07-26 | 1993-02-18 | Nippondenso Co., Ltd. | Method of producing vertical mosfet |
WO1998047170A1 (en) | 1997-04-11 | 1998-10-22 | Nichia Chemical Industries, Ltd. | Method of growing nitride semiconductors, nitride semiconductor substrate and nitride semiconductor device |
JPH11191657A (ja) * | 1997-04-11 | 1999-07-13 | Nichia Chem Ind Ltd | 窒化物半導体の成長方法及び窒化物半導体素子 |
JP3058620B2 (ja) * | 1998-04-28 | 2000-07-04 | 京セラ株式会社 | 液晶表示装置 |
JP2000223417A (ja) * | 1999-01-28 | 2000-08-11 | Sony Corp | 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法 |
JP4145437B2 (ja) * | 1999-09-28 | 2008-09-03 | 住友電気工業株式会社 | 単結晶GaNの結晶成長方法及び単結晶GaN基板の製造方法と単結晶GaN基板 |
US6627974B2 (en) * | 2000-06-19 | 2003-09-30 | Nichia Corporation | Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate |
JP4356208B2 (ja) | 2000-08-01 | 2009-11-04 | ソニー株式会社 | 窒化物半導体の気相成長方法 |
JP4043193B2 (ja) * | 2001-01-11 | 2008-02-06 | 日亜化学工業株式会社 | 窒化物半導体基板及びその製造方法 |
US6562701B2 (en) | 2001-03-23 | 2003-05-13 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing nitride semiconductor substrate |
JP4201541B2 (ja) * | 2002-07-19 | 2008-12-24 | 豊田合成株式会社 | 半導体結晶の製造方法及びiii族窒化物系化合物半導体発光素子の製造方法 |
JP2004336040A (ja) * | 2003-04-30 | 2004-11-25 | Osram Opto Semiconductors Gmbh | 複数の半導体チップの製造方法および電子半導体基体 |
US7622318B2 (en) | 2004-03-30 | 2009-11-24 | Sony Corporation | Method for producing structured substrate, structured substrate, method for producing semiconductor light emitting device, semiconductor light emitting device, method for producing semiconductor device, semiconductor device, method for producing device, and device |
-
2006
- 2006-08-21 JP JP2006224023A patent/JP5140962B2/ja not_active Expired - Fee Related
- 2006-09-25 US US11/525,906 patent/US7608525B2/en active Active
- 2006-10-26 PL PL380915A patent/PL218607B1/pl unknown
-
2009
- 2009-06-08 US US12/480,342 patent/US7615472B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20070096262A1 (en) | 2007-05-03 |
PL380915A1 (pl) | 2007-04-30 |
JP2007150250A (ja) | 2007-06-14 |
PL218607B1 (pl) | 2015-01-30 |
US7615472B2 (en) | 2009-11-10 |
US7608525B2 (en) | 2009-10-27 |
US20090246945A1 (en) | 2009-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5140962B2 (ja) | 窒化物半導体基板の製造方法 | |
US7709858B2 (en) | Nitride semiconductor light emitting device | |
JP4818464B2 (ja) | 微細構造の製造方法 | |
JP5051455B2 (ja) | エピタキシャル成長用窒化物半導体基板の製造方法 | |
US8017414B2 (en) | Method for manufacturing light emitting device using non-polar substrate | |
JP2006273716A (ja) | GaN単結晶基板の製造方法 | |
JP2009208991A (ja) | 窒化物半導体基板の製造方法 | |
JP2008037665A (ja) | 窒化ガリウムの結晶成長方法 | |
JP5488916B2 (ja) | 半導体面発光素子及びその製造方法 | |
JP5458874B2 (ja) | 窒化物半導体の成長方法 | |
JP2023162378A (ja) | 半導体素子 | |
JP5454647B2 (ja) | 窒化物半導体基板の製造方法、窒化物半導体基板及び発光素子 | |
JP2017183697A (ja) | Iii族窒化物半導体及びその製造方法 | |
JP6004550B2 (ja) | 種結晶基板、複合基板および機能素子 | |
JP2005142415A (ja) | GaN系III−V族化合物半導体層の選択成長方法、半導体発光素子の製造方法および画像表示装置の製造方法 | |
KR101505119B1 (ko) | 3족 질화물 반도체층을 제조하는 방법 | |
JP5834952B2 (ja) | 窒化物半導体基板の製造方法 | |
JP3698061B2 (ja) | 窒化物半導体基板及びその成長方法 | |
JP7305428B2 (ja) | 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法 | |
JP2010215446A (ja) | Iii族窒化物結晶の成長方法 | |
JP3555657B2 (ja) | 低欠陥窒化物半導体基板及びその製造方法 | |
JP3567826B2 (ja) | 窒化ガリウム系化合物半導体の成長方法 | |
JP4232326B2 (ja) | 低欠陥窒化物半導体の成長方法 | |
JP2023092803A (ja) | 結晶成長用基板、窒化ガリウム基板、半導体基板、および窒化ガリウム基板の製造方法 | |
KR101505117B1 (ko) | 3족 질화물 반도체 적층체 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090513 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090513 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120525 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120626 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120926 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20121003 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121023 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121105 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5140962 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |