TWI398908B - 半導體層的形成方法 - Google Patents

半導體層的形成方法 Download PDF

Info

Publication number
TWI398908B
TWI398908B TW098106461A TW98106461A TWI398908B TW I398908 B TWI398908 B TW I398908B TW 098106461 A TW098106461 A TW 098106461A TW 98106461 A TW98106461 A TW 98106461A TW I398908 B TWI398908 B TW I398908B
Authority
TW
Taiwan
Prior art keywords
plane
growth
growth region
semiconductor layer
region
Prior art date
Application number
TW098106461A
Other languages
English (en)
Other versions
TW201032263A (en
Inventor
chang ming Lu
Chih Wei Chao
Te Chung Wang
Kuo Lung Fang
Chun Jong Chang
Original Assignee
Lextar Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lextar Electronics Corp filed Critical Lextar Electronics Corp
Priority to TW098106461A priority Critical patent/TWI398908B/zh
Priority to US12/465,655 priority patent/US20100221494A1/en
Publication of TW201032263A publication Critical patent/TW201032263A/zh
Application granted granted Critical
Publication of TWI398908B publication Critical patent/TWI398908B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Description

半導體層的形成方法
本發明是有關於一種磊晶基板(epitaxial substrate)與其半導體層(semiconductor layer)的形成方法，且特別是有關於一種能夠減少晶格差排(lattice dislocation)之磊晶基板與其半導體層的形成方法。
隨著半導體科技的進步，現今的發光二極體已具備了高亮度的輸出，加上發光二極體具有省電、體積小、低電壓驅動以及不含汞等優點，因此發光二極體已廣泛地應用在顯示器與照明等領域。一般而言，發光二極體晶片採用寬能隙半導體材料，如氮化鎵(GaN)等材料，來進行製作。然而，除了熱膨脹係數以及化學性質的不同外，氮化鎵與異質基板的晶格常數(lattice constant)亦具有無法忽視的差異。所以，於異質基板上成長之氮化鎵會因為晶格不匹配(lattice mismatch)而產生晶格差排(dislocation)的現象，而晶格差排又會沿著氮化鎵層之厚度方向而延伸。如此一來，晶格差排會使得發光二極體的發光效率降低，並且導致使用壽命縮短。
圖1A至圖1C為一種習知磊晶製程的流程示意圖。請先參照圖1A，提供一基板100，並在基板100上製作一層氮化鎵緩衝層110，接著於氮化鎵緩衝層110上沉積一層多晶態的氧化矽(SiO)罩幕層120。然後，利用微影刻蝕的方式除去部分罩幕層120以於氮化鎵緩衝層110上形成多個罩幕圖案120a，並暴露出部份的氮化鎵緩衝層110，如圖1B所示。接著，進行一磊晶製程，在磊晶的過程中，氮化鎵磊晶層130會先從未被罩幕圖案120a所覆蓋住的氮化鎵緩衝層110上成長，之後，氮化鎵磊晶層130會透過橫向成長的方式形成於罩幕圖案120a上，以將罩幕圖案120a覆蓋，如圖1C所示。
上述之習知技術主要是利用罩幕圖案120a來截斷部份晶格差排，使得位於罩幕圖案120a上方的部份氮化鎵磊晶層130不易有錯位向上延伸的現象產生，進而降低磊晶缺陷。但是，習知技術中所使用的罩幕圖案120a需採用一道微影蝕刻製程來進行製作，因此其製程無法簡化，且成本亦難以降低。
本發明是關於一種磊晶基板與其半導體層的形成方法，其能夠減少晶格差排(lattice dislocation)在厚度方向上的延伸現象。
本發明提出一種半導體層的形成方法，其包括下列步驟。首先，提供一磊晶基板，此基板具有至少一第一成長區以及至少一第二成長區，其中第一成長區內C plane與R plane的面積比值大於52/48。接著，於磊晶基板上進行一磊晶製程，以使一半導體材料先選擇性地成長於第一成長區上，接著再以橫向成長(lateral growth)的方式覆蓋於第二成長區上，以形成一半導體層。
在本發明之一實施例中，上述之第二成長區內C plane與R plane的面積比值小於52/48。
在本發明之一實施例中，上述之半導體層的形成方法在進行磊晶製程之前，更包括於第二成長區上形成一罩幕層。
在本發明之一實施例中，上述之半導體材料先選擇性地於第一成長區的C Plane上成核，接著再以橫向成長的方式覆蓋於第一成長區的R plane上。
在本發明之一實施例中，上述之半導體材料選擇性地於第一成長區的C plane上成核的同時，半導體材料亦選擇性地於第二成長區的C plane上成核。
在本發明之一實施例中，上述之第一成長區的傾斜程度(taper)小於或等於35度。
在本發明之一實施例中，上述之第二成長區的傾斜程度(taper)大於35度。
在本發明之一實施例中，上述之磊晶製程包括一金屬有機化學氣相沈積製程(MOCVD process)。
本發明提出一種磊晶基板。其具有至少一第一成長區以及至少一第二成長區，其中第一成長區內C plane與R plane的面積比值大於52/48。
在本發明之一實施例中，上述之第二成長區內C plane與R plane的面積比值小於52/48。
在本發明之一實施例中，上述之第一成長區的傾斜程度(taper)小於或等於35度。
在本發明之一實施例中，上述之第二成長區的傾斜程度(taper)大於35度。
基於上述，藉由調控可成核平面與不可成核平面之面積比例，本發明能夠在不增加額外製程步驟的情況下，有效地降低的晶格差排在厚度方向上的延伸現象，進而降低磊晶缺陷。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖2A為本發明之一種半導體基板200的局部剖面示意圖。請參照圖2A，首先，提供一磊晶基板210，此基板210具有至少一第一成長區210a以及至少一第二成長區210b。在本實施例中，此基板210之材質例如是矽、碳化矽、氧化鋁、玻璃、石英、氧化鋅、氧化鎂或氧化鋰鎵。
承上所述，基板210之第一成長區210a內C plane與R plane的面積比值大於52/48。在本實施例中，上述之第二成長區210b內C plane與R plane的面積比值小於52/48。以下為方便於說明，吾人將以第二成長區210b內部份區域的巨觀與微觀結構示意圖作例子詳細說明，至於第一成長區210a的結構與作用原理是與第二成長區210b大致相同。值得一提的是，第一成長區210a與第二成長區210b內C plane與R plane的面積比值不同。
圖2B為圖2A中第二成長區210b的局部放大示意圖，而圖2C為圖2B之微觀結構示意圖。請同時參照圖2A至圖2C，圖2A之磊晶基板210上具有多個不同方向、形狀及/或傾斜程度的平面P，在巨觀之下，這些平面P的表面看似平滑，如圖2B所示；但在微觀之下，看似平滑的表面P亦具有一定的粗糙度(roughness)，而這些粗糙部分又可被劃分出多個平面，如圖2C所示。
圖2D為圖2C於C plane上磊晶的局部放大示意圖，請同時參照圖2C至圖2D，詳細而言，圖2C中所述再被劃分出來的平面又可大致區分為C plane與R plane兩種。在進行磊晶時，落在其上的半導體材料能夠成核(nucleation)者定義為C plane，而落在其上的半導體材料不能夠成核(nucleation)者定義為R plane，如圖2C所示。在進行磊晶製程時，落在R plane上的半導體材料因未成核而無法向上堆積成長，落在C plane上成核的半導體材料則能繼續向上堆積成長，直至所堆積的半導體層厚度超過一定高度，而向相鄰的R plane橫向成長(lateral growth)堆積。
整體而言，藉由調控單位區域內可成核與不可成核平面的比例，也就是C plane與R plane的面積比值，可決定整體單位區域是否能順利成核，繼而成長。當C plane與R plane的面積比值大於52/48時，該單位區域本身可以成核與成長半導體層，例如本實施例中的第一成長區210a。當C plane與R plane的面積比值小於52/48時，該單位區域本身不能成核與成長半導體層，例如本實施例中的第二成長區210b，僅能藉由鄰近的半導體成長區(如第一成長區210a)橫向成長半導體層至其上。
值得一提的是，在本實施例中，上述之第一成長區的傾斜程度(taper)小於或等於35度。此外，在本實施例中，上述之第二成長區的傾斜程度(taper)大於35度，如圖2B所示。詳言之，平面與水平軸間傾斜程度與C plane和R plane的面積比值大致上呈反比，亦即，當傾斜程度大於35度時，C plane與R plane的面積比值會小於52/48，當傾斜程度小於35度時，C plane與R plane的面積比值會大於52/48。
圖2E至圖2F為本發明之一磊晶製程示意圖，請同時參照圖2E至圖2F，承上所述，接著於磊晶基板210上進行一磊晶製程，以使一半導體材料先選擇性地成長於第一成長區210a上，如圖2E所示。在本實施例中，上述之磊晶製程包括一金屬有機化學氣相沈積製程(MOCVD process)。此外，上述之半導體材料例如是氮化鎵(GaN)。值得一提的是，在本實施例中，上述之半導體材料是先選擇性地於第一成長區210a的C plane上成核，接著再以橫向成長的方式覆蓋於第一成長區的R plane上。
承上所述，在半導體材料選擇性地成長於第一成長區210a上之後，接著再以橫向成長的方式覆蓋於第二成長區210b上，以形成一半導體層220，如圖2F所示。此外，在本實施例中，上述之半導體材料選擇性地於第一成長區210a的C plane上成核的同時，半導體材料亦選擇性地於第二成長區210b的C plane上成核。詳細而言，雖然第二成長區210b的C plane在半導體磊晶製程時是可以成核的，但是由於第二成長區210b具有的C plane與R plane的面積比值小於52/48，故整體而言，第二成長區210b是不能夠讓磊晶向上成長的，只能在半導體材料由第一成長區210a內向上磊晶成長後，再橫向成長覆蓋於第二成長區210b上，終至形成一半導體層220。
圖3為圖2A之另一種實施例之局部放大示意圖。請參考圖3，上述之半導體層的形成方法在進行磊晶製程之前，可進一步包括於第二成長區210b上形成一罩幕層310。詳細而言，罩幕層310之材質可以是氧化矽或氮化矽等材料，且罩幕層310可以選擇地製作於特定區域上以減少原本會成核的C plane比例，進而增加橫向生長的範圍。由於晶格差排在橫向生長區無法向上延伸，因此在橫向生長的區域可以得到較佳的磊晶品質。
綜上所述，本發明之半導體層的形成方法採用具有不同方向、形狀及/或側面斜度的平面之基板，因不同晶面具有不同的成核特性，故藉由調控可成核平面與不可成核平面之比例，可以有效地降低的晶格差排在厚度方向上的延伸現象，進而降低磊晶缺陷。由於基板本身具有多數平面，無需額外再以光罩蝕刻等方式於基板上形成罩幕圖案，故能以較少的步驟於基板上形成半導體層，所以能降低製造成本及簡化製程。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100．．．基板
110．．．氮化鎵緩衝層
120．．．氧化矽罩幕層
120a．．．罩幕圖案
130．．．氮化鎵磊晶層
200．．．半導體基板
210．．．基板
210a．．．第一成長區
210b．．．第二成長區
220．．．半導體層
310．．．罩幕層
P．．．平面
圖1A至圖1C為一種習知磊晶製程的流程示意圖。
圖2A與圖2B分別為本發明一種半導體基板的局部剖面示意圖與局部放大示意圖。
圖2C與圖2D分別為圖2B之微觀結構示意圖與磊晶後之微觀結構示意圖。
圖2E至圖2F為本發明之一磊晶製程示意圖
圖3為圖2A之另一種實施例之局部放大示意圖。
210．．．基板
210b．．．第二成長區

Claims (10)

  1. 一種半導體層的形成方法，包括：提供一磊晶基板，該基板具有至少一第一成長區以及至少一第二成長區，其中該第一成長區內C plane與R plane的面積比值大於52/48；以及於該磊晶基板上進行一磊晶製程，以使一半導體材料先選擇性地成長於該第一成長區上，接著再以橫向成長(lateral growth)的方式覆蓋於該第二成長區上，以形成一半導體層，其中該第二成長區內C plane與R plane的面積比值小於52/48。
  2. 如申請專利範圍第1項所述之半導體層的形成方法，其中在進行該磊晶製程前，更包括於該第二成長區上形成一罩幕層。
  3. 如申請專利範圍第1項所述之半導體層的形成方法，其中該半導體材料先選擇性地於該第一成長區的C plane上成核，接著再以橫向成長的方式覆蓋於該第一成長區的R plane上。
  4. 如申請專利範圍第3項所述之半導體層的形成方法，其中在該半導體材料選擇性地於該第一成長區的C plane上成核的同時，該半導體材料亦選擇性地於該第二成長區的C plane上成核。
  5. 如申請專利範圍第1項所述之半導體層的形成方法，其中該第一成長區的傾斜程度(taper)小於或等於35度。
  6. 如申請專利範圍第1項所述之半導體層的形成方法，其中該第二成長區的傾斜程度(taper)大於35度。
  7. 如申請專利範圍第1項所述之半導體層的形成方法，其中該磊晶製程包括一金屬有機化學氣相沈積製程(MOCVD process)。
  8. 一種磊晶基板，該磊晶基板具有至少一第一成長區以及至少一第二成長區，其中該第一成長區內C plane與R plane的面積比值大於52/48，其中該第二成長區內C plane與R plane的面積比值小於52/48，且該磊晶基板尚包括一半導體材料層從該第一成長區橫向覆蓋於該第二成長區上。
  9. 如申請專利範圍第8項所述之磊晶基板，其中該第一成長區的傾斜程度(taper)小於或等於35度。
  10. 如申請專利範圍第8項所述之磊晶基板，其中該第二成長區的傾斜程度(taper)大於35度。
TW098106461A 2009-02-27 2009-02-27 半導體層的形成方法 TWI398908B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098106461A TWI398908B (zh) 2009-02-27 2009-02-27 半導體層的形成方法
US12/465,655 US20100221494A1 (en) 2009-02-27 2009-05-14 Method for forming semiconductor layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098106461A TWI398908B (zh) 2009-02-27 2009-02-27 半導體層的形成方法

Publications (2)

Publication Number Publication Date
TW201032263A TW201032263A (en) 2010-09-01
TWI398908B true TWI398908B (zh) 2013-06-11

Family

ID=42667261

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098106461A TWI398908B (zh) 2009-02-27 2009-02-27 半導體層的形成方法

Country Status (2)

Country Link
US (1) US20100221494A1 (zh)
TW (1) TWI398908B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
CN102412356B (zh) * 2010-09-23 2015-05-13 展晶科技(深圳)有限公司 外延基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010040246A1 (en) * 2000-02-18 2001-11-15 Hirotatsu Ishii GaN field-effect transistor and method of manufacturing the same
US20020005566A1 (en) * 1999-09-01 2002-01-17 Weber Eicke R. Process for growing epitaxial gallium nitride and composite wafers
US20030129307A1 (en) * 2002-01-04 2003-07-10 Rutgers, The State University Of New Jersey Tailoring piezoelectric properties using MgxZn1-xO/ZnO material and MgxZn1-xO/ZnO structures
US20030230235A1 (en) * 2002-04-15 2003-12-18 Craven Michael D. Dislocation reduction in non-polar gallium nitride thin films
US20060270076A1 (en) * 2005-05-31 2006-11-30 The Regents Of The University Of California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2234142A1 (en) * 1997-04-11 2010-09-29 Nichia Corporation Nitride semiconductor substrate
US6627974B2 (en) * 2000-06-19 2003-09-30 Nichia Corporation Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020005566A1 (en) * 1999-09-01 2002-01-17 Weber Eicke R. Process for growing epitaxial gallium nitride and composite wafers
US20010040246A1 (en) * 2000-02-18 2001-11-15 Hirotatsu Ishii GaN field-effect transistor and method of manufacturing the same
US20030129307A1 (en) * 2002-01-04 2003-07-10 Rutgers, The State University Of New Jersey Tailoring piezoelectric properties using MgxZn1-xO/ZnO material and MgxZn1-xO/ZnO structures
US20030230235A1 (en) * 2002-04-15 2003-12-18 Craven Michael D. Dislocation reduction in non-polar gallium nitride thin films
US20060270076A1 (en) * 2005-05-31 2006-11-30 The Regents Of The University Of California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)

Also Published As

Publication number Publication date
TW201032263A (en) 2010-09-01
US20100221494A1 (en) 2010-09-02

Similar Documents

Publication Publication Date Title
JP5187610B2 (ja) 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法
US8138003B2 (en) Method of manufacturing nitride semiconductor substrates having a base substrate with parallel trenches
US8877652B2 (en) Substrate structure and method of manufacturing the same
TWI440073B (zh) 電路結構的製造方法
KR20080102028A (ko) 실리콘 기판 상에 ＧａＮ 단결정의 성장 방법, ＧａＮ기반의 발광소자의 제조방법 및 ＧａＮ 기반의 발광소자
US10497833B2 (en) Semiconductor material including different crystalline orientation zones and related production process
JP2009525607A (ja) 窒化物半導体発光ダイオード及びその製造方法
US10697089B2 (en) Epitaxial substrate
CN1296970C (zh) 氮化物半导体，半导体器件及其制造方法
US7859086B2 (en) Nitride semiconductor single crystal substrate, and methods of fabricating the same and a vertical nitride semiconductor light emitting diode using the same
US8536026B2 (en) Selective growth method, nitride semiconductor light emitting device and manufacturing method of the same
CN114388669A (zh) 一种发光二极管、发光装置及发光二极管的制备方法
TWI398908B (zh) 半導體層的形成方法
US20070272914A1 (en) Group-iii nitride vertical-rods substrate
US20140151714A1 (en) Gallium nitride substrate and method for fabricating the same
WO2012065536A1 (en) Semiconductor structure and method for forming the same
KR100454907B1 (ko) 질화물 반도체 기판 및 그의 제조 방법
TW202123488A (zh) 併入應變鬆弛結構的ｌｅｄ前驅物
US20240006257A1 (en) Composite substrate, manufacturing method thereof, and semiconductor device
KR20230111004A (ko) GaN 반도체 구조물 및 이의 선택적 성장 방법
TWI393174B (zh) 氮化物半導體基板及其製造方法
KR100512581B1 (ko) 질화갈륨 에피층 성장 방법
CN106611810B (zh) 化合物半导体薄膜结构
JP2022131981A (ja) 半導体成長用基板の製造方法、半導体成長用基板、半導体素子および半導体発光素子
KR20040008501A (ko) 고품질 질화갈륨 기판 제조방법