KR100675626B1 - 액정표시소자 - Google Patents

액정표시소자 Download PDF

Info

Publication number
KR100675626B1
KR100675626B1 KR1020020049859A KR20020049859A KR100675626B1 KR 100675626 B1 KR100675626 B1 KR 100675626B1 KR 1020020049859 A KR1020020049859 A KR 1020020049859A KR 20020049859 A KR20020049859 A KR 20020049859A KR 100675626 B1 KR100675626 B1 KR 100675626B1
Authority
KR
South Korea
Prior art keywords
pixel
electrode
data line
area
liquid crystal
Prior art date
Application number
KR1020020049859A
Other languages
English (en)
Other versions
KR20040017923A (ko
Inventor
장윤경
김웅권
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020049859A priority Critical patent/KR100675626B1/ko
Priority to US10/603,662 priority patent/US6927807B2/en
Publication of KR20040017923A publication Critical patent/KR20040017923A/ko
Application granted granted Critical
Publication of KR100675626B1 publication Critical patent/KR100675626B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시소자에 관한 것으로, 특히 데이터라인 및/또는 화소전극의 구조를 변경하여 화소의 좌우 가장자리에 발생하는 기생용량을 동일하게 함으로써 화질의 개선 및 개구율을 향상시킨 액정표시소자에 관한 것이다. 상기 액정표시패널을 구현하기 위해, 본 발명은 종횡으로 배열되어 복수개의 화소영역을 구성하는 복수개의 게이트라인 및 데이터라인; 상기 게이트라인과 데이터라인의 교차영역에 형성되는 복수개의 스위칭소자; 및 상기 화소영역에 형성되어 상기 스위칭소자에 연결되며, 해당 화소영역의 데이터라인과 인접 화소영역의 데이터라인에 의해 발생되는 기생용량이 같도록 상기 데이터라인과 일부분 오버랩되는 화소전극을 포함하는 액정표시소자를 제공한다.
기생용량, 오버랩, 고개구율

Description

액정표시소자{TFT-LCD}
도 1은 종래의 액정표시소자의 일부를 나타내는 평면도.
도 2는 종래의 고개구율 액정표시소자의 일부를 나타내는 평면도.
도 3a 및 도 3b는 본 발명의 제 1 실시예에 따른 액정표시소자의 일부를 나타내는 평면도.
도 4a 및 도 4b는 본 발명의 제 2 실시예에 따른 액정표시소자의 일부를 나타내는 평면도.
도 5는 본 발명의 제 3 실시예에 따른 액정표시소자의 일부를 나타내는 평면도.
도 6은 본 발명의 제 4 실시예에 따른 액정표시소자의 일부를 나타내는 평면도.
*** 도면의 주요부분에 대한 부호의 설명 ***
130,230,330,430 : 박막 트랜지스터 110,210,310,410 : 게이트라인
115n~415n,115n+1~415n+1 : 데이터라인
120,220,320,420 : 화소전극 132,232,332,432 : 소오스전극
525 : 스토리지 커패시터전극
본 발명은 액정표시소자에 관한 것으로, 특히 화소의 좌우 가장자리에 발생하는 기생용량을 동일하게 한 고개구율을 갖는 액정표시소자에 관한 것이다.
현재 평판디스플레이(Flat Panel Display)의 주력제품인 액정표시소자(TFT-LCD)의 본격적인 양산은 1990년대 초에 이르러 비로소 시작되었다. 최근의 정보화 사회에서 디스플레이는 시각정보 전달매체로서 그 중요성이 더 한층 강조되고 있다. 특히 모든 전자 제품의 경, 박, 단, 소 추세에 따라 저소비전력화, 박형화, 경량화, 고화질, 휴대성의 중요성이 더 한층 높아지고 있다. 액정표시소자는 평판디스플레이의 이러한 조건들을 만족시킬 수 있는 성능뿐만 아니라 양산성까지 갖춘 디스플레이 장치이기 때문에 이를 이용한 각종 신제품 창출이 급속도로 이루어지고 있으며 기존의 CRT(cathode ray tube)를 점진적으로 대체할 수 있는 핵심부품 산업으로서 전자 산업에서 반도체 이상의 파급효과를 가져오고 있다.
액정표시소자의 동작을 살펴보면, 스위칭소자에 의해 임의의 화소가 스위칭 되면 상기 화소는 광원의 빛을 투과시킨다. 상기 스위칭소자는 반도체층을 비정질 실리콘으로 형성한 박막 트랜지스터(Thin-Film-Transistor; TFT)가 주류를 이루고 있다.
도 1은 종래의 액정표시소자의 일부를 나타내는 평면도로서, 액정표시소자를 구성하는 하부기판인 어레이 기판(array substrate)를 나타낸다.
도면에 도시된 바와 같이, 각 화소는 게이트라인(gate line; 10)과 데이터라인(data line; 15) 및 상기 게이트라인(10)과 데이터라인(15)이 교차하여 정의되는 화소영역에 형성된 화소전극(20)으로 구성되어 있다. 상기 게이트라인(10)과 데이터라인(20)의 교차영역에는 스위칭소자인 박막 트랜지스터(30)가 형성되어 있다.
상기 박막 트랜지스터(30)는 게이트라인(10)에 연결된 게이트전극(31), 데이터라인(15)에 연결된 소오스전극(32) 및 화소전극(20)에 연결된 드레인전극(33)으로 구성된다. 또한, 상기 박막 트랜지스터(30)는 게이트전극(31)과 소오스/드레인전극(32, 33)의 절연을 위한 게이트절연막(미도시)과 상기 게이트전극(31)에 공급되는 게이트전압에 의해 소오스전극(32)과 드레인전극(33) 간에 전도채널(conductive channel)을 형성하기 위한 반도체층(34)을 포함한다.
화소영역에는 화소전압 유지를 위한 스토리지 커패시터(storage capacitor)전극(40)이 상기 게이트라인(10)과 평행하게 설치되어 있다. 일반적으로 하부기판의 화소전극(20)은 상부기판(미도시)의 공통전극과 함께 액정 커패시터를 이루는데, 액정 커패시터에 인가된 전압은 다음 신호가 들어올 때까지 유지되지 못하고 누설되어 사라진다. 따라서, 인가된 전압을 유지하기 위해서는 스토리지 커패시터를 액정 커패시터에 연결해서 사용해야 한다.
스토리지 커패시터는 두 가지 방법으로 형성될 수 있는데, 스토리지 커패시터용 전극을 별도로 형성하여 공통전극과 연결하여 사용하는 방식과, n+1번째 게이트라인의 일부를 n번째 화소의 스토리지 커패시터의 전극으로 사용하는 방식이 있다. 전자를 스토리지 온 커먼(storage on common) 방식 또는 독립 스토리지 커패시터 방식이라 하고, 후자를 스토리지 온 게이트(storage on gate) 방식 또는 전단 게이트(previous gate) 방식이라 한다.
이러한 스토리지 커패시터는 신호 유지 이외에도 계조 표시의 안정, 플리커(flicker) 감소 및 잔상효과 감소 등의 효과를 가진다.
상기 도 1에 도시된 박막 트랜지스터(30), 데이터라인(15), 스토리지 커패시터전극(40) 등은 불투명 금속으로 형성되어 있어 어레이 기판에서 백라이트(back light)(미도시)에 의한 광 투과에 장애가 되어 개구율(aperture ratio)이 저하되는 문제가 있었다.
따라서, 개구율을 향상시키기 위한 방안으로서 화소전극을 확장하고, 화소전극과 오버랩(overlap)되는 부분의 블랙매트릭스(black matrix)를 제거하여 개구율을 향상시킨 액정표시소자가 제시되었다.
삭제
도 2는 종래의 고개구율 액정표시소자의 일부를 나타내는 평면도이다.
참고로, 앞서 도시된 도면에서와 동일한 참조부호는 동일한 구성요소를 가리킨다.
도면에 도시된 바와 같이, 열 방향으로 n번째 데이터라인(15n)과 n+1번째 데이터라인(15n+1)이 위치하고 있으며, 행방향으로는 게이트라인(10)이 형성되어 있다. 상기 n번째 데이터라인(15n)의 일부가 돌출되어 박막 트랜지스터(30)의 소오스전극(32)을 형성하고 있다.
그리고, 상기 고개구율 액정표시소자에서는 개구율을 향상시키기 위하여 상기 데이터라인(15n, 15n+1)과 상기 화소전극(20)이 일부 오버랩되도록 형성되어 있다. 즉, 도 2의 빗금친 영역이 상기 데이터라인(15n, 15n+1)과 상기 화소전극(20)이 오버랩된 부분으로, 화소전극(20)이 화소영역 전체를 커버(cover)함에 따라 개구율이 향상되는 효과가 있다.
그러나, 종래의 고개구율 액정표시소자는 데이터라인(15n, 15n+1)과 화소전극(20)이 오버랩됨에 따라 상기 데이터라인(15n, 15n+1)과 화소전극(20) 사이에 기생용량(parasitic capacitance)(C )이 발생하게 된다.
또한, 도 2에 도시된 바와 같이 화소전극(20)이 스위칭소자(30) 상부에는 형성되지 않으므로, 상기 화소전극(20)이 n번째 데이터라인(15n)과 오버랩되는 면적 S1이 n+1번째 데이터라인(15n+1)과 오버랩되는 면적 S2와는 동일하지 않아 화소 좌우측 기생용량의 차이가 발생하여 액정표시소자의 화질 저하를 가져온다.
즉, 종래의 고개구율 액정표시소자에서는 화소전극(20)을 데이터라인(15n, 15n+1) 쪽으로 확장하여 개구율을 개선시켰지만, 화소 좌우측 기생용량 차이로 인해 화소의 온/오프(on/off)시 화소의 가장자리로 빛이 새는 현상이 발생하여 화질이 저하되는 문제점이 있다.
삭제
본 발명은 상기한 점을 감안하여 이루어진 것으로, 화소의 좌우측에서 발생하는 기생용량을 동일하게 하는 방안을 제시하여 화소의 온/오프시에 발생하는 화질 저하를 개선하는 것을 목적으로 한다.
본 발명의 다른 목적은 화소 좌우측의 데이터라인 및/또는 화소전극의 구조를 변경함으로써 기생용량의 크기를 조절할 수 있는 액정표시소자를 제공하는 것이다.
상기한 목적을 달성하기 위해, 본 발명의 액정표시소자는 복수개의 화소영역을 구성하는 복수개의 게이트라인 및 데이터라인; 상기 게이트라인과 데이터라인의 교차영역에 형성되는 복수개의 스위칭소자; 및 상기 화소영역에 형성되어 상기 스위칭소자에 연결되며, 해당 화소영역의 데이터라인과 인접 화소영역의 데이터라인에 의해 발생되는 기생용량이 같도록 상기 데이터라인과 일부분 오버랩되는 화소전극을 포함한다.
삭제
삭제
삭제
삭제
삭제
또한, 본 발명의 액정표시소자는 복수개의 화소영역을 구성하는 복수개의 게이트라인 및 데이터라인; 상기 게이트라인과 데이터라인의 교차영역에 형성되는 복수개의 스위칭소자; 및 상기 화소영역에 형성되어 상기 스위칭소자에 연결되며, 해당 화소영역의 데이터라인과 인접 화소영역의 데이터라인에 의해 발생되는 기생용량이 같도록 상기 해당 화소영역의 데이터라인의 일부가 해당 화소영역으로 돌출되고, 상기 인접 화소영역의 데이터라인과 일부분 오버랩되는 테이퍼 형상으로 된 화소전극을 포함한다.
삭제
삭제
본 발명에서는 화소의 좌우측에서 발생하는 기생용량을 동일하게 함으로써 화질 저하가 감소된 고개율 액정표시소자를 제공한다. 특히, 본 발명에서는 화소의 좌우측에서 발생하는 기생용량을 동일하게 하기 위하여, 데이터라인을 화소영역으로 일부 돌출시키거나 화소전극을 데이터라인 상부로 연장 형성시키는 등 데이터라인 및/또는 화소전극의 구조를 변경한다.
데이터라인과 화소전극 사이에 형성되는 기생용량은 다음의 수학식에 의해서 결정된다.
C = εA/d
상기 수학식에서 C 는 데이터라인과 화소전극 사이의 기생용량, A는 오버랩된 부분의 면적, d는 유전체의 두께, 즉 오버랩된 데이터라인과 화소전극간의 사이의 거리이다. 데이터라인과 화소전극 사이에 형성되어 있는 유전체는 일반적으로 전류를 흘리지 않는 절연체로서 고유한 유전율(permittivity; ε)를 가지고 있다.
본 발명의 액정표시소자는 화소전극과 화소 좌우측의 데이터라인의 오버랩된 부분의 면적을 서로 같게 함으로써, 기생용량의 차이에 의한 화소 좌우의 전압차를 없애 화질저하를 방지한다.
따라서, 오버랩된 부분의 면적을 같게 하기 위해서는 종래의 데이터라인이나 화소전극의 구조를 변경하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시소자의 바람직한 실시예를 상세히 설명한다.
설명의 편의를 위하여 n번째 데이터라인을 해당 화소영역의 데이터라인, n+1번째 데이터라인을 인접 화소영역의 데이터라인이라 정의한다.
도 3 내지 도 6은 본 발명에 따른 액정표시소자의 실시예를 나타낸 도면으로써 액정표시소자의 일부인 어레이 기판을 나타내고 있다. 상기 도면에 도시된 어레이 기판은 종횡으로 배열된 게이트라인(110~410), 데이터라인(115~415), 그 교차영역에 형성된 박막 트랜지스터(130~430) 및 상기 데이터라인(115~415)과 오버랩되도록 형성된 화소전극(120~420)으로 구성된다.
이하, 본 발명에 따른 실시예에 의한 데이터라인 및/또는 화소전극의 형태를 변형시키기 전의 데이터라인과 화소전극이 오버랩된 부분의 면적을 S1, S2라 하고, 데이터라인 및/또는 화소전극의 형태를 변형시킨 후에 데이터라인과 화소전극이 오버랩된 부분의 면적을 S1', S2'이라 한다.
S1 및 S1'은 n번째 데이터라인과 화소전극이 오버랩되는 면적이고, S2 및 S2'은 n+1번째 데이터라인과 화소전극이 오버랩되는 면적이다. 실제로는 화소영역의 가장자리에서 전계가 액정의 배열에 미치는 영향을 고려하여 화소전극을 데이터라인과 오버랩시킬 때 화소전극이 n번째 및 n+1번째 데이터라인과 오버랩되는 폭(d1, d2)을 다르게 형성한다. 따라서, S1이 S2보다 클수도 있고, S2가 S1보다 클수도 있다.
도 3a 및 도 3b는 본 발명의 제 1 실시예에 따른 액정표시소자의 일부를 나타낸 평면도이다.
도 3a는 d1이 d2보다 작기 때문에 S1이 S2보다 작을 경우의 데이터라인(115n, 115n+1)의 패턴을 도시한 것이다. 도면에 도시된 바와 같이, n번째 데이터라인(115n), 즉 해당 화소영역의 데이터라인(115n)에 형성된 박막 트랜지스터(130)의 소오스전극(132)을 해당 화소영역으로 연장 형성하여 오버랩 면적을 S1'으로 증가시킨다. A 부분이 오버랩 면적이 증가한 부분으로, S1' = S2의 관계가 성립한다.
상기 실시예에서는 소오스전극(132)을 해당 화소영역으로 연장 형성하여 오버랩 면적을 증가시켰지만, 소오스전극(132)이 아니더라도 n번째 데이터라인(115n)의 일부를 해당 화소영역으로 돌출시키기만 하면 S1을 증가시킬수 있다.
도 3b는 d1이 d2보다 크기 때문에 S1이 S2보다 클 경우의 데이터라인(115n, 115n+1)의 패턴을 도시한 것이다. 도면에 도시된 바와 같이, n+1번째 데이터라인(115n+1), 즉 인접 화소영역의 데이터라인(115n+1)을 해당 화소영역으로 돌출되도록 패터닝함으로써 오버랩 면적을 S2'으로 증가시켜 S1과 같게 한다. B 부분이 오버랩 면적이 증가한 부분을 나타내며, 상기 돌출구조를 사용하게 되면 종래에 비해 n+1번째 데이터라인(115n+1)에서 빗금친 부분만큼 오버랩된 면적이 증가하게 되어 S1 = S2'의 관계가 성립한다.
상기 데이터라인(115n, 115n+1)의 패턴은 화소전극(120)과 오버랩되는 부분의 면적이 동일하다면 어떠한 형태도 가능하다.
액정표시소자에 사용되는 라인의 선폭은 고개구율을 위하여 통상적으로 공정을 고려한 최소 선폭으로 설계한다. 그러나, 상기 제 1 실시예는 오버랩되는 면적을 증가시키기 위해 데이터라인(115n, 115n+1)을 해당 화소영역으로 돌출시켜 형성하였으므로 종래보다 개구율이 저하되는 단점이 있다.
이에 따라, 개구율 저하를 방지하기 위해 돌출된 데이터라인을 사용하지 않고 화소전극의 패턴을 변경한 제 2 실시예를 다음에서 설명한다.
도 4a 및 도 4b는 본 발명의 제 2 실시예에 따른 액정표시소자의 일부분을 나타낸 평면도이다.
삭제
도 4a는 d1이 d2보다 작기 때문에 S1이 S2보다 작을 경우의 화소전극(220)의 패턴을 도시한 것이다. 도면에 도시된 바와 같이, n번째 데이터라인(215n), 즉 해당 화소영역의 데이터라인(215n)과 오버랩되는 화소전극(220)을 연장 형성한 구조로, n번째 데이터라인(215n)에 형성되어 있는 박막 트랜지스터(230)의 소오스전극(232) 상부쪽으로 화소전극(220)을 연장 형성하여 n+1번째 데이터라인(215n+1)과 오버랩되는 부분의 면적과 동일하게 하였다.
따라서, 상기 구조를 사용하게 되면 종래에 비해 n번째 데이터라인(215n)에서 C 부분만큼 오버랩된 면적이 증가하게 되며, S1' = S2의 관계가 성립한다.
도 4b는 d1이 d2보다 작기 때문에 S1이 S2보다 작을 경우의 화소전극(220)의 패턴을 도시한 것이다. 도면에 도시된 바와 같이, n+1번째 데이터라인(215n+1), 즉 인접 화소영역의 데이터라인(215n+1)과 오버랩되는 화소전극(220)을 테이퍼(taper) 형상으로 패터닝해 오버랩되는 면적을 줄인 구조를 나타내고 있다. D 부분의 테이퍼 형상을 한 n+1번째 데이터라인(215n+1)과 오버랩되는 화소전극(220)은 오버랩되는 면적이 감소하므로, S1 = S2'의 관계가 성립한다.
상기 실시예에서는 오버랩 면적을 감소시키기 위해 화소전극(220)의 일부분을 테이퍼 형상으로 패터닝하였으나, 화소전극(220)의 패턴은 화소 좌우의 오버랩된 면적이 동일하기만 하다면 어떠한 형태도 가능하다.
상기 도 4a 및 4b와 같이 소오스전극(232) 상부 쪽으로 화소전극(220)을 연장 형성하거나 인접 화소영역의 데이터라인(215n+1)과 오버랩되는 화소전극(220)을 테이퍼 형상으로 패터닝해 형성시키면 화소영역으로 돌출되는 부분을 줄일 수 있기 때문에 액정표시소자의 개구율을 향상시킬 수 있다.
본 발명에 따른 제 3 실시예는 도 5에 도시되어 있다.
도 5는 스토리지 커패시터전극을 포함한 액정표시소자의 일부분을 나타내는 평면도이다.
상기 방식의 경우 스토리지 커패시터전극(340) 상부에 데이터라인(315n, 315n+1)을 돌출시키는 구조를 사용하더라도 추가적인 개구율의 감소를 가져오지는 않는다.
도면에 도시된 바와 같이, 데이터라인(315n, 315n+1)이 스토리지 커패시터전극(340)과 교차하는 부분에서 데이터라인(315n, 315n+1)을 스토리지 커패시터전극(340) 상부로 돌출시켜 형성함으로써 화소 좌우에서 오버랩되는 부분의 면적이 동일하도록 조정할 수 있다. 즉, 좌우 데이터라인(315n, 315n+1)을 스토리지 커패시터전극(340)상에 모두 돌출시켜 S1과 S2를 변화시킴으로써 기생용량의 값을 조절할 수 있다. 상기 돌출구조를 사용하게 되면 종래에 비해 n번째 데이터라인(315n), 즉 해당 화소영역의 데이터라인(315n)에서 E 부분만큼 오버랩된 면적이 증가하고, n+1번째 데이터라인(315n+1), 즉 인접 화소영역의 데이터라인(315n+1)에서 E' 부분만큼 오버랩된 면적이 증가하게 된다.
도 5에 도시된 실시예의 경우 d1이 d2보다 작아 S1이 S2보다 작으므로 n번째 데이터라인(315n)에서 해당 화소영역으로 ℓ1의 길이로 돌출된 부분(350)의 면적이 n+1번째 데이터라인(315n+1)에서 해당 화소영역으로 ℓ2의 길이로 돌출된 부분(355)의 면적보다 크다. 즉, ℓ1이 ℓ2보다 길어 S1' = S2'의 관계가 성립한다.
본 발명에 따른 제 4 실시예는 도 6에 도시되어 있다.
제 4 실시예는 제 1 실시예와 제 2 실시예를 혼용한 구조이다.
도면에 도시된 바와 같이, d1이 d2보다 작아 S1이 S2 보다 작기 때문에 n번째 데이터라인(415n) 즉, 해당 화소영역의 데이터라인(415n)의 소오스전극(432)을 화소전극(420) 쪽으로 연장 형성해 S1을 증가시켜 기생용량을 증가시키고, n+1번째 데이터라인(415n+1), 즉 인접 화소영역의 데이터라인(415n+1)과 오버랩되는 화소전극(420)은 테이퍼 형상으로 패터닝 해 S2를 줄여 기생용량을 감소시켜 두 기생용량의 크기를 일치시킨다.
상기 돌출구조를 사용하게 되면 종래에 비해 n번째 데이터라인(415n), 즉 해당 화소영역의 데이터라인(415n)에서 F 부분만큼 오버랩된 면적이 증가하고, n+1번째 데이터라인(415n+1), 즉 인접 화소영역의 데이터라인(415n+1)에서는 오버랩된 면적이 F'로 감소하게 된다. 제 4 실시예의 경우 제 1 실시예에 비하여 해당 화소영역으로 돌출되는 부분의 면적을 줄일 수 있어 개구율 향상의 효과를 제공한다.
상술한 모든 실시예는 데이터라인과 화소전극 사이에 형성된 절연막의 유전율과 두께는 고정된 상태에서 오버랩된 부분의 면적 S1과 S2만을 변화시킴으로써 기생용량 차이를 보정하고 있다.
또한, 상기 실시예들을 혼용하여 실시하면 화소 좌우의 기생용량을 더욱 탄력있게 조정하여 화소 양측의 기생용량을 같게 할 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 그들은 발명의 범위를 한정하는 것이 아니라 바람직한 실시예로서 해석되어야 한다. 따라서 발명의 범위는 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
상기한 바와 같이 이루어진 본 발명에 의하면, 다음과 같은 효과가 있다.
첫째, 데이터라인이나 화소전극의 구조를 변경하여 화소 좌우측의 기생용량을 동일하게 함으로써 스위칭소자의 온/오프시 발생하는 빛샘현상을 방지하여 화질을 개선할 수 있다.
둘째, 화소 좌우측의 데이터라인이나 화소전극의 구조를 변경함으로써 기생용량의 크기를 조절할 수 있다.
셋째, 종래의 공정수를 늘릴 필요없이 마스크의 변경만으로 본 발명의 구조를 형성할 수 있어 본 발명을 실시하기 위한 추가 비용이 크지 않다. 즉, 데이터라인이나 화소전극을 형성할 때의 마스크 패턴의 변경만으로써 본 발명을 실시할 수 있다.

Claims (9)

  1. 종횡으로 배열되어 복수개의 화소영역을 구성하는 복수개의 게이트라인 및 데이터라인;
    상기 게이트라인과 데이터라인의 교차영역에 형성되는 복수개의 스위칭소자; 및
    상기 화소영역에 형성되어 상기 스위칭소자에 연결되며, 상기 데이터라인과 일부분 오버랩되는 화소전극을 포함하며,
    상기 데이터라인과 상기 화소전극은 해당 화소영역의 데이터배선과 상기 해당 화소영역의 화소전극의 오버랩 면적과 인접 화소영역의 데이터배선과 상기 해당 화소영역의 화소전극의 오버랩 면적이 동일하도록 배치되어, 상기 해당 화소영역의 데이터배선과 상기 인접 화소영역의 데이터배선에 의해 발생되는 기생용량이 같도록 하는 것을 특징으로 하는 액정표시소자.
  2. 제 1항에 있어서, 상기 해당 화소영역의 데이터라인의 일부가 상기 해당 화소영역으로 돌출되어 상기 화소전극과 오버랩되는 영역을 형성하는 것을 특징으로 하는 액정표시소자.
  3. 제 1항에 있어서, 상기 인접 화소영역의 데이터라인의 일부가 상기 해당 화소영역으로 돌출되어 상기 화소전극과 오버랩되는 영역을 형성하는 것을 특징으로 하는 액정표시소자.
  4. 제 3 항에 있어서, 상기 화소전극과 상기 데이터라인의 오버랩되는 일부분이 테이퍼 형상인 것을 특징으로 하는 액정표시소자.
  5. 제 3 항에 있어서, 상기 인접 화소영역의 화소전극과 오버랩되는 상기 화소전극의 일부분이 테이퍼 형상인 것을 특징으로 하는 액정표시소자.
  6. 제 1 항에 있어서, 상기 스위칭소자는,
    상기 게이트라인이 연장되어 형성된 게이트전극;
    상기 게이트전극이 형성된 기판 전면에 형성된 제 1 절연층;
    상기 제 1 절연층 위에 형성되어 채널 영역을 형성하는 반도체층;
    상기 반도체층 위에 형성된 소오스전극 및 드레인전극; 및
    상기 소오스전극, 드레인전극 및 반도체층이 형성된 기판 전면에 형성된 제 2 절연층을 포함하여 이루어지는 것을 특징으로 하는 액정표시소자.
  7. 제 6 항에 있어서, 상기 소오스전극은,
    상기 화소영역으로 연장 형성되어 상기 화소전극과 오버랩되는 영역을 형성하는 것을 특징으로 하는 액정표시소자.
  8. 제 6 항에 있어서, 상기 화소전극은,
    상기 소오스전극 상부로 연장 형성되어 상기 소오스전극과 오버랩되는 영역을 형성하는 것을 특징으로 하는 액정표시소자.
  9. 제 1 항에 있어서, 상기 게이트라인과 평행하게 화소영역을 가로질러 형성된 스토리지 커패시터전극을 추가로 포함하고, 상기 스토리지 커패시터전극과 화소전극 사이에서 스토리지 커패시터전극 상부로 데이터라인이 돌출된 것을 특징으로 하는 액정표시소자.
KR1020020049859A 2002-08-22 2002-08-22 액정표시소자 KR100675626B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020020049859A KR100675626B1 (ko) 2002-08-22 2002-08-22 액정표시소자
US10/603,662 US6927807B2 (en) 2002-08-22 2003-06-26 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020049859A KR100675626B1 (ko) 2002-08-22 2002-08-22 액정표시소자

Publications (2)

Publication Number Publication Date
KR20040017923A KR20040017923A (ko) 2004-03-02
KR100675626B1 true KR100675626B1 (ko) 2007-02-01

Family

ID=31884964

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020049859A KR100675626B1 (ko) 2002-08-22 2002-08-22 액정표시소자

Country Status (2)

Country Link
US (1) US6927807B2 (ko)
KR (1) KR100675626B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100965139B1 (ko) * 2003-07-25 2010-06-23 삼성전자주식회사 어레이 기판, 이의 제조 방법, 상기 어레이 기판을포함하는 액정 표시장치 및 이의 제조방법
TWI282001B (en) * 2003-09-19 2007-06-01 Sharp Kk Active substrate, display apparatus and method for producing display apparatus
US7142261B2 (en) * 2004-06-29 2006-11-28 Au Optronics Corporation Liquid crystal display having compensation capacitor
JP2006189477A (ja) * 2004-12-28 2006-07-20 Koninkl Philips Electronics Nv カラー液晶表示装置
TWI274221B (en) * 2005-09-29 2007-02-21 Au Optronics Corp Active device matrix substrate
US7830488B2 (en) * 2006-06-13 2010-11-09 Samsung Electronics Co., Ltd Liquid crystal display
TWI366703B (en) * 2006-12-15 2012-06-21 Au Optronics Corp A liquid crystal display panel and a producing method thereof
KR101319595B1 (ko) * 2007-03-13 2013-10-16 삼성디스플레이 주식회사 액정 표시 장치
TW201003269A (en) * 2008-07-04 2010-01-16 Au Optronics Corp Liquid crystal display panel and pixel structure thereof
TWI392945B (zh) * 2009-06-11 2013-04-11 Au Optronics Corp 畫素結構及其製作方法
KR101685046B1 (ko) * 2009-10-28 2016-12-12 삼성디스플레이 주식회사 표시기판, 이의 제조 방법 및 이를 갖는 표시 패널
WO2011077916A1 (en) * 2009-12-24 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5466973B2 (ja) * 2010-03-04 2014-04-09 株式会社ジャパンディスプレイ 液晶表示装置
TWI412857B (zh) * 2010-08-05 2013-10-21 Au Optronics Corp 主動元件陣列基板
CN102364387B (zh) * 2011-10-12 2013-07-24 深圳市华星光电技术有限公司 液晶显示面板
KR102024779B1 (ko) * 2012-12-13 2019-09-24 엘지디스플레이 주식회사 터치센서 일체형 표시장치
TWI545381B (zh) * 2014-05-21 2016-08-11 群創光電股份有限公司 顯示裝置
CN111338142B (zh) * 2020-04-10 2022-09-06 成都京东方光电科技有限公司 阵列基板及其制作方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010051028A (ko) * 1999-10-15 2001-06-25 니시가키 코지 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR20020056408A (ko) * 2000-12-29 2002-07-10 구본준, 론 위라하디락사 액정표시장치용 어레이기판 및 그 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2814161B2 (ja) * 1992-04-28 1998-10-22 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置およびその駆動方法
JP3164489B2 (ja) * 1994-06-15 2001-05-08 シャープ株式会社 液晶表示パネル
JPH0926603A (ja) * 1995-05-08 1997-01-28 Semiconductor Energy Lab Co Ltd 表示装置
US6654090B1 (en) * 1998-09-18 2003-11-25 Lg. Philips Lcd Co., Ltd. Multi-domain liquid crystal display device and method of manufacturing thereof
KR100474003B1 (ko) * 1998-11-27 2005-09-16 엘지.필립스 엘시디 주식회사 액정표시장치
US6633360B2 (en) * 2000-03-30 2003-10-14 Yoshihiro Okada Active matrix type liquid crystal display apparatus
US6559904B1 (en) * 2000-11-01 2003-05-06 Lg Philips Lcd Co, Ltd. Liquid crystal display with high aperture ratio
TW588182B (en) * 2002-06-07 2004-05-21 Hannstar Display Corp Pixel electrode for a liquid crystal display with a high aperture ratio

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010051028A (ko) * 1999-10-15 2001-06-25 니시가키 코지 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR20020056408A (ko) * 2000-12-29 2002-07-10 구본준, 론 위라하디락사 액정표시장치용 어레이기판 및 그 제조방법

Also Published As

Publication number Publication date
US6927807B2 (en) 2005-08-09
KR20040017923A (ko) 2004-03-02
US20040036815A1 (en) 2004-02-26

Similar Documents

Publication Publication Date Title
KR100675626B1 (ko) 액정표시소자
JP4392737B2 (ja) 液晶表示装置用アレー基板、及びその製造方法
US6956633B2 (en) Active matrix type liquid crystal display apparatus
US7619256B2 (en) Electro-optical device and electronic apparatus
US7704859B2 (en) Electro-optical apparatus, electronic apparatus, and method of manufacturing electro-optical apparatus
US6919942B2 (en) Display apparatus
TWI383504B (zh) 形成薄膜電晶體（ｔｆｔ）陣列面板的裝置及其方法
US5463483A (en) Electro-optical device having an anodic oxide film
US6831295B2 (en) TFT-LCD device having a reduced feed-through voltage
JPH05127195A (ja) 液晶表示装置
US20100245735A1 (en) Array substrate and manufacturing method thereof
KR101374078B1 (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
US7561243B2 (en) Liquid crystal display device with spacers facing capacitive element
US7133088B2 (en) Liquid crystal display device and method of fabricating the same
US6900871B1 (en) Thin film transistor substrate of liquid crystal display and method of manufacture
US20200050069A1 (en) Active matrix substrate and liquid crystal display device
JP4682295B2 (ja) 液晶表示装置
KR100771516B1 (ko) 박막트랜지스터 액정표시장치
US20080212010A1 (en) Display device and manufacturing method thereof
JP2006126772A (ja) 液晶ディスプレイ装置
JP2677248B2 (ja) アクティブマトリクス液晶表示パネル
JPH09269503A (ja) 液晶表示装置
KR200380682Y1 (ko) 박막 트랜지스터 액정 표시 장치
JP2002148645A (ja) 表示装置用電極基板
KR100569261B1 (ko) 박막 트랜지스터 액정 표시 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee