JP2677248B2

JP2677248B2 - アクティブマトリクス液晶表示パネル

Info

Publication number: JP2677248B2
Application number: JP12764195A
Authority: JP
Inventors: 真一西田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1995-05-26
Filing date: 1995-05-26
Publication date: 1997-11-17
Anticipated expiration: 2012-11-17
Also published as: JPH08320503A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アクティブマトリクス
液晶表示パネルに関し、更に詳しくは、薄膜電界効果型
トランジスタのチャネル部を遮光する遮光層を備える形
式のアクティブマトリクス液晶表示パネルに関する。

【０００２】

【従来の技術】アクティブマトリクス液晶表示パネル
（ＡＭＬＣＤ）は、薄膜電界効果型トランジスタ（ＴＦ
Ｔ）を画素電極のためのスイッチング素子として用いる
形式の表示デバイスであり、高品位の画質を有すること
から、携帯型コンピュータの表示部や投射型表示デバイ
スのライトバルブなどに幅広く応用されている。

【０００３】ＡＭＬＣＤは、一般に、ＴＦＴ基板および
対向基板とよばれる２枚の基板を有する。ＴＦＴ基板
は、透明絶縁基板上に、走査線及び信号線を格子状に配
設し、各格子部に薄膜トランジスタ（ＴＦＴ）及びこの
ＴＦＴに駆動される画素電極を設け、これらを基板上に
マトリックス状に配設し、更に表面に配向膜１５を形成
した構造を有する。また、対向基板は透明電極を全面に
形成し、更に表面に配向膜１５を有する透明絶縁基板か
ら成る。これら双方の基板の間に液晶を挟み込み、外部
信号で電位を制御した画素電極と所定電位に維持される
対向電極との間の電圧により、各画素における光の透過
光量を制御することで表示を行う。

【０００４】図７は直視型のディスプレイとして構成し
た従来のＡＭＬＣＤの断面図である。この形式のＡＭＬ
ＣＤでは、一般に、液晶パネルの背後にバックライトを
設け、ＴＦＴ基板２０をバックライト側に、対向基板２
１を表示側に配置する。バックライトの照射光１８は、
画素間の境界を分離しコントラストを向上させるため対
向基板上に設けられたブラックマトリクス１６で反射
し、液晶層１９を透過してＴＦＴの上方から照射され
る。

【０００５】図７に示した逆スタガード型ＴＦＴでは、
ゲート電極４がＴＦＴ基板２０の透明絶縁基板７側にあ
るので、バックライトの照射光１８が直接にチャネル１
０に入射することはないが、前記の如くブラックマトリ
クス１６で反射した光が、チャネル１０に入射し、ゲー
ト電極４をオフさせたときのリーク電流を増大させる。
一般に、この反射光はそれほど強くはないので、これに
起因するオフ電流の増大は表示性能に特に大きな影響を
与える程ではない。しかし、バックライト光を通常より
強くする場合や、或いは、走査線の本数が増大してＴＦ
ＴのＯＮ時間に比べてＯＦＦ時間が特に長くなるような
場合には、その影響が表示上で顕在化して表示コントラ
ストの低下などの画質劣化を引き起こす。このことは、
携帯型パーソナルコンピュータの表示部に限らず、投射
型表示デバイスのライトバルブとして用いる場合でも同
様である。

【０００６】上記のような表示コントラストの低下を避
けるために、図７に示した構造では、逆スタガート型Ｔ
ＦＴの上部に不透明な遮光層１１を設け、チャネルに入
射する光を抑制する。しかし、この遮光層１１は、それ
自体が静電気的に帯電して、場合によって、ＴＦＴのチ
ャネル１０をいわゆるバックチャネルとする影響を与
え、オフ時のリーク電流を増大させるという問題があ
る。この問題を避けるために、遮光層１１を走査線、信
号線又は画素電極５に接続し、遮光層１１の電位を安定
化させることにより、遮光層１１の帯電によるリーク電
流の増大を抑制する方法が提案されている。

【０００７】

【発明が解決しようとする課題】上記提案された方法に
おいて、遮光層を、走査線、信号線又は画素電極のいず
れに接続する場合には、夫々以下にあげる欠点がある。
まず、遮光層１１を信号線に接続する場合には、ＴＦＴ
のドレイン電極９は画素電極５に接続されているので、
電荷保持期間に遮光層１１の電位がソース電位もしくは
ドレイン電位のどちらか低い方の電位よりも最大で１０
Ｖ程度高くなることがある。この影響がバックチャネル
１０にまで及ぶと、そのバックゲート効果によりオフ時
のリーク電流が増大し、所期の効果が得られない。従っ
て、この場合には、遮光層１１とバックチャネル１０と
の距離が十分に長くなるように、保護絶縁膜１３の膜厚
を例えば１μｍ程度以上に厚くする必要がある。このこ
とは、遮光層１１を画素電極５に接続する場合でも同様
である。しかし、このように厚い保護絶縁膜１３を設け
ることは、コンタクトホール形成のためのエッチング
や、そのコンタクトホール内における配線形成等におい
て、工程の複雑化や歩留りの低下を招き、高コスト化の
要因となる。

【０００８】一方、遮光層１１を走査線（ゲート電極
４）に接続する場合には次のような問題がある。電荷保
持期間内では、遮光層１１の電位はＴＦＴのソースもし
くはドレイン電圧のいずれか低い方の電位に対して十分
低く保たれている。従って、バックゲート効果はリーク
電流を低減させる方向に作用するので、保護絶縁膜１３
は薄くともよい。しかし、この構成を採用する場合に
は、遮光層１１と走査線との間には、ゲート絶縁膜８と
保護絶縁膜１３とが介在しており、これらの膜厚の合計
は例えば７００ｎｍ程度になる。全画素において、この
大きな厚みの絶縁膜を貫通してコンタクトホールを形成
し、遮光層と走査線とを配線層で接続することには大き
な困難が伴い、この接続部で不良が発生する確率はかな
り高い。接続不良を有する画素では、ゲート電圧がオン
からオフに変化する際に、ゲート電極４とドレイン電極
９との間の静電容量により画素電位が変動する、いわゆ
るフィードスルー量が、正常な画素とは異なることにな
り、明かな異常点として視認される。従って、このよう
な構成を採用する液晶表示パネルは、欠陥を含む確率が
高く、製造歩留まりを低下させ、高コスト化の要因とな
る。

【０００９】上記に鑑み、本発明の目的は、アクティブ
マトリクス液晶表示パネルにおいて、バックゲート効果
によるリーク電流の増大を抑制することが出来る遮光層
を簡素な工程で且つ歩留り高く形成することで、低コス
トで製造可能なアクティブマトリクス液晶表示パネルを
提供することにある。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に、本発明のアクティブマトリクス液晶表示パネルは、
複数の走査線と複数の信号線とで形成される各格子部分
に画素電極および薄膜電界効果トランジスタをマトリク
ス状に形成した第１の透明絶縁基板と、該第１の透明絶
縁基板と対向して配置され、前記各画素電極と対向する
位置に透明電極を有する第２の透明絶縁基板と、該双方
の透明絶縁基板間に封入された液晶層と、少なくとも前
記薄膜電界効果トランジスタのチャネル部を覆って形成
される不透明な導電性の遮光層とを有するアクティブマ
トリクス液晶表示パネルにおいて、絶縁層を介して前記
走査線と対向して配設され、前記走査線との間で静電容
量部を形成する導電性の補助層を備え、前記遮光層の一
部が絶縁層を介して前記補助層と対向して配設されてお
り、前記遮光層と補助層とがコンタクトホールを介して
接続されることを特徴とする。

【００１１】ここで、本発明のアクティブマトリクス液
晶表示パネルの好ましい態様では、補助層が画素電極と
同レベルの導電層として形成され且つ画素電極と絶縁さ
れる。この場合、補助層を形成するための工程を特別に
設ける必要がなく、全体の製造工程が簡素化される。補
助層は、各画素毎に形成してもよく、或いは、１つの走
査線毎に１つ設けて各行の画素群に共通に設けてもよ
い。

【００１２】また、補助層を、薄膜電界効果トランジス
タのソース電極およびドレイン電極と同レベルの導電層
として形成し、且つ、ソース電極およびドレイン電極か
ら絶縁することも出来る。同様に製造工程が簡素化され
る。更に、この場合、遮光層を信号線と同レベルの導電
層として形成し、信号線とソース電極とをコンタクトホ
ールにより接続することが好ましい。

【００１３】

【作用】本発明のアクティブマトリクス液晶表示パネル
では、走査電極との間で静電容量部を形成する補助層を
設け、遮光層と補助層とを接続する構成を採用すること
により、遮光層の電位が安定的に走査線の電位とほぼ同
電位に保たれるので、遮光層によるバックゲート効果が
リーク電流を抑制する方向に作用し、電荷保持期間中に
おけるＴＦＴのリーク電流を小さく抑えることが出来
る。また、遮光層によるバックゲート効果が生じないの
で絶縁層を薄く形成でき、コンタクトホール形成のため
のエッチング工程での歩留りが向上する。

【００１４】

【実施例】以下、図面を参照し、本発明の好適な実施例
に基づいて本発明を更に詳細に説明する。図１は本発明
の第１の実施例のアクティブマトリクス液晶表示パネル
（ＡＭＬＣＤ）を示す平面図、図２（ａ）及び（ｂ）
は、夫々、図１のＡ−Ａ’及びＢ−Ｂ’断面図である。
図１および図２を参照して本実施例を説明する。

【００１５】ガラス板などから成る第１の透光性絶縁基
板７の主面上で、多数の走査線１と多数の信号線２とを
相互に交差させて、第１の透光性絶縁基板７の主面を格
子状に区画する。各格子内には、走査線１と信号線２の
交点近傍に配置されるＴＦＴと、このＴＦＴで駆動され
る画素電極５とから構成される１組のアクティブ画素エ
レメントが夫々配置される。ＴＦＴは、ゲート電極４
と、ゲート電極４上に絶縁膜８を介して設けられた島状
非晶質シリコン膜１０から成るチャネル部と、非晶質シ
リコン膜１０の表面上および絶縁膜８の表面上に設けら
れたソース電極３およびドレイン電極９とから成る。こ
こで、ＴＦＴのゲート電極４は走査線１と一体に形成さ
れ、また、ソース電極３は信号線２と一体に形成されて
いる。

【００１６】画素電極５は、ドレイン電極９と接続され
ており、対応するゲート電極４と隣接する走査線１の上
部には、画素電極５と同一層で形成された導電性の遮光
補助層（補助層）１２が設けられている。遮光補助層１
２は、走査線１の幅よりもやや小さな幅の略長方形状を
なし、走査線１とは絶縁膜８によって隔てられる。画素
電極５の中央部１４および周辺端子部を除いてＴＦＴア
レイ全体を覆って保護絶縁膜１３が設けられている。更
に、この保護絶縁膜１３上には導電性の遮光層１１が形
成されており、該遮光層１１は、非晶質シリコン膜１０
から成るチャネル部を覆う略長方形部分と、この略長方
形部分から遮光補助層１２の上方に延びる突出部とから
成る。遮光層１１と遮光補助層１２とは、保護絶縁膜１
３内に形成されたコンタクトホール６を介して接続され
ている。ここで、遮光層１１及び遮光補助層１２は、金
属配線によってはいずれの電位にも固定されていない。

【００１７】図１に示す構造において、遮光補助層１２
と走査線１とが平面的に重なる部分の面積をＳ、ゲート
絶縁膜８の実効的誘電率及び実効的膜厚を夫々ε及びｄ
とすると、遮光補助層１２と走査線１との間には、Ｃ_HG
＝εＳ／ｄの静電容量がある。即ち、遮光補助層１２と
走査線１とは静電容量部を構成する。ここで、遮光層１
１とソース電極３との間の静電容量をＣ_LS、遮光層１１
とドレイン電極９との間の静電容量をＣ_LD、遮光層１１
とＴＦＴのバックチャネル１０との間の静電容量をＣ_LB
とする。このとき、遮光層１１および遮光補助層１２の
帯電量をＱとすると、遮光層１１の電位Ｖ_Lとソース電
位Ｖ_S、ドレイン電位Ｖ_D、ゲート電位Ｖ_G、バックチャ
ネル電位Ｖ_Bとの間には、次式で表される関係がある。Ｖ_L＝(Ｑ+Ｃ_HGＶ_G+Ｃ_LSＶ_S+Ｃ_LDＶ_D+Ｃ_LBＶ_B)/(Ｃ_HG+Ｃ_LS+Ｃ_LD+Ｃ_LB) ・・(1)

【００１８】上式中で、静電容量Ｃ_HGを他の静電容量に
比して十分に大きくとれば、遮光層１１全体に正の電荷
が帯電した場合でも、遮光層の電位Ｖ_Lをゲート電位Ｖ_G
に十分に近づけることができる。本実施例の構造では、
遮光補助層１２と走査線１との間の静電容量Ｃ_HGを容易
に大きくとることが出来るので、この条件を満たすこと
ができる。従って、遮光層１１は走査線１と略同電位に
維持・固定することができる。

【００１９】ゲート電位Ｖ_Gは、電荷保持の期間中は、
ドレイン電圧およびソース電圧に対して十分に負になっ
ているので、Ｖ_L＜Ｖ_Bとなり、バックゲート効果は、リ
ーク電流を低減させる方向に作用する。このため、バッ
クチャネル１０と遮光層１１との間の保護絶縁膜１３の
厚さを２００ｎｍ程度に薄くしても、リーク電流が増大
することはない。また保護絶縁膜１３を薄くすることに
より、全画素における遮光層１１と遮光補助層１２との
接続は、欠陥の発生を誘発することなく確実に行うこと
ができ、そのプロセスが容易なものになる。また、この
構造によると、遮光層１１を信号線２、画素電極５、も
しくは、走査線１のいずれにもコンタクトホールによっ
て接続していないので、それぞれに接続した場合に発生
する従来技術の問題を回避することが出来る。

【００２０】なお、上記構造に代えて、ＴＦＴのソース
電極３及びドレイン電極９並びに遮光補助層１２を、画
素電極５と同じ層の透明金属層で一度に形成することも
出来る。この場合には、透明金属層の形成後に、遮光層
１１と信号線２とを十分に抵抗の低い同じ層の金属層で
一度に形成し、保護絶縁膜１３に形成したコンタクトホ
ールを介して、信号線２とソース電極３、並びに、遮光
層１１と遮光補助層１２をそれぞれ接続する。このよう
に構成すると、遮光層を有しないＴＦＴ基板の製造工程
に比べても、その工程数を増やすことなく、電位が安定
した遮光層を有するＴＦＴ基板を作製することができ
る。

【００２１】図３（ａ）〜（ｃ）は、上記第１の実施例
のＡＭＬＣＤの製造方法における、ＡＭＬＣＤの各工程
段階を順次に示す平面図である。まず、透光性の絶縁基
板の上に、クロム膜をスパッタ法で１００ｎｍの厚さに
堆積してこれをパターニングする。これにより、ゲート
電極４および走査線１を得る。次いで、表面全体を覆っ
てゲート絶縁膜８となる窒化シリコン膜を４００ｎｍの
厚さに堆積する。更に、厚さ２５０ｎｍのノンドープ非
晶質シリコン膜および厚さ２０ｎｍのＮ型非晶質シリコ
ン膜を順次に堆積し、これらをパターニングすることに
より、ゲート電極４上に島状の非晶質シリコン膜１０を
形成する。次いで、更にクロム膜を１００ｎｍの厚さに
堆積してこれをパターニングし、信号線２およびこれと
一体に形成されるソース電極３とドレイン電極９とを形
成し、図３（ａ）に示す構造を得る。

【００２２】次に、ＩＴＯ膜を１００ｎｍ厚に堆積して
これをパターニングし、ドレイン電極９に接続された画
素電極５と、走査線１の上方に絶縁膜８を介して走査線
１から絶縁される略長方形状の遮光補助層１２とを形成
する。次いで、表面全体に厚さ２００ｎｍの保護絶縁膜
１３を堆積し、画素電極５上の符号１４に示す領域でこ
の保護絶縁膜１３をエッチングにより除去すると同時
に、遮光補助層１２上の一部にコンタクトホール６を形
成し、図３（ｂ）に示す構造を得る。

【００２３】更に、クロム膜２００ｎｍを堆積してこれ
をパターニングし、ＴＦＴのチャネル部の上方およびこ
れから遮光補助層１２の上方に延びる遮光層１１を得
る。このように形成されることで、遮光層１１は、コン
タクトホール６を介して遮光補助層１２に接続されてい
る。これにより図３（ｃ）に示す構造が得られる。

【００２４】以上の作製プロセスにおいて、遮光層１１
と遮光補助層１２とを接続する際の段差は、保護絶縁膜
１３の厚さに等しく略２００ｎｍである。この段差を接
続するための厚さとして、前記クロム膜の厚さ２００ｎ
ｍは十分であり、従って、コンタクトホールを介しての
接続形成は高い確率で成功する。このため、遮光層１１
と遮光補助層１２との接続不良に起因する欠陥の発生は
無視できる。

【００２５】上記実施例において形成される各パタンの
サイズは、例えば適用する液晶パネルの規格によって異
なる。一例として、対角２０cm程度の６４０×４８０画
素数のカラーディスプレイに適用する場合について述べ
ると、１画素の大きさは、図１における横方向の長さが
１００μｍ程度、縦方向の長さが３００μｍ程度であ
る。この場合、ＴＦＴのチャネル長を４μｍ、チャネル
幅を１２μｍで設計することが出来る。更に、ＴＦＴの
ドレイン電極９、ソース電極３およびバックチャネルと
遮光層１１との重なりの面積は、ソース電極３およびド
レイン電極９と遮光層１１とがオーバーラップする長さ
を夫々２μｍとし、また、島状非晶質シリコン膜１０の
ソース電極３およびドレイン電極９からの縦方向へのは
み出し長さを２μｍとすると、１２８μｍ²程度とな
る。

【００２６】一方、走査線１の幅を１４μｍ程度とする
と、遮光補助層１２の幅は１２μｍ程度、走査線１の延
長方向の長さを３２μｍ程度とすることが出来る。この
場合、遮光補助層の面積は３８４μｍ²となる。このよ
うにすると、遮光層１１とソース電極３、ドレイン電極
９およびバックチャネルとの各静電容量の和１２８μｍ
2に対して、遮光補助層１２と走査線１との静電容量は
約１．５倍になる。この条件では、式（１）から容易に
理解できるように、正の静電気が遮光層に帯電しても、
走査線１と遮光補助層１２の重なり面積Ｓによる静電容
量が十分に大きいため、電荷保持期間内において、遮光
層１１の電位はソース電極３、ドレイン電極９およびチ
ャネル１０の電位に比べて低くなり、バックチャネル効
果によりオフ電流が増大する現象は避けられる。

【００２７】次に本発明の第２の実施例のＡＭＬＣＤに
ついて述べる。図４は本実施例のＡＭＬＣＤの平面図、
図５（ａ）および（ｂ）は夫々、図４のＡ−Ａ’および
Ｂ−Ｂ’断面図である。

【００２８】ガラス板などから成る第１の透光性絶縁基
板７の上に、ゲート電極４を含む走査線１と信号線２と
を相互に交差させて格子状に配置し、各格子内に画素を
形成する。各格子内には、走査線１と信号線２の交点近
傍に配置されるＴＦＴと、このＴＦＴで駆動される画素
電極５とが配置される。ＴＦＴは、走査線１と一体に形
成されるゲート電極４と、ゲート電極４上に絶縁膜８を
介して設けられた島状非晶質シリコン膜１０から成るチ
ャネル部と、非晶質シリコン膜１０の一部表面を含み絶
縁膜８表面上に設けられたソース電極３およびドレイン
電極９とから成る。

【００２９】ここで、ＴＦＴのソース電極３およびドレ
イン電極９と、ドレイン電極９と一体に形成される画素
電極５と、走査線１上方の一部で絶縁膜８を介して走査
線１から絶縁される遮光補助層１２とが、いずれも同じ
層から成る金属層として構成されている。画素電極５の
中央部１４および周辺の端子部を除いて全体を覆うよう
に護絶縁膜１３が設けられている。遮光補助層１２上お
よびソース電極３上の保護絶縁膜１３内にはコンタクト
ホールが形成されている。この保護絶縁膜１３上には、
ＴＦＴのチャネル部を覆う遮光層１１およびこれと同じ
層で形成する信号線２が形成され、遮光層１１と遮光補
助層１２、および、信号線２とソース電極３はそれぞれ
コンタクトホール６を介して接続されている。

【００３０】図６（ａ）〜（ｃ）は、上記第２の実施例
のＡＭＬＣＤの製造方法におけるＡＭＬＣＤの各工程段
階を順次に示す平面図である。まず、透光性の絶縁基板
の上にクロム膜をスパッタ法で１００ｎｍの厚さに堆積
してこれをパターニングする。これにより、ゲート電極
４を含む走査線１を得る。次いで、表面にゲート絶縁膜
となる窒化シリコン膜を４００ｎｍの厚さに堆積し、更
にその上に、厚さ２５０ｎｍのノンドープ非晶質シリコ
ン膜および厚さ２０ｎｍのＮ型非晶質シリコン膜を順次
に堆積してこれをパターニングすることで、ゲート電極
４上に島状非晶質シリコン膜１０を形成する。引き続
き、ＩＴＯ膜を１００ｎｍ積層してこれをパターニング
し、ソース電極３、ドレイン電極９、これと一体に形成
される画素電極５、および、走査線１の上方の一部で絶
縁膜を介してこれから絶縁される遮光補助層１２を同じ
層の金属層で形成する。これにより、図６（ａ）に示す
構造を得る。

【００３１】次いで、表面に厚さ２００ｎｍの保護絶縁
膜１３を堆積し、画素電極５上の符号１４に示す領域で
この保護絶縁膜１３をエッチングにより除去すると同時
に、遮光補助層１２上の一部およびソース電極の一部に
コンタクトホール６を形成し、図６（ｂ）に示す構造を
得る。

【００３２】その後、更にクロム膜２００ｎｍを堆積し
てこれをパターニングし、遮光層１１および信号線２を
同じ層で形成する。このようにして形成した遮光層１１
はコンタクトホール６を通して遮光補助層１２に接続さ
れている。また、同様に信号線２はコンタクトホールを
介してソース電極３に接続されている。これにより図６
（ｃ）に示す構造を得る。

【００３３】以上の作製プロセスにおいて、遮光層１１
と遮光補助層１２、および、信号線２とソース電極３を
夫々コンタクトホールを通して接続するときの段差は、
保護絶縁膜１３の厚さに等しく略２００ｎｍである。こ
の段差を接続するための厚さとして、クロム膜の前記厚
さ２００ｎｍは十分であり、これらのコンタクトホール
を通しての接続は高い確率で成功するので、接続不良に
起因する画素の欠陥はほとんど発生しない。

【００３４】また、上記第２の実施例によれば、信号線
と遮光層とを同じ層で形成できるため、第１の実施例と
性能的にはほとんど同じ構造を、成膜、露光、エッチン
グの工程数を第１の実施例に比べて各１回削減すること
ができる。このため第１の実施例に比して製造コストを
大幅に削減することができる。

【００３５】なお、上記各実施例の記述では、本発明の
好適な態様について説明したが、本発明は上記実施例の
構成から種々の修正および変更が可能である。

【００３６】

【発明の効果】以上、詳述したように、本発明のアクテ
ィブマトリクス液晶表示パネルによれば、電位的に安定
な遮光層を有するＴＦＴ基板を少ない工程数で且つ歩留
りが高く形成できるので、本発明は、良好な表示特性を
有する低コストの液晶パネルを実現した顕著な効果を奏
する。

【図面の簡単な説明】

【図１】本発明の第１の実施例のＡＭＬＣＤの構造を示
す平面図。

【図２】（ａ）および（ｂ）は夫々、図１のＡ−Ａ’お
よびＢ−Ｂ’断面図。

【図３】（ａ）〜（ｃ）は夫々、図１のＡＭＬＣＤの製
造方法における、ＡＭＬＣＤの各工程段階毎の平面図。

【図４】本発明の第２の実施例のＡＭＬＣＤの構造を示
す平面図。

【図５】（ａ）および（ｂ）は夫々、図４のＡ−Ａ’お
よびＢ−Ｂ’断面図。

【図６】（ａ）〜（ｃ）は夫々、図４のＡＭＬＣＤの製
造方法における、ＡＭＬＣＤの各工程段階毎の平面図。

【図７】従来のＡＭＬＣＤの断面図。

【符号の説明】

１走査線２信号線３ソース電極４ゲート電極５画素電極６コンタクトホール７絶縁基板８絶縁膜９ドレイン電極１０非晶質シリコン膜１１遮光層１２遮光補助層１３保護絶縁膜１４画素電極上の保護絶縁膜を除去する領域１５配向膜１６ブラックマトリクス１７透明電極１８照明光１９液晶層２０ＴＦＴ基板２１対向基板

Claims

(57)【特許請求の範囲】

【請求項１】複数の走査線と複数の信号線とで形成さ
れる各格子部分に画素電極および薄膜電界効果トランジ
スタをマトリクス状に形成した第１の透明絶縁基板と、
該第１の透明絶縁基板と対向して配置され、前記各画素
電極と対向する位置に透明電極を有する第２の透明絶縁
基板と、該双方の透明絶縁基板間に封入された液晶層
と、少なくとも前記薄膜電界効果トランジスタのチャネ
ル部を覆って形成される不透明な導電性の遮光層とを有
するアクティブマトリクス液晶表示パネルにおいて、絶縁層を介して前記走査線と対向して配設され、前記走
査線との間で静電容量部を形成する導電性の補助層を備
え、前記遮光層の一部が絶縁層を介して前記補助層と対向し
て配設されており、前記遮光層と補助層とがコンタクト
ホールを介して接続されることを特徴とするアクティブ
マトリクス液晶表示パネル。
【請求項２】前記補助層が前記画素電極と同レベルの
導電層として形成され且つ該画素電極と絶縁される、請
求項１に記載のアクティブマトリクス液晶表示パネル。
【請求項３】前記補助層が、前記薄膜電界効果トラン
ジスタのソース電極およびドレイン電極と同レベルの導
電層として形成され、且つ、該ソース電極およびドレイ
ン電極から絶縁される、請求項１に記載のアクティブマ
トリクス液晶表示パネル。
【請求項４】前記遮光層が前記信号線と同レベルの導
電層として形成されており、前記信号線と前記ソース電
極とがコンタクトホールを介して接続される、請求項３
に記載のアクティブマトリクス液晶表示パネル。