KR100671094B1 - 광학디바이스 및 그 제조방법 - Google Patents

광학디바이스 및 그 제조방법 Download PDF

Info

Publication number
KR100671094B1
KR100671094B1 KR1020050033132A KR20050033132A KR100671094B1 KR 100671094 B1 KR100671094 B1 KR 100671094B1 KR 1020050033132 A KR1020050033132 A KR 1020050033132A KR 20050033132 A KR20050033132 A KR 20050033132A KR 100671094 B1 KR100671094 B1 KR 100671094B1
Authority
KR
South Korea
Prior art keywords
base
terminal portion
chip
optical device
optical element
Prior art date
Application number
KR1020050033132A
Other languages
English (en)
Other versions
KR20060047342A (ko
Inventor
마사노리 미나미오
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20060047342A publication Critical patent/KR20060047342A/ko
Application granted granted Critical
Publication of KR100671094B1 publication Critical patent/KR100671094B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60C—VEHICLE TYRES; TYRE INFLATION; TYRE CHANGING; CONNECTING VALVES TO INFLATABLE ELASTIC BODIES IN GENERAL; DEVICES OR ARRANGEMENTS RELATED TO TYRES
    • B60C15/00—Tyre beads, e.g. ply turn-up or overlap
    • B60C15/06—Flipper strips, fillers, or chafing strips and reinforcing layers for the construction of the bead
    • B60C15/0628—Flipper strips, fillers, or chafing strips and reinforcing layers for the construction of the bead comprising a bead reinforcing layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60C—VEHICLE TYRES; TYRE INFLATION; TYRE CHANGING; CONNECTING VALVES TO INFLATABLE ELASTIC BODIES IN GENERAL; DEVICES OR ARRANGEMENTS RELATED TO TYRES
    • B60C15/00—Tyre beads, e.g. ply turn-up or overlap
    • B60C15/06—Flipper strips, fillers, or chafing strips and reinforcing layers for the construction of the bead
    • B60C15/0628—Flipper strips, fillers, or chafing strips and reinforcing layers for the construction of the bead comprising a bead reinforcing layer
    • B60C2015/0692—Flipper strips, fillers, or chafing strips and reinforcing layers for the construction of the bead comprising a bead reinforcing layer characterised by particular materials of the cords
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은 집약도가 높은 광학디바이스 및 그 제조방법을 제공하는 것이다.
광학디바이스는, 베이스(10)와, 베이스(10)에 설치된 광학소자 칩(5)과, 광학소자 칩(5)의 이면 상에 설치된 집적회로 칩(50)과, 투광성부재(창 부재(6))를 구비한다. 베이스(10) 내에는 배선(12)이 매입되며, 배선(12)은, 내부단자부(12a), 외부단자부(12b) 및 중간단자부(12c)를 갖는다. 광학소자 칩(5)의 패드전극(5b)과 내부단자부(12a)는 범프(8)를 개재하고 접속되며, 집적회로 칩(50)의 패드전극(50b)과 중간단자부(12c)는 금속세선(52)을 개재하고 접속된다. 주변회로 등을 내장하는 집적회로 칩(50)과 광학소자 칩(1)이 1 패키지화 된다.

Description

광학디바이스 및 그 제조방법{OPTICAL DEVICE AND METHOD FOR FABRICATING OPTICAL DEVICE}
도 1의 (a), (b)는 차례로 제 1 실시예에 관한 광학디바이스의 IA-IA선에서의 단면도 및 이면도.
도 2의 (a)∼(g)는 제 1 실시예에 관한 광학디바이스의 제조공정을 나타내는 단면도.
도 3의 (a), (b)는 제 1 실시예에 관한 광학디바이스의 제조공정 중 몰딩공정을 나타내는 단면도.
도 4의 (a), (b)는 차례로 제 2 실시예에 관한 광학디바이스의 IVA-IVA선에서의 단면도 및 이면도.
도 5의 (a), (b)는 차례로 제 3 실시예에 관한 광학디바이스의 VA-VA선에서의 단면도 및 이면도.
도 6의 (a)∼(h)는 제 3 실시예에 관한 광학디바이스의 제조공정을 나타내는 단면도.
도 7은 종래의 광학디바이스 공정을 나타내는 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
2 : 개구부 5 : 촬상소자
5a : 주면 5b : 패드전극
6 : 창 부재 7, 15 : 실링 수지
8 : 범프 10 : 베이스
10a : 위치결정공 10b : 단차부
12 : 배선 12a : 내부단자부
12b : 외부단자부 12c : 중간단자부
13 : 땜볼 20 : 봉입테이프
30 : 몰딩 금형 30a : 다이 캐비티
30b : 구획부 40 : 홀로그램
40a : 본체부 40b : 홀로그램영역
50 : 집적회로 칩 51 : 절연체층
52 : 금속세선
본 발명은 고체촬상장치나, 광 픽업시스템에 이용되는 수광디바이스나, 홀로그램유닛 등의 광학디바이스 및 그 제조방법에 관한 것이다.
최근, 비디오카메라, 디지털카메라, 디지털스틸카메라 등에 내장되는 광학디바이스는, CCD 등의 촬상소자를, 절연성재료로 이루어지는 베이스 등의 어댑터 부재에 탑재시킨 상태에서, 수광영역을 투광판으로 피복, 실장되어, 패키지체로서 제 공된다.
그런데 광학디바이스의 소형화를 위해 촬상소자는, 베어칩인 채로 베이스 등의 어댑터부재에 탑재된다(예를 들어 일특개 2000-58805호 공보 참조).
도 7은 종래의 광학디바이스 구조를 나타내는 단면도이다. 도 7에 나타내는 바와 같이, 광학디바이스는 주요부재로서 세라믹 또는 가소성수지로 이루어지며, 중앙부에 개구부(132)를 갖는 틀 형상의 베이스(131)와, 베이스(131)의 하면 쪽에 설치된 CCD 등으로 구성되는 촬상소자(135)와, 베이스(131)의 상면 쪽에 개구부(132)를 사이에 두고 촬상소자(135)에 대향하도록 설치된, 유리로 된 투광판(136)을 구비한다.
베이스(131) 하면의 개구부(132) 둘레를 따른 영역에는 오목부(133)가 형성되며, 베이스(131) 하면의 개구부(132) 근방에서 베이스(131)의 외주 쪽 면에 걸치는 영역을 피복하는, 금도금층으로 된 배선(134)이 배치된다. 촬상소자(135)는, 베이스(131)의 하면 중 오목부(133)의 둘레부에 설치되며, 수광영역(135a)이 개구부(132)에 노출되도록 배치된다.
또 촬상소자(135) 상면의 외주 부근에는, 촬상소자(135)와 외부기기 사이에서 신호를 수수하기 위한 전극패드(도시 생략)가 배치된다. 또한 배선(134)에서의 개구부(132)에 인접된 단부에 내부단자부가 형성되며, 배선(134)의 내부단자부와 전극패드가 범프(돌기전극)(138)를 사이에 두고 전기적으로 접속된다. 그리고 촬상소자(135), 배선(134) 및 범프(138)는, 베이스(131)의 하면 상에서 촬상소자(135)의 주위에 배치된 실링 수지(137)에 의해 밀봉된다.
이상과 같이 촬상소자(135)의 수광영역(135a)은, 개구부(132)에 형성된 폐쇄공간 내에 배치된다. 이 광학디바이스는, 도 7에 나타내는 바와 같이, 투광판(136)을 위쪽으로 향하게 한 상태에서 회로기판 상에 탑재된다. 그리고 배선(134)에서의 오목부(133)보다 바깥쪽으로 나온 영역 중 베이스(131)의 하면 상에 위치하는 부분에 외부단자부가 형성되며, 이 외부단자부가 회로기판 상의 전극과 접속하기 위해 이용된다.
또 도 7에는 도시하지 않지만, 투광판(136)의 위쪽에는, 촬상광학계가 내장된 거울통이 장착된다. 이 거울통과 수광영역(135a)의 상호 위치관계는, 소정의 오차 내에서 안정되도록, 그 요구정밀도가 정해진다.
그리고 거울통에 내장된 촬상광학계를 통해, 피촬상대상으로부터의 광이 촬상소자(135)의 수광영역(135a)에 집광되어, 촬상소자(135)에 의해 광전변환 된다.
여기서, 도 7에 나타내는 베이스(131)의 구조와는 달리, 촬상소자(135)가 탑재되는 면에 오목부(133)가 형성되지 않은, 전체적으로 평탄한 평판형상을 갖는 베이스를 이용한 광학디바이스의 예도 알려져 있다(예를 들어, 일특개 2002-43554호 공보 참조). 이 경우에는, 베이스의 개구부 둘레보다 바깥쪽의 외주부에 배치된 외부단자부와, 회로기판 상의 전극은, 지름이 큰 땜볼 등에 의해 접속된다. 그리고 땜볼에 의해, 촬상소자의 하면과 회로기판 상면의 간격이 조절된다.
이와 같은 구조의 고체촬상장치는, 패키지의 높이나 점유면적이 작아, 고밀도 실장에 적합하다.
또 DVD, CD, MD 등의 기록매체와의 사이에서 정보의 기입, 판독, 기입변경 등을 행하는 광 픽업 시스템에 이용되는 수광 디바이스나, 광 픽업 중의 복수 요소를 일체화한 홀로그램유닛 등의 광학디바이스에서도, 기본적으로는 마찬가지의 구성이 채용되고 있다.
그러나 도 7에 나타낸 종래의 광학디바이스 구조에서는, 고체촬상장치나 광 픽업 등의 시스템 전체적인 집약도가 충분하지 않으며, 아직 개선의 여지가 있다.
본 발명의 목적은, 집약도가 높은 광학디바이스 및 그 제조방법을 제공하는 데 있다.
본 발명의 광학디바이스는, 베이스의 개구부에 광학소자 칩의 주면을 향하도록 설치하며, 광학소자 칩과는 개구부를 사이에 두고 투광성부재를 설치함과 동시에, 광학소자 칩의 이면 상에 반도체소자를 탑재한 집적회로 칩을 적층시킨 것이다.
이로써, 광학소자 칩과 주변회로 등을 포함하는 집적회로 칩을 1 패키지화 할 수 있어, 집약도가 높은 광학 디바이스를 얻을 수 있다. 또 광학디바이스가 내장되는 시스템 전체의 소형화, 원가의 저감을 도모할 수 있다.
광학소자 칩은, 배선의 단자부 상에 플립칩 접속됨으로써, 광학디바이스가 보다 소형화된다.
상기 집적회로 칩은, 주면이 투광성부재와 반대쪽을 향해 배치되며, 반도체소자는 배선 단자부에 금속세선을 개재하고 접속됨으로써, 제조의 용이화를 도모할 수 있다.
베이스의 하면에는, 개구부를 둘러싸는 영역이 오목형상이 되는 단차부가 형성되며, 광학소자 칩이 단차부의 오목면 위에 설치되는 것이 바람직하다.
베이스에는, 베이스에 설치되는 부재의 위치결정 기준이 되는, 관통공 등의 위치결정수단이 구성되는 것이 바람직하다.
본 발명의 광학디바이스 제조방법은, 배선패턴을 갖는 리드프레임과 배선이 될 리드프레임을 몰딩시켜, 각각 개구부를 둘러싸는 복수의 광학디바이스 형성영역에, 광학소자 칩과 집적회로소자 칩을 순차 적층시켜 설치하여, 각 칩과 베이스 사이를 봉입하며, 또 투광성부재를 개구부를 사이에 두고 광학소자 칩에 대향하도록 베이스에 설치하여, 양자간을 봉입하는 방법이다.
이 방법으로써, 광학소자 칩과 집적회로소자 칩이 적층된 집약도 높은 광학디바이스를 용이하게 형성할 수 있다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부 도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
(실시예)
(제 1 실시예)
-광학디바이스의 구조-
도 1의 (a), (b)는, 차례로 제 1 실시예에 관한 광학디바이스의 IA-IA선에서의 단면도 및 이면도이다. 단 도 1의 (a)와 도 1의 (b)는 서로 다른 척도로 도시된다.
도 1에 나타내는 바와 같이, 본 실시예의 광학디바이스는, 에폭시수지 등의 가소성수지로 이루어지며, 중앙부에 개구부(2)를 갖는 틀모양의 베이스(10)와, 베이스(10)의 하면 쪽에 설치된 광학소자 칩(5)과, 광학소자 칩(5)의 이면 상에 접착제로 이루어지는 절연체층(51)을 개재하고 설치된 집적회로 칩(50)과, 베이스(10)의 상면 쪽에 개구부(2)를 사이에 두고 광학소자 칩(5)과 대향하도록 설치된, 유리 등으로 이루어진 투광성부재인 창 부재(6)와, 땜볼(13)을 구비한다. 베이스(10)는, 광학디바이스의 광학소자 칩과 투광성부재를 연결하는 부재이다. 이 구조는, 몰딩 공정을 행하고 나서 광학소자 칩을 베이스 상에 탑재하는 순서로 형성되므로, 이른바 프리몰딩 구조라 불린다.
본 실시예에서 광학소자 칩(15)은, CCD 등의 고체촬상소자가 탑재되며, 광학디바이스는 비디오카메라, 디지털카메라, 디지털스틸카메라 등에 이용되는 고체촬상장치이다.
단, 광학소자 칩이, 고체촬상소자 대신에 복수의 수광소자가 이산적으로 배치된 것이나, 발광소자만이 탑재된 것이라도 되며, 이 경우 광학디바이스는, DVD, CD, MD 등을 구비한 시스템에 이용되는 광 픽업에 배치되는 수광디바이스 또는 발광디바이스이다.
집적회로 칩(50)에는 집적회로가 탑재되며, 집적회로는 광학소자 칩(5)의 구동회로, 각종 논리회로, 프론트엔드회로, 타이밍생성기 등의 주변회로나 메모리 등이다.
또 베이스(10) 내에는 배선(12)이 매입되며, 배선(12)의 한쪽 단부는 베이스 (10) 하면의 개구부(2) 부근 영역에서 베이스(10)를 구성하는 몰딩 수지에서 노출되어 내부단자부(12a)가 되며, 배선(12)의 다른 쪽 단부는 베이스(10) 하면의 둘레부에서 베이스(10)를 구성하는 몰딩 수지에서 노출되어 외부단자부(12b)가 된다. 또 배선(12)에 따라서는, 내부단자부(12a) 대신에 또는 내부단자부(12a)와 함께, 내부단자부(12a)보다 바깥쪽 위치에, 몰딩 수지에서 노출된 중간단자부(12c)가 형성된다. 또한 베이스(10)에는, 광학디바이스의 X·Y방향 중심위치를 결정하는 기준이 되는 위치결정공(10a)이 2 개소에 형성되며, 후술하는 제조공정에서 칩 탑재 시의 기준위치나, 렌즈 등의 광학계를 수납한 거울통의 설치위치 기준으로서 이용된다. 이 위치결정공(10a)은, 2 개소 이상 있으면 광학디바이스의 중심위치를 알 수 있으므로, 위치결정 기능을 수행할 수 있다. 혹은, 위치결정공(10a) 대신에 베이스(10)의 외주부에 위치결정용 단차부를 형성하여 동일기능을 수행할 수도 있다. 단, 본 발명의 기본적인 효과는, 위치결정용 구멍이나 위치결정용 단차부 등의 위치결정수단이 구성되지 않아도 발휘할 수 있다.
광학소자 칩(5)은, 베이스(10)의 하면 중 개구부(2)의 주변에 위치하는 영역에, 그 수광영역이 형성된 주면(5a)이 개구부(2)에 노출되도록 설치된다. 광학소자 칩(5) 주면(5a)의 외주부근에는, 광학소자 칩(5)과 외부기기 사이에서 신호를 수수하기 위한 전극패드(5b)가 배치된다. 그리고 배선(12)의 내부단자부(12a)와 광학소자 칩(5)의 전극패드(5b)가 범프(돌기전극)(8)를 사이에 두고 전기적으로 접속된다.
또 집적회로 칩(50)은, 집적회로를 구성하는 트랜지스터 등의 반도체소자가 형성된 주면(50a)을 하방으로 향하게 하여, 광학소자 칩(5)의 이면 상에 적층된다. 집적회로 칩(50)의 주면(50a) 외주 부근에는, 집적회로 칩(50)과, 광학소자 칩(5) 또는 외부기기 사이에서 신호를 수수하기 위한 전극패드(50b)가 배치된다. 그리고 배선(12)의 중간단자부(12c)와 전극패드(50b)가 금속세선(52)에 의해 전기적으로 접속된다.
여기서 배선(12)은, 내부단자부(12a)와 외부단자부(12b)를 접속하는 것, 내부단자부(12a)와 중간단자부(12c)를 접속하는 것, 중간단자부(12c)와 외부단자부(12b)를 접속하는 것, 내부단자부(12a)와 중간단자부(12c)와 외부단자부(12b)를 접속하는 것 등이 있다. 도 1의 (a)에서는, 내부단자부(12a)와 중간단자부(12c)와 외부단자부(12b)를 접속하는 배선(12)을 나타내며, 배선(12)은 위치결정공(10a)을 우회하여 형성된다.
그리고 광학소자 칩(5), 집적회로 칩(50), 배선(12), 금속세선(52) 및 범프(8)는 베이스(10)의 하면 상에서 광학소자 칩(5) 및 집적회로 칩(50)의 주위에 배치된 실링 수지(7)에 의해 봉입된다. 한편, 베이스(10)의 상면 상에서는, 베이스(10)와 창부재(6) 사이의 간격이, 창부재(6)의 주위에 배치된 실링 수지(15)에 의해 매입되며, 실링 수지(7, 15)에 의해 내부공간(개구부(2))이 밀봉되어, 패키지체가 구성된다.
본 실시예에서 패키지체 전체의 두께는, 예를 들어 1.5㎜ 이하로 설정된다. 그리고 집적회로 칩(50)의 크기는, 세로 0.5∼10㎜, 가로 0.5∼10㎜, 두께 0.05∼0.3㎜의 범위이며, 광학소자 칩(5)의 크기는, 세로 0.5∼10㎜, 가로 0.5∼10㎜, 두 께 0.05∼0.5㎜의 범위이다. 집적회로 칩(50)은 광학소자 칩(5)과 같은 정도의 크기라도 되며, 광학소자 칩(5)보다 크거나 작아도 상관없다. 어느 경우든, 광학소자 칩(5) 상에 집적회로 칩(50)을 적층하는 구조를 취할 수 있기 때문이다.
본 실시예의 광학디바이스에 의하면, 광학소자 칩(5)과, 집적회로를 탑재한 집적회로 칩(50)을 1 패키지화할 수 있어, 이른바 SIP(System In Package)를 실현할 수 있다. 즉, 고체촬상소자, 수광디바이스, 발광디바이스 등과, 이를 제어하는 집적회로 등을 1 패키지화 함으로써, 집약도가 높은 광학디바이스를 얻을 수 있다. 또 광학디바이스가 내장되는 카메라 등 시스템 전체의 소형화와 제조원가의 저감을 도모할 수 있다.
-광학디바이스의 제조공정-
도 2의 (a)∼(g)는 본 발명의 제 1 실시예에 관한 광학디바이스의 제조공정을 나타내는 단면도이다. 단, 도 2의 (a)∼(g)에 나타내는 공정에서는 1 개의 광학디바이스 형성영역만 표시되지만, 실제로는 다수의 광학디바이스 형성영역을 바둑판형태로 갖는 리드프레임을 이용하여 제조공정이 진행된다.
또 도 3의 (a), (b)는 본 실시예에 관한 광학디바이스 제조공정 중 몰딩공정을 나타내는 단면도이다.
우선 도 2의 (a)에 나타내는 공정에서, 배선패턴이 형성된 리드프레임(12)을 봉입테이프(20) 상에 탑재한다. 리드프레임(12)의 대부분은, 그 하부에 하프에칭 또는 프레스가공으로 이루어지는 오목부가 형성되며, 내부단자부(12a), 외부단자부(12b) 및 중간단자부(12c)로 될 부분만이, 오목부의 저면에서 하방으로 돌출된 구 조이다.
다음으로 도 2의 (b)에 나타내는 공정에서 몰딩 공정을 실시한다. 즉, 도 3의 (a), (b)에 나타내는 바와 같이, 리드프레임(배선(12))에 봉입테이프(20)를 붙인 것을 몰딩 금형(30)에 장착하고, 에폭시수지 등의 가소성수지(몰딩 수지)를 몰딩 금형(30)의 다이 캐비티(30a)에 충전시켜, 리드프레임(배선(12))의 내부단자부(12a), 외부단자부(12b) 및 중간단자부(12c) 이외의 부분을 몰딩 수지 내에 매입시켜 베이스(10)를 형성한다. 이 때, 몰딩 금형(30)에는, 광학디바이스의 위치결정공(10a)을 형성하기 위한 핀부재(30c)가 배치된다. 그리고 몰딩 금형(30)의 각 다이 캐비티(30a) 사이를 가르는 구획부(30b)와 핀부재(30a)에는 몰딩 수지가 충전되지 않으므로, 베이스(10)의 각 광학디바이스 형성영역에는, 광학소자를 설치하기 위한 개구부(2)와 위치결정공(10a)이 형성된다. 이 시점에서는, 리드프레임(배선(12))과 베이스(10)로 구성되며, 다수의 광학디바이스 형성영역을 갖는 성형체가 형성된다.
다음에 도 2의 (c)에 나타내는 공정에서, 봉입테이프(20)를 성형체로부터 벗긴 후, 성형체를 내부단자부(12a), 외부단자부(12b) 및 중간단자부(12c)가 노출된 면이 위쪽으로 향하도록 설치하고 외부단자부(12b) 상에 땜볼(13)을 형성한다.
다음, 도시하지 않지만 블레이드(blade)로, 성형체의 서로 인접하는 광학디바이스 형성영역간 경계부분을 절단부 중앙부분에서 절단하여, 성형체를 개개의 광학디바이스로 분할한다.
다음으로 도 2의 (d)에 나타내는 공정에서, 베이스(10) 상에 광학소자 칩(5) 을 그 주면(5a)이 아래쪽으로 향하도록 탑재한다. 이 때, 각 베이스(10)의 내부단자부(12a) 상에 범프(8)를 설치하고, 범프(8) 상에 광학소자 칩(5)의 전극패드(5b)를 접속시켜 플립칩 접속을 행한다. 이 경우, 위치결정공(10a)을 기준으로 광학소자 칩(5)의 위치를 결정할 수 있다.
다음에, 도 2의 (e)에 나타내는 공정에서, 접착제를 광학소자 칩(5)의 이면에 도포하고, 그 위에 주면(50a)이 위쪽을 향하도록 집적회로 칩(50)을 탑재한다. 또 집적회로 칩(50)의 패드전극(50b)과 배선(12) 중간단자부(12c)와의 사이를 금속세선(52)으로 접속한다. 이 때, 위치결정공(10a)을 기준으로 집적회로 칩(50)의 패드전극(50b) 위치를 정해두고 와이어본딩공정을 실시할 수 있다.
다음으로 도 2의 (f)에 나타내는 공정에서, 베이스(10), 광학소자 칩(5) 및 집적회로 칩(50)의 외주부, 배선(12)의 내부단자부(12a), 중간단자부(12c), 금속세선(52), 범프(8) 및 각 패드전극(5b, 50b)을 실링 수지(7)로 피복함과 동시에, 접속부의 틈새를 메운다.
다음 도 2의 (g)에 나타내는 공정에서, 베이스(10)의 광학소자 칩(5) 및 집적회로 칩(50)이 탑재된 쪽(베이스(10)의 하면)이 아래쪽으로 향하도록, 베이스(10)의 상면에 개구부(2)를 피복하는, 유리로 된 창 부재(6)를 탑재시키고, 실링 수지(15)에 의해 창 부재(6)와 베이스(10) 사이를 봉입하여, 개구부(12)를 밀봉한다.
본 실시예의 제조방법에 의하면, 광학소자 칩(5)의 패드전극(5b)과 베이스(10) 배선(12)의 내부단자부(12a)를, 범프(8)를 개재하고 접속시키고, 집적회로 칩 (50)을 광학소자 칩(5)의 이면 상에, 주면(50a)이 아래쪽으로 향하도록 탑재함으로써, 즉, 집적회로 칩(50)과 광학소자 칩(5)의 이면을 서로 절연체층(51)을 끼고 중첩시킴으로써, 집약도가 높은 광학디바이스를 형성할 수 있다.
또 광학소자 칩(5)에 도체 부재가 형성된 스루홀을 형성해두고, 집적회로 칩(50)의 패드전극(50b)과 광학소자 칩(5)의 패드전극(5b)을 스루홀을 통해 전기적으로 접속하는 것도 가능하며, 이 경우 금속세선(52)은 필요 없다.
특히 도 2의 (d)에 나타내는 공정에서, 베이스(10)에 형성한 위치결정공(10a)을 기준으로 하여 광학소자 칩(5)의 배치 위치를 정하는 동시에, 도 2의 (e)에 나타내는 공정에서, 집적회로 칩(50)의 패드전극(50b) 위치를 결정할 수 있으므로, 광학소자 칩(5)의 광축위치 정밀도나, 집적회로 칩(50)에의 와이어본딩 시 각 금속세선 길이의 대칭성 정밀도 등이 향상된다. 또 이미 서술한 바와 같이, 광학디바이스의 형성 후에 위치결정공(10a)을 광학계 거울통의 위치결정(광축의 설정)에도 이용할 수 있으므로, 광축의 평면적 또는 입체적인 이동을 행할 때의 광학디바이스 전체적인 정밀도나, 위치정밀도가 향상된다. 이미 서술한 바와 같이, 위치결정공(10a) 대신에 위치결정용 단차부를 베이스(10)의 외주부에 형성할 경우도 마찬가지의 효과를 발휘할 수 있다. 특히 광통공을 형성한 경우에는, 집적회로 칩(50)의 위치결정 기준으로서 이용하는데도 적합하다.
여기서 절단공정은, 도 2의 (f)에 나타내는 광학소자 칩의 설치공정 후, 또는 도 2의 (g)에 나타내는 창 부재(6) 설치공정 후에 실시하는 것도 가능하다.
또 실시예의 제조공정에서는, 리드프레임을 봉입테이프 상에 탑재시킨 상태 에서 몰딩 공정을 실시하지만, 반드시 봉입테이프를 이용할 필요는 없다. 단, 봉입테이프를 이용할 경우에는, 리드프레임의 상하면을, 상부금형 및 하부금형으로 클램핑함으로써, 금형면과 리드프레임의 상하면이 밀착된 상태를 안정되게 얻을 수 있다. 그 결과, 성형에 의한 수지 버어(burr)의 발생이 효과적으로 억제됨과 동시에, 외부단자부가 봉입수지에서 돌출된 구조가 얻어지므로, 광학디바이스를 모기판에 설치할 때의 땜 접합이 용이해지는 등, 실장의 용이화, 신속화를 도모할 수 있다.
(제 2 실시예)
도 4의 (a), (b)는 차례로 제 2 실시예에 관한 광학디바이스의 IVA-IVA선에서의 단면도 및 이면도이다. 단, 도 4의 (a)와 (b)는 서로 다른 척도로 도시된다.
도 4에 나타내는 바와 같이, 본 실시예의 광학디바이스는 에폭시수지 등의 가소성수지로 이루어지며, 중앙부에 개구부(2)를 갖는 틀모양의 베이스(10)와, 베이스(10)의 하면 쪽에 설치된 광학소자 칩(5)과, 광학소자 칩(5)의 이면 상에 접착제로 이루어진 절연체층(51)을 개재하고 설치된 집적회로 칩(50b)과, 베이스(10)의 상면 쪽에 개구부(2)를 사이에 두고 광학소자 칩(5)에 대향하도록 설치된 광학용 수지 등으로 된 투광성 부재인 홀로그램(40)과, 땜볼(13)을 구비한다. 베이스(10)는, 광학디바이스의 광학소자 칩과 홀로그램을 연결하는 부재이다. 이 구조는, 몰딩 공정을 실시하고 나서 광학소자 칩을 베이스 상에 탑재하는 순서로 형성되므로, 이른바 프리몰딩 구조라 불린다.
본 실시예에서 광학소자 칩(5)은, 발광다이오드 등의 발광소자(5c)와 수광소 자(5d)를 탑재시켜 구성되며, 광학디바이스는, DVD, CD, MD 등을 구비한 시스템에 이용되는 광 픽업 중의 복수 요소를 내장시킨 홀로그램 유닛이다.
집적회로 칩(50)에는 집적회로가 탑재되며, 집적회로는 광학소자 칩(5)의 구동회로, 각종 논리회로, 프론트엔드회로, 타이밍생성기 등의 주변회로나 메모리 등이다.
홀로그램(40)은, 예를 들어 광학용 수지 등의 투광성재료로 이루어지는 본체부(40a)와, 본체부(40a)의 상면에 형성된 홀로그램영역(40b)을 갖는다. 홀로그램(40)의 본체부(40a) 외주부 및 하면에서 접착제(15)에 의해 베이스(10)의 상단부에 고정된다. 그리고 접착제(15)에 의해 홀로그램(40)과 베이스(10)의 틈새가 메워진다.
홀로그램(40)의 높이는 예를 들어 0.5∼5㎜의 범위이며, 패키지체 전체의 두께는, 예를 들어 3㎜ 이하로 설정된다. 그리고 집적회로 칩(51)의 크기는 제 1 실시예와 마찬가지이며, 광학소자 칩(5)의 크기는, 세로 0.5∼10㎜, 가로 0.5∼10㎜, 두께 0.05∼0.5㎜의 범위이다.
또 베이스(10) 내에는 배선(12)이 매입되며, 배선(12)의 한쪽 단부는 베이스(10) 하면의 개구부(2) 부근 영역에서 베이스(10)를 구성하는 몰딩 수지로부터 노출되어 내부단자부(12a)가 되며, 배선(12)의 다른 쪽 단부는 베이스(10) 하면의 외연부에서 베이스(10)를 구성하는 몰딩 수지로부터 노출되어 외부단자부(12b)가 된다. 또한 배선(12)에 따라서는, 내부단자부(12a) 대신 또는 내부단자부(12a)와 함께, 내부단자부(12a)보다 바깥쪽 위치에, 몰딩 수지로부터 노출된 중간단자부(12c) 가 형성된다. 또 베이스(10)에는, 광학디바이스의 X·Y방향 중심위치를 결정하는 기준이 되는 위치결정공(10a)이 2 개소에 형성되며, 후술하는 제조공정에서 칩 탑재 시의 기준위치나, 홀로그램 등의 설치위치 기준으로서 이용된다. 이 위치결정공(10a)은, 2 개소 이상 있으면 광학디바이스의 중심위치를 알 수 있으므로, 위치결정 기능을 수행할 수 있다. 혹은, 위치결정공(10a) 대신에 베이스(10)의 외주부에 위치결정용 단차부를 형성하여, 이 위치결정용 단차부에 홀로그램을 맞물리게 해도 동일기능을 수행할 수 있다. 단, 본 발명의 기본적인 효과는, 위치결정공이나 위치결정용 단차부 등 위치결정수단이 구성되지 않아도 발휘할 수 있다.
광학소자 칩(5)은, 베이스(10)의 하면 중 개구부(2)의 주변에 위치하는 영역에, 그 수광영역이 형성된 주면(5a)이 개구부(2)에 노출되도록 설치된다. 광학소자 칩(5) 주면(5a)의 외주부근에는, 광학소자 칩(5)과 외부기기 사이에서 신호를 수수하기 위한 전극패드(5b)가 배치된다. 그리고 배선(12)의 내부단자부(12a)와 광학소자 칩(5)의 전극패드(5b)가 범프(돌기전극)(8)를 사이에 두고 전기적으로 접속된다.
또 집적회로 칩(50)은, 집적회로를 구성하는 트랜지스터 등의 반도체소자가 형성된 주면(50a)이 아래쪽으로 향하도록 하여, 광학소자 칩(5)의 이면 상에 적층된다. 집적회로 칩(50) 주면(50a)의 외주 부근에는, 집적회로 칩(50)과, 광학소자 칩(5) 또는 외부기기 사이에서 신호를 수수하기 위한 전극패드(50b)가 배치된다. 그리고 배선(12)의 중간단자부(12c)와 전극패드(50b)가 금속세선에 의해 전기적으로 접속된다.
여기서 배선(12)은, 내부단자부(12a)와 외부단자부(12b)를 접속하는 것, 내부단자부(12a)와 중간단자부(12c)를 접속하는 것, 중간단자부(12c)와 외부단자부(12b)를 접속하는 것, 내부단자부(12a)와 중간단자부(12c)와 외부단자부(12b)를 접속하는 것 등이 있다. 도 4의 (a)에서는, 내부단자부(12a)와 중간단자부(12c)와 외부단자부(12b)를 접속하는 배선(12)을 나타내며, 배선(12)은 위치결정공(10a)을 우회하여 형성된다.
그리고 광학소자 칩(5), 집적회로 칩(50), 배선(12), 금속세선(52) 및 범프(8)는 베이스(10)의 하면 상에서 광학소자 칩(5) 및 집적회로 칩(50)의 주위에 배치된 실링 수지(7)에 의해 봉입되며, 실링 수지(7, 15)에 의해 내부공간(개구부(2))이 밀봉되어, 패키지체가 구성된다. 이 때, 땜볼(13)의 리플로우에 의한 모기판에의 실장을 원활하게 행하기 위해, 실링 수지(7)의 하단부는 땜볼(13)의 하단부보다 위쪽에 위치한다.
본 실시예의 광학디바이스에 의하면, 광학소자 칩(5)과, 집적회로를 탑재한 집적회로 칩(50)과 홀로그램(40)을 1 패키지화할 수 있어, 이른바 SIP(System In Package)를 실현할 수 있다. 즉, 발광소자, 수광소자, 이를 제어하는 집적회로, 홀로그램 등을 1 패키지화 함으로써, 집약도가 높은 광학디바이스(홀로그램유닛)를 얻을 수 있다. 또 홀로그램유닛이 내장되는 광 픽업 시스템 전체의 소형화와 제조원가의 저감을 도모할 수 있다.
또 본 실시예의 베이스(10) 대신에 도 7에 나타낸 오목부를 갖는 베이스(131) 내에 집적회로 칩이나 금속세선 등을 매입하는 구조를 채용함으로써도, 광학 소자 칩과 주변회로 등을 포함한 집적회로 칩을 1 패키지화한다는 효과는 발휘할 수 있다.
본 실시예의 광학디바이스 제조공정의 도시는 생략하지만, 제 1 실시예의 도 2의 (g)에 나타낸 공정에서, 창 부재(6) 대신에 홀로그램(40)을 베이스(10)에 설치함으로써, 도 4의 (a), (b)에 나타내는 구조를 용이하게 실현할 수 있다. 홀로그램을 설치할 때, 위치결정공(10a)을 기준으로 홀로그램(40)의 홀로그램영역(40b) 위치를 결정할 수 있다.
따라서 본 실시예의 제조공정에서는, 광학소자 칩(5), 집적회로 칩(50) 및 홀로그램(40)을 설치할 경우에, 위치결정공(10a)을 기준으로 위치결정을 행할 수 있으므로, 제 1 실시예의 제조방법과 마찬가지 효과를 발휘할 수 있음과 동시에, X·Y 정밀도가 우수한 홀로그램 유닛을 실현할 수 있다.
(제 3 실시예)
-광학디바이스의 구조-
도 5의 (a), (b)는 차례로 제 3 실시예에 관한 광학디바이스의 VA-VA선에서의 단면도 및 이면도이다. 단, 도 5의 (a)와 (b)는, 서로 다른 척도로 도시된다.
도 5에 나타내는 바와 같이 본 실시예의 광학디바이스에서는, 배선(12)의 내부단자부(12a)에 압인가공(coining)이 실시되어, 베이스(10)의 하면에서 개구부(2)를 둘러싸는 영역에 단차부(10b)가 형성된다. 즉, 베이스(10)의 두께가 개구부(2)를 둘러싸는 영역에서는 얇아지므로, 제 1 실시예에 비해 광학소자 칩(5) 및 집적회로 칩(50)이 보다 창 부재(6)에 가까워지도록 배치되는, 즉 위로 올려진다. 다 른 부분의 구조는 제 1 실시예에서 도 1의 (a), (b)에 대하여 설명한 바와 같다.
본 실시예에 의하면, 제 1 실시예와 마찬가지 효과를 발휘할 수 있음과 동시에, 광학소자 칩(5) 및 집적회로 칩(50)이 위로 올려짐으로써, 다음과 같은 효과도 발휘할 수 있다.
첫째로, 실링 수지(7)의 최하면과 땜볼(13)의 최하면과의 차, 즉 틈새(Q)를 충분히 크게 확보할 수 있다. 따라서 광학디바이스를 모기판에 실장할 때, 땜볼(13)에 의한 모기판 배선과의 접속 신뢰성이 향상하게 된다. 또 이로써 땜볼(13)의 지름을 작게 할 수 있으므로, 광학디바이스 전체의 높이 치수를 축소시킬 수 있다.
둘째로, 집적회로 칩(50)의 패드전극(50b)과, 배선(12) 중간단자부(12c) 사이의 거리가 가까워짐으로써, 금속세선(52)의 루프 단차를 저감할 수 있으므로, 와이어본딩을 보다 정확하게 행할 수 있다.
셋째로, 창 부재(6)의 저면과 광학소자(10) 상면과의 거리가 단축됨으로써, 창 부재(6)의 위쪽에 배치되는 렌즈의 초점거리를 조정하기 위한 렌즈의 이동범위를 크게 확보할 수 있어, 광학디바이스가 배치되는 시스템의 설계 자유도가 증대된다.
그리고 본 실시예에서도, 광학소자 칩(5)으로서, 발광다이오드 등의 발광소자와 수광소자를 탑재시킨 것을 이용하여, 투광성부재로서 창 부재(6) 대신에 홀로그램(도 5의 (a)의 일점쇄선 참조)을 이용할 수 있다. 이 경우, 광학디바이스는, DVD, CD, MD 등을 구비한 시스템에 이용되는 광 픽업 중의 복수 요소를 내장시킨 홀로그램 유닛이다. 이 경우에도 베이스(10)에 위치결정공(10a)(또는 위치결정용 단차부)이 형성됨으로써, 홀로그램의 위치정밀도가 향상된다.
-광학디바이스의 제조공정-
도 6의 (a)∼(h)는 본 발명의 제 3 실시예에 관한 광학디바이스의 제조공정을 나타내는 단면도이다. 단, 도 6의 (a)∼(h)에 나타내는 공정에서는 1 개의 광학디바이스 형성영역만이 표시되지만, 실제로는, 다수의 광학디바이스 형성영역을 바둑판 모양으로 구비하는 리드프레임을 이용하여 제조공정이 진행된다.
우선 도 6의 (a)에 나타내는 공정에서, 배선패턴이 형성된 리드프레임(12)을 봉입테이프(20) 상에 탑재한다. 리드프레임(12)의 대부분은, 그 하부에 하프에칭 또는 프레스가공으로 이루어지는 오목부가 형성되며, 내부단자부(12a), 외부단자부(12b) 및 중간단자부(12c)로 될 부분만이, 오목부의 저면에서 하방으로 돌출된 구조이다.
다음으로 도 6의 (b)에 나타내는 공정에서, 봉입테이프(20)를 붙인 상태에서 리드프레임(12) 중 내부단자부(12c)에 압인가공을 실시하여, 내부단자부(12c)의 두께를 얇게 한다.
다음에, 도 6의 (c)에 나타내는 공정에서 몰딩 공정을 실시한다. 이 때, 제 1 실시예의 도 3의 (a), (b)에 나타낸 바와 같이, 리드프레임(배선(12))에 봉입테이프(20)를 붙인 것을 몰딩 금형(30)에 장착하고, 에폭시수지 등의 가소성수지(몰딩 수지)를 몰딩 금형(30)의 다이 캐비티(30a)에 충전시켜, 리드프레임(배선(12))의 내부단자부(12a), 외부단자부(12b) 및 중간단자부(12c) 이외의 부분을 몰딩 수 지 내에 매입시켜 베이스(10)를 형성한다. 여기서, 본 실시예에서는 제 1 실시예와 달리, 몰딩 금형(30)의 하부 금형에는, 내부단자부(12a) 부근에서, 도 5의 (a)에 나타낸 단차부(10b)에 상당하는 단차부가 형성된다. 따라서 내부단자부(12a)에 가까운 부분에는, 베이스(10)의 단차부(10b)가 형성된다.
그리고 제 1 실시예와 마찬가지로, 도 3의 (a), (b)에 나타낸 바와 같이, 몰딩 금형(30)에는, 광학디바이스의 위치결정공(10a)을 형성하기 위한 핀 부재(30c)가 배치된다. 그리고 몰딩 금형(30)의 각 다이 캐비티(30a) 사이를 가르는 구획부(30b)와 핀 부재(30c)에는 몰딩 수지가 충전되지 않으므로, 베이스(10)의 각 광학디바이스 형성영역에는, 광학소자를 설치하기 위한 개구부(2)와 위치결정공(10a)과, 단차부(10b)가 형성된다.
그 후, 도 6의 (d)∼(h)에 나타내는 공정에서는, 이미 설명한 제 1 실시예의 도 2의 (c)∼(f)와 마찬가지 처리를 실시한다.
본 실시예의 제조방법에 의해, 도 5의 (a)에 나타낸 광학디바이스의 구조를 실현할 수 있다. 특히, 도 6의 (b)에 나타내는 공정에서, 리드프레임(배선(12))의 내부단자부(12c)에 압인가공을 실시함으로써, 광학디바이스(5) 및 집적회로 칩(50)을 올리기 위한 단차부(10b)를 용이하게 실현할 수 있다.
본 발명의 광학디바이스 및 그 제조방법에 의하면, 광학소자 칩과 집적회로소자 칩을 1 패키지화 하고, 집약도가 높은 광학디바이스를 얻을 수 있다.
또 본 발명에 관한 광학디바이스는, 비디오카메라, 디지털카메라, 디지털스 틸카메라 등의 부품, 혹은 DVD, CD, MD 등을 이용하는 시스템의 광 픽업에 이용할 수 있다.

Claims (16)

  1. 몰딩 수지로 이루어지며, 개구부를 갖는 베이스와,
    상기 베이스에 매입되며, 일부가 외부 단자부로서 상기 베이스의 외주부에서 상기 베이스로부터 노출되고, 일부가 내부 단자부로서 상기 베이스의 하면의 상기 개구부를 둘러싸는 영역에서 상기 베이스로부터 노출되며, 일부가 중간단자부로서 상기 외부 단자부와 상기 내부 단자부 사이에서 상기 베이스로부터 노출되어 있는 배선과,
    상기 베이스 중 입광방향과 대치되는 상면 상에 설치되어, 개구를 막는 투광성부재와,
    상기 투광성부재의 단부와 상기 베이스 상면의 면에서의 개구부 주변영역과의 사이를 봉입하는 제 1 수지부재와,
    주면이 상기 개구를 사이에 두고 상기 투광성부재에 대향하도록, 상기 베이스의 하면 상에 설치되며, 상기 배선의 내부 단자부에 전기적으로 접속된 광학소자가 탑재된 광학소자 칩과,
    상기 광학소자 칩의 하면 상에 설치되며, 상기 배선의 중간단자부에 전기적으로 접속된 반도체소자가 탑재된 집적회로 칩과,
    상기 광학소자 칩의 단부 및 집적회로 칩의 단부와, 상기 베이스 하면의 개구부 주변영역과의 사이를 봉입하는 제 2 수지부재를 구비하는 광학디바이스.
  2. 제 1 항에 있어서,
    상기 광학소자 칩은, 상기 베이스의 배선의 상기 내부 단자부 상에 플립칩 접속되는, 광학디바이스.
  3. 제 1 항에 있어서,
    상기 집적회로 칩은, 주면이 상기 투광성부재와는 반대쪽으로 향해 배치되며, 상기 반도체소자는 상기 베이스의 배선의 중간단자부에 금속 세선을 개재하여 접속되어 있는 광학디바이스.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 광학소자 칩과 상기 집적회로 칩의 이면 사이에는 절연막이 개재하는, 광학디바이스.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 베이스 하면에는, 개구부를 둘러싸는 영역이 오목형상으로 되는 단차부가 형성되며,
    상기 광학소자 칩은, 상기 단차부의 오목면 위에 설치되는, 광학디바이스.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 베이스에는, 상기 베이스에 설치할 부재의 위치결정 기준이 되는 위치결정수단이 구성되는, 광학디바이스.
  7. 제 6 항에 있어서,
    상기 위치결정수단은, 상기 베이스에 형성된 관통공인, 광학디바이스.
  8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 광학소자 칩은, 촬상소자가 탑재되며,
    고체촬상장치인, 광학디바이스.
  9. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 광학소자 칩은, 발광소자 또는 수광소자 중 어느 한쪽이 탑재되며,
    광 픽업장치에 내장되는, 광학디바이스.
  10. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 투광성부재는 홀로그램이며,
    상기 광학소자 칩은, 수광소자와 발광소자가 탑재되고,
    홀로그램 유닛인, 광학디바이스.
  11. 배선패턴을 가지며, 외부 단자부와 중간단자부 및 외부 단자부가 돌출한 구조의 리드 프레임을 매입하고, 상기 외부 단자부와 상기 중간단자부 및 상기 외부 단자부를 노출시켜서 몰드하여, 각각 개구부를 둘러싸는 복수의 광학디바이스 형성영역을 갖는 베이스의 성형체를 형성하는 공정(a)과,
    상기 공정(a) 후, 상기 베이스의 성형체 또는 성형체로부터 분할된 분리체의 상기 광학디바이스 형성영역에, 상기 개구부를 막도록 광학소자 칩 및 집적회로 칩을 차례로 설치하는 공정(b)과,
    상기 공정(b) 후, 상기 광학소자 칩과, 상기 집적회로 칩과, 상기 성형체 또는 성형체 분리체와의 접속부를 제 1 수지부재로 봉입하는 공정(c)과,
    상기 공정(a) 후, 상기 개구부를 개재하고 상기 광학소자 칩에 대향하도록, 투광성부재를 상기 성형체 또는 성형체의 분리체에 설치하는 공정(d)과,
    상기 공정(d) 후, 또는 상기 공정(d)과 동시에, 상기 투광성부재와 상기 베이스의 성형체 또는 분리체를 제 2 수지부재로 봉입하는 공정(e)을 포함하는 광학디바이스의 제조방법.
  12. 제 11 항에 있어서,
    상기 공정(b)에서는, 상기 광학소자 칩을 상기 배선패턴의 상기 내부 단자부에 플립칩 접속하는 광학디바이스의 제조방법.
  13. 제 11 항 또는 제 12 항에 있어서,
    상기 공정(b) 후이며 상기 공정(c) 전에, 상기 집적회로 칩의 일부와 상기 배선패턴의 상기 중간단자부를 금속 세선으로 접속하는 공정을 추가로 포함하는 광학디바이스의 제조방법.
  14. 제 11 항 또는 제 12 항에 있어서,
    상기 공정(a) 전에, 압인가공(coining)에 의해, 상기 리드프레임의 단자부 중 상기 개구부의 주변에 위치하는 상기 내부 단자부를 얇게 하는 공정을 추가로 구비하는, 광학디바이스의 제조방법.
  15. 제 11 항 또는 제 12 항에 있어서,
    상기 공정(a)에서는, 상기 배선이 되는 리드프레임을 봉입테이프 상에 탑재시킨 상태에서 양자의 몰딩 금형에 설치하여, 수지 몰딩을 실행하는, 광학디바이스의 제조방법.
  16. 제 1 항에 있어서,
    배선은 상기 내부 단자부와 상기 외부 단자부가 하방으로 돌출한 구조의 리드 프레임으로 이루어지는 광학디바이스.
KR1020050033132A 2004-04-26 2005-04-21 광학디바이스 및 그 제조방법 KR100671094B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00130301 2004-04-26
JP2004130301A JP4686134B2 (ja) 2004-04-26 2004-04-26 光学デバイスおよびその製造方法

Publications (2)

Publication Number Publication Date
KR20060047342A KR20060047342A (ko) 2006-05-18
KR100671094B1 true KR100671094B1 (ko) 2007-01-17

Family

ID=35135581

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050033132A KR100671094B1 (ko) 2004-04-26 2005-04-21 광학디바이스 및 그 제조방법

Country Status (5)

Country Link
US (1) US7511367B2 (ko)
JP (1) JP4686134B2 (ko)
KR (1) KR100671094B1 (ko)
CN (1) CN100420027C (ko)
TW (1) TWI248202B (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100789545B1 (ko) 2005-03-07 2007-12-28 삼성전기주식회사 플립칩 실장 기술을 이용한 광변조기 모듈 패키지
KR100815350B1 (ko) 2005-04-01 2008-03-19 삼성전기주식회사 광변조기 모듈 패키지 구조
EP1913641A1 (en) * 2005-07-28 2008-04-23 Nxp B.V. A package and manufacturing method for a microelectronic component
KR100836658B1 (ko) 2005-10-11 2008-06-10 삼성전기주식회사 광 변조기 모듈 패키지 및 그 제조 방법
KR100721172B1 (ko) * 2006-06-02 2007-05-23 삼성전기주식회사 이미지 센서 모듈 및 그 제조방법
KR100758686B1 (ko) * 2006-09-25 2007-09-13 주식회사 테크젠 이미지 센서 모듈 및 그 제조방법
TWI320545B (en) * 2006-10-05 2010-02-11 Chipmos Technologies Inc Film type package for fingerprint sensor
US7723144B2 (en) * 2007-03-02 2010-05-25 Miradia Inc. Method and system for flip chip packaging of micro-mirror devices
WO2008109867A2 (en) * 2007-03-07 2008-09-12 University Of Washington Active contact lens
CN101414592B (zh) * 2007-10-18 2010-04-14 鸿富锦精密工业（深圳）有限公司 影像感测器封装结构
WO2009069807A1 (ja) * 2007-11-29 2009-06-04 Kyocera Corporation 光学装置、封止用基板および光学装置の製造方法
US8138027B2 (en) * 2008-03-07 2012-03-20 Stats Chippac, Ltd. Optical semiconductor device having pre-molded leadframe with window and method therefor
US7931832B2 (en) * 2008-03-31 2011-04-26 Johnson & Johnson Vision Care, Inc. Ophthalmic lens media insert
EP2747411A4 (en) * 2011-08-19 2015-04-15 Fujifilm Corp IMAGING ELEMENT MODULE AND MANUFACTURING METHOD THEREFOR
US8492888B2 (en) * 2011-09-02 2013-07-23 Stats Chippac Ltd. Integrated circuit packaging system with stiffener and method of manufacture thereof
JP5885690B2 (ja) * 2012-04-27 2016-03-15 キヤノン株式会社 電子部品および電子機器
JP6296687B2 (ja) 2012-04-27 2018-03-20 キヤノン株式会社 電子部品、電子モジュールおよびこれらの製造方法。
JP2013243340A (ja) 2012-04-27 2013-12-05 Canon Inc 電子部品、実装部材、電子機器およびこれらの製造方法
CN103400817A (zh) * 2013-08-09 2013-11-20 苏州晶方半导体科技股份有限公司 半导体芯片封装模组、封装结构及其封装方法
US9455423B2 (en) 2014-01-24 2016-09-27 Verily Life Sciences Llc Battery
DE102014215856A1 (de) * 2014-08-11 2016-02-11 Robert Bosch Gmbh Fahrerbeobachtungssystem in einem Kraftfahrzeug
CN107210307B (zh) * 2015-02-16 2021-05-14 索尼公司 相机模块和电子设备
US10135076B1 (en) 2015-05-05 2018-11-20 Verily Life Sciences Llc Tear-activated micro-battery for use on smart contact lenses
US20170288780A1 (en) * 2016-03-31 2017-10-05 Intel Corporation Optoelectronic transceiver assemblies
CN112992956B (zh) * 2021-05-17 2022-02-01 甬矽电子(宁波)股份有限公司 芯片封装结构、芯片封装方法和电子设备
JPWO2023053503A1 (ko) * 2021-09-30 2023-04-06

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2516712B2 (ja) * 1990-09-18 1996-07-24 株式会社三井ハイテック 半導体装置の製造方法
JPH0590549A (ja) * 1991-09-27 1993-04-09 Sanyo Electric Co Ltd 固体撮像素子及びその製造方法
JPH06203403A (ja) * 1992-10-22 1994-07-22 Matsushita Electron Corp 半導体レーザ装置および光ピックアップ装置
US5748658A (en) * 1993-10-22 1998-05-05 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device and optical pickup head
DE69636920T2 (de) * 1995-08-02 2007-11-22 Matsushita Electric Industrial Co., Ltd., Kadoma Festkörperbildaufnahmegerät und herstellungsverfahren
JP3138191B2 (ja) * 1995-08-10 2001-02-26 三洋電機株式会社 固体撮像素子
JPH09199701A (ja) * 1996-01-16 1997-07-31 Olympus Optical Co Ltd 固体撮像装置
JP3443406B2 (ja) * 1997-02-10 2003-09-02 松下電器産業株式会社 樹脂封止型半導体装置
JP4372241B2 (ja) * 1998-08-05 2009-11-25 パナソニック株式会社 固体撮像装置の製造方法
US6130448A (en) 1998-08-21 2000-10-10 Gentex Corporation Optical sensor package and method of making same
US6147389A (en) 1999-06-04 2000-11-14 Silicon Film Technologies, Inc. Image sensor package with image plane reference
US6384473B1 (en) 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
JP2001358997A (ja) * 2000-06-12 2001-12-26 Mitsubishi Electric Corp 半導体装置
TW454309B (en) * 2000-07-17 2001-09-11 Orient Semiconductor Elect Ltd Package structure of CCD image-capturing chip
JP3540281B2 (ja) * 2001-02-02 2004-07-07 シャープ株式会社 撮像装置
EP1357605A1 (en) * 2002-04-22 2003-10-29 Scientek Corporation Image sensor semiconductor package with castellation
JP3980933B2 (ja) 2002-05-23 2007-09-26 ローム株式会社 イメージセンサモジュールの製造方法
US6713857B1 (en) * 2002-12-05 2004-03-30 Ultra Tera Corporation Low profile stacked multi-chip semiconductor package with chip carrier having opening and fabrication method of the semiconductor package
US7150569B2 (en) 2003-02-24 2006-12-19 Nor Spark Plug Co., Ltd. Optical device mounted substrate assembly
DE10318501A1 (de) 2003-04-24 2005-01-05 Robert Bosch Gmbh Chipaufbau in einem Premold-Gehäuse
JP4606063B2 (ja) * 2004-05-14 2011-01-05 パナソニック株式会社 光学デバイスおよびその製造方法

Also Published As

Publication number Publication date
CN100420027C (zh) 2008-09-17
KR20060047342A (ko) 2006-05-18
JP2005317564A (ja) 2005-11-10
US20050236685A1 (en) 2005-10-27
CN1691344A (zh) 2005-11-02
US7511367B2 (en) 2009-03-31
TWI248202B (en) 2006-01-21
JP4686134B2 (ja) 2011-05-18
TW200536113A (en) 2005-11-01

Similar Documents

Publication Publication Date Title
KR100671094B1 (ko) 광학디바이스 및 그 제조방법
KR100665786B1 (ko) 광학디바이스 및 그 제조방법
US7755030B2 (en) Optical device including a wiring having a reentrant cavity
KR100710964B1 (ko) 광학 디바이스의 제조방법
US7302125B2 (en) Optical device and optical apparatus
US7242538B2 (en) Optical device
KR100876107B1 (ko) 웨이퍼 레벨 패키지 및 그 제조방법
US7205095B1 (en) Apparatus and method for packaging image sensing semiconductor chips
JP4444931B2 (ja) 光学デバイスの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111216

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee