KR100670682B1 - 반도체 기억 소자에서의 데이터 출력 회로 및 방법 - Google Patents

반도체 기억 소자에서의 데이터 출력 회로 및 방법 Download PDF

Info

Publication number
KR100670682B1
KR100670682B1 KR1020050010660A KR20050010660A KR100670682B1 KR 100670682 B1 KR100670682 B1 KR 100670682B1 KR 1020050010660 A KR1020050010660 A KR 1020050010660A KR 20050010660 A KR20050010660 A KR 20050010660A KR 100670682 B1 KR100670682 B1 KR 100670682B1
Authority
KR
South Korea
Prior art keywords
clock
data
voltage
low voltage
outputting
Prior art date
Application number
KR1020050010660A
Other languages
English (en)
Other versions
KR20060089869A (ko
Inventor
강태진
정봉화
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050010660A priority Critical patent/KR100670682B1/ko
Priority to JP2005195099A priority patent/JP4920207B2/ja
Priority to US11/178,561 priority patent/US7366050B2/en
Priority to TW094123620A priority patent/TWI291178B/zh
Publication of KR20060089869A publication Critical patent/KR20060089869A/ko
Application granted granted Critical
Publication of KR100670682B1 publication Critical patent/KR100670682B1/ko
Priority to US12/071,741 priority patent/US7554877B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05B—SPRAYING APPARATUS; ATOMISING APPARATUS; NOZZLES
    • B05B1/00—Nozzles, spray heads or other outlets, with or without auxiliary devices such as valves, heating means
    • B05B1/14—Nozzles, spray heads or other outlets, with or without auxiliary devices such as valves, heating means with multiple outlet openings; with strainers in or outside the outlet opening
    • B05B1/18—Roses; Shower heads
    • B05B1/185—Roses; Shower heads characterised by their outlet element; Mounting arrangements therefor
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03C—DOMESTIC PLUMBING INSTALLATIONS FOR FRESH WATER OR WASTE WATER; SINKS
    • E03C1/00—Domestic plumbing installations for fresh water or waste water; Sinks
    • E03C1/02—Plumbing installations for fresh water
    • E03C1/06—Devices for suspending or supporting the supply pipe or supply hose of a shower-bath
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Hydrology & Water Resources (AREA)
  • Public Health (AREA)
  • Water Supply & Treatment (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)
  • Static Random-Access Memory (AREA)
  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 고전압 동작전원과 저전압 동작전원을 공히 사용하면서도 빠른 속도로 데이터를 출력할 수 있는 데이터 출력 회로를 제공함에 목적이 있다.
본원의 제1 발명에 따른 데이터 출력 회로는, 반도체 기억 소자 내 코어부에 저장된 데이터를 출력함에 있어서, 외부에서 인가되는 클럭을 이용하여 라이징 클럭과 폴링 클럭을 생성하기 위한 클럭 발생부; 외부에서 인가되는 전압 확인 신호에 제어 받아 상기 라이징 클럭과 폴링 클럭을 고전압용 클럭 혹은 저전압용 클럭으로 출력하기 위한 클럭 리피터; 상기 고전압용 클럭을 이용하여 상기 데이터를 출력하기 위한 제1 구성; 및 상기 저전압용 클럭을 이용하여 상기 데이터를 출력하기 위한 제2 구성을 포함한다.
반도체 기억 소자, 데이터, 출력, 고전압, 저전압

Description

반도체 기억 소자에서의 데이터 출력 회로 및 방법{DATA OUTPUT CIRCUIT IN SEMICONDUCTOR MEMORY DEVICE AND ITS METHOD}
도 1은 종래 기술에 따른 데이터 출력 회로도,
도 2는 종래 기술에 따른 클럭 발생기의 입출력 파형도,
도 3은 종래 기술에 따른 클럭 리피터의 구체 회로도,
도 4는 종래 기술에 따른 레벨 쉬프터의 구체 회로도,
도 5는 종래 기술에 따른 데이터 리피터의 구체 회로도,
도 6은 본 발명의 일 실시예에 따른 데이터 출력 회로도,
도 7은 도 6에 도시된 클럭 리피터의 구체 회로도,
도 8은 도 6에 도시된 데이터 캐리어의 일실시예 회로도,
도 9는 도 6에 도시된 데이터 캐리어의 다른 실시예 회로도,
도 10은 도 6에 도시된 데이터 리피터의 일실시예 회로도, 및
도 11은 도 6에 도시된 데이터 리피터의 다른 실시예 회로도이다.
* 도면의 주요 부분에 대한 설명 *
610: 클럭 발생기 620: 클럭 리피터
630: 레벨 쉬프터 640: 데이터 리피터
650: 데이터 출력 패드 660: 데이터 캐리어
본 발명은 반도체 기억 소자의 데이터 출력 기술에 관한 것으로, 구체적으로는 데이터 처리 속도를 증가시킬 수 있는 데이터 출력 회로에 관한 것이다.
도 1은 종래 기술에 따른 데이터 출력 회로이다.
종래 기술에 따른 데이터 출력 회로는 클럭 발생기(110), 클럭 리피터(120), 레벨 쉬프터(130), 데이터 리피터(140), 및 데이터 출력 패드(150)를 포함한다.
클럭 발생기(110)는, 도 2의 클럭 발생기의 입출력 파형도에 도시된 바와 같이, 인가되는 외부 클럭(clock)의 라이징 에지에 응답하여 생성되는 라이징 클럭(rclk)과 외부 클럭(clock)의 폴링 에지에 응답하여 생성되는 폴링 클럭(fclk)을 출력한다.
도 3에 도시된 종래 기술에 따른 클럭 리피터(120)는, 반도체 기억 소자가 정상적으로 동작하는 경우에 입력되는 라이징 클럭(rclk)과 폴링 클럭(fclk)을 소정 시간 지연시켜 지연 라이징 클럭(rclk_d1)과 지연 폴링 클럭(fclk_d1)을 출력하나, 반도체 기억 소자를 딥 파워 다운 모드(deep power down mode) 진입시 초기화하기 위한 초기화 신호(dpds: deep power down mode signal)가 인에이블("H")되면 지연 라이징 클럭(rclk_d1)과 지연 폴링 클럭(fclk_d1)을 출력하지 않는다.
도 4에 도시된 종래 기술에 따른 레벨 쉬프터(130)는, 인가되는 초기화 신호(dpds)가 디스에이블("L")됨에 따라 동작하며, 클럭 리피터(120)로부터 출력되는 지연 라이징 클럭(rclk_d1)과 지연 폴링 클럭(fclk_d1)을 이용하여 도시되지 않은 코어부로부터 출력되는 라이징 데이터(rdata)와 폴링 데이터(fdata)의 전위를 상승시켜 고전압 데이터(data1)를 출력한다. 여기서, 라이징 데이터(rdata)라 함은 지연 라이징 클럭(rclk_d1)에 동기되어 출력되어야 할 데이터를 의미하고, 폴링 데이터(fdata)라 함은 지연 폴링 클럭(fclk_d1)에 동기되어 출력되어야 할 데이터를 의미한다. 한편, 레벨 쉬프터(130)의 동작을 상세히 설명하면 다음과 같다.
반도체 기억 소자가 정상적으로 동작할 때에는 "L"상태의 초기화 신호가 인가되므로, 차동 증폭기의 피모스 트랜지스터(P1)와 엔모스 트랜지스터(N7)가 오프 상태를 유지한다. 이 때 지연 라이징 클럭(rclk_d1) 혹은 지연 폴링 클럭(fclk_d1)이 인가되어 차동 증폭기가 동작하게 되는데, 여기서는 지연 라이징 클럭(rclk_d1)을 예로 들어 설명한다.
(i) "H"상태의 지연 라이징 클럭(rclk_d1)과 "H"상태의 라이징 데이터(rdata)가 인가되는 경우
"H"상태의 지연 라이징 클럭(rclk_d1)이 인가되면 엔모스 트랜지스터 N1과 N4가 턴온되고, 엔모스 트랜지스터 N3는 턴오프된다. 이에 따라, 노드 B의 전위는 접지 전위로 낮아지면서 피모스 트랜지스터 P2를 턴온시킨다. 그리고, 피모스 트랜지스터 P2가 턴온되므로 노드 A가 고전위(VH)로 상승하게 된다.
(ii) "H"상태의 지연 라이징 클럭(rclk_d1)과 "L"상태의 라이징 데이터(rdata)가 인가되는 경우
"H"상태의 지연 라이징 클럭(rclk_d1)이 인가되면 엔모스 트랜지스터 N1과 N3가 턴온되고, 엔모스 트랜지스터 N4는 턴오프되어 노드 A의 전위가 접지 전위로 낮아지게 되고, 피모스 트랜지스터 P3를 턴온시킨다. 그리고, 피모스 트랜지스터 P3가 턴온되므로 노드 B가 고전위(VH)로 상승하게 된다.
한편, 지연 라이징 클럭(rclk_d1)이 "L"상태로 천이하면, 엔모스 트랜지스터 N1이 턴오프되어 노드 A와 노드 B는 이전의 상태를 유지하게 되고, 고전압 데이터(data1)가, 도 5에 도시된 바와 같은, 데이터 리피터(140)를 거쳐 데이터 패드(150)로 전달된다.
그런데, 종래 기술에 따른 데이터 출력 회로에서는 클럭 발생기(110)와 클럭 리피터(120)가 저전압 동작 전원을 이용하고, 레벨 쉬프터(130)와 데이터 리피터(140)가 고전압 동작 전원을 이용하기 때문에 고속으로 데이터를 처리하고자 하는 사용자의 요구를 만족시킬 수가 없다.
왜냐하면 클럭 발생기(110)와 클럭 리피터(120)는 저전압 동작 전원을 이용하므로 저전압용 트랜지스터를 사용하고, 레벨 쉬프터(130)와 데이터 리피터(140)는 고전압 동작 전원을 이용하므로 고전압용 트랜지스터를 사용하게 되는데, 고전압 동작 전원을 이용하는 구성에 저전압용 트랜지스터를 사용한다면 트랜지스터에서 누설 전류(leakage current)가 증가하게 될 뿐만 아니라 심지어는 게이트 옥사 이드 층이 파괴될 수도 있다.
또는 고전압용 트랜지스터를 사용하면서 저전압 동작 전원을 공급한다면 빠른 속도를 얻을 수 없다는 문제가 있다.
상기와 같은 문제점을 해결하기 위하여 본 발명은 고전압 동작전원과 저전압 동작전원을 공히 사용하면서도 빠른 속도로 데이터를 출력할 수 있는 데이터 출력 회로를 제공함에 목적이 있다.
상기 목적을 달성하기 위한 본원의 제1 발명에 따른 데이터 출력 회로는, 반도체 기억 소자 내 코어부에 저장된 데이터를 출력함에 있어서, 외부에서 인가되는 클럭을 이용하여 라이징 클럭과 폴링 클럭을 생성하기 위한 클럭 발생부; 외부에서 인가되는 전압 확인 신호에 제어 받아 상기 라이징 클럭과 폴링 클럭을 고전압용 클럭 혹은 저전압용 클럭으로 출력하기 위한 클럭 리피터; 상기 고전압용 클럭을 이용하여 상기 데이터를 출력하기 위한 제1 구성; 및 상기 저전압용 클럭을 이용하여 상기 데이터를 출력하기 위한 제2 구성을 포함한다.
바람직하게는, 상기 제1 구성은, 상기 고전압용 클럭에 동기시켜 상기 데이터의 전위가 쉬프트된 고전압 데이터를 출력하기 위한 레벨 쉬프터; 및 상기 전압 확인 신호에 제어 받아 상기 고전압 데이터를 출력하기 위한 고전압 데이터 반복부 를 포함한다.
바람직하게는, 상기 제2 구성은, 상기 저전압용 클럭에 동기시켜 상기 데이터를 저전압 데이터로 출력하는 데이터 캐리어; 및 상기 전압 확인 신호에 제어 받아 상기 저전압 데이터를 출력하기 위한 저전압 데이터 반복부를 포함한다.
또한, 본원의 제2 발명에 따른 데이터 출력 회로는, 반도체 기억 소자 내 코어부에 저장된 데이터를 출력함에 있어서, 외부에서 인가되는 클럭을 이용하여 라이징 클럭과 폴링 클럭을 생성하기 위한 클럭 발생부; 외부에서 인가되는 전압 확인 신호에 제어 받아 상기 라이징 클럭과 폴링 클럭을 고전압용 클럭 혹은 저전압용 클럭으로 출력하기 위한 클럭 리피터; 상기 고전압용 클럭에 동기시켜 상기 데이터의 전위가 쉬프트된 고전압 데이터를 출력하기 위한 레벨 쉬프터; 상기 저전압용 클럭에 동기시켜 상기 데이터를 저전압 데이터로서 전달하기 위한 데이터 캐리어; 및 상기 전압 확인 신호에 제어되어 상기 고전압 데이터 혹은 저전압 데이터를 출력하기 위한 데이터 리피터를 포함한다.
바람직하게는, 상기 데이터 리피터는, 상기 전압 확인 신호에 제어 받아 상기 고전압 데이터를 출력하기 위한 고전압 데이터 반복부; 및 상기 전압 확인 신호에 제어 받아 상기 저전압 데이터를 출력하기 위한 저전압 데이터 반복부를 포함한다.
바람직하게는, 상기 클럭 리피터는, 상기 전압 확인 신호에 제어 받아 상기 라이징 클럭을 고전압용 라이징 클럭과 저전압용 라이징 클럭으로 출력하기 위한 라이징 클럭 반복부; 및 상기 전압 확인 신호에 제어 받아 상기 폴링 클럭을 고전 압용 폴링 클럭과 저전압용 폴링 클럭으로 출력하기 위한 폴링 클럭 반복부를 포함한다.
바람직하게는, 상기 라이징 클럭 반복부는, 상기 전압 확인 신호가 제1 논리 상태인 경우, 상기 라이징 클럭을 상기 고전압용 라이징 클럭으로 출력하기 위한 고전압 라이징 클럭 반복부; 및 상기 전압 확인 신호가 제2 논리 상태인 경우, 상기 라이징 클럭을 상기 저전압용 라이징 클럭으로 출력하기 위한 저전압 라이징 클럭 반복부를 포함한다.
바람직하게는, 상기 폴링 클럭 반복부는, 상기 전압 확인 신호가 제1 논리 상태인 경우, 상기 폴링 클럭을 상기 고전압용 폴링 클럭으로 출력하기 위한 고전압 폴링 클럭 반복부; 및 상기 전압 확인 신호가 제2 논리 상태인 경우, 상기 폴링 클럭을 상기 저전압용 폴링 클럭으로 출력하기 위한 저전압 폴링 클럭 반복부를 포함한다.
바람직하게는, 상기 데이터는 라이징 데이터와 폴링 데이터를 포함하며, 상기 데이터 캐리어는, 상기 라이징 데이터를 상기 저전압용 라이징 클럭에 동기시켜 출력하기 위한 저전압용 라이징 데이터 전달부; 및 상기 폴링 데이터를 상기 저전압용 폴링 클럭에 동기시켜 출력하기 위한 저전압용 폴링 데이터 전달부를 포함한다.
또한, 본원의 제3 발명에 따른 데이터 출력 방법은, 반도체 기억 소자 내 코어부에 저장된 데이터를 출력함에 있어서, 외부에서 인가되는 클럭을 이용하여 라이징 클럭과 폴링 클럭을 생성하는 단계(S10); 외부에서 인가되는 전압 확인 신호 에 제어 받아 상기 라이징 클럭과 폴링 클럭을 고전압용 클럭 혹은 저전압용 클럭으로 출력하는 단계(S20); 상기 고전압용 클럭에 동기시켜 상기 데이터의 전위가 쉬프트된 고전압 데이터를 출력하는 단계(S30); 상기 저전압용 클럭에 동기시켜 상기 데이터를 저전압 데이터로서 전달하는 단계(S40); 및 상기 전압 확인 신호에 제어되어 상기 고전압 데이터 혹은 저전압 데이터를 출력하는 단계(S50)를 포함한다.
바람직하게는, 상기 단계(S20)는, 상기 전압 확인 신호에 제어 받아 상기 라이징 클럭을 고전압용 라이징 클럭과 저전압용 라이징 클럭으로 출력하는 단계(S21); 및 상기 전압 확인 신호에 제어 받아 상기 폴링 클럭을 고전압용 폴링 클럭과 저전압용 폴링 클럭으로 출력하는 단계(S23)를 포함한다.
바람직하게는, 상기 단계(S21)는, 상기 전압 확인 신호가 제1 논리 상태인 경우, 상기 라이징 클럭을 상기 고전압용 라이징 클럭으로 출력하는 단계; 및 상기 전압 확인 신호가 제2 논리 상태인 경우, 상기 라이징 클럭을 상기 저전압용 라이징 클럭으로 출력하는 단계를 포함한다.
바람직하게는, 상기 단계(S23)는, 상기 전압 확인 신호가 제1 논리 상태인 경우, 상기 폴링 클럭을 상기 고전압용 폴링 클럭으로 출력하는 단계; 및 상기 전압 확인 신호가 제2 논리 상태인 경우, 상기 폴링 클럭을 상기 저전압용 폴링 클럭으로 출력하는 단계를 포함한다.
바람직하게는, 상기 데이터는 라이징 데이터와 폴링 데이터를 포함하며, 상기 단계(S40)는, 상기 라이징 데이터를 상기 저전압용 라이징 클럭에 동기시켜 출력하는 단계; 및 상기 폴링 데이터를 상기 저전압용 폴링 클럭에 동기시켜 출력하 는 단계를 포함한다.
바람직하게는, 상기 단계(S50)는, 상기 전압 확인 신호에 제어 받아 상기 고전압 데이터를 출력하는 단계(S51); 및 상기 전압 확인 신호에 제어 받아 상기 저전압 데이터를 출력하는 단계(S53)를 포함한다.
또한, 본원의 제4 발명에 따른 데이터 출력 방법은, 반도체 기억 소자 내 코어부에 저장된 데이터를 출력함에 있어서, 외부에서 인가되는 클럭을 이용하여 라이징 클럭과 폴링 클럭을 생성하는 단계(S10); 외부에서 인가되는 전압 확인 신호에 제어 받아 상기 라이징 클럭과 폴링 클럭을 고전압용 클럭 혹은 저전압용 클럭으로 출력하는 단계(S20); 상기 고전압용 클럭을 이용하여 상기 데이터를 출력하는 단계(S30); 및 상기 저전압용 클럭을 이용하여 상기 데이터를 출력하는 단계(S40)를 포함한다.
바람직하게는, 상기 단계(S30)는, 상기 고전압용 클럭에 동기시켜 상기 데이터의 전위가 쉬프트된 고전압 데이터를 출력하는 단계; 및 상기 전압 확인 신호에 제어 받아 상기 고전압 데이터를 출력하는 단계를 포함한다.
바람직하게는, 상기 단계(S40)는, 상기 저전압용 클럭에 동기시켜 상기 데이터를 저전압 데이터로 출력하는 단계; 및 상기 전압 확인 신호에 제어 받아 상기 저전압 데이터를 출력하는 단계를 포함한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기 로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 6은 본 발명의 일실시예에 따른 데이터 출력 회로로서, 클럭 발생기(610), 클럭 리피터(620), 레벨 쉬프터(630), 데이터 리피터(640), 데이터 출력 패드(650), 및 데이터 캐리어(660)를 포함한다. 이들 구성에 대한 설명은 구체적인 회로를 예로 들어 설명하기로 한다.
도 7은 도 6에 도시된 클럭 리피터(620)의 구체 회로도이다.
클럭 리피터는 라이징 클럭 반복부(710, 720)와 폴링 클럭 반복부(730, 740)를 포함한다. 라이징 클럭 반복부(710, 720)는 고전압 라이징 클럭 반복부(710)와 저전압 라이징 클럭 반복부(720)를 포함하고, 폴링 클럭 반복부(730, 740)는 고전압 폴링 클럭 반복부(730)와 저전압 폴링 클럭 반복부(740)를 포함한다.
고전압 라이징 클럭 반복부(710)에 "H"상태의 전압 확인 신호(vol_h: 반도체 기억 소자가 고전압용으로 사용되면 "H"상태, 저전압용으로 사용되면 "L"상태)가 인가되면, 제1 낸드게이트(ND1)의 입력이 "H"상태가 되므로 고전압용 라이징 클럭(rclk_d1)이 "H" 인에이블되고, 저전압 라이징 클럭 반복부(720)에서는 제2 낸드게이트(ND2)의 입력이 "L"상태가 되어 저전압용 라이징 클럭(rclk_d2)은 "L"상태가 된다.
한편, 고전압 라이징 클럭 반복부(710)에 "L"상태의 전압 확인 신호(vol_h)가 인가되면, 제1 낸드게이트(ND1)의 입력이 "L"상태가 되어 고전압용 라이징 클럭(rclk_d1)은 "L"상태가 되고, 저전압 라이징 클럭 반복부(720)에서는 제2 낸드게이트(ND2)의 입력이 "H"상태가 되어 저전압용 라이징 클럭(rclk_d2)이 "H" 인이에블된다.
고전압 폴링 클럭 반복부(730) 및 저전압 폴링 클럭 반복부(740)의 동작은 고전압 라이징 클럭 반복부(710) 및 저전압 라이징 클럭 반복부(720)의 동작과 동일하여 당업자에게 자명한 사항에 불과하므로 구체적인 설명은 생략하기로 한다.
한편, 본 발명에 따른 레벨 쉬프터(630)는 도 4의 종래 기술의 것과 동일하다.
도 8은 도 6에 도시된 데이터 캐리어(660)의 일실시예 회로도이다.
본 발명이 여기에 기재되는 관점의 범위로 제한되는 것은 아니지만, 데이터 캐리어(660)는, 일실시예에 따르면, 라이징 데이터(rdata)를 저전압용 라이징 클럭(rclk_d2)에 동기시켜 출력하는 저전압용 라이징 데이터 전달부(810)와 폴링 데이 터(fdata)를 저전압용 폴링 클럭(fclk_d2)에 동기시켜 출력하는 저전압용 폴링 데이터 전달부(820)를 포함한다.
저전압용 라이징 데이터 전달부(810)에 "H"상태의 저전압용 라이징 클럭(rclk_d2)과 "L"상태의 저전압용 라이징 반전 클럭(rclk_d2b)이 인가되면, 피모스 트랜지스터 P4와 엔모스 트랜지스터 N8이 턴온되므로 인가되는 라이징 데이터(rdata)가 반전되어 저전압 데이터(data2)가 출력된다. 그러나, 저전압용 라이징 클럭(rclk_d2)이 "L"상태이고, 저전압용 라이징 반전 클럭(rclk_d2b)이 "H"상태이면 피모스 트랜지스터 P4와 엔모스 트랜지스터 N8이 턴오프되어 라이징 데이터(rdata)가 출력되지 않는다.
저전압용 폴링 데이터 전달부(820)의 동작은 저전압용 라이징 데이터 전달부(810)의 그것과 동일하여 당업자에게 자명한 사항에 불과하므로 구체적인 설명은 생략하기로 한다.
저전압용 데이터 전달 초기화부(830)는 초기화 신호(dpds)가 ""H"상태에 있는 초기화 동안에만 출력을 저지하나, 정상적으로 동작하는 동안에는 출력을 방해하지 않는다.
도 9는 도 6에 도시된 데이터 캐리어(660)의 다른 실시예 회로도이다.
본 발명이 여기에 기재되는 관점의 범위로 제한되는 것은 아니지만, 데이터 캐리어(660)는, 다른 실시예에 따르면, 라이징 데이터(rdata)를 저전압용 라이징 클럭(rclk_d2)에 동기시켜 출력하는 저전압용 라이징 데이터 전달부(910)와 폴링 데이터(fdata)를 저전압용 폴링 클럭(fclk_d2)에 동기시켜 출력하는 저전압용 폴링 데이터 전달부(920)를 포함한다.
저전압용 라이징 데이터 전달부(910)는 저전압용 라이징 클럭(rclk_d2)에 제어되어 입력되는 라이징 데이터(rdata)를 반전시켜 저전압 데이터(data2)를 출력한다. 즉, 저전압용 라이징 클럭(rclk_d2)이 "H" 인에이블되면 라이징 데이터(rdata)가 반전되어 저전압 데이터(data2)가 출력된다.
저전압용 폴링 데이터 전달부(920)는 저전압용 폴링 클럭(fclk_d2)에 제어되어 입력되는 폴링 데이터(fdata)를 반전시켜 저전압 데이터(data2)를 출력한다. 즉, 저전압용 폴링 클럭(fclk_d2)이 "H" 인에이블되면 폴링 데이터(fdata)가 반전되어 저전압 데이터(data2)가 출력된다.
도 10은 도 6에 도시된 데이터 리피터(640)의 일실시예 회로도이다.
본 발명이 여기에 기재되는 관점의 범위로 제한되는 것은 아니지만, 일실시예에 따르면, 데이터 리피터(640)는, 전압 확인 신호(vol_h)에 제어 받아 고전압 데이터(data1)를 데이터 출력 패드(650)로 출력하는 고전압 데이터 반복부(1010)와 전압 확인 신호(vol_h)에 제어 받아 저전압 데이터(data2)를 데이터 출력 패드(650)로 출력하는 저전압 데이터 반복부(1020)를 포함한다.
고전압 데이터 반복부(1010)는 고전압 데이터(data1)를 반전시켜 일시 저장하는 래치(1011)와 반전된 고전압 데이터를 전압 확인 신호(vol_h)에 제어 받아 출력하는 인버터(1013)를 포함한다. 반도체 기억 소자가 고전압을 이용하는 상태, 즉 , "H"상태의 전압 확인 신호(vol_h)가 인가되면, 피모스 트랜지스터 P5와 엔모스 트랜지스터 N9가 턴온된다. 이 때, 래치(1011)로부터 출력되는 데이터가 "L"상태이면 피모스 트랜지스터(P7)를 턴온시켜 고전압(VH)을 출력측에 인가하고, "H"상태이면 엔모스 트랜지스터(N11)를 턴온시켜 접지전위(GND)를 출력측에 인가한다.
저전압 데이터 반복부(1020)는 저전압 데이터(data2)를 반전시켜 일시 저장하는 래치(1021)와 반전된 저전압 데이터를 전압 확인 신호(vol_h)에 제어 받아 출력하는 인버터(1023)를 포함한다. 반도체 기억 소자가 저전압을 이용하는 상태, 즉, "L"상태의 전압 확인 신호(vol_h)가 인가되면, 피모스 트랜지스터 P6와 엔모스 트랜지스터 N10이 턴온된다. 이 때, 래치(1021)로부터 출력되는 데이터가 "L"상태이면 피모스 트랜지스터(P8)를 턴온시켜 고전압(VH)을 출력측에 인가하고, "H"상태이면 엔모스 트랜지스터(N12)를 턴온시켜 접지전위(GND)를 출력측에 인가한다.
도 11은 도 6에 도시된 데이터 리피터(640)의 다른 실시예 회로도이다.
본 발명이 여기에 기재되는 관점의 범위로 제한되는 것은 아니지만, 다른 실시예에 따르면, 데이터 리피터(640)는, 전압 확인 신호(vol_h)에 제어 받아 고전압 데이터(data1)를 데이터 출력 패드(650)로 출력하는 고전압 데이터 반복부(1110)와 전압 확인 신호(vol_h)에 제어 받아 저전압 데이터(data2)를 데이터 출력 패드(650)로 출력하는 저전압 데이터 반복부(1120)를 포함한다.
고전압 데이터 반복부(1110)는 고전압 데이터(data1)를 반전시켜 일시 저장하는 래치(1111)와 반전된 고전압 데이터를 전압 확인 신호(vol_h)에 제어 받아 출 력하는 전달게이트(1113)를 포함한다. 반도체 기억 소자가 고전압을 이용하는 상태, 즉, "H"상태의 전압 확인 신호(vol_h)가 인가되면, 전달게이트(1113)가 턴온되어 래치(1111)로부터 출력되는 데이터가 전달된다.
저전압 데이터 반복부(1120)는 저전압 데이터(data2)를 반전시켜 일시 저장하는 래치(1121)와 반전된 저전압 데이터를 전압 확인 신호(vol_h)에 제어 받아 출력하는 전달게이트(1123)를 포함한다. 반도체 기억 소자가 저전압을 이용하는 상태, 즉, "L"상태의 전압 확인 신호(vol_h)가 인가되면, 전달게이트(1123)가 턴온되어 래치(1121)로부터 출력되는 데이터가 전달된다.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
본 발명에 따르면 하나의 반도체 기억 소자에서 고전압과 저전압을 동시에 사용할 수 있으면서도 사용자가 요구하는 데이터 출력 속도를 구현할 수 있다.

Claims (31)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 반도체 기억 소자 내 코어부에 저장된 데이터를 출력함에 있어서,
    외부에서 인가되는 클럭을 이용하여 라이징 클럭과 폴링 클럭을 생성하기 위한 클럭 발생부;
    외부에서 인가되는 전압 확인 신호에 제어 받아 상기 라이징 클럭과 폴링 클럭을 고전압용 클럭 혹은 저전압용 클럭으로 출력하기 위한 클럭 리피터;
    상기 고전압용 클럭에 동기시켜 상기 데이터의 전위가 쉬프트된 고전압 데이터를 출력하기 위한 레벨 쉬프터;
    상기 저전압용 클럭에 동기시켜 상기 데이터를 저전압 데이터로서 전달하기 위한 데이터 캐리어; 및
    상기 전압 확인 신호에 제어되어 상기 고전압 데이터 혹은 저전압 데이터를 출력하기 위한 데이터 리피터
    를 포함하는 데이터 출력 회로.
  5. 제4항에 있어서, 상기 데이터 리피터는,
    상기 전압 확인 신호에 제어 받아 상기 고전압 데이터를 출력하기 위한 고전압 데이터 반복부; 및
    상기 전압 확인 신호에 제어 받아 상기 저전압 데이터를 출력하기 위한 저전압 데이터 반복부
    를 포함하는 데이터 출력 회로.
  6. 제2항, 제3항 및 제5항 중 어느 한 항에 있어서, 상기 클럭 리피터는,
    상기 전압 확인 신호에 제어 받아 상기 라이징 클럭을 고전압용 라이징 클럭과 저전압용 라이징 클럭으로 출력하기 위한 라이징 클럭 반복부; 및
    상기 전압 확인 신호에 제어 받아 상기 폴링 클럭을 고전압용 폴링 클럭과 저전압용 폴링 클럭으로 출력하기 위한 폴링 클럭 반복부
    를 포함하는 데이터 출력 회로.
  7. 제6항에 있어서, 상기 라이징 클럭 반복부는,
    상기 전압 확인 신호가 제1 논리 상태인 경우, 상기 라이징 클럭을 상기 고 전압용 라이징 클럭으로 출력하기 위한 고전압 라이징 클럭 반복부; 및
    상기 전압 확인 신호가 제2 논리 상태인 경우, 상기 라이징 클럭을 상기 저전압용 라이징 클럭으로 출력하기 위한 저전압 라이징 클럭 반복부
    를 포함하는 데이터 출력 회로.
  8. 제7항에 있어서, 상기 고전압 라이징 클럭 반복부는,
    상기 라이징 클럭과 상기 전압 확인 신호를 입력으로 하는 제1 낸드 게이트;
    상기 낸드 게이트의 출력을 반전시키기 위한 제1 인버터; 및
    상기 반도체 기억 소자를 초기화시키기 위한 초기화 신호를 이용하여 상기 인버터의 출력을 배제하기 위한 스위칭 소자
    를 포함하는 데이터 출력 회로.
  9. 제8항에 있어서, 상기 저전압 라이징 클럭 반복부는,
    상기 전압 확인 신호를 반전시키기 위한 제2 인버터;
    상기 제2 인버터의 출력과 상기 라이징 클럭을 입력으로 하는 제2 낸드 게이트; 및
    상기 제2 낸드 게이트의 출력을 반전시키기 위한 제3 인버터
    를 포함하는 데이터 출력 회로.
  10. 제6항에 있어서, 상기 폴링 클럭 반복부는,
    상기 전압 확인 신호가 제1 논리 상태인 경우, 상기 폴링 클럭을 상기 고전압용 폴링 클럭으로 출력하기 위한 고전압 폴링 클럭 반복부; 및
    상기 전압 확인 신호가 제2 논리 상태인 경우, 상기 폴링 클럭을 상기 저전압용 폴링 클럭으로 출력하기 위한 저전압 폴링 클럭 반복부
    를 포함하는 데이터 출력 회로.
  11. 제10항에 있어서, 상기 고전압 폴링 클럭 반복부는,
    상기 폴링 클럭과 상기 전압 확인 신호를 입력으로 하는 제1 낸드 게이트;
    상기 낸드 게이트의 출력을 반전시키기 위한 제1 인버터; 및
    상기 반도체 기억 소자를 초기화시키기 위한 초기화 신호를 이용하여 상기 인버터의 출력을 배제하기 위한 스위칭 소자
    를 포함하는 데이터 출력 회로.
  12. 제11항에 있어서, 상기 저전압 폴링 클럭 반복부는,
    상기 전압 확인 신호를 반전시키기 위한 제2 인버터;
    상기 제2 인버터의 출력과 상기 라이징 클럭을 입력으로 하는 제2 낸드 게이트; 및
    상기 제2 낸드 게이트의 출력을 반전시키기 위한 제3 인버터
    를 포함하는 데이터 출력 회로.
  13. 제6항에 있어서,
    상기 데이터는 라이징 데이터와 폴링 데이터를 포함하며,
    상기 데이터 캐리어는,
    상기 라이징 데이터를 상기 저전압용 라이징 클럭에 동기시켜 출력하기 위한 저전압용 라이징 데이터 전달부; 및
    상기 폴링 데이터를 상기 저전압용 폴링 클럭에 동기시켜 출력하기 위한 저전압용 폴링 데이터 전달부
    를 포함하는 데이터 출력 회로.
  14. 제13항에 있어서, 상기 저전압용 라이징 데이터 전달부는,
    상기 라이징 데이터를 입력으로 하는 인버터; 및
    상기 인버터는 상기 저전압용 라이징 클럭에 스위칭되는 데이터 출력 회로.
  15. 제13항에 있어서, 상기 저전압용 폴링 데이터 전달부는,
    상기 폴링 데이터를 입력으로 하는 인버터; 및
    상기 인버터는 상기 저전압용 폴링 클럭에 스위칭되는 데이터 출력 회로.
  16. 제13항에 있어서, 상기 저전압용 라이징 데이터 전달부는,
    상기 라이징 데이터를 입력으로 하는 인버터; 및
    상기 저전압용 라이징 클럭에 스위칭되어 상기 인버터의 출력을 제어하는 전달게이트
    를 포함하는 데이터 출력 회로.
  17. 제13항에 있어서, 상기 저전압용 폴링 데이터 전달부는,
    상기 폴링 데이터를 입력으로 하는 인버터; 및
    상기 저전압용 폴링 클럭에 스위칭되어 상기 인버터의 출력을 제어하는 전달게이트
    를 포함하는 데이터 출력 회로.
  18. 제6항에 있어서, 상기 고전압 데이터 반복부는,
    상기 고전압 데이터를 반전시켜 일시 저장하기 위한 제1 래치; 및
    상기 제1 래치의 출력을 상기 전압 확인 신호에 제어 받아 출력하기 위한 제1 인버터
    를 포함하는 데이터 출력 회로.
  19. 제18항에 있어서, 상기 저전압 데이터 반복부는,
    상기 저전압 데이터를 반전시켜 일시 저장하기 위한 제2 래치;
    상기 제2 래치의 출력을 상기 전압 확인 신호에 제어 받아 출력하기 위한 제2 인버터
    를 포함하는 데이터 출력 회로.
  20. 제6항에 있어서, 상기 고전압 데이터 반복부는,
    상기 고전압 데이터를 반전시켜 일시 저장하기 위한 제1 래치; 및
    상기 제1 래치의 출력을 상기 전압 확인 신호에 제어 받아 전달하기 위한 제1 전달게이트
    를 포함하는 데이터 출력 회로.
  21. 제20항에 있어서, 상기 저전압 데이터 반복부는,
    상기 저전압 데이터를 반전시켜 일시 저장하기 위한 제2 래치; 및
    상기 제2 래치의 출력을 상기 전압 확인 신호에 제어 받아 전달하기 위한 제2 전달게이트
    를 포함하는 데이터 출력 회로.
  22. 반도체 기억 소자 내 코어부에 저장된 데이터를 출력함에 있어서,
    외부에서 인가되는 클럭을 이용하여 라이징 클럭과 폴링 클럭을 생성하는 단계(S10);
    외부에서 인가되는 전압 확인 신호에 제어 받아 상기 라이징 클럭과 폴링 클럭을 고전압용 클럭 혹은 저전압용 클럭으로 출력하는 단계(S20);
    상기 고전압용 클럭에 동기시켜 상기 데이터의 전위가 쉬프트된 고전압 데이터를 출력하는 단계(S30);
    상기 저전압용 클럭에 동기시켜 상기 데이터를 저전압 데이터로서 전달하는 단계(S40); 및
    상기 전압 확인 신호에 제어되어 상기 고전압 데이터 혹은 저전압 데이터를 출력하는 단계(S50)
    를 포함하는 데이터 출력 방법.
  23. 제22항에 있어서, 상기 단계(S20)는,
    상기 전압 확인 신호에 제어 받아 상기 라이징 클럭을 고전압용 라이징 클럭과 저전압용 라이징 클럭으로 출력하는 단계(S21); 및
    상기 전압 확인 신호에 제어 받아 상기 폴링 클럭을 고전압용 폴링 클럭과 저전압용 폴링 클럭으로 출력하는 단계(S23)
    를 포함하는 데이터 출력 방법.
  24. 제23항에 있어서, 상기 단계(S21)는,
    상기 전압 확인 신호가 제1 논리 상태인 경우, 상기 라이징 클럭을 상기 고전압용 라이징 클럭으로 출력하는 단계; 및
    상기 전압 확인 신호가 제2 논리 상태인 경우, 상기 라이징 클럭을 상기 저전압용 라이징 클럭으로 출력하는 단계
    를 포함하는 데이터 출력 방법.
  25. 제23항에 있어서, 상기 단계(S23)는,
    상기 전압 확인 신호가 제1 논리 상태인 경우, 상기 폴링 클럭을 상기 고전 압용 폴링 클럭으로 출력하는 단계; 및
    상기 전압 확인 신호가 제2 논리 상태인 경우, 상기 폴링 클럭을 상기 저전압용 폴링 클럭으로 출력하는 단계
    를 포함하는 데이터 출력 방법.
  26. 제22항에 있어서,
    상기 데이터는 라이징 데이터와 폴링 데이터를 포함하며,
    상기 단계(S40)는,
    상기 라이징 데이터를 상기 저전압용 라이징 클럭에 동기시켜 출력하는 단계; 및
    상기 폴링 데이터를 상기 저전압용 폴링 클럭에 동기시켜 출력하는 단계
    를 포함하는 데이터 출력 방법.
  27. 제22항에 있어서, 상기 단계(S50)는
    상기 전압 확인 신호에 제어 받아 상기 고전압 데이터를 출력하는 단계(S51); 및
    상기 전압 확인 신호에 제어 받아 상기 저전압 데이터를 출력하는 단계(S53)
    를 포함하는 데이터 출력 방법.
  28. 반도체 기억 소자 내 코어부에 저장된 데이터를 출력함에 있어서,
    외부에서 인가되는 클럭을 이용하여 라이징 클럭과 폴링 클럭을 생성하는 단계(S10);
    외부에서 인가되는 전압 확인 신호에 제어 받아 상기 라이징 클럭과 폴링 클럭을 고전압용 클럭 혹은 저전압용 클럭으로 출력하는 단계(S20);
    상기 고전압용 클럭을 이용하여 상기 데이터를 출력하는 단계(S30); 및
    상기 저전압용 클럭을 이용하여 상기 데이터를 출력하는 단계(S40)
    를 포함하는 데이터 출력 방법.
  29. 제28항에 있어서, 상기 단계(S30)는,
    상기 고전압용 클럭에 동기시켜 상기 데이터의 전위가 쉬프트된 고전압 데이터를 출력하는 단계; 및
    상기 전압 확인 신호에 제어 받아 상기 고전압 데이터를 출력하는 단계
    를 포함하는 데이터 출력 방법.
  30. 제28항에 있어서, 상기 단계(S40)는,
    상기 저전압용 클럭에 동기시켜 상기 데이터를 저전압 데이터로 출력하는 단계; 및
    상기 전압 확인 신호에 제어 받아 상기 저전압 데이터를 출력하는 단계
    를 포함하는 데이터 출력 방법.
  31. 제29항 또는 제30항에 있어서, 상기 단계(S20)는,
    상기 전압 확인 신호에 제어 받아 상기 라이징 클럭을 고전압용 라이징 클럭과 저전압용 라이징 클럭으로 출력하는 단계(S21); 및
    상기 전압 확인 신호에 제어 받아 상기 폴링 클럭을 고전압용 폴링 클럭과 저전압용 폴링 클럭으로 출력하는 단계(S23)
    를 포함하는 데이터 출력 방법.
KR1020050010660A 2005-02-04 2005-02-04 반도체 기억 소자에서의 데이터 출력 회로 및 방법 KR100670682B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050010660A KR100670682B1 (ko) 2005-02-04 2005-02-04 반도체 기억 소자에서의 데이터 출력 회로 및 방법
JP2005195099A JP4920207B2 (ja) 2005-02-04 2005-07-04 半導体記憶素子におけるデータ出力回路及びその方法
US11/178,561 US7366050B2 (en) 2005-02-04 2005-07-12 Apparatus and method for data outputting
TW094123620A TWI291178B (en) 2005-02-04 2005-07-12 Apparatus and method for data outputting
US12/071,741 US7554877B2 (en) 2005-02-04 2008-02-26 Apparatus and method for data outputting

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050010660A KR100670682B1 (ko) 2005-02-04 2005-02-04 반도체 기억 소자에서의 데이터 출력 회로 및 방법

Publications (2)

Publication Number Publication Date
KR20060089869A KR20060089869A (ko) 2006-08-09
KR100670682B1 true KR100670682B1 (ko) 2007-01-17

Family

ID=36979293

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050010660A KR100670682B1 (ko) 2005-02-04 2005-02-04 반도체 기억 소자에서의 데이터 출력 회로 및 방법

Country Status (4)

Country Link
US (2) US7366050B2 (ko)
JP (1) JP4920207B2 (ko)
KR (1) KR100670682B1 (ko)
TW (1) TWI291178B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100670682B1 (ko) * 2005-02-04 2007-01-17 주식회사 하이닉스반도체 반도체 기억 소자에서의 데이터 출력 회로 및 방법
KR100945929B1 (ko) * 2008-03-17 2010-03-05 주식회사 하이닉스반도체 데이터 출력회로
US8139426B2 (en) * 2008-08-15 2012-03-20 Qualcomm Incorporated Dual power scheme in memory circuit
JP5589853B2 (ja) * 2011-01-05 2014-09-17 富士通セミコンダクター株式会社 レベル変換回路及び半導体装置
JP6262330B2 (ja) 2013-03-15 2018-01-17 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 低電力アーキテクチャ
US9954527B2 (en) * 2015-09-29 2018-04-24 Nvidia Corporation Balanced charge-recycling repeater link
US9667314B1 (en) * 2015-12-15 2017-05-30 Altera Corporation Programmable repeater circuits and methods
CN109831191B (zh) * 2016-09-13 2021-10-26 华为技术有限公司 一种多路时钟分发电路及电子设备
US10326449B2 (en) * 2017-10-06 2019-06-18 The Regents Of The University Of Michigan Level converter circuitry

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980041240A (ko) * 1996-11-30 1998-08-17 김광호 승압 전원 전압 감지 회로
KR19990049422A (ko) * 1997-12-12 1999-07-05 김영환 고전압 레귤레이션 회로
JPH11297089A (ja) 1998-04-08 1999-10-29 Sony Corp 半導体記憶装置
KR20010001583A (ko) * 1999-06-07 2001-01-05 윤종용 반도체 메모리 장치의 고전압 발생회로

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0355913A (ja) * 1989-07-24 1991-03-11 Nec Corp 出力バッファ回路
US6751696B2 (en) 1990-04-18 2004-06-15 Rambus Inc. Memory device having a programmable register
JP2644115B2 (ja) * 1991-07-31 1997-08-25 三菱電機株式会社 半導体装置
JP3181640B2 (ja) * 1991-09-24 2001-07-03 三星電子株式会社 データ出力バッファ
KR950000496B1 (ko) * 1992-01-30 1995-01-24 삼성전자 주식회사 반도체 메모리 장치의 데이타 출력회로
JPH07111449A (ja) * 1993-10-14 1995-04-25 Toshiba Corp 半導体装置
JPH08153390A (ja) * 1994-11-30 1996-06-11 Matsushita Electron Corp 半導体集積回路
JPH09246473A (ja) * 1996-03-11 1997-09-19 Oki Electric Ind Co Ltd 半導体集積回路装置
JPH1041240A (ja) 1996-07-25 1998-02-13 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH10188574A (ja) * 1996-12-20 1998-07-21 Nec Corp 半導体記憶装置
JP3790331B2 (ja) 1997-07-28 2006-06-28 キヤノンファインテック株式会社 シート材処理装置及び画像形成装置
JP2000228085A (ja) * 1999-02-05 2000-08-15 Nec Corp 出力回路及びこれを用いた同期型ｄｒａｍ
KR100301054B1 (ko) 1999-04-07 2001-10-29 윤종용 데이터 입출력 버스의 전송 데이터율을 향상시키는 반도체 메모리장치 및 이를 구비하는 메모리 모듈
JP2001001583A (ja) 1999-06-23 2001-01-09 Copyer Co Ltd インクジェット方式画像形成装置
JP3706772B2 (ja) * 1999-07-12 2005-10-19 富士通株式会社 半導体集積回路
JP3807593B2 (ja) 2000-07-24 2006-08-09 株式会社ルネサステクノロジ クロック生成回路および制御方法並びに半導体記憶装置
JP2002304886A (ja) 2001-04-06 2002-10-18 Nec Corp 半導体記憶装置
JP3799269B2 (ja) 2001-12-10 2006-07-19 株式会社東芝 不揮発性半導体記憶装置
KR100511912B1 (ko) * 2002-03-13 2005-09-02 주식회사 하이닉스반도체 반도체 메모리에 사용되는 데이터 출력 구동 장치
JP2003272379A (ja) * 2002-03-14 2003-09-26 Mitsubishi Electric Corp 半導体記憶装置
JP2003272382A (ja) * 2002-03-20 2003-09-26 Mitsubishi Electric Corp 半導体記憶装置
JP2003297083A (ja) * 2002-03-29 2003-10-17 Mitsubishi Electric Corp 半導体記憶装置
KR100475054B1 (ko) 2002-05-09 2005-03-10 삼성전자주식회사 비트 구성에 상관없이 데이터 출력시간이 일정한 동기식반도체 장치 및 데이터 출력시간 조절 방법
JP4145565B2 (ja) * 2002-05-17 2008-09-03 株式会社ルネサステクノロジ 半導体装置
KR100522432B1 (ko) * 2003-04-29 2005-10-20 주식회사 하이닉스반도체 반도체 기억 소자의 데이터 출력 제어 장치 및 방법
KR100540487B1 (ko) * 2003-10-31 2006-01-10 주식회사 하이닉스반도체 데이터 출력제어회로
KR100636929B1 (ko) * 2004-11-15 2006-10-19 주식회사 하이닉스반도체 메모리 장치의 데이터 출력 회로
KR100670682B1 (ko) * 2005-02-04 2007-01-17 주식회사 하이닉스반도체 반도체 기억 소자에서의 데이터 출력 회로 및 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980041240A (ko) * 1996-11-30 1998-08-17 김광호 승압 전원 전압 감지 회로
KR19990049422A (ko) * 1997-12-12 1999-07-05 김영환 고전압 레귤레이션 회로
JPH11297089A (ja) 1998-04-08 1999-10-29 Sony Corp 半導体記憶装置
KR20010001583A (ko) * 1999-06-07 2001-01-05 윤종용 반도체 메모리 장치의 고전압 발생회로

Also Published As

Publication number Publication date
TWI291178B (en) 2007-12-11
US20080144422A1 (en) 2008-06-19
US20050243614A1 (en) 2005-11-03
KR20060089869A (ko) 2006-08-09
US7366050B2 (en) 2008-04-29
JP4920207B2 (ja) 2012-04-18
JP2006216211A (ja) 2006-08-17
TW200629285A (en) 2006-08-16
US7554877B2 (en) 2009-06-30

Similar Documents

Publication Publication Date Title
KR100670682B1 (ko) 반도체 기억 소자에서의 데이터 출력 회로 및 방법
JP4030213B2 (ja) 半導体回路装置
KR100379610B1 (ko) 전압 레벨 차이로 인한 누설 전류를 효과적으로 차단할 수있는 전압 레벨 변환 장치를 구비한 온-칩 시스템
KR20170109168A (ko) 반도체 집적 회로 장치
JP4105082B2 (ja) 入力バッファ
KR102445169B1 (ko) 파워 게이팅 스킴을 구비한 반도체 장치
JP2007097138A (ja) フリップフロップ回路
KR102445814B1 (ko) 반도체 장치
JP6617879B2 (ja) 半導体集積回路、ラッチ回路およびフリップフロップ回路
KR100558477B1 (ko) 반도체 장치의 내부 전압 발생회로
JP5457628B2 (ja) 半導体装置及びそのタイミング制御方法
KR20150005299A (ko) 출력 장치 및 출력 장치를 포함하는 출력 시스템
JP2005218095A (ja) デジタル回路
CN110010166B (zh) 半导体装置
KR20020032081A (ko) 글로벌 입·출력라인 선택장치
JPH1197984A (ja) ラッチ回路
KR100674893B1 (ko) 전류 소모를 줄이기 위한 지연 동기 루프의 전원 제어 장치
KR100583834B1 (ko) 논 파워다운 모드에서 전류 소모 감소를 위한 반도체 메모리 장치 및 상기 메모리 장치를 이용한 메모리 시스템
KR100528546B1 (ko) 레벨 쉬프팅 회로
KR100333696B1 (ko) 스탠바이전류감소를위한입력버퍼
KR20000067412A (ko) 모드 레지스터 셋 회로를 갖는 메모리 집적 회로 장치
KR100623588B1 (ko) 안정적으로 동작하는 입출력센스앰프 제어신호 생성장치
KR20190136829A (ko) 반도체 장치
KR20050015819A (ko) 반도체 메모리 장치의 클럭 인에이블 신호 입력 버퍼
KR20060130931A (ko) 반도체 메모리 장치의 데이터 래치회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131223

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141218

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151221

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171220

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191224

Year of fee payment: 14